You are on page 1of 7

1

SISTEMAS DIGITALES - USP

CIRCUITOS SECUENCIALES
LABORATORIO DE FLIP FLOP

OBJETIVOS

Obtener las tablas de verdad de los Flip Flop: RS, D, JK y T.

Identificar las diferencias entre un Flip-Flop y un latch de tipo D.

Observar el efecto del reloj en los Flip Flop temporizados y la sincrona de


entrada salidas.

INTRODUCCIN
Los circuitos combinatorios son parte fundamental de los sistemas digitales; pero en la
mayora de las aplicaciones se requieren de elementos de memoria que complementen el
procesamiento de la informacin. Los sistemas que contemplan parte combinatoria y los
elementos de memoria se les conoce como circuitos secuenciales.
En un sistema de este tipo, la salida presente no depende slo de la combinacin
presente a la entrada, sino de la secuencia en que se hayan aplicado los valores de
entrada anteriores. Estos estados son almacenados precisamente en los elementos de
memoria antes mencionados.
Ent.
Primaria
s
Entradas

Ent.
Secundaria
s

Circuito
Combinatori
o

Memori
a

Sal.
Primaria
s
Salidas

Sal.
Secundaria
s

Figura 1.1: Diagrama a bloques de un circuito secuencial

Como se observa en la figura 1.1, el circuito secuencial consta de un lazo de


retroalimentacin, que toma informacin de algn punto del circuito, la memoriza y la
presenta en la entrada de tal forma que el funcionamiento se basa en una secuencia de
informaciones que en conjunto, determinan las salidas presentes.

MATERIAL Y EQUIPO EMPLEADO


Cantidad

Descripcin

1
1
1
1

Fuente de alimentacin de 5 VDC


CI SN 7402
CI SN 7408
CI SN 7474
CI SN 7475
CI SN 7476
LEDS
Resistores de 220, 330, 470 560 ohms, W.
Resistores de 1K,2.2K o 3.9 k ohms, W.
Microswith de 8P8T
Protoboards
Probador Lgico
Generador de Funciones
Osciloscopio.

1
2
2
2
2
1
1
1

Pre-reporte:

Investigar los diagramas esquemticos de los C.I. utilizados en esta prcticas, as


como sus tablas de verdad.

Llevar por lo menos 5 hojas cuadriculadas.

Para la segunda parte, traer implementado con el CI 7476, el circuito generador de


combinaciones de la figura 1.2 .

5V
n+1
2

TTL

16
1
5

13

12

7476

11
8

5V

SW
B

Figura 1.2: Circuito generador de combinaciones.

DESARROLLO
Primera parte: Celdas bsicas con compuertas
Celda bsica RS
1. Implemente el circuito de la figura 1.3. Colocando LEDs a las salidas, polarizados
mediante resistencias de 220 .
5V

1K
Q
S

_
Q

Figura 1.3: Celda bsica RS con compuertas NORs.

2. Obtenga la tabla de verdad caracterstica y anote los resultados en la tabla 1.1


NOTA : Verifique siempre las condiciones iniciales.

Qt

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Qt+1

Qt+1

Tabla 1.1: Tabla de verdad de la celda bsica RS.

Celda bsica RS temporizada


3. Modifique el circuito de la figura 1.3 para obtener el circuito de la figura 1.4.

5V
1K
Q

C
L
K

_
Q

Figura 1.4: Celda bsica RS temporizada.

4. Obtenga la tabla de verdad, para este circuito. Simule el pulso de reloj con el interruptor
CLK. Anote los resultados en la tabla 1.2. Compare las dos tablas: Cul es la
diferencia?. Concluya.

CLK = 0
Qt

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Qt+1

Qt+1

CLK = 1
Qt+1

Qt+1

Tabla 1.2: Tabla de verdad para la celda RS temporizada.

FlipFlop D activado por nivel (latch)


5. Modifique el circuito de la figura 1.4 para obtener el latch tipo D de la figura 1.5.
Conecte sus entradas como se indica y coloque LEDs a las salidas, polarizados mediante
resistencias de 220 .

5V

1K

1K

C
L
K

_
Q

Figura 1.5: Flip-Flop tipo D activado por nivel.

6. Obtenga la tabla de verdad caracterstica, teniendo cuidado de establecer en el circuito


las condiciones iniciales correctas. Anote los resultados en la tabla 1.3.

CLK

Qt

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Qt+1

Qt+1

Tabla 1.3: Tabla de verdad para el latch D.

7. Invierta las entradas D y CLK y repita el paso 6. Analice y concluya.

Segunda parte: Circuitos integrados Flip-Flops y latchs


Latch D y Flip-Flop D
Los conceptos de latch y Flip-Flop a veces son tomados (errneamente) como
sinnimos. La principal diferencia radica en que un latch responde al nivel (ya sea alto o
bajo) de una seal de reloj, mientras que un Flip-Flop solo lo hace nicamente en las
transiciones (ascendentes o descendentes).
8. Con los CIs 74LS74 y 74LS75, implemente el circuito mostrado en la figura 1.6,
verificando que las seales asncronas se conectan correctamente.

74LS75

A
Generador de
Combinaciones
B

_
Q

Q
_
Q

CLK

74LS74

Figura 1.6: Flip-Flop y latch de tipo D.

9. Aplique con el generador una seal TTL de 10 KHz y con la ayuda del osciloscopio,
elabore el diagrama de tiempo que contenga las salidas del generador (entradas D, E y
CLK) y las salidas Qs del latch y del Flip-Flop. Dibjelas en hojas cuadriculadas.
Flip-Flop JK
10. Con el CI 7476 implemente el FlipFlop tipo JK mostrado en la figura 1.7. Conecte
las entradas clear y preset en estado alto.

B
Generador de
A
Combinaciones
C

J
CLK
K

Q
_
Q

Figura 1.7: Flip-Flop tipo JK

11. Con ayuda del osciloscopio, realice un diagramas de tiempo con CLK, J, y Q; dibuje
en papel cuadriculado.
NOTA: Recuerde verificar en estos circuitos, la presencia de los flancos y no el pulso.
12. Intercambie las entradas J y K realice un nuevo diagrama de tiempos. Analice y
concluya.
FlipFlop Tipo T
13. Interconecte las dos entradas J y K del circuito de las figuras 1.7, para convertirlo en
un FlipFlop tipo T, y conecte esta entrada a la salida B del generador de
combinaciones.
14. Con el nuevo circuito, obtenga el diagrama de tiempos.
15. Invierta las entradas T y CLK y obtenga un nuevo diagrama de tiempo. Analice y
concluya.

ACTIVIDADES COMPLEMENTARIAS
1.- Describa la operacin del circuito de la figura 1.8. Podra funcionar como un
FlipFlop?.
X

_
Q

Figura 1.8: Circuito de anlisis

Explique como podra usarse para simular el resultado de lanzar al aire una moneda.
Suponga que Q = 0 significa que ha cado sello y que Q = 1 guila.
2. Qu observaciones hara respecto a los pulsos de reloj de los FlipFlops estudiados?
3. Cul es la razn por la cual no se analiz a los FlipFlop tipo JK y T en SSI,
usando interruptores a las entradas?
4. Simule los FlipFlops tipo RS y D con compuertas NAND en el paquete
computacional EWB4. Concluya al respecto, comparando con los resultados de la
prctica.
5. Analice el circuito generador de combinaciones. Qu tipo de circuitos utiliza?, En qu
estado trabaja?.