Universidad Nacional de Rosario

Facultad de Ciencias Exactas, Ingeniera y Agrimensura

Escuela de Ingeniera Electrnica
ELECTRNICA II

NOTAS DE CLASE

Amplificador Operacional

REAL

Edicin 2011.4

Electrnica II

Notas de Clase

ndice

1.

NOTAS DE CLASE: Primera Parte ........................................................ 3

1.1 Introduccin ....................................................................................................................... 4

1.2 Limitantes ms importantes ............................................................................................... 4
1.2.1 Observaciones ............................................................................................................. 4
1.3 Otras limitantes .................................................................................................................. 5
1.4 Limitaciones estticas y dinmicas.................................................................................... 5
1.4.1 Observaciones ............................................................................................................. 5
1.5 Modelo simplificado de un AO real................................................................................... 6
1.5.1 Anlisis de la etapa de entrada .................................................................................... 7
1.5.2 Observaciones ............................................................................................................. 8
1.5.3 Las Corrientes de Polarizacin.................................................................................... 9
1.5.4 Modelo elctrico........................................................................................................ 10
1.5.5 Influencia de las corrientes de entrada en un inversor .............................................. 11
1.5.6 Influencia de las corrientes de entrada en un integrador ........................................... 13
1.5.7 Variacin de IB con la temperatura ........................................................................... 15

2.

NOTAS DE CLASE: Segunda Parte ..................................................... 16

2.1 OFFSET de tensin en la entrada (Eos)........................................................................... 17

2.1.1 Definicin.................................................................................................................. 17
2.1.2 Observaciones al modelo .......................................................................................... 18
2.1.3 Compensacin ........................................................................................................... 18
2.1.4 Errores por Eos.......................................................................................................... 19
2.2 Modelo Completo del AO real......................................................................................... 21
2.3 Factor de Rechazo (CMRR) o (FR) ................................................................................. 21
2.4 Factor de Rechazo a fuente (PSRR)................................................................................. 24

3.

NOTAS DE CLASE: Tercera Parte....................................................... 25

3.1 Limitaciones dinmicas a Lazo Abierto (LA) ................................................................. 26

3.1.1 Respuesta en Frecuencia ........................................................................................... 26
3.1.2 Anlisis de la respuesta en frecuencia a L.A............................................................. 30
3.1.3 Expresin de fT ......................................................................................................... 32
3.1.4 La ganancia de Lazo.................................................................................................. 33

4.

NOTAS DE CLASE: Cuarta Parte ........................................................ 36

4.1 Respuesta de Lazo Cerrado:............................................................................................. 37

4.1.1 Circuito No Inversor .............................................................................................. 37
4.1.2 Circuito Inversor.................................................................................................... 41
4.1.3 Respuesta a Lazo Cerrado (consideraciones finales): ............................................... 43
4.2 Slew Rate (S.R.)............................................................................................................... 47
4.2.1 Efecto del SR sobre pulsos:....................................................................................... 49
4.2.2 Efecto del SR sobre seales senoidales..................................................................... 50

5.
5.1
5.2

6.
6.1

NOTAS DE CLASE: Anexo 1 .............................................................. 52

Demostracin de la ecuacin N 1.8 ................................................................................ 52
Deduccin de la ecuacin N 1.19 ................................................................................... 53

NOTAS DE CLASE: Anexo 2 .............................................................. 54

Teorema de Miller............................................................................................................ 54

Notas de Clase

Electrnica II

1. NOTAS DE CLASE: Primera Parte

Contenido:

Limitantes de AO real vs. AO ideal

Limitantes estticas y dinmicas
Modelo simplificado del AO real
Anlisis de la etapa de entrada
Corriente de polarizacin Modelo Anlisis de su influencia

Notas de Clase

Electrnica II

1.1 Introduccin

Habamos impuesto una serie de caractersticas en el AO ideal.

En general estas caractersticas ideales se verifican para frecuencias y ganancias
bajas.
Es decir, si ensayo a altas frecuencias y/o con grandes ganancias, aparecen en juego
varias limitaciones.

1.2 Limitantes ms importantes

Podemos realizar una tabla comparativa:
a)

b)
c)
d)
e)

f)

g)

1.2.1

AO ideal
La ganancia a lazo
consideraba infinita.
av =

abierto

AO real
se La ganancia a lazo abierto es muy
grande slo hasta algunos Hz.
av

Las corrientes de entrada se

consideraban nulas.
Ientrada = 0
No exista offset de tensin.
con ed = 0 Vo = 0
La impedancia de entrada se
consideraba infinita.
Zi =
Considerbamos una impedancia de
salida nula, por lo tanto el AO poda
cargarse con cualquier RL sin que
modifique su nivel de salida Vo.
Zo = 0
Considerbamos que la ganancia a lazo
abierto se mantena infinitamente
grande para toda frecuencia, por lo que:
AB
Suponamos que el AO era un
amplificador diferencial ideal por lo
que el factor de rechazo era infinito.
FR =

Aparecen corrientes de polarizacin.

Ientrada 0
Aparece offset de tensin.
eos 0
Existe una impedancia de entrada
finita.
Zi
La impedancia de salida no es nula.
Zo 0

AB aparecen frecuencias de corte

muy bajas.
FR
Aparece una dependencia de la entrada
a modo comn en la salida.

Observaciones

- Notar que se consideran como dos no idealidades diferentes a los puntos b) y d).
- Aparentemente la limitacin de AB con frecuencia de corte muy baja es una no idealidad
muy fuerte respecto al AO ideal. Veremos cmo influye finalmente en un circuito realimentado.

Notas de Clase

Electrnica II

1.3 Otras limitantes

Existen otras limitantes o errores que estudiaremos y que usualmente no se consideran a la hora
de analizar idealmente un circuito con AO.
Son:

Slew Rate (SR)

Tensin de entrada a modo comn mxima (ec max)
Corriente de salida mxima (Iomax)
Niveles de saturacin a la salida (VM, Vm)
Factor de rechazo a fuente de alimentacin (PSRR)
No linealidad de la ganancia.

1.4 Limitaciones estticas y dinmicas

Para ordenar el estudio, agruparemos las limitaciones o caractersticas del AO real en estticas
y dinmicas.
Estticas
Dinmicas
Corrientes de polarizacin o de bias IB y
Respuesta en frecuencia.
offset de corriente Ios.
Offset de tensin de entrada eos
Slew Rate (SR)
Factor de rechazo a modo comn (CMRR) Impedancia de entrada Zi y de salida Zo.
Factor de rechazo a fuente de
alimentacin (PSRR)

1.4.1

Observaciones

- En general, las limitaciones estticas que hemos enumerado no pueden corregirse con
realimentacin negativa, por lo que deben estudiarse mtodos de correccin a aplicar con cada
configuracin.
- El criterio general de anlisis de los errores que introducen estas limitaciones (estticas y
dinmicas), en un circuito concreto, es analizarlas de una por vez y superponerlas.
- Para introducir el anlisis de estos errores y estudiar el comportamiento del AO real nos
basaremos en un modelo simplificado del AO. Luego estudiaremos el esquema circuital del
741 e identificaremos sus bloques constitutivos.

Notas de Clase

Electrnica II

1.5 Modelo simplificado de un AO real

El siguiente es un buen circuito aproximado que utilizaremos para estudiar los errores del AO
real.

Fig. 1.1 Diagrama interno de AO

Identificamos las siguientes etapas:

Etapa de entrada:

Q1/Q2 en configuracin de amplificador diferencial.

Q3/Q4 Fuente de corriente espejo
Tienen una impedancia de entrada Zi alta.

Etapa intermedia:

Q5 en configuracin colector comn (ganancia de corriente)

Q6 en configuracin emisor comn (ganancia de tensin) con carga activa Ic.
Cc: capacitor de compensacin.

Etapa de salida:

Formada por el par complementario Q7/Q8, trabajando como seguidores (ganancia

de corriente) y baja Zo.

Notas de Clase

Electrnica II

1.5.1

Anlisis de la etapa de entrada

Segn las referencias de corrientes y tensiones indicadas en la figura 1.1, tenemos que ignorando
IB1 e IB2

I A = iC1 + iC 2

(1.1)

Para un transistor PNP, se puede escribir con buena aproximacin:

iC = I S . e
Con

VEB
)
VT

(1.2)

IS: corriente de saturacin de colector (del orden de 10-15 A a 10-12 A)

VT: voltaje trmico (~ 26mV)

Si consideramos transistores idnticos (Q1 Q2), resultarn IS1 = IS2 por lo tanto:

iC1 = I S 1 . e

VEB 1
)
VT

EB 1 VEB 2

V
(
ic1
=e
ic 2

entonces:

iC 2 = I S 2 . e

VT

VEB 2
)
VT

(1.3)

pero:
VEB1 VEB2 = VE1 VB1 VE2 + VB2 = VB2 VB1 =

e( + ) e( ) = ed (Entrada diferencial entre bases)

por lo tanto:
e
(
ic1
=e
ic 2

(+)

e( )
)
VT

(1.4)

Adems, analizando el circuito, veremos que despreciando la IB3 se verifica que:

ic1 = iC 3 = iC 4

(1.5)

pues el espejo copia las corrientes de colector.

Por otro lado, en el nudo A podemos escribir:

ic2

iO1 + iC 2 = iC 1

iO1 = iC 1 iC 2

(1.6)

io1
ic4 = ic1
7

Notas de Clase

Electrnica II

Luego, trabajando con (1.4), (1.6) y sabiendo que:

I A = iC1 + iC 2 (1.7)
puede deducirse que:

iO1 = I A . tanh (ed

2VT

(1.8)

(ver anexo 1)

que tiene aproximadamente la siguiente grfica:

Fig. 1.2

1.5.2

Observaciones
Hemos encontrado que la etapa de entrada tiene (para pequeos valores de entrada
diferencial ed) una caracterstica del tipo:

iO1 = gm . ed

(1.9)

donde gm es una transconductancia y es la tangente en el origen. Es decir, la etapa de

entrada (amplificador diferencia polarizado con fuente de corriente) se comporta como un
conversor V I.

Cuando utilizamos el AO en un circuito con realimentacin negativa, se verifica que ed

0, por lo tanto, la aproximacin anterior es vlida.

gm =

iO1
ed

=
ed = 0

IA
2VT

(1.10)

Notas de Clase

Electrnica II

Es decir que la fuente de corriente que polariza el amplificador

diferencial de entrada, fija el valor de gm.
Para el AO741, que tiene un transistor npn configurado como seguidor en cada entrada
del diferencial, se puede demostrar que el gm =

1.5.3

IA
A
190
.
V
4VT

Las Corrientes de Polarizacin

Por simple anlisis de la grfica 1.1 se deduce que, en polarizacin, si ed = 0 entonces io1 = 0 , y
por cada transistor circula iC1 = iC 2 = I A / 2 . Es decir, existen corrientes de entrada en los
terminales de entrada del AO, y son independientes de Vi.

Dos conceptos importantes:

Las corrientes que toma el AO son independientes de cmo se lo polariza externamente.

Por esta razn, al modelarlas aparecern dos fuentes de corriente.

Siempre se debe proveer un camino de circulacin de estas corrientes de entrada (o

corrientes de bias).

Por otro lado, estas corrientes de polarizacin pueden ser entrantes o salientes, dependiendo del
tipo de transistor que conforma el amplificador diferencial de entrada.
Adems, debido a asimetras de los transistores ( ), se tendrn corrientes de entrada distintas.
Definiciones:

Corriente de polarizacin (componente a modo comun (MC))

IB =

I entrada( + ) + I entrada( )
2

(1.11)

Offset de corrientes de entrada (componentes a modo diferencial (MD))

I OS = I entrada( + ) I entrada( )

(1.12)

En general IOS es de un orden de magnitud menor que IB, y el signo no se puede conocer,
depender de cada AO en particular.
Ejemplos:
741C
IB
IOS

Tpico
80
3

OP77
Mximo
500
30

Tpico
1.2
0.3

Mximo
2
1.5

nA
nA

Notas de Clase

Electrnica II

1.5.4

Modelo elctrico

La idea es modelar elctricamente el comportamiento en polarizacin de la etapa de entrada.

IP a la corriente de entrada en el terminal (+)
IN a la corriente de entrada en el terminal (-)

Llamamos:

y en funcin de las definiciones anteriores (1.11); (1.12), puede escribirse:

IB =

IP + IN
2

I OS = I P I N

I P = 2 I B I N = 2 I B ( I P I OS )
= 2 I B I P + I OS

IP = IB +

I OS
2

(1.13)

Idem anterior

I N = IB

IOS
2

(1.14)

2 I P = 2 I B + I OS

Por otro lado, la etapa de entrada puede modelarse (en su comportamiento en polarizacin) como
un arreglo de fuentes de corriente ideales como se muestra en la figura:

IN

IN

(-)

IB
IB
IP

IOS
2

(-)

IB

VO

IOS
2

IB
IP

(+)

IOS
2

VO

(+)

Fig. 1.3

10

Notas de Clase

Electrnica II

1.5.4.1) Conceptos

- En funcin de los valores de IB (corriente de polarizacin) y IOS (Offset de corriente de

polarizacin) dados por el fabricante, se puede modelar la etapa de entrada de la forma antes
explicada.
- Es muy importante tener en claro que el tipo de Amplificador Diferencial a la entrada, y su
polarizacin mediante una fuente de corriente (IA en la figura 1.1), determina que las corrientes
de polarizacin en los terminales de entrada son constantes, independientemente de cmo se
polarice el AO y cul sea su aplicacin circuital (inversor, no inversor, integrador, comparador,
etc.).
-

1.5.5

Lo que variar entre una aplicacin y otra, ser la influencia o error que estas
corrientes producirn a la salida, en una configuracin particular.

Influencia de las corrientes de entrada en un inversor

Se estudiar cmo se modifica la salida en una configuracin inversora cundo se considera que
el AO posee corrientes de entrada no nulas.
Para ello, se usar el modelo encontrado Fig. 1.3:

Fig. 1.4

11

Notas de Clase

Electrnica II

Aclaraciones previas:

Estamos pasivando la entrada (Vi = 0 ) pues estudiaremos la influencia en la salida de las

corrientes de entrada y estamos aplicando el concepto de principio de superposicin.
Hemos conectado una resistencia Rp desde el terminal (+) a masa, y la justificacin de su
presencia se explicar al final de la deduccin que haremos.
El AO sigue siendo un AO ideal en relacin al resto de sus parmetros, es decir por ejemplo, la
ganancia av , lo que nos permite imponer un corto virtual entre e(+) y e(-) (ed = 0).
Pueden escribirse las siguientes ecuaciones:

e( + ) = I P . RP

(1.15)

e( )
e( + )
=
I2 =
R2
R2
Vo e( )
I1 =
R1
e( + ) = e( )

(1.16)

(1.17)

(1.18)

Trabajando con estas ecuaciones puede escribirse una expresin general para Vo (ver anexo 1):

Vo = R1. I N R1. I P . RP . (

1
1
+ )
R1 R2

(1.19)

La deduccin de esta ecuacin puede verse en el Anexo 1, punto 5.2.

Este valor, que es funcin de las resistencias de polarizacin y de los parmetros del AO real, es
conocido como ruido de corriente continua a la salida. Si Vi = 0 en este circuito con un AO
real, Vo 0.
Observaciones:

1.5.5.1) Si analizamos la ecuacin (1.19), podemos ver que si Rp = 0 entonces Vo = IN . R1.

Es decir, como e(+) quedara conectada a masa y ed = 0 entonces, e(-) = 0 por lo que I2 debe ser
nula y toda la corriente IN circulara por R1, por lo tanto I1 = IN lo que implica que Vo = IN . R1.
1.5.5.2) Para qu se coloca Rp?
Para poder elegir un valor adecuado y poder compensar la salida.
Reemplazando en la ecuacin (1.19), los valores de IP e IN por las ecuaciones (1.13) y (1.14)
respectivamente, encontramos:

12

Notas de Clase

Electrnica II

Vo = R1. I B . (1

RP
I
R
) R1 . OS (1 + P )
2
R1 R2
R1 R2

(1.20)

La existencia de un signo (-) en el primer parntesis es lo que permitir compensar el efecto de IB

sobre Vo.
Es decir que si RP = R1 R2

Vo = R1.I OS

Conclusin:

Haciendo RP = R1 R2 (la resistencia vista desde el terminal (+) es igual a la vista del terminal
(-)) se logra anular (compensar) el efecto de una de las componentes de las corrientes de
entrada: las corrientes de Polarizacin.
El efecto de IOS no puede compensarse con esta relacin de resistencias.
Podra proponerse reducir mucho R1 para que R1 . IOS 0, pero si quiero mantener una cierta
ganancia de tensin tendra que bajar mucho R2 por lo que aumentaran las corrientes circulantes
por las resistencias de polarizacin, consumiendo una corriente excesiva a la salida del AO.
Debe llegarse a un compromiso en el diseo. Si el error por IOS es inaceptable, se deber elegir
otro AO.

1.5.6

Influencia de las corrientes de entrada en un integrador

El mismo anlisis puede hacerse para una configuracin integradora.

IC
C
IR
Vi

I(-)

VO

R
I(+)
RP

Fig. 1.5

13

Notas de Clase

Electrnica II

Si planteamos la suma de las corrientes en el punto A (terminal (-), pasivando

Vi) tendremos:

I R + I () = IC
IC = ( I R + I () )
(1.21)

Adems:

e( + ) = I ( + ) . RP = e( ) = I R . R
IR =

I ( + ) .RP
R

y sabiendo que segn el modelo, de la ecuacin(1.13), tendremos:

IR =

(IB +

Si imponemos Rp = R entonces:

I R = ( I B +
Por lo tanto reemplazando I(-) por I B

I C = ( I R + I B

I OS
).RP
2
R

I OS
)
2

(1.22)

I OS
en (1.21) y reemplazando en (1.22) resulta:
2

I OS
I
I

) = ( I B + OS ) + I B OS
2
2
2

I C = I OS
Es decir que la corriente de carga de C es la diferencia entre las corrientes de entrada I(-) e I(+).

Vo(t ) =

1 t
I OS dt + e( + )

0
C

(1.23)

Observaciones:
1.5.6.1) La presencia de Rp compensa IB. Esto es as pues la circulacin de I(+) por Rp produce
una cada de tensin I(+). Rp que debe ser la misma que la cada en R, por lo tanto si Rp = R,
entonces IR = I(+).
Esto hace que por el capacitor circule la diferencia entre I(-) e I(+), o sea IOS.
1.5.6.2) Segn la ecuacin (1.23), Vo(t) ser una rampa y el AO eventualmente saturar.
1.5.6.3) Este circuito, como bloque integrador puro, requerir una modificacin para evitar la
saturacin de la salida. Veremos en el T.P. N 1 / 2, cmo se corrige.
14

Notas de Clase

Electrnica II

1.5.7

Variacin de IB con la temperatura

En la grfica se muestra una comparativa aproximada y general de la influencia de la

temperatura en el valor de IB para distintos tipos de AO segn sea el tipo de amplificador
diferencial de entrada.

Fig. 1.6

- La curva (1) corresponde a amplificadores operacionales de propsito general, con entrada a

BJT. El aumento de la temperatura genera una disminucin de IB por el aumento de .
- La curva (2) corresponde a amplificadores operacionales con entrada a JFET. En estos
(T T0 )

dispositivos JFET la corriente inversa se duplica cada 10 C por lo que I B (T ) = I B (T0 ) . 2 10 .

En escala logartmica aparece como una recta, por lo que si bien tienen menores IB, son
fuertemente dependientes de la temperatura.

- La curva (3) corresponde a la entrada MOSFET. Estos amplificadores operacionales tienen

diodos protectores de entrada para evitar daos por descargas electrostticas. La fuga de estos
diodos hace aumentar IB con la temperatura.

15

Notas de Clase

Electrnica II

2. NOTAS DE CLASE: Segunda Parte

Contenido:

Offset de tensin
Definicin /Modelo / compensacin
Errores por Eos
Modelo completo del AO real
Factor de Rechazo (CMRR)
Factor de rechazo a fuente (PSRR)

16

Notas de Clase

Electrnica II

2.1 OFFSET de tensin en la entrada (Eos)

2.1.1

Definicin

En un AO ideal si cortocircuitamos las entradas obtendramos una tensin de salida nula. Es

decir vo = 0 (vo = av .ed ; si ed = 0 vo = 0 )
Pero en un AO Real debido a diferencias de caractersticas de los transistores del Amplificador
diferencial de entrada ( bsicamente

Vbe

), si ed = 0 no obtendremos vo = 0 .

La caracterstica de transferencia de un AO real considerando av ser:

Vo

VM

Este corrimiento del cero, es

lo que se conoce como offset de
tensin de entrada o desvo
de entrada.
EOS

ed

Vm

Fig. 2.1 Caracterstica de transferencia de AO real

Podemos entonces modelar elctricamente este offset como una fuente de tensin ideal
conectada en serie con alguno de los terminales.

Fig. 2.2 Modelado del offset de tensin

Valores tpicos para el AO741 es entre 2mV y 6mV

17

Notas de Clase

Electrnica II

2.1.2

Observaciones al modelo

Estamos modelando al Comportamiento del AO real (corrimiento de la salida)

como una fuente de tensin ms un AO ideal. El signo de la misma es arbitrario ya
que no podemos saber cual es el signo de Eos .
Observar que ahora en el AO real Vn Vp pero e+ = e en el AO ideal (Fig. 2.2)
No confundir el Eos de un AO suponiendo que se trata de un corrimiento de la
salida cuando cortocircuito las entradas
Es mas, en el siguiente esquema suponiendo que el AO es por ejemplo el LM741, la
salida estar saturada!

Esto se debe a que si av aunque el Eos sea

pequeo vo satura

Fig. 2.3 Cortocircuito en las entradas del LM741

2.1.3

Compensacin

El offset de tensin se puede compensar externamente o internamente.

2.1.3.1 Compensacin Externa
Se trata de agregar una tensin en alguna de las entradas de forma que compense el Eos . Por
ejemplo en un circuito inversor podemos proponer lo siguiente:

Modificando P agregamos una

tensin en e + de tal forma que si
vi = 0 ajustamos vo = 0

18

Notas de Clase

Electrnica II

2.1.3.2 Compensacin interna

Para poder realizarla el fabricante debe proveer los pines de ajuste.
Analizaremos el caso del AO 741. Mostraremos una seccin del esquema interno,
particularmente el amplificador diferencial de entrada de este AO:
Vcc
IC1

IC2
Q7

Q5

Q6
5

4
R1

R3

R2

-Vcc
10K
-Vcc

Fig. 2.5 Amplificador diferencial del LM741

Los dos extremos del potencimetro de 10K que se conecta externamente (pines
1 y 5 del integrado) resultan en paralelo con R1 y R2. Modificando el pote se
modifican las corrientes por Q5 y Q6 y por lo tanto las corrientes de colector Ic1 e
Ic2 de los transistores que forman el AD de entrada.
Al imponer difentes corrientes de colector a los transistores del diferencial
(produciendo un desajuste) se busca compensar las diferentes caractersticas de las
tensiones base-emisor. Puede pensarse que para que la Vbe de los transistores sean
iguales necesitan tener diferentes corrientes de colector ( I C1 e I C 2 ) y por lo tanto
tambin de base ( I B1 e I B 2 ).

2.1.4

Errores por Eos

Analizaremos como afecta en un circuito inversor considerando en el modelo del AO la

presencia de Eos .

Fig. 2.6 Circuito inversor

19

Notas de Clase

Electrnica II

Este Eos producira una salida de CC que se sumar a la seal de vo (t ) que ser funcin de
R
vi (t ) y la ganancia 1 .
R2

R
Si pasivamos vi obtendremos vo = Eos. 1 + 1 , es decir para Eos es una configuracin NO
R2
R
inversora de ganancia 1 + 1 . Para un Eos = 5mV y una ganancia Av = 100 la salida ser
R2

aproximadamente 500mV que se sumara a vo (t ) .

Analizaremos ahora para un circuito integrador.

Fig. 2.7 Circuito integrador.

Eos
.
R
Si suponemos el resto de las caractersticas de AO como ideales ( I entrada = 0) , iR circulara por C
cargndolo hasta que el AO sature.

Si pasivamos vi , la tensin Eos fijara una corriente por R de valor iR =

vo (t ) =

1 t Eos
t
C 0 R

vo (t ) ser una rampa hasta la saturacin del AO.

20

Notas de Clase

Electrnica II

2.2 Modelo Completo del AO real

Podemos dibujar un modelo elctrico completo que incluya los que hemos visto incluyendo una
resistencia de salida ( Ro ) , una Resistencia de entrada ( Ri ) y la ganancia av .

Fig. 2.8 Modelo completo del AO real

Observaciones:

La Ri modela la variacin de las corrientes de entrada frente a ed .

Las I B e I OS modelan las corrientes que toman las entradas en polarizacin y son
independientes del circuito que se configure con el AO.
La Ro modela la variacin de vo ante modificaciones en la carga conectada a vo .
Particularmente ste parmetro, como se vera en Electrnica III, disminuye cuando
el AO se ve realimentado negativamente. En este caso la Z o vista del AO
realimentado vale :
R
Zo o
av

Donde es el coeficiente de realimentacin (ver Nota de Clase AO Ideal, puntos 1.2.2 y 1.3)

2.3 Factor de Rechazo (CMRR) o (FR)

Veremos como se analiza la influencia de una ganancia a modo comn (avc ) en el AO real.
Idealmente una AO amplifica la entrada diferencial de forma que vo = k .ed .
Pero en un AO real la salida tendr una componente a modo comn (MC).
21

Notas de Clase

Electrnica II

Ideal

Real

Fig. 2.9 Factor de rechazo en AO ideal y AO real

Por definicin:

FR =

avd
a
avc = vd
avc
FR

Podemos reescribir:

vo = avd .ed +

Es decir el trmino

avd
ec
FR

e
vo = avd ed + c
FR

ec
puede pensarse como una fuente de tensin en la entrada en serie con ed ,
FR

y la ganancia a lazo abierto avd afecta a la suma ( ed + ec / FR ) .

Es decir el modelo sera:

Fig. 2.10 Modelo completo del AO real

22

Notas de Clase

Electrnica II

Observaciones
ec
. Es decir depende
FR
de la entrada a modo comn que tenga el AO en el circuito configurado y del propio valor FR del
AO.
V /2
Por ejemplo en el siguiente amplificador diferencial la ec = V2 / 2 la fuente vale 2 .
FR
La fuente que modela la influencia de un factor de rechazo no infinito vale

Fig. 2.11 Modelo del factor de rechazo en el amplificador diferencial

No confundir con la entrada a modo comn Ec del circuito diferencial (AO realimentado).
Como ejercicio plantear y modelar este error para el caso de un amplificador inversor y un no
inversor.
Algunos autores presentan el modelo del FR en el AO haciendo una analoga con la fuente de
offset de entrada. Esto es as porque el offset se modela como una fuente de tensin ideal en serie
con la entrada y el FR tambin se modela de la misma manera.
Si defino:
1 Eos
=
FR vc

v
, vo = av ed + c
FR

Y sabiendo que era:

vo = avd ( Eos + ed )

Puedo asignar el problema del FR a un desvo de entrada de valor vc / FR .

23

Notas de Clase

Electrnica II

Por ejemplo:
( FR ) dB = 20 log FR FR = 10( FR )dB /20
el AO741 tiene un ( FR ) dB tpico de 90dB
FR = 1090/20 = 31622

Si ec = 1v la fuente ser

ec
1
=
= 31, 6V
FR 31622

Es lo mismo que pensar que Eos vara en 31, 6V

Observacin
Lo que est modelando FR o CMRR es la modificacin de los puntos de trabajo de los
transistores de la etapa de entrada por la presencia de una tensin a modo comn. Esta
modificacin afectara a vo

2.4 Factor de Rechazo a fuente (PSRR)

El concepto es modelar la influencia de una modificacin en los puntos de operacin de los
transistores que afectan por lo tanto a la salida vo .
La idea es modelar esta influencia como una modificacin de Eos .

Definimos:
1
Eos
=
PSRR Vcc

Por ejemplo para el AO741:

1
30V
=
(tpico)
PSRR
V
Si Vcc se modifica de 15V a 12 V Vcc = 3V
Eos =

1
30 V
3V = 90 V
Vcc =
PSRR
V

Que para un valor tpico de Eos de 2mV, resulta despreciable.

24

Notas de Clase

Electrnica II

3. NOTAS DE CLASE: Tercera Parte

Contenido:

Limitacin Dinmica a LA
Respuesta en Frecuencia
Frecuencia de Transicin
Ganancia de Lazo

25

Notas de Clase

Electrnica II

3.1 Limitaciones dinmicas a Lazo Abierto (LA)

3.1.1

Respuesta en Frecuencia

Para el AO ideal supusimos av f . Veremos que en el AO real existe una

fuerte dependencia de av con f . av ( jf ) cte
Para este anlisis usaremos un modelo en bloques simplificado del esquema
presentado anteriormente del AO real (Fig. 1.1)
Este esquema se puede modelar como sigue:

Fig. 3.1 Diagrama en bloques 1

Vimos que la etapa de entrada se comportaba como un A.D. de transconductancia

con gm = I A / 2VT . Por lo tanto la modelamos como un AD con salida
gm.ed (fuente de corriente)
La etapa intermedia formada por Q5 / Q6 tiene una ganancia a2 (seguidor Q5 y el
emisor comn Q6 ). El capacitor Cc (llamado de compensacin) aparece conectado
entre entrada y salida (Base de Q5 y colector de Q6 ). Modelamos la resistencia y
capacidad entre el nodo comn a las etapas e intermedia y masa como Req y Ceq.
La etapa de salida (transistores Q7 / Q8 en colector comn) es un buffer de ganancia
unitaria que provee corriente. Para calcular Ceq puedo aplicar el teorema de Miller
al capacitor Cc conectado entre entrada y salida de la etapa intermedia. (ver anexo
2)
En nuestro caso resulta:
K = a2
Z=

1
SCC

Z eq =

(impedancia compleja del CC )

1/ SC
1
=
1 + a2 SCC (1 + a2 )

Ceq = CC (1 + a2 )

(3.1)

26

Notas de Clase

Electrnica II

Es decir la capacidad equivalente vista desde la entrada de la

etapa intermedia es aproximadamente el valor del capacitor de compensacin Cc
multiplicado por a2

Por otro lado la capacidad a la salida resultara:

1/ SC
1
1

pues
0
Cs Cc
1 SC
K
1
K
Es decir el capacitor a la salida equivalente es aproximadamente igual a Cc.
Zs =

Redibujemos el diagrama en bloques:

ed

gm.ed

V
Req

-a2.V

Ceq

Vo

Cs

Fig. 3.2 Diagrama en bloques 2

La etapa de entrada cargada con Req / / Ceq puede repensarse encontrando el

equivalente de Thevenin a la salida como se muestra en la Fig. 3.3

Fig. 3.3 Equivalente de Thevenin a la salida

Asumiendo que el amplificador de Transconductancia de la entrada tiene una gm

independiente de la frecuencia, la dependencia frecuencial del AO a lazo Abierto
aparece dominada por la presencia de Ceq y Req

Aplicando Laplace resulta:

1
j 2 f Ceq
1
Req +
j 2 f Ceq

gm ed Req
v '( jf ) =

gm ed Req
j 2 f Ceq Req + 1

(3.2)

Luego segn el esquema en bloques de la Fig 3.2 puedo calcular:

27

Notas de Clase

Electrnica II

vo ( jf ) = a2 v '( jf )

Remplazando (3.2) en (3.3) resulta que puedo encontrar la ganancia a lazo abierto
en funcin de f: av( jf )
av( jf ) =

(3.3)

a2 gm Req
vo( jf )
=
ed
j 2 Ceq Req f + 1

(3.4)

Puedo pensar a esta ganancia de la forma:

av( jf ) =

a0
f
+1
j
fb

(3.5)

Ganancia a Lazo Abierto en funcin de f

Donde a0 = a2 gm Req
fb =

(3.6)

1
2 Ceq Req

(3.7)

La ecuacin (3.5) tiene la forma tpica de un polo de primer orden en fb

(frecuencia de corte) con una ganancia de CC igual a a0 .

Observaciones
a) Cunto mayor sea
fb pequea.

Req.Ceq menor ser fb . Veremos luego porque se busca una

b) Justamente para que f b sea pequea el capacitor de compensacin Cc se integra entre la

entrada y la salida de la etapa intermedia (con ganancia a2), ya que el valor de Ceq es
aproximadamente Ceq = a2 CC . Es decir si analizo como ejemplo el caso del AO741
tenemos que Req 2 M

fb = 5 Hz

Ceq =

1
16nF
5 Hz.2. .2 M

Este capacitor equivalente es muy grande para integrar, pero como a2 500
CC

Ceq
30 pF
500

El capacitor se construye (se integra) de 30pF que es un valor razonable.

28

Notas de Clase

Electrnica II

c) Para el AO741:
gm 198 A / V
Req 2 M
a2 544
ao = a2 .gm.Req 200 V / mV
Que puede verificarse como valor tpico en la hoja de datos.

29

Notas de Clase

Electrnica II

3.1.2

Anlisis de la respuesta en frecuencia a L.A.

Para estudiar el comportamiento en frecuencia tanto del Bode de Amplitud como la fase nos
concentramos en la ecuacin (3.5)
La grfica de amplitud y fase son del tipo siguiente:

Fig. 3.4 Diagrama de Bode del AO Real a lazo abierto

Esta es la grfica de una respuesta de un polo de 1er orden y tiene los siguientes puntos
caractersticos:
a) Para f = f b av ( jfb ) =

ao
1+ j

fb
fb

ao
2

Esto es lo mismo que decir que ao cae 3dB en f = f b o sea la frecuencia inferior de corte
b) Para f = f b la fase vale ( f b ) = arc tg ( fb / fb ) = 45
c) Para f  f b el bode de ganancia tiende a la asuntota, que cae 20db por dcada y la fase
tiende a -90, por esta razn para f  f b estamos en la regin integradora
d) La frecuencia fT se llama frecuencia de transicin y en ella av ( jfT ) dB = 0dB , es decir
vale 1(V/V)
Resumiendo
av ( jf ) =

a0
1 + ( f fb ) 2

(3.8)

( jf ) = arctg ( f f )
b

30

Notas de Clase

Electrnica II

Podemos encontrar fT proponiendo av ( jfT ) = 1

a0
1+ (

fT

fb

=1

a0 = 1 + ( fT fb ) 2

a0 =
Para

f b 2 + fT 2
fb 2

fT  fb (es decir para la regin integradora) resulta:

a0

fT

fb

fT = a0 f b

(3.9)

Es decir hemos encontrado que la relacin:

fT
= a0 = constante
fb
Adems sabemos que segn (3.8):
av ( jf ) =

para

a0
1 + ( f fb ) 2

f  f b se puede escribir
av ( jf ) f  f =
b

a0
f
fb

a0 fb
f

(3.10)

es decir aplicando (3.9)

av ( jf ) f  f =
b

fT
(para la regin integradora)
f

En forma general podemos escribir la ganancia a lazo abierto como:

av ( jf )

f  fb

fT
90
f

para

f  fb

(3.11)

Esta es otra forma de decir que en la regin integradora el bode de amplitud es asinttica a la
recta de pendiente 20 dB dec .
31

Notas de Clase

Electrnica II

fT = av( jf ) . f = f b a0 = GBP = cte

Como conclusin:

(3.12)

GBP = producto ganancia ancho de banda

La expresin (3.12) implica que en cualquier frecuencia suficientemente grande respecto a f b se
cumplir que el producto ganancia por ancho de banda es constante.
Grficamente:
aV(jf)dB

aV(jf1)
aV(jf2)

fb

f1

f2

fT f (log)

Fig. 3.5 Ganancia por ancho de banda constante

av( jf1 ) . f1 = av( jf 2 ) . f 2 = fT .1

Es por esta razn que los amplificadores operacionales con capacitor de compensacin o
compensacin de polo dominante se llaman GBP constante.

3.1.3

Expresin de fT

Por ultimo encontremos fT en funcin de las caractersticas o parmetros internos del AO:
Reemplazando (3.6) y (3.7) en (3.9) podemos escribir:
fT = f b a0 =

Adems Ceq = CC (1 + a2 ) CC . a2

1
a2 gm Req
2 Ceq Req

ver (3.1)

Por lo tanto:
fT = fb a0 =

1
a2 gm Req
2. .CC .a2 .Req

fT =

gm
2. .CC

(3.13)

32

Notas de Clase

Electrnica II

Para el AO741 tenemos:

gm 190 A / V
CC = 30 pF
fT 1MHz
Se establece una relacin de compromiso, si quisiera subir fT debo bajar CC pero subir f b .
Veremos que es conveniente que f b sea baja para lograr que los polos presentes en altas
frecuencias (producto de la capacidades intrnseca del AO) se ubiquen a frecuencias donde el
av( jf ) sea menor a 0dB, es decir, donde no existe ganancia de tensin.

3.1.4

La ganancia de Lazo

La explicacin formal del problema de la estabilidad en el AO realimentado negativamente se

vera en ECAIII con el desarrollo del Estudio Sistemtico de la realimentacin y la estabilidad.
La argumentacin conceptual que daremos en este punto, intenta explicar por qu necesito
compensar interna o externamente a un AO y generar una respuesta en frecuencia del tipo Polo
dominante.
Cabe aclarar existen otras tcnicas de compensacin.
Cuando explicamos conceptualmente la realimentacin negativa presentamos el siguiente
esquema general para un lazo:

Fig. 3.6 Esquema general de un lazo

Definimos ganancia de lazo T = av y en general T es funcin de la frecuencia f ya que av y

son funcin de f .
a
Si escribimos T = v podemos deducir que:
1

dB

= av

dB

dB

y la fase:
)T = )a ) 1

33

Notas de Clase

Electrnica II

Es decir si conocemos los diagramas de Bode de av y 1

el bode de T como diferencia.
Supongamos una grafica de av

dB

podemos encontrar

como la Fig. 3.7, correspondiente a la ganancia de lazo abierto

de un AO compensado internamente y un coeficiente de realimentacin correspondiente a una

malla de realimentacin de un circuito NO INVERSOR de ganancia 100 .
aVdB
a0

fb

fx

fT

f2

f3

f (log)

TdB

Av =

R2
R1 + R2
=

f (log)

fb

R1
+ 1 100
R2

= 40dB
dB

f x : frecuencia de cruce
f 2 : frecuencia del segundo polo

f3

f (log)

-45
-90
-135
-180

Fig. 3.7 Diagrama de Bode de AO Real Compensado configuracin NO INVERSOR.

Luego veremos que para f  f x es decir donde T  1 tenemos un comportamiento de lazo

cerrado casi ideal, es decir la ganancia a lazo cerrado Av 1

dependiendo solo de la red de

realimentacin.
Por otro lado la estabilidad o inestabilidad del sistema esta determinado por la variacin de T
con f .

34

Notas de Clase

Electrnica II

Si observamos la Fig. 3.7 en ella supusimos que la ganancia av posee un

segundo polo en f 2 , con f 2 > fT . Es decir, en f 2 aparece el primer polo introducido por las
capacidades intrnsecas de los transistores que conforman el AO.
Si suponemos que la red de realimentacin es ideal (es decir no depende de f ) la grafica de la
fase es la dibujada.
Vemos que para f = f3 la fase de T es aproximadamente ( - 180 ), es decir la realimentacin
pasara de negativa a positiva, pero como T

dB

< 0 el circuito no podr oscilar y ser estable.

Es por eso que se pretende que fb sea pequea para asegurar que los polos introducidos por las
capacidades intrnsecas del AO se ubiquen en f > fT y no exista ganancia de lazo mayor a cero
en estas frecuencias.

35

Notas de Clase

Electrnica II

4. NOTAS DE CLASE: Cuarta Parte

Contenido:

Respuesta a Lazo Cerrado

Circuito No Inversor
Circuito Inversor
Ganancia a Lazo Cerrado y ganancia de Lazo
Error en la aproximacin asinttica
Slew Rate
Efecto del SR sobre salida de pulsos
Efecto del SR sobre salida senoidal

36

Notas de Clase

Electrnica II

4.1 Respuesta de Lazo Cerrado:

Analizaremos qu sucede con el comportamiento en frecuencia de los circuitos lineales con AO
realimentados.
Estudiaremos las configuraciones bsicas No Inversor / Inversor
4.1.1

Circuito No Inversor

Lo que haremos es encontrar Av( f ) para una configuracin inversora considerando una
ganancia a lazo abierto av( f ) finita.
Trabajaremos con el modelo de AO real considerando slo la existencia de una av( f ) .

Fig. 4.1 Modelo AO Real

Encontraremos primero Av en funcin de av .

Vo = av . ed
ed = Vi

Vo.R2
R1 + R2

Vo = av .Vi av .

Vo.R2
R1 + R2

Operando resulta:

Av =

Vo
R1 + R2
=
Vi R1 + R2 + R
2
av

(4.1)

37

Notas de Clase

Electrnica II

Observacin:

De la ecuacin (4.1) podemos ver que si av , entonces:

Av

R1 + R 2
R2

=1+

R1
R2

(4.2)

que es la expresin de la ganancia ideal.

Reemplazamos en (4.1) av por su dependencia frecuencial, que vimos era del tipo:

av =

ao
1+ j f

(4.3)

fb

Operando resulta:

Av ( jf ) =

R1 + R2

R1 + R2

R1 + R2
+ R 2 1 + jf

( R1 + R2 + ao .R2 ). fb
ao

(4.4)

que puede pensarse como:

Av ( jf ) =

Avo
1+ j f

(4.5)

fB

con:

Avo =

R1 + R2
R1 + R2
+ R2
ao

1
R1 + R2
=
f B ( R1 + R2 + ao .R2 ) . fb

(4.6)

Si se plantea Avo . f B resulta:

Avo . f B =

( R1 + R2 )
R1 + R2

+ R2

ao

( R1 + R2 + ao .R2 ) . fb
( R1 + R2 )

ao
. ( R1 + R2 + ao .R2 ) . fb
( R1 + R2 + ao .R2 )
= ao . fb
38

Notas de Clase

Electrnica II

Es decir Avo . f B = ao . fb = fT (de la ecuacin (3.9))

Esto es lo que permite afirmar que el producto ganancia por ancho de banda es constante en un
circuito No Inversor.
Si lo queremos ver grficamente:

Fig. 4.2 Bode de amplitud de un AO con frecuencia de corte fb.

Ingresando en la grfica con el valor de la ganancia a lazo cerrado Avo encontramos f B , la

frecuencia de corte del circuito realimentado.
Podemos ver esta propiedad tambin de la siguiente forma:
Cunto vale av ( f B ) ?

Sabemos que av ( f B ) f fb 
Si f = f B

av ( f B ) 

Reemplazando f B =
resulta: av ( f B ) =

fT ao . fb
=
segn (3.10)
f
f

ao . fb
fB

( R1 + R2 + ao .R2 ) . fb
R1 + R2

de (4.6):

ao . fb
ao
=
( R1 + R2 + ao .R2 ) . fb ao .R2 + 1
R1 + R2
R1 + R2

1
1
R2
+
( R1 + R2 ) ao
39

Notas de Clase

Electrnica II

y sabiendo que Avo =

R1 + R2
podemos escribir:
R2
av ( f B ) =

1
 Avo
1
1
+
Avo ao

(4.7)

Es decir, la ganancia a lazo abierto en f B , av ( f B ) , vale Avo .

Observaciones:

En esta deduccin estamos asumiendo que f  f b o lo que es lo mismo que av ( f B ) coincide

con la asntota a frecuencias f  f b .

40

Notas de Clase

Electrnica II

4.1.2

Circuito Inversor

Siguiendo el mismo razonamiento que para el circuito No Inversor podemos demostrar que
para un inversor se verifica:

Fig. 4.3 Circuito Inversor

Avo . f B =

R1
( ao . fb )
R1 + R2

a) Si R1 es mucho mayor que R2 es decir, para circuitos inversores de ganancias grandes, se

cumple:

Avo . f B  ao . f b
Es decir, se verifica que el producto ganancia por ancho de banda es constante.
b) Si R1 no es mucho mayor que R2 (ganancias pequeas) se cumple que:

fB =
y sabiendo que Avo =

ao . fb
R1
.
Avo ( R1 + R2 )

R1
resulta:
R2

fB =

ao . fb
R1
a . fb
= o
.
R1 ( R1 + R2 )
R1

1 +
R2
R2

fB =

fT
GBW
=

R1
R1
+
+
1
1

R2 R2

41

Notas de Clase

Electrnica II

Es decir que la frecuencia de corte del circuito inversor (realimentado) f B es

R
el factor GBW dividido por la ganancia de un circuito No Inversor 1 + 1
R2
Grficamente:

Fig. 4.4 Diagrama de Bode de AO Real en configuracin INVERSOR

Observaciones:

1)

2)

Podemos deducir fcilmente que para ganancias de gran valor absoluto,

prcticamente se verifica que el producto ganancia por ancho de banda es
R
R
constante, pues 1 + 1  1 para ganancias grandes.
R2
R2
Por otro lado, analizar que pasa para pequeas ganancias:

Por ejemplo, si Av = 1
Inversor

R1
= 1
R2

BW = f B =

GBW
2

No Inversor

R1 = 0
R2 =

BW = f B =

GBW
1

42

Notas de Clase

Electrnica II

Grficamente:

Fig. 4.5 Comparacin de Diagramas de Bode en ambas configuraciones

Conclusin:

El circuito No Inversor tiene mayor ancho de banda que el circuito Inversor.

4.1.3

Respuesta a Lazo Cerrado (consideraciones finales):

4.1.3.1 Ganancia a Lazo Cerrado en funcin de la ganancia de lazo:

Vimos que:

Av( LC ) =

av
1 + .av

(4.8)

y definimos T = . av (ganancia de lazo)

Es fcil ver que Av( LC )
Por lo tanto

si av de (4.8)

= Avideal ( LC )

Por otro lado, podemos escribir la ecuacin (4.8) de la siguiente forma:

T
av
av
1 T
=
=
= .
Av( LC ) =
1 + .av 1 + T 1 + T 1 + T

43

Notas de Clase

Electrnica II

O lo que es lo mismo:

Av( LC ) = Avideal ( LC ).

(4.9)

1
1+
T

Por lo tanto, de (4.9) vemos que la ganancia a lazo cerrado Av ( LC ) es la ganancia de lazo
1
cerrado Ideal Avideal ( LC ) , multiplicada por el factor
.
1+ 1
T
Observaciones: (visualizacin grfica)
Cuanto mayor sea T, ms se acercar la ganancia Av ( LC ) a la ideal, ya que el factor

1
1.
1+ 1
T

Vimos que la ganancia de lazo T, puede pensarse como diferencia en las grficas de Bode de
1
amplitud de la ganancia a lazo abierto y el factor de realimentacin .

Grficamente:

Fig. 4.6

44

Notas de Clase

Electrnica II

Por lo tanto, cuanto mayor sea T (a baja frecuencia), ms se aproximar

1
Av ( LC ) al valor Avideal ( LC ) = .

Para un valor dado de ganancia a lazo cerrado Ao , a medida que la frecuencia aumente y T
disminuya, aumentar el error, es decir Avreal ( LC ) se desviar del Avideal ( LC ) .

4.1.3.2 Error en la ganancia La aproximacin asinttica:

Vimos que

Av( LC ) = Ao .

(4.10)

1
1+
T

y sabemos que T ( jf ) = av( jf ).

pero para f >> fb av( jf ) =

fT
f
= j T segn ecuacin (3.10)
jf
f

Reescribiendo (4.10) resulta:

Av( LC ) = Ao .

1
1+

1
av( jf ).

Ao .

= Ao .

1
1+ j

f
fT .

1
1+ j

f
fT .

Si valorizamos f = f B entonces:

Av( LC ) = Ao .

1
f
1+ j B
fT .

(4.11)

45

Notas de Clase

Electrnica II

Pero adems sabemos que f B . Ao = fT (producto ganancia por AB = cte.) y

1
1
Ao =
f B . = fT .

Entonces en (4.11) resulta:

Av( LC ( f B )) = Ao .

1
1 + j .1

Si calculamos el mdulo:

Av( f B ) =

Ao
que es la frecuencia de -3 dB
2

Se puede demostrar que el error en la ganancia a lazo cerrado debido a av finita vale:

e% =

100
T

Si por ejemplo, quiero una ganancia a LC Av( LC ) = 1.000 , con un error del 1% y supongo
1
vlido Av( LC ) = 1.000 1 / , resultar =
.
1000

Sabiendo que e% =

100
=1
T
T = 100 = av. = av.

1
1.000

av = 100 1.000 = 100.000

Es decir, necesito una av = 100.000 , para asegurar una ganancia de lazo cerrado de 1.000 con un
error del 1%.

46

Notas de Clase

Electrnica II

4.2 Slew Rate (S.R.)

Se define como la tasa de cambio de la tensin a la salida, causada por un escaln en la entrada.
Vimos que los AO compensados internamente poseen un Capacitor de Compensacin que
controla la respuesta en frecuencia de la ganancia a lazo abierto av .
Es justamente la velocidad de carga y descarga de este capacitor (Cc), la que determina la
velocidad de variacin de la salida de la 2 etapa (en el circuito simplificado del AO real) y por
lo tanto el SR
En la carga de un capacitor se cumple generalmente:

i = c.

v
t

v i
=
t C

Como la 2 etapa est acoplada a una etapa seguidora de gran ancho de banda SR =

v
es la
t

variacin de la tensin a la salida de la 2 etapa.

Para el AO 741, el valor tpico es de 0,5 V/s.
Para entender conceptualmente esta limitacin, podemos analizar el Modelo Simplificado del
AO real que estudiamos en la Nota de Clase del AO real 1 parte (Fig. 1.1)
Si lo redibujamos esquemticamente tenemos el siguiente circuito:

Fig. 4.7 Modelo simplificado del AO Real

47

Notas de Clase

Electrnica II

Dado que la polarizacin del Amplificador Diferencial a la entrada est

constituida por la fuente de corriente IA, el valor mximo terico para la corriente es
precisamente IA.
Esto implica que existir una limitacin prctica en la corriente disponible para cargar y
v
descargar el capacitor Cc, por lo que
(que es el SR) estar limitado.
t
Por lo tanto, podemos escribir:

v
I
= A = SR
t MAX Cc
Adems vimos que:

fT =

gm
2. .Cc

Cc =

gm
2. . fT

De aqu resulta que:

SR =

2. .I A . fT
gm

Observaciones:

a) El SR aumenta con el aumento de fT.

b) El SR aumenta si disminuye gm.

48

Notas de Clase

Electrnica II

4.2.1

Efecto del SR sobre pulsos:

Genricamente, sobre una salida de pulsos, el efecto de un SR finito es el que se muestra a

continuacin.
Supongamos que se trata de un AO741 con un SR tpico de 0.5V/s. Realizamos dos grficas
comparativas del mismo AO pero con salida de pulsos de distinto ancho (tiempo en alto) y en
una configuracin seguidor.

Fig. 4.8 Efecto del Slew Rate

Es decir, el mismo AO puede utilizarse para una salida de pulsos de ancho 10s con un error
aceptable, pero es inaceptable para un ancho de pulso de 3s.
En un diseo en particular, debe ponerse un T aceptable y en funcin de la excursin que tenga
(V) calcular el SRmin admisible.

49

Notas de Clase

Electrnica II

4.2.2

Efecto del SR sobre seales senoidales

Si suponemos un circuito con AO cuya salida sea senoidal del tipo Vo(t ) = Vp sen ( 2. . f .t )
podemos calcular en qu instante de la evolucin de la salida el AO resulta ms exigido respecto
del SR. Para ello basta con calcular el mximo de la derivada de Vo(t ) con respecto al tiempo.
Es decir que para que el AO no provoque una deformacin de la seal:

Vo(t )
SR > max
t
Grficamente, estamos calculando la tangente en el origen, pues el mximo se da para t = 0.

SR >

VO

Vo(t )
= 2. . f .Vp
t t =0

Pendiente en el origen

Fig. 4.9 Mxima pendiente en una onda Senoidal

50

Notas de Clase

Electrnica II

Observaciones:

Cul es la mxima frecuencia que la salida de un AO puede reproducir considerando onda

senoidal con mxima excursin, sin deformacin.
Para ello utilizamos la ecuacin de diseo:

SR > 2. . f .Vp
Donde SR es el Slew Rate del AO en cuestin y Vp el valor de pico mximo a la salida del AO
para excursin lineal (sin saturar el AO).

f max =

SR
2. .Vp

A esta f max se la llama Ancho de Banda de Potencia.

Para el AO741:

SR: 0.5 v/s

Vp 12V

Por lo que f max = 6.6 kHz

Es decir que el 741 puede entregar a la salida, una senoide de 12V de tensin de pico sin
distorsionar, slo hasta 6.6 kHz.

51

Notas de Clase

Electrnica II

5. NOTAS DE CLASE: Anexo 1

5.1 Demostracin de la ecuacin N 1.8
Por Definicin tanh =

e x e x
e x + e x

(5.1)

Operando podemos escribir la siguiente igualdad:

tanh =

e e
e x + e x
x

1
e2 x 1
2x
ex = ex = e 1
=
2x
2x
1
e x + x e x+ 1 e + 1
e
e

ex

(5.2)

Por otro lado:

ic1 + ic2 = I A

(5.3)

Vd
ic1
= e VT
ic2

(5.4)

Por lo tanto, reemplazando resultan:

IA

ic2 =

1+ e
IA

ic1 =

1+ e

Vd
VT

(5.5)

Vd
VT
Vd

e VT

(5.6)

Adems, sabemos que:

io = ic1 ic2

(5.7)

Y reemplazando (5.5) y (5.6) en (5.7) resulta:

io = I A

2 Vd

(
e

2 Vd

2VT

) 1

2V )
+1
T

Vd
= I A tanh

2VT

(5.8)

52

Notas de Clase

Electrnica II

5.2 Deduccin de la ecuacin N 1.19

Tenamos como ecuaciones de partida:
e( + ) = Ip Rp
e( + )
I2 =
R2
Vo e( )
R1
I 2 + I1 = I N

I1 =
Por lo tanto:

e( + ) Vo e( )

+
= IN
R2
R1

e( + ) Vo e( )
+
= IN
R2 R1 R1

Adems e( + ) = e( )
Luego
1
1 V

e( ) + + o = I N
R1 R2 R1

Considerando que e(-) = e(+) = -Ip . Rp entonces:

1 1 V
Ip Rp + + o = I N
R1 R2 R1
Por lo que:
1
1
Vo = R1.I N R1.I P .RP . +
R1 R2

53

Notas de Clase

Electrnica II

6. NOTAS DE CLASE: Anexo 2

6.1 Teorema de Miller
Dada una red genrica de N nodos con una impedancia Z conectada entre los nodos N1 y N2

Si se conoce la relacin k =

V2
se puede plantear el siguiente esquema equivalente:
V1

i2
Zeq

N1

N2
N3

N4

V1

V2

i3
ZS

Donde:

Zeq =
Zs =

Z
1 k

Z .k
Z
=
k 1 1 1
k

Para demostrarlo se debe plantear la equivalencia de corrientes:

i1 = i2
i3 = i1
i1 =

V1 V2
Z

i2 =

V1
Zeq

i3 =

V2
Zs

54

Notas de Clase

Electrnica II

i1 =

V1 V2
V
= 1
Z
Zeq

V2 = k .V1

V1 k .V1
V
= 1
Z
Zeq
Zeq =

Z
1 k

Igualmente:
V2
(V V )
= 1 2
Zs
Z

i3 =

(V 1 k .V1 )
k .V 1
=
Zs
Z

k k 1
=
Zs
Z

Zs =

k. Z
k 1

55