INSTITUTO TECNOLÓGICO DE TAPACHULA

INGENIERÍA ELECTROMÉCANICA

ELECTRONICA DIGITAL
UNIDAD IV: LOGICA SECUENCIAL

PRESENTA:
RODRIGO HERNÁNDEZ GALINDO
JOSE DANIEL ALVAREZ DEL VALLE
LEONARDO DANIEL CRUZ GONZÁLEZ
EFRAIN DE LOS SANTOS MANZO

PROFESOR:
ING. JOSÉ CANDELARIO MEDINA CORTEZ

TAPACHULA, CHIAPAS A 14 de enero del 2015

Lógica secuencial

4.1 Diseño de circuitos generadores de pulsos de reloj.
Este se puede diseñar con diferentes tipos de circuitos integrados, su función
es la de enviar una señal en determinado momento o tiempo haciendo cálculo
de estos mismos, su diseño es de gran importancia porque su uso va desde
sencillos circuitos para lograr encender un led en determinado tiempo hasta
controlar el tiempo en que una bomba debe encender y apagar.
Temporizador 555
En el mercado existen un conjunto de circuitos integrados denominados
temporizadores (timers) especialmente diseñados para realizar multivibradores
monoestables y astables. El temporizador 555 es un circuito integrado barato y
muy popular. En la siguiente figura se muestra su diagrama circuital este
temporizador:

Está constituido por dos comparadores, un flip-flop SR y un transistor que actúa
como un elemento de conmutación. Las tres resistencias en serie de valor R
definen las tensiones de comparación a 1/3VCC y 2/3VCC.
Cálculos:
En los cálculos se puede utilizar un valor supuesto por nosotros en la formula,
ya que hay dos incógnitas de por medio pero una hay que suponerla para hallar
la otra y el tiempo es valor conocido ya por nosotros, consideramos de vital
importancia los valores comerciales ya que supondremos el valor del capacitor
porque son los que menos varían en el mercado. Luego al haber sustituido y
despejado en las fórmulas de las dos configuraciones podemos obtener una
astable y monoestable.

Ejemplo práctico de monoestable:
Supongamos que te pidan la configuración de un monoestable donde te dicen
que el tiempo de duración es 1s suponiendo un capacitor con valor real en el
mercado en este caso 47mF entonces sustituyendo quedaría:
T= 1.1RC
R=T/1.1C
R=1s/1.1x47mF
R=19.34k Ω
Ejemplo práctico astable:
Para los cálculos del astable podemos considerar que los tiempos de referencia
son: T1= 0.7s y T2=0.3s. Para hallar el valor de la R 2 primero tenemos que usar
la fórmula de:
T2= 0.693 R2C
R2= T2/0.693xC
R2=0.3s/0.693x47mF
R2=9.21kΩ
Con base en este valor obtenido de R2 podemos hallar la R1 con la siguiente
fórmula propuesta en la teoría:
T1=0.693 (R1+R2) C
0.7=0.693 (R1 + 9.21kΩ)(47mF)
R1=(0.7s/0.693x47mF) -9.21kΩ

4.2 Parámetros eléctricos de las señales de reloj utilizadas en circuitos
secuenciales.
El comportamiento de un circuito secuencial se determina mediante las
entradas, las salidas y los estados de sus flip-flops. Tanto las salidas como el
estado siguiente son función de las entradas y del estado presente. El análisis
de los circuitos secuenciales consiste en obtener una tabla o un diagrama de
las secuencias de tiempo de las entradas, salidas y estados internos. También
es posible escribir expresiones booleanas que describen el comportamiento de
los circuitos secuenciales. Sin embargo, esas expresiones deben incluir la
secuencia de tiempo necesaria ya sea en forma directa o indirecta.

T. podemos tener tantas salidas como combinaciones tengarnos en las entradas. b) Maquina de Moore. Los flip-flops puede ser cualquier tipo y el diagrama lógico puede o no incluir compuertas combinacionales. en cada instante de los valores de los elementos de memoria y de las entradas presentes en ese instante. en cambio el segundo son dos FF-AN combinados de tal manera que uno "hace caso" al otro. Todos pueden ser de dos tipos. los circuitos se clasifican como circuitos secuenciales asincrónicos. Existen dos grandes tipos de circuitos secuenciales: a) Maquina de Mealy. La principal diferencia entre varios tipos de flip-flops es el numero de entradas que poseen y la manera en la cual las entradas afecten el estado binario. sirven para modificar las diversas transiciones entre estados. 4.J-K) Siendo los Flip-Flop las unidades básicas de todos los sistemas secuenciales. las salidas dependen. Aquí las salidas en cada instante dependen exclusivamente de los estados de los elementos de memoria.  Flip-Flop RS . Q y Q´ y dos entradas S (set) y R (reset). set). Cada flip-flop tiene dos salidas. En este tipo de circuitos. y no dependen directamente de las entradas en ese instante. Los valores de las entradas. Cada circuito forma un flip-flop básico del cual se pueden construir uno mas complicado. Un circuito flip-flop puede mantener un estado binario indefinidamente (Siempre y cuando se le este suministrando potencia al circuito) hasta que se cambie por una señal de entrada para cambiar estados. Estas construcciones se muestran en los diagramas lógicos de las figuras. Y los últimos tres se implementan del primero —pudiéndose con posterioridad con cualquiera de los resultados confeccionar quienquiera de los restantes. a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-Flop maestro-esclavo (FF-ME). el T y el D.  Circuito básico de un flip-flop Se menciono que un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. el JK. Por esta razón. para cada estado. La conexión de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentación.D. Aquí. El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1. Las letras R y S son las iniciales de los nombres en inglés de las entradas (reset.3 Flip flops (R-S. existen cuatro tipos: el RS. Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch).Un diagrama lógico se reconoce como el circuito de un circuito secuencial e incluye los flip-flops.

independientemente de los valores de entrada S y R se permite llegar al flip- . Sus ecuaciones y tabla de funcionamiento son Q = S + q R* RS=0 La operación del flip-flop es como sigue. para designar una entrada dinámica. la salida no cambia. Hay un pequeño triángulo en frente de la letra C. Su unidad básica (con compuertas NAND o NOR) se dibuja a continuación que. R (reinicio o borrado) y C (para reloj). S (de inicio). El símbolo indicador dinámico denota el echo de que el flip-flop responde a una transición positiva ( de 0 a 1) de la señal de reloj. Si tanto S como R son 0 durante la transición de reloj. Agregando compuertas a las entradas de circuito básico. la salida es impredecible y puede ser 0 o 1 dependiendo de los retrasos internos de tiempo que ocurran dentro del circuito. El flip-flop RS temporizado mostrado en la siguiente figura consiste en un flip-flop básico NOR y dos compuertas NAND. Si S = 0 y R = 1 cuando C cambia de 0 a 1 la salida Q se reinicia o borra en 0. Sólo cuando la señal de reloj cambia de 0 a 1 puede la salida afectarse de acuerdo con los valores de la entrada S y R. Cuando no se especifica este detalle es del tipo Flip-Flop RS maestro-esclavo (FF-RS-ME).  Flip-flop RS temporizado El flip-flop básico por si solo es un circuito secuencial asincrónico. y a veces también una salida complementada. la salida del circuito no puede cambiar independientemente de cuáles sean los valores de entrada de S y R. la salida Q se inicia en 1. como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop RS activado por nivel (FF-RS-AN). Si no hay una señal en la entrada del reloj C. Las salidas de las dos compuertas AND permanecen en cero mientras el pulso del reloj (abreviado en inglés CP) sea 0. Si S = 1 y R = 0 cuando C cambia de 0 a 1. Tiene una salida Q. Cuando tanto S como R son iguales a 1. la que se indica con un circulo en la otra terminal de salida.Tiene tres entradas. puede hacerse que el flip-flop responda a los niveles de entrada durante la ocurrencia del reloj.

El estado de puesta a uno se logra con S=1. Sin embargo la relación SR=0 debe incluirse como parte de la ecuación característica para especificar que S y R no pueden ser iguales a 1 simultáneamente. Las entradas J y K se comportan como las entradas S y R para iniciar y reinicia el flip-flop. R y CP. La tabla característica del flip-flop se muestra en la figura antes presentada. Con S=1 y R=1. R=1 y CP=1. permanezca el mayor tiempo. es decir. Para cambiar el estado de puesta a cero (o borrado) las entradas deben ser S=0. R=0 y CP=1. podría resultar cualquier estado. Su ecuación y tabla de funcionamiento son . dependiendo de si la entrada de puesta a uno o la de puesta a cero del flip-flop básico. Esta ecuación especifica el valor del siguiente estado como una función del presente estado y de las entradas. las columnas S y R dan los valores posibles de las entradas y Q(t + 1) es el estado del flip-flop después de la ocurrencia de un pulso de reloj (refiriéndose al siguiente estado). En este caso la letra escogida para la variable del flip-flop se marca por fuera del recuadro y a lo largo de la línea de salida. Cuando quite el pulso. ya que pueden resultar como 1 o como 0. La ecuación característica de un flip-flop se deduce del mapa de la figura antes mencionada. La entrada CP no se describe dentro del recuadro debido a que se reconoce fácilmente por un pequeño triángulo. Las salidas del flipflop se marcan con Q y Q´ dentro del recuadro. Q es el estado binario del flip-flop en un tiempo dado (refiriéndose al estado presente).  Flip-flop RS temporizado El símbolo gráfico del flip-flop RS sincronizado se muestra en la figura anterior. Se le puede designar al flip-flop un nombre de variable diferente aunque se escriba una Q dentro del recuadro. Cuando no se especifica este detalle es del tipo Flip-Flop JK maestro-esclavo (FF-JK-ME). respectivamente. el estado del flip-flop será indeterminado. Tiene tres entradas: S. como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop JK activado por nivel (FF-JK-AN). Esta tabla resume la operación del flip-flop en forma de tabulado. El estado del flip-flop se determina del valor de su salida normal Q.  Flip-Flop JK Un flip-flop JK es un refinamiento del flip-flop SR en el sentido que la condición indeterminada del tipo SR se define en el tipo JK. Su unidad básica se dibuja a continuación que. la ocurrencia de los pulsos de reloj causará que ambas salidas vayan momentáneamente a 0. antes de la transición a 0 al final del pulso. Los dos estados indeterminados se marcan con una X en el mapa. El triángulo es un símbolo para el indicador dinámico y denota el hecho que el flipflop responde a una transición del reloj de entrada o flanco de subida de una señal de un nivel bajo (o binario) a un nivel alto (1 binario). no es necesario usar un inversor ya que el valor complementado se obtiene directamente de la salida Q´. Cuando las entradas J y K son ambas iguales a 1. Si se desea obtener el complemento de salida normal. La ecuación característica de una expresión algebraica para la información binaria de la tabla característica.flop básico. una transición de reloj alterna las salidas del flip-flop a su estado complementario.

y si simplificamos por ejemplo usando Veich-Karnaugh R=Kq S = J q* resulta el circuito  Flip-flop JK Un flip-flop JK es un refinamiento del flip-flop RS ya que el estado independiente del termino RS se define en el tipo JK.Q = J q* + K* q Se da detalle de su confección lógica a partir del FF-RS-AN. Las entradas J y K se .

solamente si Q´ fue 1 previamente.  Flip-flop JK temporizado Como se muestra en la tabla característica de la figura. Para evitar esta operación indeseable. Un flip-flop sincronizado se muestra en la figura anterior. Esta es una restricción. la salida de la compuerta AND superior se convertirá en 1 una vez que se aplique un pulso de reloj y el flip-flop se ponga a cero. el pulso de reloj se transmite a través de una compuerta AND solamente.comportan como las entradas R y S para poner a uno o cero (set o reset) al flipflop (nótese que en el flip-flop JK la entrada J se usa para la entrada de puesta a uno y la letra K para la entrada de puesta a cero). si Q=1 cambia a Q=0 y viceversa. Cuando ambas entradas se aplican a J y K simultáneamente. Cuando T = 0 ( J = K = 0) una transición de reloj no cambia el estado del flip-flop. Su ecuación y tabla de funcionamiento son qQ = T . La ecuación característica se da en la figura y se deduce del mapa de la tabla característica. esto es. Si Q´=1 la salida de la compuerta AND se convierte en 1 y el flip-flop se pone a uno.  Flip-Flop T El flip-flop T se obtiene del tipo JK cuando las entradas J y K se conectan para proporcionar una entrada única designada por T. el estado de salida del flip-flop se complementa. si Q=1. por lo tanto. La restricción del ancho del pulso puede ser eliminada con un maestro esclavo o una construcción activada por flanco de la manera discutida en la siguiente sección. los pulsos de reloj deben de tener un tiempo de duración que es menor que la demora de propagación a través del flip-flop. Su unidad básica se dibuja a continuación que. Cuando T = 1 (J = K = 1) una transición de reloj complementa el estado del flip-flop. El mismo razonamiento se aplica al flip-flop T presentado a continuación. De manera similar la salida Q´ se aplica a J y CP a una compuerta AND de tal manera que el flip-flop se ponga a uno con un pulso de reloj. el flip-flop cambia a su estado de complemento. Por esta razón los flip-flops JK nunca se construyen como se muestra en la figura. la señal CP que permanece en 1 (mientras que J=K=1) causará transiciones repetidas y continuas de las salidas después que las salidas hayan sido completadas. En cualquier caso. como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). Nótese que debido a la conexión de retroalimentación del flip-flop JK. tiene sólo dos condiciones. Cuando no se especifica este detalle es del tipo Flip-Flop T maestro-esclavo (FF-T-ME). aquella cuya entrada se conecta a la salida del flip-flop la cual es al presente igual a 1. Cuando J y K sean 1. el flip-flop JK se comporta como un flip-flop RS excepto cuando J y K sean ambos 1. Así. Las entradas en el símbolo gráfico para el flip-flop JK deben marcarse con una J (debajo de Q) y K (debajo de Q´). El flip-flop T. ya que la operación del circuito depende del ancho de los pulsos. La salida Q se aplica con K y CP a una compuerta AND de tal manera que el flip-flop se ponga a cero (clear) durante un pulso de reloj solamente si Q fue 1 previamente.

Su ecuación y tabla de funcionamiento son Q=D A partir del FF-RS-AN puede diseñarse este FF-D-AN siguiendo los pasos mostrados anteriormente. la salida del flip-flop va al estado 1. Su unidad básica se dibuja a continuación que.A partir del FF-RS-AN puede diseñarse este FF-T-AN siguiendo los pasos mostrados anteriormente. como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop D activado por nivel (FF-D-AN). pero no tiene sentido ya que al ser activado por nivel no tiene utilidad. La entrada D se muestra durante la ocurrencia de uan transición de reloj de 0 a 1. pero no tiene sentido ya que al ser activado por nivel no tiene utilidad. la salida del flip-flop va a el estado 0. . pero si D = 0. Si D = 1. Cuando no se especifica este detalle es del tipo Flip-Flop D maestro-esclavo (FF-D-ME) comúnmente denominado también Cerrojo —Latch.  Flip-Flop D El flip-flop D (datos) es una ligera modificación del flip-flop SR. Un flip-flop SR se convierte a un flip-flop D insertando un inversor entre S y R y asignando el símbolo D a la entrada única.

independientemente del valor de las otras entradas. Es básicamente un flip-flop RS con un inversor en la entrada R. Mientras que el pulso de reloj de entrada sea un 0. la salida de la compuerta 4 va a 0. La entrada CP se le da a menudo la designación variable G (de gate) para indicar que esta entrada esta habilita el flip-flop de bloqueo para hacer posible que los datos entren al mismo. las compuertas 3 y 4 tienen un 1 en sus salidas.  Flip-flop D temporizado El flip-flop tipo D recibe su nombre por la habilidad de transmitir "datos" a un flip-flop. Las compuertas NAND 1 y 2 forman el flip-flop básico y las compuertas 3 y 4 las modifican para conformar el flip-flop RS sincronizado. cambiando el flip-flop al estado de borrado. la ecuación característica muestra que el siguiente estado del flip-flop es igual a la entrada D y es independiente del valor del presente estado. La entrada D se comprueba durante la ocurrencia del pulso de reloj. Esto esta de acuerdo a los requisitos de que las dos entradas del flip-flop básico NAND permanezcan inicialmente en el nivel de 1. Si en 0. La entrada D va directamente a la entrada S y su complemento se aplica a la entrada R a través de la compuerta 5. Este tipo de flip-flop se llama algunas veces bloqueador D con compuertas o flip-flop de bloqueo. . el inversor agregado reduce el numero de entradas de dos a uno. cambiando el flip-flop al estado de puesta a uno (a no ser que ya este en ese estado). La tabla característica se lista en la parte (c) y la ecuación característica se lista en la parte (d). Flip-flop D El flip-flop D mostrado en la figura anterior es una modificación del flip-flop RS sincronizado. la salida de la compuerta 3 va a 0. El símbolo para el flip-flop D sincronizado se muestra en la figura. Si es 1.

4. mientras que uno a la derecha. generalmente de tipo D. Se emplean como líneas de retardo digitales y en tareas de sincronización. que pueden funcionar en ambos sentidos. que sólo altera el contenido del primer flip-flop. Un registro de desplazamiento es un circuito digital secuencial (es decir. divide entre 2. los registros de desplazamiento se clasifican como: Serie-Serie: sólo la entrada del primer flip-flop y la salida del último son accesibles externamente. Existen registros de desplazamiento bidireccionales. Normalmente también existe una entrada serie. conectados en cascada (Fig. que los valores de sus salidas dependen de sus entradas y de los valores anteriores) consistente en una serie de biestables. se tiene un desplazamiento a la izquierda o a la derecha de la información almacenada. que basculan de forma sincrónica con la misma señal de reloj. Los registros universales. 1: Registro de desplazamiento de 4 bits. 1).4 Registros de corrimiento o desplazamiento. multiplica por 2. Es de señalar que un desplazamiento a la izquierda de un conjunto de bits. Paralelo-Serie: son accesibles las entradas de todos los flip-flops. Según las conexiones entre los biestables. pero sólo la salida del último. además de bidireccionales permiten la carga en paralelo Fig.  TIPOS DE REGISTROS DE DESPLAZAMIENTO Dependiendo del tipo de entradas y salidas. pudiendo funcionar como los del grupo .

Se usan para cálculos aritméticos. que es universal (se llama así porque puede utilizarse en cualquiera de las cuatro configuraciones anteriormente descritas) y bidireccional (porque puede desplazar los bits en un sentido u otro) es el 74HC194.  Multiplicador serie. generando el siguiente bit. Se construye con un registro de desplazamiento. Se usa en conversores A/D. Este tipo y el siguiente se emplean para convertir datos serie en paralelo y viceversa. son el 74HC165 (entrada paralelo. normalmente un or exclusivo entre ellas. Mediante un conversor DAC se compara la entrada analógica con los resultados parciales. . empezando por el más significativo. Un ejemplo es el 74LS384. Se realiza la multiplicación mediante sumas y desplazamientos.anterior. Este tipo convierte: Dato en paralelo a dato en serie. Este tipo convierte: Dato en serie a dato en paralelo. Otros registros de desplazamiento conocidos. Este tipo y el anterior se emplean para convertir datos serie en paralelo y viceversa. Se van calculando los bits sucesivamente. por ejemplo para conexiones serie como el RS232. los registros de desplazamiento tienen otras aplicaciones típicas:  Generador pseudoaleatorio. realimentando a la entrada una combinación de varias salidas. salida serie) y 74HC164 (entrada serie.  Registro de aproximaciones sucesivas. salida paralelo). fabricados también con la tecnología CMOS. de cuatro bits de datos. pero sólo la entrada del primero. Un registro de desplazamiento muy utilizado. Serie-Paralelo: son accesibles las salidas de todos los flip-flops. Paralelo-Paralelo: tanto las entradas como las salidas son accesibles. APLICACIONES Además de la conversión serie-paralelo y paralelo-serie.

aunque en este caso es más aconsejable disponer del 74HC194. a las salidas del contador (el bMs del MUX conectado al bMs del contador). Las entradas de datos del multiplexor se conectan a los datos a transmitir. Similar al caso anterior. y las entradas de control. ahora las salidas de éste serán las salidas paralelos.  Registro de entrada serie y salida paralelo. dicho contador deberá estar en modo de carrera libre. Registros con entrada serie y salida serie (SISO) A continuación se muestra un registro de desplazamiento con entrada y salida en serie de 5 bits formado con biestablesmaestro esclavo RS: .  Biestables en cascada. se sustituye el muliplexor por un demultiplexor. se pueden construir incluso registros de desplazamiento bidireccionales y universales. dado que ocupa mucho menos espacio (y el precio del integrado es muy asequible) y en un solo integrado incluye las cuatro posibles configuraciones y la funcionalidad de desplazar los bits en ambos sentidos. Con esto y la lógica combinacional adecuada. Puede construirse con un multiplexor digital combinacional y un contador. tantos como ciclos de reloj deseemos retardar los bits). Formas de construir registros de desplazamiento Se pueden combinacionales y secuenciales). Por ejemplo:  Registro de entrada paralelo y salida serie. Retardo. Se pueden utilizar para retardar un bit un número entero de ciclos de reloj (consiste simplemente en un conjunto de biestables en cascada.

el primer biestable contendrá un 1 (Q=1. Si el registro combina ambos tipos se llama bidireccional. y transmitirla durante el siguiente. . También podemos observar que los biestables nunca pueden estar en estado de mantenimiento o en estado prohibido. Registros con entrada serie y salida paralelo (SIPO) La estructura de un registro serie paralelo es muy similar a la de un registro con entrada y salidas en serie: Observamos que la única diferencia es que se le añade una salida a cada una de las salidas Q del biestable: de esta manera se pueden obtener todos los datos a la vez. Con la siguiente señal de reloj el bit almacenado en el primer biestable se desplazará al siguiente y así uno tras otro hasta la salida en serie. Q’=0) y los demás un 0. también se puede obtener una salida en serie de cualquier salida Q o Q’. ya que la entrada enserie pasa afirmada a la S y negada a la R.Observamos que la entrada S del primer biestable está conectado a la entrada y está negada a la entrada R. pues son capaces de almacenar la información un flanco. Esto sucede así porque la salida Q está conectada a la S del siguiente biestable. cuando en la entrada haya un 1. Cuando el registro se efectúa de izquierda a derecha se denomina desplazamiento hacia la derecha. Los registros de desplazamiento se implementan con biestables maestro – esclavo. Por otro lado. Con esto se consigue que.

Registros con entrada paralelo y salida serie (PISO) . En último lugar destacar que estos registros se suelen utilizar para el cambio de una palabra de serie a paralelo.Habitualmente se suele añadir una entrada de puesta a cero asíncrona (CLEAR) cuya función es inicializar el registro.

y en el que haya un cero. A continuación se introducen los datos: en el bit que haya un 1. El funcionamiento es el siguiente: cuando en la entrada de selección desplazamiento /carga'. El desplazamiento se realiza como en un registro serie-serie. ya que se carga por las entradas síncronas . hay un 0 se realiza la carga. se activa el Clear. A continuación se muestra un registro con carga paralelo y salida serie pero en este caso la carga es síncrono. ya que de las puertas NAND siempre saldrá un 1. Con el inversor este cero se convierte en un 1 y por lo tanto las puertas NAND que hay arriba y debajo de los biestables se convierten en inversores.A continuación se muestra un esquema de un registro con entrada paralelo y salida serie y carga asíncrona. Para el desplazamiento se coloca un 1 en D/C’ de esta manera se consigue que nunca se activan las entradas ni PR ni CL. se activa el Preset.

se activan las entradas en paralelo que van cada una a las entradas S R. podemos observar que la función del multiplexor es elegir entre la carga en serie o en paralelo Registro de entrada y salida en paralelo (PIPO) . Con esto se consigue que si se quiere cargar los datos. Para obtener los datos se tiene que realizar la entrada serie.Observamos que esto se consigue con un multiplexor de dos canales gobernado por DESPLAZAMIENTO/ CARGA’. En conclusión.

Como se puede ver.). 4.. Los bloques funcionales contadores definidos sobre autómatas.. aunque también podríamos haber utilizados puertas OR y un inversor. La operación de contador reversible es cíclica (. Están definidos dos tipos de contadores: Contador incremental... 0. necesitan para su programación de los siguientes campos: Nombre de función.. dos versiones: De entradas de pulsos separadas. permite que se lean los datos. En estos últimos existen. activando una señal de salida cuando se alcanza un valor prefijado. de manera que cuando se activa. que acumula el número de impulsos recibidos por su entrada de pulses. y señal adicional de dirección de cuenta (U/D). 9998. mientras que el contador incremental se detiene una vez alcanzando el módulo de cuenta. disponibles en todos los tipos anteriores.      Un contador es un dispositivo capaz de medir (contar) el número de cambios de nivel en una señal de entrada.9999. En los contadores bidireccionales la salida se activa cuando el valor contado es cero: no tiene sentido detectar un valor de preselección que puede ser forzado en cualquier momento con la orden <Preset>.. De entrada de pulses común (PULSE).. Contador bidireccional (UP/DOWN). este no actúa (no recoge impulsos y la salida está en off) hasta que la señal <Preset> recorre al menos una vez la secuencia ON-OFF. que distingue entre contadores incrementales o bidireccionales .. se ha creado un registro de entrada y salida paralelo a partir de biestables D con entrada de habilitación. Además para evitar actuaciones prematuras del contador. UP (cuenta ascendente) y DOWN (cuenta descendente). que acumula la diferencia entre los pulses recibidos por sus entradas de cuenta ascendente y cuenta descendente.1. Aquí hemos utilizado puertas AND. a su vez. La entrada de datos es cada una de las entradas D del biestable.. o también buffers con entradas de alta impedancia. la entrada de habilitación se une a una entrada de habilitación global.5 Contadores. Hay otra entrada (control de salida) que al activarse permite que se lean las salidas.

el contador solo cuenta con la transición o cambio de estado. o dar un nombre propio a las señales involucradas. Estas ultimas siempre son prioritarias sobre las entradas de pulses. El módulo de cuenta o la preselección suelen estar limitados. o el valor de carga cuando se activa la señal de validación (preselección. que de esta forma pueden aparecer en cualquier parte y en cualquier orden dentro del programa. a un valor entre 0 y 9999 (16 dígitos binarios. mientras que los temporizadores avanza según un reloj interno). 4. Si fueran necesarias cuentas superiores a 9999. en los contadores incrementales). para ordenar acciones de mando o disparar alarmas. pueden colocarse contadores en serie de forma que la salida de cuenta alcanzada de cada uno actuara como impulso de entrada al siguiente. o subdividirlas según pesos arbitrarios. etc. muchos autómatas disponen de un área común para ubicarla. al tiempo que provoca un autoreset en el contador. Estadísticas de producción (número de piezas. En este caso el modulo total de cuenta será el producto de los módulos parciales. Además. Si la programación se hace por lista de instrucciones. Una aplicación particular consiste en utilizar los contadores como temporizadores a base de introducir a la entrada de pulsos una variable interna . bastaría con complementar la señal de entrada). agrupando las señales correspondientes a un mismo contador en orden preestablecido de obligado cumplimiento (opción más frecuente). con un factor de división igual al módulo de cuenta: frecuencia de salida = frecuencia de entrada/módulo de cuenta. Control de stocks 3. en los contadores bidireccionales). el bloque contador necesita de algunas señales binarias asociadas.  Parámetros de preselección. y pueden venir dados. por una constante en el programa o por lectura desde una variable interna o de entrada/salida. y la dirección o número de elemento puede ser atribuida a uno u otro. como son las entradas de pulsos para conteo. que indican el valor a alcanzar por el contador antes de activar la salida (módulo de cuenta. en una palabra o registro interno). paradas de maquina). Conteo de sucesos. aunque no a ambos simultáneamente en un mismo programa. el fabricante puede imponer el orden de aparición de las sentencias. al igual que en aquellos. como en los temporizadores. Puesto que los temporizadores y los contadores son conceptualmente muy semejantes (el valor de cuenta cambia en cada impulso externo. y las señales de habilitación o reset. Divisores de frecuencia. Las aplicaciones típicas de los contadores son: 1. Numero de elemento. 2. que indica su dirección en variable interna. El conteo de la señal de entrada se hace habitualmente por flanco o frente ascendente (si interesa al frente descendente. de forma que sea cual sea la duración del impulso.

Estas comparaciones pueden realizarse en condiciones de igualdad superioridad o inferioridad respecto a una constante programada. El acceso al contador rápido puede establecerse de dos formas: Por consultas desde el programa principal. etc. o formar parte de módulos de expansión (caso de modelos compactos) o como tarjeta especial en los de tipo modular. detectores de proximidad. actuando sobre una entrada especial de cero (señal Z). T res ≤ 2T ciclo + T outputdelay Para reducir estos tiempos es frecuente utilizar como salidas del contador interfaces estáticas del transistor o triac.   El contador rápido es un módulo de hardware independiente de la CPU. Aunque esta forma de operación asegura que no se pierde ningún impulso de entrada. la consulta del contador rápido por comparación con preselecciones presenta dos problemas específicos: 1. 3. que quedan acumulados en el contador. capaz de contar impulsos exteriores de alta frecuencia procedentes de captadores como codificadores incrementales.de reloj. el contenido del contador puede ponerse a cero (Reset): Por software actuando el programa sobre un relé interno    CONTADOR DE ALTA VELOCIDAD Por hardware. El contador cuenta los impulsos de forma asíncrona con el resto del autómata utilizando sus propias entradas libremente filtradas y específicas para esta aplicación. en algunos modelos compactos de gama baja. La consulta por comparación permite el desbordamiento o superación del modulo de cuenta prefijado. En este caso. El contador rápido puede estar incluido en el propio autómata. la aplicación permite construir temporizadores que mantienen su estado incluso en caso de pérdida de alimentación. el autómata deberá esperar todo un ciclo de ejecución antes de que la nueva consulta detecte la condición de preselección alcanzada (y superada si el contador sigue acumulando impulsos). Puesto que el valor de contador puede mantenerse con una batería en caso de pérdida de tensión. Al utilizar para el proceso variables o relés internos la respuesta queda afectada por el retardo que introducen los tiempos del ciclo y de conmutación de salida: 2. Una vez iniciada la cuenta. Por activación de una interrupción al programa principal. formalmente 0000 y 9999 (10000 impulsos). si se alcanza el valor de preselección justo después de la consulta del programa. cuando el contador alcanza el módulo de cuenta prefijado. el programa compara el contenido actual del contador con una o varias preselecciones en cada ciclo de ejecución. en autómatas estándar de gama media. . En el primer caso.

incrementan su contenido con cada impulso que reciben por su única línea de datos. Además de la consulta desde el programa es muy frecuente que el contador rápido puede generar una señal de interrupción cuando alcance su valor de preselección. los errores por desbordamiento se reducen apreciablemente. por su parte. necesitan dos entradas de datos para determinar impulsos y sentido. los <<encoders>> pueden emitir también al exterior una señal de referencia (cero o Reset) por cada revolución complete . desfasados 90˚ (<<differencial phase>>).  Doble línea de señal. el posicionamiento de móviles a partir de <<encoders>> incrementales. Los contadores rápidos disponibles sobre autómatas pueden clasificarse en dos grupos según su modo de operación. y pueden a su vez clasificarse atendiendo al tipo de entradas: Doble tren de impulsos. con impulsos de conteo y conteo regresivo (<<Up/Down pulse>>)  Doble línea de señal con impulsos de conteo y señal de sentido (<<pulse and direction>>). El decalaje de ¼ de división en los captadores consigue que las señales cuadradas de salida tengan entre si un desfase de ¼ de periodo cuando el <<encoder>> gira en un sentido. el contador tiene normalmente entrada por doble tren de impulsos. Además de los impulsos de posición. y para una mejor adaptación del contador rápido a su aplicación más general. Esta interrupción obliga al procesador a ejecutar inmediatamente una rutina de atención al contador. lo que asegura la mayor rapidez de respuesta posible. Los contadores bidireccionales o incrementales.  Contadores unidireccionales y  Contadores bidireccionales  Los primeros. si no ordenarse varias veces de forma asíncrona con el programa mediante una señal exterior o interior periódica. con dos entradas (fases) A y B tales que las señales o trenes de ondas enviadas por el sensor digital incrementan o decrementan el contador según el desfase existente entre ellas.Para reducir este efecto la comparación con las preselecciones puede no realizarse una sola vez en cada ciclo de ejecución del programa. El procesamiento de dichas señales mediante un simple sistema lógico permite conocer el desplazamiento a partir de un origen. y de ¾ de periodo si gira en sentido contrario. a base de contar impulsos y determinar el sentido del movimiento según el desfase existente entre las señales. Así. muy poco frecuentes (pueden encontrarse sobre algunos autómatas compactos). eliminando los errores del desbordamiento comentados. En autómatas de gama media.

que bloquean la cuenta si no esta presente la señal.  Las frecuencias máximas de operación en un contador rápido van de los 2 a 5 KHz en los modelos de gama baja. con inicio de cuenta desde un valor inicial de preselección Entradas de habilitación. hasta los centenares de kilohercio en las maquinas multiprocesos de gama alta. Si el encoder utilizado no tuviese señal de fin de recorrido. Además de las aplicaciones típicas como contador. *En el K10 encontramos las siguientes clases de contadores: Contador Horario  Contador Preselector Sumador  Contador Preselector Restador  Contador Preselector Suma/Resta  Contador Sumador Reset Automático . con retorno automático a cero al alcanzarse el módulo de cuenta  Funcionamiento incremental. otras posibles aplicaciones de este dispositivos son las de temporizador de precisión con base de tiempos menor de 1 ms. etc. Al elegir el encoder apropiado para una aplicación. señal obtenida de un tercer captador que detecta una marca única en toda la banda de revolución. para habilitación/inhibición de la cuenta. siendo valores usuales frecuencias de 10 a 50 KHz. realizada. debería contarce la entrada del contador a uno de los terminales de la alimentación (positivo o negativo según modelo) a través de un contacto. y como disparo de la rutina rápida (sí se dispone de esta función) a cualquier frecuencia periódica. a fin de fijar el origen de referencia. debe comprobarse la compatibilidad entre sus señales y las del contador en: Frecuencia máxima de operación  Ancho de impulsos mínimo  Niveles tensión/corriente de las señales  Los contadores rápidos soportados por los autómatas de gama alta permiten elegir el tipo de entrada de impulsos según la aplicación. incorporando además funciones adicionales que mejoran sus prestaciones: Validación/inhibición del mecanismo de conteo  Incorporación de salidas binarias que reflejan el estado actual de cuenta  Funcionamiento incremental. Esta señal se utiliza para poner a cero el contador de impulsos.

RST Address] I Ejemplo I---I I-------------[TMR T004 00300] I I T004 I I---I I-----------------------------(P012) I I P005 I I---I I-----------------------[RST T004] I Programación desde PC Teclas Descripción [F3] [P] [0] [0] [3] <CR> Habilitado contacto Direcc. Diagrama en escalera Up .IU CTU Adress I I Reset Input I I I---. Diagrama en escalera Habilitado I---I I---------[TMR Address Pre-set] I I Reset I I---I I------------------.Input _________________ I---.I I-------. Tan pronto como el valor del contador alcance el valor preseleccionado la salida del contador se pondrá a ON. Cuando el temporizador ha acumulado un tiempo igual al preseleccionado. CONTADOR HORARIO: Función: contador horario Nemotécnico: TMR Direcc. Indirecta: D0000 a D1023 Descripción cuando el contacto de activación del temporizador esta en ON. la salida del temporizador se pone en ON y se mantiene en ON hasta que por una entrada de reset de una secuencia distinta se le da una señal de puesta a cero y reinicio de ciclo. Directa: D0000 a D1023 Descripción cada vez que la entrada del contador cambia de OFF a ON el contador sumara "1" a la cantidad acumulada en el contador. De Pasos: 3 Parámetros de Preselección directa: 0 a 65535 Presel.IR <S> Preset I I EJEMPLO P000 _________________ . hasta que la entrada de reset se ponga ON y el valor acumulado en el contador se pone cero y la salida del contador se pone OFF. Contador de Alta Velocidad 1. 2.I I------. 100 ms: T000 a T191 No de pasos: 3 10 ms: T192 a T255 Parámetros preselección directa: 0 a 65535 Presel. C000 a C225 Nemotécnico CTU No. éste comienza a acumular los tiempos en los que permanece la entrada en ON.

Diagrama en escalera Down . permaneciendo en este estado hasta que la entrada de reset se pone a ON. De Pasos: 3 Parámetros preselección directa: 0 a 65535 Presel.I I------. la salida del contador se pone a ON.I I-------.Funcion [C] [0] [0] [4] <SP> Counter Adress [6] <CR> Pre – Set Count Value [F3] [P] [0] [0] [7] <CR> Reset Input Contact [F5] <CR> <CR> <CR> Horizontal Line <CR> <CR> <CR> [à ] [¯ ] Posición del cursor [F3] [C] [0] [0] [4] <CR> Contact of Counter C4 [F9] [P] [0] [1] [0] <CR> Salida P10  CONTADOR PRESELECTOR SUMADOR Direcc.I I--------------------(P010)-----I I Programación desde Pc Teclas Descripción [F3] [P] [0] [0] <CR> Up – Input contact <SHIFT .I I------.IR <S> 00006 I I I C201 I I I---.I I-------.ID CTD Adress I I I Reset Input I I I I---.I---.Input _________________ I---. entonces el valor acumulado del contador alcanza el valor preseleccionado y la salida del contador se pone OFF.ID CTD C201 I I I P007 I I I I---. Tan pronto como el valor registrado llega a cero.IR <S> 00006 I I I C004 I I---.Funcion .I I--------------------(P011)-----I I Programación desde Pc Teclas Descripción [F3] [P] [0] [1] <CR> Down – Input contact <SHIFT .IR <S> Preset I I I EJEMPLO P001 _________________ I---. Indirecta: D0000 a D1023 Descripción cada vez que la entrada del contador cambia de OFF a ON el contador resta "1" del valor registrado en el mismo. El valor inicial registrado es el valor preseleccionado. C000 a C255 Nemotécnico CTD No.F7> CTD .I I-------.F6> CTU .IU CTU C004 I I I P007 I I I I---.I I------.

Nem.I I-------.Input Contact . el valor del contador se pone OFF. Tan pronto como el valor del contador alcanza el valor preseleccionado la salida del contador se pone en ON. permaneciendo en este estado hasta que la entrada de reset se pone en ON.IR <S> 00004 I I II I C002 I I--. CTUD Direcc. Cada vez que la entrada de Resta cambia de ON a OFF el valor acumulado del contador disminuye en una unidad. Diagrama en escalera Up – Input _________________ I---.F8> CTUD . De com. Indirecta: D0000 a D1023 Descripción cada vez que la entrada de Suma cambia de ON a OFF el valor acumulado del contador aumenta en una unidad.[C] [2] [0] [1] <SP> Counter Adress [5] <CR> Pre – Set Count Value [F3] [P] [0] [0] [7] <CR> Reset Input Contact [F5] <CR> <CR> <CR> Horizontal Line <CR> <CR> <CR> [à ] [¯ ] Posición del cursor [F3] [C] [2] [0] [1] <CR> Contact of Counter C4 [F9] [P] [0] [1] [1] <CR> Salida P11  CONTADOR PRESELECTOR RESTADOR Sec.I I---------I D I I I Reset I I I I---.IR <S> Preset I I II EJEMPLO P003 _________________ I---.Funcion [C] [0] [0] [2] <SP> Counter Adress [4] <CR> Pre – Set Count Value [F3] [P] [0] [0] [4] <CR> Down .I I------.I I---------I D 0005 I I I P007 I I I I---.I I--------------------------(P012) I Programación desde Pc Teclas Descripción [F3] [P] [0] [3] <CR> Up – Input contact <SHIFT .ID CTUD Adress I I I Down Input I I I I---.I I------.ID CTUD C002 I I I P004 I I I I---. De Pasos: 3 Parámetros preselección directa: 0 a 65535 Presel.I I-------. C000 a C255 No.

De Pasos: 3 Parámetros Presel. el valor del contador se pone cero y la salida del contador se pone OFF.[F5] <CR> <CR> <CR> Horizontal Line <CR> <CR> <CR> [à ] [F3] [P] [0] [0] [7] <CR> Reset – Input Contact [F5] <CR> <CR> <CR> Horizontal Line <CR> <CR> <CR> [à ] [¯ ] Posición del cursor [F3] [C] [0] [0] [2] <CR> Contact of Counter C2 [F9] [P] [0] [1] [2] <CR> Salida P12  CONT.I I------. RESET AUTOM. Tan pronto como el valor del contador alcanza el valor preseleccionado la salida del contador se pone en ON.I I-------.IR <S> 00004 I I I C255 I I---. permaneciendo en este estado hasta que la entrada de reset se pone en ON. Diagrama de Escalera Count – Input _________________ I---. Cada vez que la entrada de Resta cambia de ON a OFF el valor acumulado del contador disminuye en una unidad.IU CTR C255 I I I P007 I I I I---. SUM.ID CTR Adress I I I Reset Input I I I I---.I I------.I I--------------------(P013)-----I I Programación desde Pc Teclas Descripción [F3] [P] [0] [5] <CR> Count – Input contact <SHIFT . Directa: 0 a 65535 Preselección indirecta: D0000 a D1023 Descripción cada vez que la entrada de suma cambia de ON a OFF el valor acumulado del contador aumenta en una unidad. C000 a C255 No.Funcion [C] [2] [5] [5] <SP> Counter Adress [4] <CR> Pre – Set Count Value [F3] [P] [0] [0] [7] <CR> Reset Input Contact [F5] <CR> <CR> <CR> Horizontal Line <CR> <CR> <CR> [à ] [¯ ] Posición del cursor [F3] [C] [2] [5] [5] <CR> Contact of C255 [F9] [P] [0] [1] [3] <CR> Salida P13 .I I-------.IR <S> Preset I I II EJEMPLO P005 _________________ I---.F9> CTR . Nemotécnico CTR Direcc.

Los sistemas digitales pueden operar en forma asíncrona o síncrona.4.6 Modelos de circuitos secuenciales síncronos. La transición de estado en los circuitos secuenciales síncronos se efectúan en el momento en el que el reloj hace una transición entre 0 y 1 (flanco de subida) o entre 1 y 0 (flanco de bajada). Entre pulsos sucesivos de reloj no se efectúan cambios. las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambie. esto es entre dos flancos de subida o entre dos flancos de bajada. Denominaremos periodo al tiempo entre transiciones sucesivas en la misma dirección. ya que el estado cambia en cualquier momento que cambiemos las entradas y no sincronizado con un pulso de reloj. Para hacerlo síncrono se añade una entrada adicional como se muestra en la figura. El inverso del periodo es lo que denominamos la frecuencia del reloj. En el análisis anterior sobre el latch SC podemos ver que es un circuito asíncrono. Esta señal de reloj consiste en una serie de pulsos rectangulares o cuadrados como se muestra en la figura. El ancho del pulso de reloj es el tiempo durante el cual la señal de reloj está en 1. El flip-flop sincronizado por reloj consiste del latch básico con compuertas NOR mostrado anteriormente y dos compuertas AND. En los sistemas asíncronos. En los sistemas síncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una señal denominada reloj o clock. La salida de las dos compuertas AND quedará .

y para efecto de este curso nos referiremos en general a todos estos circuitos como flip-flop(FF). Pero esto no previene que el FF cambie varias veces durante un ciclo de reloj. La literatura es variada en este aspecto. Hay dos maneras de arreglar esto. Asíncrono: las salidas cambian independientemente del reloj . 2. y otra es la que el cambio ocurra en los flancos de bajada o de subida del pulso de reloj. y FlipFlop a los que sean síncronos y no transparentes. No transparente: durante la duración del pulso de reloj. los cambios en . por lo tanto de alguna manera este FF sigue siendo de alguna manera asíncrono (por lo menos mientras el pulso de reloj esté en 1). Nota: Hasta ahora hemos hablado indistintamente de latch o Flip-flop. Una es la de que el estado cambie una vez que termine el ciclo de reloj. en este tipo de FF ahora los cambios se producen solamente cuando la señal de reloj esté en 1. sin importar los valores de entrada de S y C. Cuando el pulso de reloj está en 1. Mas adelante se explicará como hacerlo. y esto no es un comportamiento deseado. Transparente: las salidas cambian inmediatamente en respuesta a un cambio en las entradas. 4. 3. Como puede verse en el diagrama de tiempo. Síncrono: las salidas cambian en los flancos de subida o bajada del pulso de reloj. En general se llama latch al circuito que sea asíncrono y transparente. 1.en 0 mientras el pulso de reloj esté en 0. la información de las entradas S y C pasa hacia el latch básico.

. Para J=K=1 el estado futuro será igual al estado presente negado: Qn+1 = TABLA CARACTERISTI CA SC Qn +1 0 0 Qn 010 101 11 Flip Flop tipo D El flip-flop tipo D mostrado en la figura es una modificación del FF SC. en el que se elimina el estado indeterminado. De esta forma tenemos que el estado futuro será igual al valor de la entrada D. Antes de pasar definitivamente a estudiar el comportamiento de los flip flop veamos otras configuraciones. La entrada D va directamente hacia la entrada S y el complemento de D hacia la entrada C. En la guía siguiente (Flip-Flop) nos referiremos al tipo de FF que utilizaremos a lo largo del curso: los FF disparados por flanco. Flip Flop tipo J K Un flip flop JK es un refinamiento del flip flop SC. Como vimos anteriormente el FF SC presenta un problema con el estado 11. Existen otras configuraciones que eliminan este estado prohibido.las entradas no se reflejan en las salidas.

En lo futuro indicaremos los flip flops con su diagrama simplificado.TABLA CARACTERISTI CA D Qn+ 1 0 0 1 1 Flip Flop tipo T Un flip flop tipo T se obtiene uniendo las dos entradas de un flip flop tipo JK. sin importar las condiciones presentes en las otras entradas. TABLA CARACTERISTI CA T Qn+ 1 0 Qn 1 Para todos los FF anteriores la tabla característica describe el comportamiento del FF mientras el reloj está en 1. Esta entradas son normalmente llamadas SET o PRESET . No es objetivo de este curso el análisis detallado del comportamiento interno de los flip flops. Si T=0 se mantendrá el estado. no hay cambios en las salidas. Solo se muestra la circuiteria interna como referencia. Durante el periodo en el que el reloj está en 0. Se denominan flip flop disparados por nivel. si T=1 el estado futuro será igual al complemento del estado presente. Entradas asíncronas Los Flip-flops contenidos en los circuitos integrados a menudo proveen unas entradas adicionales para fijar en el estado 1 o en el 0 al FF en cualquier momento de forma asíncrona.

salidas y estados internos.7 Análisis y síntesis de circuitos secuenciales síncronos. Por ejemplo.(para fijar en 1) o CLEAR (para fijar en 0). Tanto las salidas como el estado siguiente son función de las entradas y del estado presente. Los flip-flops puede ser cualquier tipo y el diagrama lógico puede o no incluir compuertas combinacionales. En el caso que se muestra. esas expresiones deben incluir la secuencia de tiempo necesaria ya sea en forma directa o indirecta. antes de comenzar con su funcionamiento de forma síncrona. el estado inicial de los FF es indeterminado. los cambios de estado ocurren como respuesta directa a los cambios de señal en las líneas de entradas primarias (Datos) y distintos elementos de memoria pueden cambiar de estado en instantes diferentes. si no son necesarias. las salidas y los estados de sus flip-flops. Activando la entrada de clear. El circuito se considera asincrónico si no emplea una señal de reloj periódica C para sincronizar cambios de estado interno. El comportamiento de un circuito secuencial se determina mediante las entradas. sin la necesidad de utilizar un pulso de reloj. se inicializan en cero. La figura muestra un FF con las entradas adicionales mencionadas. Por consiguiente. a menudo se obviará la inclusión de estas entradas adicionales. El análisis de los circuitos secuenciales consiste en obtener una tabla o un diagrama de las secuencias de tiempo de las entradas. 4. También es posible escribir expresiones booleanas que describen el comportamiento de los circuitos secuenciales. Un diagrama lógico se reconoce como el circuito de un circuito secuencial e incluye los flip-flops. al aplicar un 0 en la entrada de clear el FF se fijará en 0. Sin embargo. Un circuito lógico secuencial puede estar compuesto por compuertas y/o flip-flops interconectados en configuraciones quizás complejas que generalmente incluyen algún tipo de realimentación. Estas entradas pueden actuar con un nivel ALTO ( 1 ) o con un nivel BAJO (0) . Para efecto de este curso y para simplificar los diagramas. después de encender un sistema digital. y luego se comienza con el funcionamiento normal. . En las tablas de especificaciones de los circuitos integrados se incluyen tablas que indican en cada caso la forma de funcionamiento. Son útiles para colocar los FF en un estado inicial.

Dada la descripción estructural del circuito encontrar las funciones lógicas que definen el decodificador de salida y el decodificador del siguiente estado en función de las variables de estado y de las entradas. obtenidos para una variable de estado yi en función de los valores de las entradas del flip-flop i. Realizar una tabla de en la que en las filas se sitúa cada estado descrito mediante su codificación en binario en las variables de estado. obtenido a partir de las funciones del decodificador del siguiente estado. Existen otras codificaciones pero esta es la más habitual (“one-hot”. y en cada columna cada posible combinación de valores lógicos en las entradas del circuito. Esta ya es una representación en alto nivel. situando en cada casilla los nuevos valores que se cargan en las variables de estado (al llegar el flanco de reloj). 2. y situar esos valores en la tabla como en una tabla de estados según el tipo de máquina que se trate (en cada fila y en cada columna si es tipo Mealy. Generar la tabla de estados sustituyendo las combinaciones de valores en las variables de estado que aparecen en la tabla anterior por el nombre correspondiente del estado. Convertir la tabla anterior en una nueva tabla con la misma relación de filascolumnas. principalmente una tabla de estados. Determinar el número de estados. Cada casilla de la tabla se debe rellenar con el valor de las entradas de cada flip-flop (en subcolumnas).• El análisis de un circuito secuencial síncrono consiste en el paso de una descripción estructural de un circuito mediante flip-flops y puertas lógicas a una descripción funcional de una FSM. Hay que realizar estos pasos: 1. …. de S0 a S(2N -1). 4. 3. Se . que corresponde a cada codificación binaria distinta de las variables de estado. Mantener las salidas como en la tabla anterior. 5. Realmente se está haciendo yi+ = F(Inp. y el número de estados posible de la FSM es 2N. Denominar los estados como Si. y de ahí un diagrama de estados o una descripción VHDL. y asociar a cada estado Si la codificación i en binario en los flip-flops. en cada fila si es tipo Moore). del valor actual de la variable yi y de la tabla de operación del flip-flop i. Determinar si se trata de una máquina de Mealy o de Moore y obtener los valores lógicos de las salidas mediante las funciones del decodificador de salida. yN. yi). Dado un circuito con N flip-flops se dispone de N variables de estado y1. una y sólo una variable de estado a 1 en la codificación => N variables de estado permiten N estados).

puede desarrollar la tabla de estados en un diagrama de estados o en una descripción VHDL. .