Arquitectura de los Autmatas

Programables
Automatizacin Industrial

ndice
TEMA Arquitectura de los Autmatas Programables
1. - Unidades Funcionales
2. - Funcionamiento de un Autmata Programable
3. - Componentes Hardware de un PLC
3.1 Memoria
3.2 ALU
3.3 CPU
3.4 Bus Perifrico
4. - Ciclo de Datos
5. - Procesamiento Cclico de Programa
5. Familia Simatic S7 (Simatic S7-300)
6. Direccionamiento
7. Entradas y Salidas Digitales (Diagrama de Bloques)

Unidades Funcionales de un PLC I

CPU
Otros
Mdulos

Periferia

Unidades Funcionales de un PLC II

Memoria

Unidad de Control

Bus Perifrico

Canal Serie

Periferia

ALU

Mdulo de
Memoria

ALU

Memoria
de
Programa

Unidad de Control

Memoria ROM

PIQ

PII

Contadores

Temporizadores

Marcas

Memoria RAM

Unidades Funcionales de un PLC III

Sistema
Operativo

Mdulo de
Memoria

Periferia

Bus Perifrico

Canal Serie

Memoria ROM

PIQ

PII

Contadores

Memoria
de
Programa

Unidad de Control

Sistema
Operativo

Mdulo de
Memoria
Canal Serie

Tarjetas de
Entrada
Tarjetas
Funcionales

Bus Perifrico

ALU

Temporizadores

Marcas

Memoria RAM

Unidades Funcionales de un PLC IV

Tarjetas de
Salida

S7-300 reas de la Memoria

La memoria de las CPUs est dividida en tres reas:

Memoria de las CPUs

CPU

Memoria de carga dinmica:

- RAM, integrada o
en Memory Card
- Partes del programa no
indispensables para la
ejecucin

Memoria de carga remanente:

- EEPROM, en Memory
Card o integrada en CPU
- Partes del programa no
indispensables para la
ejecucin

Memoria de trabajo:
- RAM
- Partes del programa relevantes
para la ejecucin
Memoria del sistema:
- RAM
- Imagen del proceso de entradas PII
- Imagen del proceso de salidas PIQ
- Marcas, Temporizadores y Contadores
- Pila de datos locales
- Pila de mdulos
- Pila de interrupcin
- Buffer de diagnosis

Memorias de Carga y Trabajo

Memoria de trabajo partes de los bloques relevantes para la ejecucin
Memoria de carga partes no relevantes (p.e. encabezamientos de mdulos)
S7-300
Unidad de
programacin

Memoria de carga

Memoria de trabajo

Bloques lgicos
Bloques de Datos
Comentarios
Smbolos
Memorizados en
el disco duro

Bloques lgicos
complejos
Bloques de datos
complejos

Partes de bloques
lgicos y de datos
relevantes para
la aplicacin

Memorias de rea y Trabajo

Mdulos de seal

Unidad programacin

CPU

Proyecto

Memoria de carga

Configuracin
hardware, offline

Memoria de Sistema
Imagen del

Bloque de datos
del sistema, (datos
de configuracin)

Programa usuario,
offline

Bloque de cdigo,
bloque de datos,
(programa usuario)

I/O

proceso entrada

Seales
de entrada

Imagen del
proceso salida

Seales
de salida

Buffer diagnosis
Buf. Comunicac.

Tabla de
smbolos

Pila datos
locales

Memoria de trabajo

Pila de bloques
Partes relevantes
de los bloques
de cdigo

Pila interrupcin
Memoria de bits

Partes relevantes
de los bloques
de datos

Temporizadores
Contadores

Unidad Aritmtico-Lgica

Cargar las
informaciones
de la PII

Procesar las
informaciones
en ACU 1 y ACU 2

Transferir las
informaciones
a la PIQ

Estructura de los Acumuladores

31

24

Byte alto

23

16 15

Byte bajo

Palabra alta

Byte alto

Byte bajo
Palabra baja

ACU (1 2)

Funcionamiento de un Autmata Programable

Procesador

Memoria de Programa

Contador de Programa

Registro de
Instrucciones

Decodificador

1.0

AN

2.3

10.5

1.1

1.7

10.5

Consulta, Combinaciones (Operaciones Lgicas)

Activar (Set), Borrar (Reset)
Comparaciones, Clculos Aritmticos
Llamada, Fin de Mdulo
Etc ....

Cmo trabaja un PLC Procesamiento cclico del programa

Alimentacin
Arranque del
programa

Modo
ARRANQUE

Actualizacin de
entradas y salidas
Ejecucin del
programa
Principal
&

Modo
RUN

Cmo trabaja un PLC Operaciones lgicas

Operaciones lgicas
usando seales binarias

Mdulo de entradas
Estado
Consultar estado
de la direccin

CPU

Resultado
de la consulta
Resultado de
la operacin
lgica

Operacin lgica de bit

Memoria RLO
Funcin Set/Reset

Mdulo de salidas

Mdulo
de
Memoria
Externa

Memoria
ROM
Sistema
Operativo

Panel
de
Mando

Aparato
de
Programacin

Memoria
RAM
Interna

CPU

PLC con Sistema Multiprocesador

Controlador
De Bus

Microprocesador

Procesador ASIC

- Proc. Instruccin Palabra

- Proc. Temporizadores
- Excitacin Bus
- Comunicacin Bus

Circuito Aplicacin Especf.

- Proc. Instruc. Bit/Palabra
- Vigilancia Tiempo Ciclo

Tarjetas
de
E/S

Componentes Hardware
Rack
Fuente de alimentacin (PS)
CPU
Elementos de bus
Periferia externa
Mdulos digitales de entrada y
salida
Mdulos analgicos de
entrada y salida
Mdulos de contadores
Mdulos de posicionamiento
Mdulos de control
Procesadores de
comunicaciones (CP)

Interfases (IM)

Ciclo de Datos
Ciclo de
Datos
Desplazar
Datos

Ejecucin del Programa

Desplazar
Datos

Eje de Tiempos
Pasar a los mdulos de salida los datos
del registro de desplazamiento
Cargar en el registro de desplazamiento
los datos de los mdulos de entrada

Procesamiento Cclico del Programa I

OB1
1 instruccin
2 instruccin

...
.
ltima instruccin

Procesamiento Cclico del Programa II

CPU
Memoria
de
Programa
Marcas
PII

Temporizadores

Unidad de Control
PIQ

Tarjetas de
Entrada

Bus Perifrico

Contadores

Tarjetas de
Salida

Procesamiento Cclico del Programa III

CPU
Memoria
de
Programa
Marcas
PII

Temporizadores

Unidad de Control
PIQ

Tarjetas de
Entrada

Bus Perifrico

Contadores

Tarjetas de
Salida

Procesamiento Cclico del Programa IV

CPU
Memoria
de
Programa
Marcas
PII

Temporizadores

Unidad de Control
PIQ

Tarjetas de
Entrada

Bus Perifrico

Contadores

Tarjetas de
Salida

Procesamiento Cclico del Programa V

CPU
Memoria
de
Programa
Marcas
PII

Temporizadores

Unidad de Control
PIQ

Tarjetas de
Entrada

Bus Perifrico

Contadores

Tarjetas de
Salida

Familia del Sistema SIMATIC S7

Sistemas compactos
Sistemas modulares
SIEMENS

SIMATIC

SF

I0.0

Q0.0

RUN

I0.1

Q0.1

STOP

I0.2

Q0.2

I0.3

Q0.3

I0.4

Q0.4

I0.5

Q0.5

M ic r o P LC 2 1 2

I0.6

I0.7

S7-200

S7-200

S7-300

S7-400

Visin General del Sistema SIMATIC S7

desde el micro PLC

al inferior rango de control de E/A

al superior rango de ejecucin

1996

1995

S7- 400
S7- 300

S7- 200

Programacin y Configuracin de Software, SINEC Comunicacin Programadoras,

Programacin
y Configuracin
de Software,
SINEC
Comunicacin
Programadoras,
COROS
Operador Interfase,
Mdulos
Inteligentes
de I/O (FMs)
COROS Operador Interfase, Mdulos Inteligentes de I/O (FMs)

Interfase Multi-Punto (MPI)

S7-300

S7-300

CP

CPU 1

FM

CPU 2

MPI como K bus

PG conectada va MPI

CP

FM

MPI como K bus

AG acoplado va MPI
OP conectado va MPI

PG 720

Equipos para Manejo y Visualizacin

S7-300

S7-400

OP45

OP35

OP25

OP15/C 2
OP5 /A2
OP3

Posibilidades de Gestin de Redes

COROS
LS-B

S5/TI

TISTAR
Oper. Switch

PG/PC

SINEC H1

S7-400

S7-300
S7-200

PS CPUFM CP

CPU FM CP
Bus de comunicacin

CP

Bus de comunicacin

S5/TI
SINEC L2-FMS

PG/PC

S5/TI

Campo de
Dispositivos
SINEC L2-DP

PPI
PG/PC
TD/OP

PG/PC

TD/OP

Dispositivos
de Campo

ET 200

S7-200
MPI

PG/PC

TD/OP

S7-CPU

SIMATIC S7-300 Datos tcnicos

CPU 313

CPU 314

CPU 315
(CPU 315-DP)

CPU 316-2DP

CPU 318-2

Instrucciones /Datos
Memoria de trabajo

4K/12 Kbyte

8K/24 Kbyte

16 (21) K / 48 (64) Kbyte

42 K / 128 Kbyte

84 K / 256 Kbyte
512 Kbyte

Direcc. libre

no

no

si

si

si

ED / SD

256

1024

1024

1024

1024

EA / SA

64

256

256

256

256

Tiempo elaboracin/
1 K inst. binarias

0,6 ms

0,3 ms

0,3 ms

0,3 ms

0,1 ms

Marcas

2048

2048

2048

2048

8192

Contadores

64

64

64

64

512

Temporizadores

128

128

128

128

( Interfase
(Interfase
PROFIBUS-DP PROFIBUS-DP
maestro/esclavo
maestro/esclavo
para 64
para 64
estaciones DP) estaciones DP)

Elementos de la CPU

512
( Interfase
PROFIBUS-DP(M/S)
125 estaciones
DP;MPI utiliz.como
DP (12 MBaud))

Gama de Mdulos S7-300

PS:
Entrada:
120/230 V ~
Salida:
24 V =
- 2A
- 5A
- 10 A

IM:
- IM360
- IM361
- IM365

SM:
DI / DQ
- 24 V =
- 120/230 V ~
- Rels
AI/AQ
- Voltaje
- Corriente
- Resistencia
- Elementos trmicos

Montaje de Mdulos S7-300

FM:
- Contaje
- Posicionamiento
- Control de bucle
cerrado

PS
IM
SM
FM
CP

CP:
- Punto-apunto
- SINEC L2
FMS/DP

= Power Supply
= Interface Module
= Signal module
= Function module
= Communications processor

Disposicin Mecnica

Reglas de Colocacin en
un Bastidor
A la derecha de la CPU pueden
enchufarse como mximo 8 mdulos
(SM, FM, CP).

Disposicin en un bastidor

La cantidad de mdulos (SM, FM, CP)

enchufables est limitada por su
consumo de corriente tomado del bus
posterior de S7-300

Disposicin Mecnica Varios Bastidores

Reglas de Colocacin en
Varios Bastidores
El mdulo de interconexin ocupa
siempre el puesto (slot) 3 y debe
encontrarse siempre a la izquierda del
primer mdulo de seales.
En cada bastidor pueden enchufarse
como mximo 8 mdulos (SM, FM,
CP).
La cantidad de mdulos (SM, FM, CP)
enchufados est limitada por la toma de
corriente admisible del bus posterior
S7-300.

Direccionamiento de Mdulos S7-300

Tipos de Direccionamiento
Asignacin de direcciones orientada al slot
La asignacin de direcciones por slot corresponde al direccionamiento por defecto, es decir,
STEP 7 asigna a cada nmero de slot una direccin inicial de mdulo prefijada.
Asignacin discrecional de direcciones
En la asignacin libre de direcciones es posible atribuir a cada mdulo una direccin
cualquiera dentro del rea de direccionamiento posible para la CPU.

Direccionamiento por Defecto Orientado al Slot

Direccionamiento Orientado al Slot
En el direccionamiento orientado al slot
(direccionamiento por defecto), cada nmero de
slot lleva asignada una direccin inicial de
mdulo. Dependiendo del tipo de mdulo, se
trata de una direccin digital o analgica

Direccionamiento por Defecto Imgenes del Proceso

Mdulo Perifrico
Nmero del Puesto
de Enchufe
+
Nmero del Canal

Imgenes de
Proceso en el AG

Programa
de Mando

Direccin en la PII

Direccin en una
Instruccin

Direccin en la PIQ

Direccionamiento - Mdulos Digitales/Analgicos

Mdulos Digitales

Mdulos Analgicos
Puesto de
4
Enchufe

PS

Direccin de Byte
Nmero de puesto
de enchufe

X.Y
Direccin de Bit
Nmero de canal

AG

256
258
260
262
264
266
268
270

272

288

304

320

336

352

10 11
368

286

302

318

334

350

366

382

Canal

0
1
2
3
4
5
6
7

Por cada puesto se reservan 8 canales (8 palabras,

16 bytes)
Se conmuta la zona de direcciones del puesto de
enchufe
El margen de direcciones comienza byte 256
(puesto 0, canal 0)

Direccionamiento de Mdulos

Direccionamiento Acceso a la PII

Imagen del Proceso de Entradas (PII)

Bit
7 6 5 4 3 2 1 0

Byte 2

A I 2.2
Byte 12

L IB 12
31

16 15

ACU1

Byte bajo

L IW 62

Byte 62
Byte 63

16 15

31

ACU1

Palabra baja

L ID 102

31

Byte 102
Byte 103
Byte 104
Byte 105
16 15

Palabra alta

ACU1

Palabra baja

Direccionamiento Acceso a la PIQ

Imagen del Proceso de Entradas (PII)

Bit
7 6 5 4 3 2 1 0

Byte 4

= Q 4.5
Byte 12

T QB 29
31

16 15

Byte bajo

ACU1

Byte 62
Byte 63

T QW 85
16 15

31

ACU1

Palabra baja

T QD 132

31

Byte 132
Byte 133
Byte 134
Byte 135
16 15

Palabra alta

ACU1

Palabra baja

Direccionamiento Acceso Directo

Acceso va Imagen Proceso

Acceso Directo

PII
A I x.x
L IB x
L IW x

L PIB x
L PIW x
L PID x

Programa de Mando
= Q x.x
T QB x
T QW x

T PQB x
T PQW x
T PDW x

PIQ

Acceso va Imagen Proceso

Acceso Directo

Direccionamiento posible con Step 7 (I)

rea de direc. Desig.
Imagen de proceso I/Q

Marcas

Acceso al rea
entrada / salida bit
entrada / salida byte
entrada / salida palabra
entrada / salida doble palabra

Abrev.

Mx. direcc. rea

I/Q
IB / QB
IW / QW
ID / QD

0.0 a 65,535.7
0 a 65,535
0 a 65,534
0 a 65,532

bit de marca
byte de marcas
palabra de marcas
doble palabra de marcas

I/Q externa entrada/salida byte I/Q, periferia

palabra I/Q, periferia
doble palabra I/Q, periferia

M
MB
MW
MD

0.0 a 255.7
0 a 255
0 a 254
0 a 252

PIB / PQB
PIW/PQW
PID/PQD

0 a 65,535
0 a 65,534
0 a 65,532

Direccionamiento posible con Step 7 (II)

rea de direc. Desig.

Acceso al rea

Abrev.

Mx. direcc. rea

Temporizador

Temporizador (T)

0 a 255

Contador

Contador (C)

0 a 255

Mdulo de dato

Mdulo de dato (DB)

DB

1 a 65,532

Mdulo de dato

Abierto con AUF DB

Bit,byte,palabra,doble palabra

DBX,DBB 0 a 65,532
DBW,DBD

Abierto con AUF DI

Bit,byte,palabra,doble palabra

DIX,DIB
DIW,DID

0 a 65,532

Entradas Digitales Diagrama de bloques

ENTRADAS:
Suministran las seales de entrada al API
REGLETAS DE ENTRADA:
Para conexin del mundo exterior con el API
ADAPTADOR DE SEALES DE ENTRADA:
Transforma las seales de entrada en seales de baja tensin,
utilizables por el API
INDICADOR DE ESTADO:
Presenta una informacin visual del estado de la entrada

AISLAMIEMTO ELECTRICO:
Aslan elctricamente las seales de entrada de las seales utilizadas
por el procesador
INTERFACES ELECTRONICAS:
Proporcionan acceso a alta velocidad

Salidas Digitales Diagrama de bloques

INTERFACES ELECTRONICAS:
Proporcionan salidas de alta velocidad
MEMORIAS DE SEAL:
Retienen las informaciones proporcionadas por las interfaces
AISLAMIEMTO ELECTRICO:
Aisla elctricamente las seales utilizadas por el procesador de las
seales de salida
INDICADOR DE ESTADO:
Presenta una informacin visual del estado de la salida
CONVERTIDOR DE POTENCIA:
Transforma las seales del procesador en seales de mayor potencia,
para utilizarlas en el exterior
REGLETAS DE SALIDA:
Para conexin del API con el mundo exterior
ACCIONADORES:
Son los elementos gobernados por el API