You are on page 1of 15

Electrónica Digital

Universidad de Alcalá
Curso Académico 2014/2015

Curso 1º – Cuatrimestre 2º
Alumno(s)

Grupo

Puesto

.

...................2............... ............... ........................................................................................................... ..............2........................................  ENTRADA DE DATOS...................................  DESCRIPCIÓN............... BLOQUE DE SELECCIÓN DE DATO DE ENTRADA..............2..3............................3................... 11  -1- ......................................2........................................  MULTIPLEXOR................... 3  4.....................................................1......................................2.......... 5  4.....Práctica 1......................... 8  4............................................................ 10  5............. 6  4........ 3  4........................................ 4  4....  INTRODUCCIÓN .......  DESCRIPCIÓN DEL MONTAJE 2 ................................................4......... 2  2.....................1................. .................... .................... ....................................  MÓDULO DE VISUALIZACIÓN........................ .....................  SISTEMA COMPLETO.........  FUNCIONALIDAD DEL MONTAJE 1........ Diseño e implementación de un sistema combinacional con elementos discretos Índice: 1. .............. MONTAJE Y PRUEBAS DE CADA BLOQUE....................................... 3  4...................................... ..  BLOQUE DETECTOR DE DATO MAYOR QUE NUEVE......  DESCRIPCIÓN DEL MONTAJE 1................  CONCEPTOS TEÓRICOS........  OBJETIVOS ..... 2  3..............................2.............. 4  4........................................

implementar y testear con éxito un sistema combinacional.  Ser capaz de buscar información técnica proporcionada por el fabricante o el diseñador. desde su descripción de alto nivel hasta su funcionamiento en el bajo nivel del mismo.  Adquirir de forma práctica la noción de sistema combinacional. Aparte de las señales de entrada y salida del sistema completo mencionado. Después se realiza una descripción de cada uno de los bloques que lo componen. 2. así como con aspectos relacionados con el diseño de sistemas digitales.Práctica 1. La práctica consiste en la realización de dos montajes (Montaje 1 y Montaje 2). Departamento de Electrónica 2 Universidad de Alcalá . Esta parte exige de una participación mayor del alumno en el diseño. OBJETIVOS El objetivo principal de esta práctica consiste en que el alumno sea capaz de analizar. En la sección 4. para cumplir unas especificaciones concretas. comprendiendo su funcionalidad y niveles lógicos. Con la información proporcionada por el fabricante el alumno debe interpretar tanto los terminales de conexión de cada dispositivo como las señales de entrada. para lo cual el alumno deberá consultar los datos técnicos que proporciona el fabricante. Diseño e implementación de un sistema combinacional con elementos discretos 1. diseñado a partir de bloques independientes interconectados entre sí. para cada uno de los dispositivos escogidos. desarrollo delMontaje 1. y comprender dicha información para utilizarla en una implementación real. El Montaje 2 supone una modificación del Montaje 1. salida y control del mismo. Los objetivos parciales que se pretenden lograr son los siguientes:  Afianzar mediante la práctica los conocimientos adquiridos en las sesiones teóricas sobre diferentes módulos combinacionales con distintas funcionalidades. Para la interpretación correcta de estos terminales. se comienza con una descripción de alto nivel del sistema. El diseño del mismo se aborda mediante elementos discretos. el alumno debe consultar la tabla de funcionamiento del dispositivo proporcionada por el fabricante.  Trasladar la capacidad de analizar un sistema. los cuales son de realización obligatoria. En la práctica existen una serie de cuestiones de realización obligatoria que el alumno debe responder en los espacios reservados para ello y cuyo resultado influirá en la calificación final de la práctica. en el que se muestra un esquema de bloques del mismo. y se definen claramente las entradas y salidas. los diferentes circuitosdisponen de terminales de control que deben fijarse al nivel lógico correspondiente. al ámbito práctico en el laboratorio. Esta memoria deberá ser impresa y cumplimentada todas las cuestiones antes de acceder al laboratorio. se detallan las especificaciones de diseño. INTRODUCCIÓN En esta primera práctica de Electrónica Digital se implementa un sistema combinacional que responde a unas especificaciones de diseño dadas. En la sección 5 se describe la modificación a realizar en el Montaje 1 para conseguir el Montaje 2.

Diseño e Implementación de unSistema Combinacional con Elementos Discretos 3. Esta señal va a ser utilizada para iluminar o apagar el punto del display y para inhibir o habilitar el decodificador BCD a 7 segmentos:  Cuando en valor representado por el dato Sseamayor que9 (DP_on= 0). En la Figura 1se muestran un diagrama de bloques del sistemacorrespondiente al Montaje 1. El dato se visualiza sólo si su valor está comprendido entre 0 y 9. 4. mediante una señal SEL. Los conceptos teóricos directamente relacionados con esta práctica son los siguientes:      Fundamentos de lógica combinacional Codificación en binario y en BCD Funciones de las entradas de datos. El display es de ánodo común de forma que los segmentos y el punto se iluminan cuando en sus entradas existe un nivel bajo. A[3:0] (0) S[3:0] DECODIFICADOR BCD 7 SEG B[3:0] (1) a b c d e f g SEL DETECTOR >9 DP_on Figura 1 Diagrama de bloques de la práctica. de forma que con un nivel alto se selecciona el dato B y con un nivel bajo el A. seleccionarcual es el dato a serrepresentado en un display. En el montaje 1 se plantea el diseño de un sistema combinacional que recibe 2 datosA y Bde 4 bits codificados en binario natural y permite.en el bloque DETECTOR>9 se genera una señal DP_on que proporciona a nivel bajo siempre que S sea mayor que 9 y a nivel alto en caso contrario. En primer lugar se realiza la multiplexación de los datos A y B en función del valor de la señal SEL según la siguiente la tabla: SEL 0 1 S[3:0] A[3:0] B[3:0] A partir del dato seleccionado (S).1. CONCEPTOS TEÓRICOS. entradas de control y salidas de los circuitos combinacionales e interpretación de sus niveles lógicos Funcionamiento de un multiplexor digital Funcionamiento de un decodificador BCD-7segmentos 4. FUNCIONALIDAD DEL MONTAJE 1.Práctica 1. mientras que los segmentos a-g del display permanecen apagados. DESCRIPCIÓN DEL MONTAJE 1. Si el valor es mayor que 9 se enciende el punto del display. se iluminará el punto del display a la vez que permanecen apagados todos sus segmentos -3- .

a. Descripción del funcionamiento. DESCRIPCIÓN.Práctica 1. MONTAJE Y PRUEBAS DE CADA BLOQUE. Cuestión 1. tal y como se indica en laFigura 2.1. se han configurado los microswitches de forma que con el interruptor en la posición inferior se tiene un nivel bajo (‘L’) y con la posición hacia arriba se tiene un nivel alto (‘H’) (véase la marca en la zona inferior).a.C o abierto . A3: A2: A1: A0: B3: B2: B1: B0: Consideraciones sobre el montaje. 4. se procede a detallar cada uno de los bloques que lo integran. Los datos son introducidos en el sistema por el usuario mediante microinterruptores (microswitches).Cada interruptor funciona individualmente como el esquema de laFigura 2.A) de los microswitches para obtener los valores decimales: A=12d y B=4 d. Figura 2Microswitches para los datos de entrada (a).2. En el esquema de laFigura 2. se aconseja realizar una prueba previa con el polímetro para tener claro en qué posición del interruptor se tiene un nivel alto (‘H’) o bajo (‘L’). Una vez descrito el funcionamiento del sistema.a. De acuerdo a la Figura 3. Con los microswitches conectados como se muestra en laFigura 2. Dado que existen diferentes tipos de microinterruptores (algunos incluso carecen de marca). indique la posición (cerrado .a. ENTRADA DE DATOS. de manera que en la posiciónON (Cerrado) se tiene un nivel bajo(GND) en el bit correspondiente.  4. Diseño e implementación de un sistema combinacional con elementos discretos Cuando en valor representado por el dato Ses menor o igual a 9 (DP_on= 1). y un nivel alto (≈Vcc) en la posición contraria. Departamento de Electrónica 4 Universidad de Alcalá .2. Circuito equivalente de cada interruptor (b). cada uno de los bits se activa independientemente. codificados en binario natural. dicho valor se visualizará en el display y el punto permanece apagado.

en decimal5d (0101b) en A y compruebe que tiene los niveles en A3A2A1A0=’LHLH’.  Configure el dato. y debe tenerse en cuenta cuál es la corriente máxima que soportan para no dañarlos. MULTIPLEXOR. Proceda igual con B. N=10 d (1010 b) en A y compruebe que tiene los niveles en A3A2A1A0=’HLHL’. cuyo patillaje se muestra en la Figura 3. configure algún dato en cada uno de ellos y compruebe con el polímetro. tanto en A como en B:  Configure el dato. ¿Este valor depende del nivel lógico aplicado al pin 1? Cuestión 3. De acuerdo con la tabla de funcionamiento del 74LS175 complete las conexiones a realizar sobre él para implementar el multiplexor de la Figura 1.2. 2 3 5 6 11 10 14 13 1 15 74LS157 1A 1B 2A 2B 3A 3B 4A 4B 1Y 2Y 3Y 4Y 4 7 9 12 A/B G Figura 3 Patillaje del C. Para comprobar que los microswitches están correctamente conectados.I. 4. en decimal. Se puede utilizar cualquier valor de resistencia que se encuentre dentro del margen 1K y 10K. Para esta práctica se elige el valor de 1K.2. Por ejemplo. que se tienen los niveles de tensión correspondientes en cada uno de los bits. u osciloscopio.Práctica 1. BLOQUE DE SELECCIÓN DE DATO DE ENTRADA. De acuerdo con la tabla de funcionamiento del 74LS175 indicar el valor que habrá en las salidas si la en la entrada G (pin 15) hay un nivel alto. Cuestión 2. Proceda igual con B. Para seleccionar el dato en la entrada se a utilizar el multiplexor 74LS157. Diseño e Implementación de unSistema Combinacional con Elementos Discretos Las resistencias determinan la corriente que circula por los microswitches. 74LS157. Pruebas. A0 B0 A1 B1 A2 B2 A3 B3 SEL 74157 2 3 5 6 11 10 14 13 1A 1B 2A 2B 3A 3B 4A 4B 1 15 A/B G -5- 1Y 4 S0 2Y 7 S1 3Y 9 4Y 12 S2 S3 .

. A3 A2 A1 A0 0 1 1 0 0 1 1 0 B3 B2 B1 B0 1 0 0 1 1 0 0 1 SEL 0 1 S3 S2 S1 S0 Consideraciones sobre el montaje. se deben conectar a Vcc.A0=‘0110’ y B3.g) provoca que se encienda el correspondiente segmento. las siguientes pruebas:  Compruebe que el 72LS175 está habilitado. es activa a nivel bajo (con un nivel bajo se enciende)..3.B0=‘1001’  Seleccione un nivel bajo en SELy compruebe que en S3. El displayutilizado para la visualización es de ánodo común. Pruebas Para comprobar que el módulo realiza la multiplexación de manera correcta. también. El patillaje del display depende del dispositivo utilizado. de forma que un nivelbajo en cada una de sus entras (a.  4.b). Esta entrada..S0 se tienen los niveles lógicos ‘0110’. o ambos. el terminal correspondiente a Vcc o GND o bien puede hacer uso de unmicroswitch adicional..2. La conexión de la señal de selecciónSEL puede realizarse conectando. Para este display (de ánodo común) el terminal 3 o 14. midiendo el nivel lógico correspondiente al pin 15 con un polímetro.Diseño e implementación de un sistema combinacional con elementos discretos Práctica 1. b. El módulo de visualización (Figura 4) está compuesto a su vez por dos elementos: el elemento de visualización propiamente dicho (en este caso un display de 7 segmentos de ánodo común) y un driver(74LS47) para excitar dicho elemento de visualización. Seleccione un nivel alto en SELy compruebe que en S3.Completar la siguiente tabla.  Introduzca los datos A3. El terminal correspondiente a la entrada DP permite controlar el encendido del punto decimal..ase muestra el patillaje y estructura interna de un display.S0 se tienen los niveles lógicos ‘1001’. Analizándola se obtiene la correspondencia entre los pines y los segmentos (Figura 5. por ejemplo. 74LS47 1 2 4 8 BI/RBO RBI LT A B C D E F G D3 Rpd 13 12 11 10 9 15 14 Vcc a b c d e f g VCC Dp 7 1 2 6 4 5 3 display Figura 4 Estructura del módulo de visualización. Departamento de Electrónica 6 Universidad de Alcalá . con un cable. MÓDULO DE VISUALIZACIÓN. Cuestión 4. realice. Descripción del funcionamiento. De acuerdo con conexión realizada en la figura de laCuestión 3. A nivel de ejemplo en la Figura 5.

Indicar que caracteres se visualizan en el display cuando el código presente en las entradas del 74LS47 se corresponde con los valores 0111b. -7- . su valor vendrá dado por: 5 1.El dato de entrada tiene un tamaño de cuatro bitsy proporciona 7 salidas (a-g) para conectarlas a las correspondientes entradas de un display de 7 segmentos. El 74LS47 es un decodificador BCD-7segmentos utilizado para trabajar con displays de ánodo común. de forma similar a la utilizada en la Figura 5.b. b) Correspondencia pines-segmentos. respectivamente).5 10 350Ω Valores comprendidos entre 300Ω y 600 Ω son admisibles para estas resistencias. a) Estructura interna. Diseño e Implementación de unSistema Combinacional con Elementos Discretos 1 2 13 11 7 (a) 8 10 9 (b) Figura 5 display de ánodo común. Su valor debe garantizarse un valor comprendido entre el mínimo y máximo de corriente del display (para que luzca y no se estropee. De forma aproximada. esta corriente deberá ser menor que la máxima admitida por el driver en sus terminales de salida.Práctica 1. para el display adquirido por el alumno para realizar la práctica. Consideraciones sobre el montaje. Además. Sí. Las resistencias RPD entre el driver y las entradas del display sirven para limitar la corriente por los diodos LED (segmentos) del display. Completar la asignación de pines-segmentos. se puede calcular esta resistencia fijando una corriente para cada segmento igual a 10mA. 1111by 1011b. 0101b. ¿Qué conclusión se saca del análisis de la tabla de verdad del 74LS47. Cuestión 5. Cuestión 6.

BLOQUE DETECTOR DE DATO MAYOR QUE NUEVE. S3 S2 S1 DET ECTOR DP_on >9 S0 Figura 6Diagrama del bloque DETECTOR>9. Entradas Salidas S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Departamento de Electrónica DP_on 8 Universidad de Alcalá .complete la siguiente tabla de verdad para obtener la salida DP_on. 4.4.De acuerdo con el funcionamiento del bloque DETECTOR >9. El bloque detector de número mayor que nueve (Figura 6) es un bloque lógico que proporciona una salida DP_on que se pone a nivel bajocuando el valor representado por la salida (S) del multiplexor es mayor que 9. y un nivel alto en caso contrario.2.Diseño e implementación de un sistema combinacional con elementos discretos Práctica 1. Cuestión 7.

S1S0 S3S2 00 10 11 01 00 10 11 01 Cuestión 9.Implementar utilizando puertas NAND de 2 entradas la ecuación de laCuestión 8.Obtenga la función simplificada de DP_on.Práctica 1. Diseño e Implementación de unSistema Combinacional con Elementos Discretos Cuestión 8. -9- .

display 12 S3 A/B G 10 SEL 1k ? VCC 1 15 A3 A2 A1 A0 B3 B2 B1 B0 S2 9 3Y S1 7 2Y S0 1Y 74157 1k ? 2 3 5 6 11 10 14 13 1A 1B 2A 2B 3A 3B 4A 4B 4Y 1 2 3 4 8 7 6 5 VCC 1 2 3 4 8 7 6 5 4 7 1 2 6 4 5 3 1 2 4 8 BI/RBO RBI LT A B C D E F G 74LS47 13 12 11 10 9 15 14 330 ? DETECTOR > 9 a b c d e f g DISPLAY Dp Departamento de Electrónica Universidad de Alcalá .3.Completar el siguiente circuito para obtener el sistema de la Figura 1. DP_on Vcc 330 ? VCC Cuestión 10. SISTEMA COMPLETO. El esquema completo del sistema combinacional se obtendrá uniendo los circuitos creados en las cuestiones anteriores. Se deberá indicar el número de pin correspondiente a las puertas nand(74LS00) del bloque DETECTOR>9. 4.Diseño e implementación de un sistema combinacional con elementos discretos Práctica 1.

previo paso por el conversor BCD a 7 segmentos.Partiendo del circuito de la Figura 1. con diferentes combinaciones de los datos de entrada A y B y de la señal SEL de selección. A[3:0] (0 ) S[3:0] B[3:0] CON VER SOR Bloque  BINARI O UNID ADES[ 3:0] Combinacional DEC .Práctica 1.De acuerdo con el circuito de la Cuestión 10 completar la siguiente tabla: SEL A B S 0 0101 0010 0101 1 0101 0010 0 1001 1111 1 1001 1111 1 1011 0000 Dp_on ABCDEFG (Salidas del 74LS47) Punto Carácter visualizado el display 1 0100100 Apagado 5 Una vez montado el sistema completo. Por su parte. se ha intercalado el bloque BloqueCombinacionalentre el multiplexor y el decodificador BCD-7 segmentos. BCD 7 SEG (1 ) SEL DECENAS Figura 7 Diagrama de bloque del Montaje 2. Así. Este bloque recibe el dato S codificado en binario y proporciona un dato de 4 bits correspondiente a las unidades de S. La visualización se realiza en formato decimal mostrándose las unidades en el display y las decenas se visualizan con el punto. más un bit que representa a las decenas de S (0 ó 1). -11- a b c d e f g . 5. en el display se muestra el 5 y el punto se encuentra apagado. compruebe el funcionamiento correcto del mismo.Las unidades se visualizan en el display. para visualizar el dato S=0101b(S= 5d). DESCRIPCIÓN DEL MONTAJE 2 Para el Montaje 2 se va a realizar la modificación del Montaje 1 de forma que se cambie la forma en la que se visualiza el dato (S) de salida del multiplexor. para S= 1100 b(S= 12d). En la Figura 7 se muestra la estructura del nuevo circuito a diseñar y montar. y el punto debe encenderse o apagarse de la forma explicada en el párrafo anterior. Diseño e Implementación de unSistema Combinacional con Elementos Discretos Cuestión 11. Se puede comenzar con los valores indicados en la Cuestión 11.en el display se muestra el 2 y el punto se enciende.

Dibuje el circuito digital que implementa el bloque CONVERSOR BINARIO de la Figura 7.Práctica 1.Se debe justificar la base teórica en la que se basa la solución adoptada. Departamento de Electrónica 12 Universidad de Alcalá . Diseño e implementación de un sistema combinacional con elementos discretos Cuestión 12. Cuestión 13.Busque y explique cuál debe ser el procedimiento a seguir para diseñar el Bloque Combinacional descrito utilizando un sumador de 4 bits.

Dibujar el circuito completo correspondiente al Montaje 2. Diseño e Implementación de unSistema Combinacional con Elementos Discretos Cuestión 14. -13- .Práctica 1.