You are on page 1of 3

1

Trabajo de Investigacin #3
Universidad Autnoma de Occidente

Resumense realiz un trabajo de investigacin, sobre


las mquinas de estados algortmicas (ASM), para poder
comprender los conceptos tericos sobre este tema, que
complemente lo visto en clase, se investig el concepto de
mquinas de estado y como hacer un diagrama de flujos de
estas, para finalmente realizar un contador hexadecimal es
decir un contador de 0 a 15, para aplicar la teora investigada.

ndice de TrminosMaquina de estados, Diagrama de


flujo, estado actual, estado siguiente.
I.INTRODUCCIN
Se denomina mquina de estados a un modelo de
comportamiento de un sistema con entradas y
salidas, en donde las salidas dependen no slo de las
seales de entradas actuales sino tambin de las
anteriores, las mquinas de estados son importantes
puesto que estas no permiten realizar proyectos
como contadores digitales, para luego poder realizar
relojes digitales, en el presente informe se centra en
las mquinas de estados algortmicas, las cuales se
realizan mediante un cdigo en vhdl, para
finalmente ser comprobada o descargadas en una
FPGA.
II.
MARCO TEORICO
Mquina de estados Algortmicas.

Se puede definir una maquina algortmica como el


aparato capaz de ejecutar un algortmico. Puesto
que a la computadora se le indica lo que debe hacer
mediante un programa se tendr que emplear
necesariamente un algortmico que guie su
funcionamiento, es por ello que las computadoras
son un tipo de mquinas algortmicas.

Diagrama de flujos ASM


Los diagramas ASM clsicos son un conjunto de
cajas enlazadas que describen las acciones que ha
de realizar el circuito en cada ciclo de reloj.
Emplean tres tipos de cajas: en primer lugar, las
cajas rectangulares especifican el inicio de cada
estado o ciclo de reloj y las operaciones
incondicionales que se han de ejecutar durante ese
periodo de tiempo; las cajas con forma de rombo o
diamante permiten tomar decisiones y as modificar
la lnea de ejecucin del algoritmo; por ltimo, las
cajas con forma ovalada muestran las operaciones
que hay que realizar de forma condicional en cada
ciclo, slo si las decisiones anteriores lo permiten.
Adicionalmente se define un bloque ASM,
opcional, que incluye todas las operaciones,
condicionales e incondicionales que han de
ejecutarse de forma simultnea en cada ciclo de
reloj. En diseos complejos resulta casi
imprescindible el uso de los bloques ASM.
Un diagrama ASM est compuesto por uno o ms
bloques ASM conectados y dispuestos de tal forma
que cada salida de un bloque es la entrada de un
nico bloque de estado.
Reglas
El diagrama debe definir un nico prximo esta
para cada uno de los estados presentes y conjunto
de condiciones.
Todo camino definido por el conjunto de bloques de
condicin debe llevar necesariamente a otro estado.
Un diagrama ASM se compone de una
interconexin
de los tres tipos de elementos
bsico: los estados, los controles condicin, y
salidas condicionales.
Un estado ASM, representado como un rectngulo,
corresponde a un estado de un diagrama de estado
regular o mquina de estados finitos. El nombre del
estado se indica fuera de la caja en la esquina
superior izquierda.

Una condicin de verificacin ASM, indicado por


un diamante con una entrada y dos salidas (de
verdadero y falso), se utiliza para la transferencia
condicional entre dos estados o entre un estado y
una salida.
El cuadro de decisin contiene la expresin
condicin establecida para la prueba, la expresin
contiene una o ms entrada de las fsm.

Imagen #1, Ejemplo de diagrama de flujo asm.

Imagen #1.

Imagen #2

Imagen #2, diagrama de flujo contador hexadecimal


III.

CONCLUSIONES

Una mquina de estados algortmica es un sistema


secuencial, donde la salida depende de la entrada y
de los estados anteriores del sistema, estas puede ser
sncronas o asncronas, es importante antes de
realizar un cdigo en vhdl realizar el diagrama de
flujos asm, que permitir realizar el cdigo de una
manera ms fcil y ordenada.
REFERENCIAS
[1] https://prezi.com/ptiu6ws_b1xv/maquinas-algoritmicas/#
[2] http://www.scielo.cl/pdf/infotec/v21n2/art12.pdf