You are on page 1of 8

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

PLLs: Phase-Locked Loops

Malha travada por fase


ou
Circuito de fase bloqueada

________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

1-

________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

2-

________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

3-

________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

PLL PHASE LOCKED LOOP Malha fechada por fase


Conceito Bsico
A idia bsica do PLL foi inicialmente introduzida entre as dcadas de 20 e 30.
O PLL sincroniza um sinal de sada com um sinal de referncia de entrada.
O sinal de sada tem a mesma frequencia do sinal de entrada e uma diferena de
fase constante

desejvel um filtro para modificar a banda passante do PLL e reduzir o erro de fase

________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

Aplicaes dos PLLs


- Filtragem (sintonia de frequencia)
- Controle de Motor
- Sincronizao de Portadora
- Recuperao de Clock
- Modulao/Demodulao PM/FM
- Sintetizador de Frequencia
- Sincronizao de Clock em CIs digitais (CPU,
memory, etc.)
________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

i) Recuperao de Clock
Vi(t)

Nesta aplicao, um sinal de


clock vo para ser sincronizado
a um sinal digital de dados vi
t

Vo(t)

Clock Recuperado

ii)

O espectro do sinal de dados de


entrada mostra que existe uma
componente I, onde 2/I o
espao entre os smbolos lgicos

Filtro seguidor

Vi()

drift

t
Vo()

track

Nesta aplicao, o PLL atua


como um filtro de banda
estreita cuja frequencia
central pode ser movida.

o
________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

iii)

Sintetizador de Frequencia

Sintetizador de Frequencia Multiplicador de frequencia

f in

in

Phase
detector

Loop
filter

VC

VCO

f out

out

1/N

f out = Nf in = f o + Vc K VCO

________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

Modos de Operao
Aquisio: O procedimento para um PLL vir a estar
locked quando inicialmente unlocked. H dois
passos:
a) Aquisio de frequencia (frequencia pull-in)
b) Aquisio de fase (fase lock-in)
Tracking (rastreamento): A fase de sada rastreia a
fase de entrada quando o PLL est inicialmente
locked
Lock: A frequencia do VCO iguala a frequencia de
entrada. A fase do VCO, juntamente com a fase de
entrada, tem diferena constante, a qual pode ser
zero.
________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

Regio de Operao

O PLL tem quatro regies bsicas de operao:


1) hold range (H): faixa de frequencia na qual um PLL pode
estatsticamente manter o rastreamento de fase.
2) pull-in range (PI): faixa na qual um PLL sempre estar locked
atravs do processo de aquisio.
3) pull-out range (PO): valor de um passo de frequencia aplicado
na frequencia de referencia que causa um unlock do PLL.
4) lock range (L): faixa de frequencia na qual um PLL prende a
frequencia de referncia na frequencia de sada com absoluta
certeza. (o PLL est inicialmente unlocked)
________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

Boylestad

________________________________________________________________

11/05/2015

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

Divisor ou contador binrio


PLL

________________________________________________________________

Eletrnica Aplicada
Prof. Volney C. Vincence
________________________________________________________________

i.
ii.
iii.
iv.
v.

Transfer functions
Transient response
Frequency response
Stability
Acquisition

________________________________________________________________

You might also like