You are on page 1of 3

Lista de Exerccios

Gerncia do Processador e Memria


INE5611 - Sistemas Operacionais
Prof. Mrcio Castro
2015/1

Gerncia do processador: impasses


1. O que um recurso? Explique a diferena entre um recurso preemptvel
e no preemptvel.
2. Quais as formas de garantir que uma nica thread/processo tenha acesso
exclusivo a um recurso? Explique as diferenas entre elas.
3. Quais so as 4 condies para ocorrncia de impasses? Explique cada uma
delas.
4. Considere um cenrio onde h 6 recursos e 5 processos. Modele uma
situao possvel de impasse envolvendo apenas 3 processos e 4 recursos.
5. Mostre uma soluo para prevenir impasses. Explique como essa soluo
resolve o problema dos impasses.

Gerncia do processador: escalonamento


1. Qual a funo de um escalonador?
2. Em quais momentos do ciclo de vida de um processo um escalonador pode
ser necessrio?
3. Explique a diferena entre um algoritmo de escalonamento preemptivo e
no preemptivo.
4. Explique, com auxlio de exemplos, as diferenas entre os algoritmos FCFS
e SJF.
5. No algoritmo de escalonamento por alternncia circular, quais so as vantagens e desvantagens de se utlizar um quantum grande e pequeno?

6. Explique como evitar o problema da postergao indefinida no algoritmo


de prioridade com auxlio de um exemplo.
7. Cinco jobs esto esperando para serem executados. Seus tempos de execuo previstos so 9, 6, 3, 5 e X. Em que ordem eles deveriam ser executados
para minimizar o tempo mdio de retorno? (sua resposta depender de
X.)

Gerncia de memria: memria virtual, paginao e segmentao


1. Explique o conceito de memria virtual. Quais as vantagens de utiliz-la?
2. O que a MMU? Para que serve? Mostre seu funcionamento com o auxlio
de um exemplo.
3. Considere uma MMU que utiliza um esquema de paginao com pginas
de tamanho 4 KB onde os endereos virtuais gerados pelo processador
possuem 18 bits e uma memria fsica de 64 KB. Responda:
(a) Quantos bits do endereo virtual sero utilizados como deslocamento
dentro da pgina?
(b) Quantos bits do endereo virtual sero utilizados para enderear a
tabela de pginas?
(c) Quantas entradas ter a tabela de pginas?
(d) Quantos bits sero utilizados para identificar as molduras de pgina?
(e) Quantos bits ter o endereo fsico?
4. Quando a tabela de pginas armazenada em memria, quantos acessos
memria so necessrios cada vez que um endereo virtual apresentado
MMU?
5. Explique todas as etapas necessrias para a traduo de um endereo
virtual para um endereo fsico em um sistema que utiliza paginao com
TLB.
6. Quais as diferenas entre paginao e segmentao?

Gerncia de memria: algoritmos de substituio de pginas


1. Explique o funcionamento do algoritmo de substituio No Usada Recentemente (NRU) com auxlio de exemplos.
2. Explique o funcionamento do algoritmo WSClock.
2

3. Um computador pequeno tem 4 molduras de pgina (0, 1, 2 e 3). No


primeiro tique de relgio, os bits R so 0111 (pgina 0 0, as demais so
1). Nos tiques subsequentes os valores so 1011, 1010, 1101, 0010, 1010,
1100 e 0001. Se o algoritmo do envelhecimento (aging) usado com um
contador de 8 bits, quais os valores dos 4 contadores aps o ltimo tique?
4. Qual o principal problema do algoritmo FIFO e como esse problema pode
ser solucionado? Descreva um algoritmo que aplique a soluo descrita.
5. Se o algoritmo de substituio FIFO usado com 4 molduras de pgina e 8
pginas virtuais, quantas faltas de pgina ocorrero se as pginas virtuais
fossem referenciadas nessa ordem 0, 1, 7, 2, 3, 2, 7, 6, 5, 7, 2 (considere
que as quatro molduras de pginas esto inicialmente vazias). E se o
algoritmo de substituio utilizado fosse o LRU, quantas faltas de pgina
ocorreriam?