You are on page 1of 8

PROGRAMA 1

P ROGRAMA 1
P ROGRAMA 1

CONCLUSIONES

Sandoval Ocampo Daniel

Con la ayuda de esta práctica pude ver, analizar y realizar el código en VHDL de un generador de bit de paridad el cual es bastante útil para el manejo correcto en la transmisión de datos y que esta sea más confiable.

Primeramente se diseño la tabla de verdad correspondiente al generador la cual debe cumplir que cuando exista un numero par de “1” por fila generaremos un bit de paridad se pudo comprobar con el diseño implementado de compuertas lógicas XNOR. Además se aprendió a utilizar variables de entrada o salida como vectores de “n” bits para ahorrar espacio o código de programación así como la función lógica XNOR implementada en VHDL y el correcto funcionamiento de variables como señales internas.

Marquina Villafuerte Ivan

En base a esta práctica aprendí como es la estructura básica de un código en VHDL así como saber usar las palabras reservadas de funciones predeterminadas del programa, como usar las llamadas ‘’compuertas lógicas’’ como asignar, analizar y usar los datos. De la misma manera aprendí el uso de la tarjeta FPGA, en nuestro caso, la basys2 como usar las entradas y salidas de dicha tarjeta. Una parte esencial de esta primera práctica fue también el aprender a cargar los programas directo a la tarjeta.

Galindo Fuentes David Alejandro

Esta práctica me permitió aprender la sintaxis usada en el lenguaje de programación VHDL, así como la estructura y el diseño para un generador de bit de paridad comúnmente utilizado para asegurar la recepción correcta de los paquetes de datos transmitidos entre dispositivos.

Aprendí las la asignación de elementos entre variables la aplicación de compuertas en este lenguaje y la operación que realiza cada una.

Conclusión General

Se puede observar que esta práctica es muy importante ya que en varias empresas en el envió y recepción de datos se utilizan programas como este, para poder trabajar con estos datos (envío y recibo) de una manera más confiable. Y tener una mayor seguridad en el manejo de toda esa información.

PROGRAMA 2

P ROGRAMA 2

CONCLUSIONES

Sandoval Ocampo Daniel

Anteriormente se había realizado la práctica del generador de bit de paridad par, ahora se llevo a cabo la implementación del verificador de bit de paridad donde solo agregamos al circuito esquemático una compuerta XNOR y en la tabla de verdad agregamos un bit mas donde se sigue la misma secuencia, donde exista un numero par de “1” por fila tendremos a nuestra salida un estado en 1 esta salida indicara si hay error en la transmisión de información aquí aprendí a desplegar un mensaje de error en un display de 7 segmentos con ayuda de la sentencia CASE así que cuando exista un error en la transferencia de datos este se indicara con la letra E en un display de la FPGA Basys2, por último aprendí a usar varios procesos dentro de una misma arquitectura para llevar diversas tareas simultáneamente.

Marquina Villafuerte Ivan

Pues partiendo de haber aprendido a utilizar las palabras reservadas del lenguaje VHDL, como lo son las compuertas lógicas, en esta ocasión el objetivo fue aprender a hacer uso de los displays de 7 segmentos, que ya vienen en la tarjeta FPGA, a saber cómo es el funcionamiento de cada uno de los 4 displays integrados en la tarjeta. Esto con base a las hojas de especificaciones de la basys2 usar de manera correcta los pines designados para el display. Esto se resuelve con la ayuda de la sentencia ‘’CASE’’ en el programa y haciendo una asignación correcta para cada segmento.

Galindo Fuentes David Alejandro

Durante el desarrollo de la práctica logre reafirmar la comprensión de la estructura de un comparador de bits, esta vez con una aplicación real, también comprendí el funcionamiento de los multiplexores y su uso común, así como el diseño de uno de ellos en el lenguaje de programación VHDL.

Conclusión General

Con ayuda de este programa se puede complementar con el anterior ya que éste programa mandara una señal, una alarma o algún indicador que notifique si hay algún error en el envío de datos y si lo hay volver a mandar los datos para que llegue de manera efectiva y sin errores.

PROGRAMA 3

P ROGRAMA 3
P ROGRAMA 3

CONCLUSIONES

Sandoval Ocampo Daniel

Con la ayuda de esta práctica pude reafirmar mis conocimientos y entender de una mejor manera la sintaxis de cómo implementar un código en VHDL que me muestre algún digito en los display de 7 segmentos, con este decodificador de 16 números observe y aprendí a asignar un numero al display de la FPGA Basys2 de acuerdo a nuestros 4 bits de selección de esta manera puedo mandar cualquier digito dependiendo de la aplicación que le quiera dar a este programa y no solo desplegar números si no también letras.

Marquina Villafuerte Ivan

Esta práctica estuvo basada totalmente en el uso adecuado del display de 7 segmentos de la tarjeta FPGA basys2, con conocimientos anteriores provenientes, en su mayoría, de las hojas de datos de la FPGA. Logre comprender que con cualquier dato de entrada tipo vector, sin importar el tamaño de éste, se puede crear las 2^n combinaciones en el display simplemente hay que razonar y analizar de manera adecuada todas y cada una de estas combinaciones en el CASE creado para obtener los resultados esperados a la salida del display.

Galindo Fuentes David Alejandro

Aprendí a realizar vectores y ocuparlos correctamente ya que en un principio tuvimos problemas para desplegar correctamente los dígitos en los displays. Además de la implementación de vectores un punto escencial fue comprender la activación y desactivación del bloque de displays en la tarjeta basys2, para lo cual se recurrió a sus códigos de salida y a su hoja de datos.

Conclusión General

Este es un programa muy sencillo de realizar ya que solo muestra como desplegar un valor en un display de 7 segmentos, esta es solo la base para poder implementar contadores, registros, marquesinas etc. Y poder desarrollar proyectos de alto nivel donde se implemente esta parte de programación.

PROGRAMA 4

P ROGRAMA 4 CONCLUSIONES Sandoval Ocampo Daniel Una vez vista la teoría en clase acerca de

CONCLUSIONES

Sandoval Ocampo Daniel

Una vez vista la teoría en clase acerca de un multiplexor pude comprobar el correcto funcionamiento de esta práctica del multiplexor 74LS151 el cual es un MUX de 8X1, pude observar como asignar determinado valor a un vector de salida con otra alternativa la cual fue la sentencia IF y ELSIF ya que anteriormente se había utilizado la sentencia CASE como en el ejemplo del codificador, y con la ayuda de un selector en este caso de 4 bits poder elegir que señal tendré a la salida de mi MUX.

Marquina Villafuerte Ivan

Pues primero hay que tener clara la idea de lo que es un multiplexor y en base a esto ya tenemos claro que es necesaria una determinada cantidad de entradas, salidas y selectores. Para llegar a la solución del problema aprendí el uso de las sentencias IF y ELSE sumado a la sentencia CASE, que con los programas anteriores he aprendido a usar, solo hay que definir bien a qué tipo de estados en el selector deseo obtener cierta información a la salida con respecto a que es lo que tendría que tener en la entrada, y de esta manera se realizo el MUX con código VHDL.

Galindo Fuentes David Alejandro

Para este circuito fue necesario comprender el funcionamiento de un multiplexor para implementar su lógica mediante la programación en VHDL. Primordialmente fue necesario crear el vector que permitiría realizar la conmutación entre las salidas del multiplexor lográndolo gracias las sentencias IF y ELSEIF que reconocerían las entradas del primer vector y asignar una salida a la señal mediante el segundo vector.

Conclusión General

Los multiplexores son circuitos muy utilizados en la vida diaria aquí se implemento el diseño de un MUX 8x1 del encapsulado 74LS151, se implemento de una manera muy sencilla el funcionamiento y lógica de este MUX y notamos que resulta muy sencillo aunque es muy costoso si solo se desea utilizar una FPGA para un simple MUX, sería mejor comprar el encapsulado tener un beneficio económico.