You are on page 1of 8

TRABAJO PRACTICO DE ADMINISTRACION DE MEMORIA

1. RESPONDER CON VERDADERO O FALSO


La MMU dispositivo hardware que permite traducir direcciones lineales en direcciones
fsicas. F (Traduce direcciones virtuales a direcciones lineales o a direcciones fsicas. Si en
la MMU est activa la unidad de paginacin la direccin virtual se convierte en lineal. Una
direccin lineal todava no es una direccin fsica, la misma proporciona el acceso a la tabla
de paginas para determinar si la pagina est cargada en memoria fsica. La direccin lineal
esta formada por tres partes , las dos primeras indican cual es la cabecera de la pgina y la
ultima indica el desplazamiento dentro de la pgina. Por otro lado si la unidad de
paginacin no est activa la MMU genera una direccin fsica (segmentada)
El algoritmo de reemplazo ptimo, es el ideal para la sustitucin de pginas, ya que se
anticipa al uso de las pginas. V. Este algoritmo es el parmetro para medir el rendimiento
de los algoritmos de sustitucin. En realidad no es realizable.
El algoritmo ptimo se utiliza como estndar de sustitucin de pginas. F
El algoritmo de sustitucin FIFO, extrae las pginas de acuerdo a su antigedad. V
El algoritmo de sustitucin LRU, extrae la pgina ms recientemente utilizada. F
NRU favorece las pginas que fueron utilizadas recientemente. V
En la prctica la mejor estrategia de sustitucin, es aquella que presente la menor cantidad
de fallo. V
TLB es una zona de memoria virtual. F, es una memoria interna al CPU donde se guardan
las paginas ltimamente accedidas.
TLB agiliza el proceso de bsqueda de pginas. V
Memoria cach y TLB son la misma cosa. TLB es una memoria cache
La MMU recibe del CPU una direccin virtual V
Se presenta un fallo de pgina siempre que la memoria fsica est llena F y siempre que se
intente acceder a una pgina que no est en memoria.
El algoritmo de sustitucin ideal, es el que reemplaza la pgina ms necesaria F
Las tablas de pginas de tareas se encuentran almacenadas en la memoria masiva del
sistema. F, es una tabla que administra el S.O. y se encuentra en RAM
El Trashing se produce por una mala estrategia de sustitucin V
Un programa que se encuentra en memoria virtual se dice que ya est alocado y en
condiciones de ejecutarse. F La alocacion es en la memoria real
La seleccin del working set se basa en el principio de localidad de un programa.
La memoria real o fsica tambin se llama memoria virtual. F
La memoria real o fsica es un conjunto de celdas de almacenamiento ubicadas en forma
consecutiva y referenciada mediante un nmero llamado direccin. V
TLB agiliza la traduccin de una memoria virtual a real, basado en una memoria asociativa,
que acta como cache. V
Un fallo de pgina es un error que se reporta al sistema operativo F No se considera un
error, mas bien es el intento de acceder a una pgina que an no esta cargada en memoria
real.
El espacio de direcciones virtuales depende del S.O. y de la arquitectura del sistema V
Working set, conjunto mnimo de pginas que una vez instalado genera el mnimo de fallos
de pgina. V Este criterio esta basado en el principio de localidad, que establece a grandes
rasgos que un proceso tiene caractersticas de localidad, es decir, se encuentra normalmente
ejecutando en un conjunto de sentencias.

Mientras se carga el working set no existen fallos de pgina F, si no hay paginas cargadas
que pertenecen al WS, lo mismo se producen fallos, recordar wque el WS es la parte de un
programa que esta mayormente en ejecucin.
El mismo working set es compartido por un conjunto de procesos, F
El bit P se encuentra tanto en el PTE como en el PDE V, el bit P (presencia) se encuentra
tanto en el PDE, como el PTE, indica si una pagina est presente en la memoria fsica.
El planificador de plazo medio tiene que ver con los procesos de swapping V (el
planificador de medio plazo se encarga de las transacciones entre memoria y disco
La tabla de pginas permite asociar la memoria virtul con la memoria fsica V
El bit A ubicado en el PDE y PTE es utilizado por el algoritmo LRU. V, el bit A (accedido)
indica que una pgina ha sido accedida, ya sea para lectura como para escritura, no se
distingue, para ello existe el bit D (dirty) que indica que la pagina adems de ser accedida
ha sido modificada.
Pagina y cuadro o slot de pgina hacen referencia a un mismo espacio. F, pgina es un
concepto logico
Pgina es un concepto lgico V
Cuadro de pgina o slot de pgina es un concepto fsico V

2.UNIR SEGN CORRESPONDA

P 1
M 2

MMU
PAGINA

A
B

LRU

Indica el acceso a una pgina


Proceso de intercambio entre memoria
virtual y memoria fsica
Algoritmo de reemplazo de pginas que se

J
D
H

4
5
6
7

HIPERPAGINACION
MEMORIA
VIRTUAL
FALLO DE PAGINA

PTE

1 BIT A (ACCESSED)
0
11 BIT D (DIRTY)

TLB

SWAPPING

Entrada de directorio de paginas

BIT P (PRESENT)

Unidad de administracin de memoria

BIT U/S (USUARIO


SUPERVISOR)
LOCALIDAD
TEMPORAL

Indica que una pagina est cargada en


memoria real
Generacin de espacios de memoria libre,
sin posibilidades de utilizacin

1
9

SEGMENTO

2
0

LOCALIDAD
ESPACIAL

FIFO

1
3
1
4
1
5
1
6
1
7
1
8

PDE

P
I
S

Indica si una pgina ha sido modificada

FRAGMENTACIN

1
2

basa en la antigedad para reemplazar


Trashing
Entrada de tablas de paginas

Extiende el espacio de memoria a la


memoria masiva
I
Controla el acceso a una pgina basado en
el nivel de privilegio
J Espacio de memoria asociativa interna al
CPU
K Mecanismo que seala el acceso a una
pgina no cargada en memoria fsica
L Algoritmo de administracin de pginas que
reemplaza la pgina menos recientemente
utilizada
M Bloque de igual tamao en que se divide
una tarea
X Bloque lgico de tamao variable

D
E
F
G
H

Tendencia a referenciar elementos de


memoria cercanos a los ltimos que han
sido referenciados.
Tendencia a referenciar elementos de
memoria que han sido referenciados
recientemente.

3. SEALAR LAS OPCIONES CORRECTAS EN RELACIN AL ALGORITMO


DE SUSTITUCION NRU
Favorece las pginas recientemente ingresadas.
Se comporta similar a FIFO.
Divide las pginas en 4 categoras
Las mejores pginas para cambiar son las de categora 3
Se basa en la suposicin de que es mejor desalojar una pgina modificada a la que
no se ha hecho referencia en al menos un tic de reloj.

Nota NRU:

Categora 0: no referenciada, no modificada

Categora 1: no referenciada, modificada

Categora 2: referenciada, no modificada

Categora 3: referenciada, modificada


Segn lo anterior las paginas candidatas para el intercambio son las de categora 0
4. SEALAR LAS OPCIONES CORRECTAS EN RELACION AL ALGORITMO
DE SUSTITUCION LRU
Sustituye las pginas que han sido menos recientemente utilizadas
Se basa en sustituir las pginas que tienen muy baja probabilidad de volver a ser
utilizadas.
Se basa en un mecanismo de envejecimiento
Se considera prcticamente el algoritmo ptimo
Es el algoritmo de ms simple implementacin

Nota:

Aunque LRU provee un buen comportamiento en teora, es caro de


implementar, en cuanto a recursos consumidos. Hay varias implementaciones que
intentan mantener bajo el costo y lograr un rendimiento considerable
5. ELEGIR OPCIONES CORRECTAS PARA MEMORIA VIRTUAL
Es una forma de administracin por demanda
Utiliza la memoria masiva y la memoria central
El espacio de direccionamiento virtual es mucho mayor que el espacio de
direccionamiento real.
Requiere para su implementacin recursos de hard y de soft
No soporta fallos de pgina
6. ELEGIR LAS OPCIONES CORRECTA PARA HIPERPAGINACION
Tambin se conoce como trashing
Genera excesivos fallos de pgina
Solo depende del algoritmo de sustitucin.
Se produce igualmente si se tiene el algoritmo ptimo pero poca memoria real.
Se produce igualmente si se tiene el algoritmo ptimo pero poca memoria virtual
7. SEALAR OPCIONES CORRECTAS PARA TRASLACION DE DIRECCION
VIRTUAL A FISICA
La direccin lineal proviene de la unidad de paginacin
La primera parte de la direccin lineal contiene el acceso al PDE
La ltima parte de la direccin lineal contiene el PTE.

Los programas no requieren estar totalmente cargados en memoria fsica


Una parte de la direccin lineal contiene el offset dentro del marco de pgina

8. En una administracin de memoria virtual paginada, se cuenta con un sistema


de paginacin con pginas de 4Kbyte (4096bytes). Una tarea X est formada
por 3 pginas, segn la tabla de pginas de usuario que se muestra a
continuacin. Indicar las direcciones fsicas correspondientes a las siguientes
direcciones lgicas:

0
4097
----------------------------------20479 .........................
12288 .........................
4096 .........................
TABLA DE PAGINAS TAREA X
CUADRO DE PAGINA
0

PAGINA
4
0
3
1

3
4
2

Nota aclaratoria del ejercicio:


Si las paginas son de 4K ,tienen las siguientes referencias:
Pagina
inicio
fin

P0/C0
0
4095

P1/C1
4096
8191

P2/C2
8192
12287

P3/C3
12288
16383

P4/C4
16384
20479

P5/C5
20480
24575

P6/C6
24576
28671

P7/C7
28672
32767

P8

Los cuadros de pgina se organizan de la misma manera que las pginas, no obstante las paginas no
se ubican necesariamente en cuadros coincidentes.
A modo de gua se resuelven las dos primeras direcciones:
La direccin lgica (o virtual) 0, se encuentra en la pgina P0 (0 a 4096), si nos dirigimos a la Tabla
de pginas P0 se encuentra en el cuadro C3, y en la posicin inicial, luego la direccin virtual 0
corresponde con la direccin fsica 4097
La direccin lgica 4097, se encuentra en la pgina P1 (es la segunda direccin dentro del bloque
que comienza en 4096) , si nos dirigimos a la tabla de pginas la misma se inserta en el cuadro C2,
luego 4097 coincide con 8193.

9. Suponiendo una memoria fsica hipottica formada por 3 cuadros de 4kbyte y


administrada por un algoritmo LRU, se pide:
a. Esquematizar la forma en que se van implantando las paginas si se diera
la secuencia de solicitudes indicada.
b. Indicar con un * en que columnas se presentan fallos de pgina, y con

fallo y reemplazo

SEC. SOLICIT.

1 1 2 2 3 3 1 0 3 2 0 1 3

C0

1 1 1 1 1 1 1 1 1 2 2 2 3

C1

2 2 2 2 2 0 0 0 0 0 0

C2

3 3 3 3 3 3 3 1 1
*

:Reemplazo de pgina
*: Fallo de pagina y reemplazo

Algoritmo de reemplazo FIFO (First Input First Output)

SEC. SOLICIT.

1 1 2 2 3 3 1 0 3 2 0 1 3

C0

1 1 1 1 1 1 1 0 0 0 0 0 0

C1

2 2 2 2 2 2 2 2 2 1 1

C2

3 3 3 3 3 3 3 3 3

Fallos/reempla
zos

Para el algoritmo FIFO la pagina que se extrae cuando hay que reemplazar es la que hace mas
tiempo que est en el sistema. Este no es un mecanismo ptimo.
10. Suponiendo una memoria fsica hipottica formada por 4 cuadros de 4kbyte,

compartida por 2 tareas T0 y T1 y administrada por un algoritmo LRU, se pide:

a. Esquematizar la forma en que se van implantando las paginas si se diera


la secuencia de solicitudes indicada.
a. Indicar con un * en que columnas se presentan fallos de pgina, y con

fallo y reemplazo

SEC. SOLICIT.

T 0 1 0 0 1 1 0 1 0 0 1 0 1
- - - - - - - - - - - - - P 1 1 2 1 0 1 2 0 2 3 3 0 2

C0

1 1 1 1 1 1 1 1 1 3 3 3 3

C1

1 1 1 1 1 1 1 1 1 3 3 3

C2

2 2 2 2 2 2 2 2 2 2 2

C3

0 0 0 0 0 0 0 0 0
*

T: tarea
P: pagina

NOTAS ACLARATORIAS:
NRU: NOT RECENTELY USED No recientemente utilizado, algoritmo de reemplazo de
pginas en el contexto de administracin por demanda, tiende a conservar en memoria las pginas
ms recientemente utilizadas, cada vez que una pgina es referenciada, se activa el bit R
(referenced), indicando tal acceso, este bit es borrado peridicamente para mantener actualizado el
mecanismo de reemplazo; si adems la pagina se modifica por alguna operacin de escritura,
entonces se activa el bit M (Modified).
LRU: LESS RECENTELY USED Menos recientemente utilizada, este algoritmo elige para
remplazar en caso de requerir espacio, la pagina menos recientemente utilizada. Es muy utilizado.
No es ptimo.
PDE: Page Directory Entry Entrada de directorio de tabla de pginas, este componente
responde a una arquitectura jerrquica que permite acelerar la bsqueda de paginas mediante el uso
de tablas multinivel, el directorio de entrada de paginas apunta a otra direccin dentro del PTE. Una
parte de la direccin virtual apunta a una entrada del PDE.
PTE: Page Table Entry Entrada de Tablas de Pgina. Cada entrada del PDE apunta a una Tabla
e pginas, una entrada a la tabla de pginas apunta a una pgina en memoria fsica. Si la pgina
aludida no se encuentra en las tablas , es porque no est cargada en memoria fsica, por lo tanto se
produce un fallo de pgina invocando al S.O. a los efectos de que traiga la pgina desde la memoria
virtual.
TLB (Table Loockaside Buffer): Es una memoria cach ubicada en el interior del CPU, permite
agilizar la bsqueda de paginas ya que almacena las referencias a las paginas recientemente
utilizadas. Cada vez que se referencia una direccin de memoria, se busca en el TLB, si no se
encuentra en el TLB se busca en la tabla de paginas de usuario, y si no se encuentra entonces se
produce un fallo de pgina (llamada al S.O.) para traer la pgina aludida desde la memoria virtual
(H.D.) El TLB es una memoria conocida como CAM, es decir, una memoria asociativa o accesible
en funcin de su contenido.
Paginas: Las pginas son bloques de memoria en que se divide un programa, estos bloques son
fijos y sus tamaos pueden ser de 256, 512, 1024, 2048, 4096, 8191 bytes, no obstante el estndar
es de 4096 bytes (4k). El tamao de las pginas es coincidente con el de cuadro de pgina. Los
cuadros de pagina son los espacios de la memoria fsica donde se alojan las paginas.