You are on page 1of 23

CURSO DE GRADUAO EM

ENGENHARIA ELTRICA
SEMESTRE
Disciplina:

NOME:
RA:

TRANSISTORES TIPO FET

2015
Instituio

CURSO DE GRADUAO
ENGENHARIA ELTRICA
SEMESTRE
Disciplina:

TRANSISTORES TIPO FET

Trabalho
desenvolvido
para
a
disciplina eletrnica II, apresentado
ao Prof xxxxxx.

2015
Instituio

INDICE
INDICE.................................................................................................................... 3
1. Introduo.......................................................................................................... 4
2.Transistores de efeito de campo..........................................................................5

1. Introduo

O transistor de efeito de campo(FET), constitudo de material semicondutor,


controlado por tenso e caracteriza-se pela alta impedncia de entrada e baixo rudo
interno. Seu princpio de funcionamento e mtodos de polarizao se assemelham
muito aos da vlvula. O FET o assunto deste trabalho.

2.Transistores de efeito de campo


Os transistores de efeito de campo ou FETs (do ingls field effect transistor) so
transistores especiais que tm a capacidade de exercer o controle sobre um fluxo de
corrente atravs de tenso aplicada em um terminal de comando.
Eles so usados principalmente em estgios iniciais de instrumentos de medio
(osciloscpios, voltmetros eletrnicos) onde so necessrias altas impedncias de
entrada
A designao FET se aplica a toda uma famlia de componentes que funcionam pelo
mesmo princpio. Assim temos:
FET de juno (ou JFET);

IGFET (ou MOS-FET) de porta isolada.

Observao
O JFET e o IGFET podem ser produzidos na forma complementar do mesmo modo
que os transistores. Para caracteriz-los faz-se referncia ao canal, que pode ser P
ou N.

FET de juno (JFET)


O JFET constitudo por um bloco de material tipo P ou N (tambm chamado de
substrato), fortemente dopado, no qual fundida uma barra de outro tipo de material
semicondutor levemente dopada, formando um canal.

O canal pode ser do tipo P ou N e o bloco, necessariamente ser de um material


oposto.

Eles so fabricados em invlucros semelhantes aos transistores bipolares e seus


smbolos so os mostrados a seguir.

Quando os dois materiais so unidos, forma-se uma regio de depleo (como nos
diodos). Essa regio maior dentro do canal, pois o material do canal menos
dopado.
A regio do bloco eletricamente ligada entre si e uma pelcula de material isolante
(xido de silcio) depositada sobre ele. Nessa camada de xido de silcio so
deixadas trs janelas a fim de que sejam formados os contatos hmicos nas regies
N e P.
Uma das extremidades do canal chamada de fonte (em ingls "source"),
designada pela letra S. A outra extremidade do canal chamada de dreno (em
ingls "drain") e designada pela letra D.

O substrato em torno do canal chamado porta (em ingls "gate") e representado


pela letra G.

Existem alguns FETs que apresentam duas portas, representadas por G1 e G2.

Funcionamento
Para compreender como o JFET opera, observe a representao esquemtica do
componente mostrada a seguir.

As duas portas so, na maioria das vezes, conectadas internamente e, para


entendermos o funcionamento do FET, vamos supor que essa sua condio.
A figura a seguir mostra a conexo em curto entre a fonte e o dreno e um potencial
ajustvel entre fonte e porta (VSG ajustvel).

Quando VSG = 0, aparece a regio de depleo. Se a tenso aumenta em sentido


positivo, h um alargamento dessa regio e conseqente estreitamento do canal,
que tem sua condutividade diminuda.

Observao
A corrente da porta ser desprezvel, uma vez que temos apenas uma juno PN
inversamente polarizada e, portanto, alta impedncia de entrada.
Se VSG continuar a aumentar, a camada de depleo ocupar todo o canal, que
ento anulado. Este ponto chamado de pinch-off ou pinamento.

O grfico a seguir mostra um grfico da condutncia do canal fonte-dreno (G SD) em


funo de VSG, quando VSD = 0.

Observe que quando VSG igual a Vp, GSD igual a 0. Isso quer dizer que o canal
apresenta resistncia infinita.

10

Quando VSG se torna negativa, a condutncia do canal aumenta consideravelmente.


Todavia, a juno PN da porta fica polarizada diretamente e a impedncia de
entrada fica relativamente baixa.

11

Regio hmica
Agora deixaremos VSG = 0 e estudaremos o efeito de V SD sobre ID (corrente de
dreno).

medida que VSD aumenta em sentido negativo, a fim de garantir a polarizao


inversa na juno da porta, ID comea a aumentar.
O aumento de VSD, aumenta a polarizao inversa e faz a regio de depleo se
alargar mais na extremidade do dreno por causa da queda de tenso ao longo do
canal. Para entender isso, vamos comparar o JFET com o circuito equivalente a
seguir.

Os diodos D1, D2 e D3 representam a juno PN da porta, e a resistncia, o canal.


Se impusermos uma circulao de corrente pela resistncia, haver uma queda de
tenso ao longo dela, de tal forma que D 3 ter uma polarizao inversa maior que D 2
e esta maior que D1.
12

Apesar do estreitamento do canal, a corrente de dreno praticamente proporcional


tenso VSD. Essa regio de operao chamada de regio hmica.

13

Saturao
Continuando com o aumento de VSD, a corrente do dreno e a queda de tenso
interna tambm aumentam. A polarizao inversa da porta, imposta pela queda de
tenso do canal aumenta a camada de depleo at que a condio de pinamento
(pinch-off) seja atingida.

No ponto em que as regies de depleo quase se tocam, a tenso V SD se iguala ao


valor negativo da tenso de pinamento (V SD = - VP). Nesse ponto, o valor da
corrente de dreno chamado de IDSS (ou ID-ON).
Nesse ponto, pode-se dizer tambm que o JFET atingiu a saturao porque, mesmo
se o valor de VSD continuar a ser aumentado, as regies de depleo continuaro a
crescer juntas, mantendo a corrente de dreno quase constante.

14

Essa regio de corrente de dreno chamada de regio saturada ou de corrente


constante.
Veja no grfico a seguir a relao entre corrente de dreno e tenso fonte-dreno.

No grfico, o ponto BVDSS representa o ponto que atingido quando h um aumento


muito grande de VSD. Ele determinado pela tenso inversa mxima que a porta
pode suportar e que no deve ser ultrapassada, pois isso provocaria uma avalancha
e a corrente de dreno aumentaria consideravelmente. Para que isso no ocorra e
no haja dano no componente, a corrente deve ser limitada com o auxlio de um
resistor.
O grfico a seguir mostra as curvas caractersticas de um JFET de canal P para a
corrente de dreno em funo de VSD com diferentes valores de VSG.

15

No grfico pode-se observar que medida que o valor de V SG aumenta, diminui o


valor do pinamento (pinch-off).
Observao
A tenso de pinamento (pinch-off) a tenso que deve ser aplicada entre fonte e
porta para cortar a corrente de dreno.

Transistor de efeito de campo de porta isolada (MOS-FET)


Os transistores de efeito de campo do tipo porta isolada (MOS), assim como os
FETs de juno, so componentes unipolares cuja operao se baseia no controle
da corrente por meio de campos eletrostticos.
Os MOS-FETs, tambm conhecidos como IG-FET diferem dos J-FETs pelo fato de
apresentarem a porta isolada do canal atravs de um pelcula de xido de silcio.
Esses componentes so largamente empregados na construo de circuitos
integrados devido a sua facilidade de integrao.
Como os J-FETs, o MOS-FETs apresentam trs terminais: dreno, fonte e porta.
A porta constituda por um eletrodo metlico separado do canal por uma camada
isolante de xido metlico, formando a seqncia que deu origem designao
MOS: Metal - Oxido - Silcio.

Observao
16

O substrato serve como base de montagem para o FET e pode ser usado em
algumas aplicaes especiais. Um quarto terminal ligado ao substrato pode ser
usado como outra porta.

17

A colocao da camada isolante entre porta e canal mantm a porta totalmente


isolada. Isso confere aos MOS-FETs sua caracterstica mais importante: a
impedncia de entrada extremamente alta (da ordem de 10 15 ) sem a preocupao
com a polaridade da porta.
Existem dois tipos de MOS-FETs: depleo e enriquecimento.

MOSFET tipo depleo


O MOSFET tipo depleo um FET de porta isolada no qual o princpio de controle
da corrente semelhante ao J-FET, ou seja, por meio da depleo no canal.
Esse FET constitudo por um substrato (bloco de sustentao), uma barra de
material semicondutor (canal) e uma camada de depsito metlico isolada do canal,
usada como elemento de controle (porta ou gate).
Os MOS-FETs depleo podem ser de dois tipos: canal P ou canal N.

18

Seus smbolos diferem apenas no sentido da seta no terminal ligado ao substrato. A


situao de isolamento entre porta e canal tambm est expressa graficamente no
smbolo.

Funcionamento
O princpio de funcionamento do MOS-FET o mesmo do J-FET. Quando o terminal
de porta no tem polarizao, o movimento de portadores livre no canal,
propiciando o aparecimento de uma corrente entre fonte-dreno.

O MOS-FET depleo , portanto, normalmente condutor. Esse aspecto expresso


graficamente no smbolo pela linha cheia que liga dreno e fonte.

19

A aplicao de uma tenso positiva porta do MOS-FET tipo P (negativa no MOSFET N) provoca o aparecimento de uma regio de depleo no canal que reduz a sua
rea til, reduzindo a corrente IDS.

A regio de depleo tem comportamento igual do J-FET: produz uma largura


maior na camada de depleo junto ao dreno devido queda de tenso provocada
pela passagem da corrente.
O contato metlico da porta, o material isolante e o substrato P formam um capacitor
cujo dieltrico o xido de silcio.
O aumento do potencial positivo da porta provoca um estreitamento na rea til do
canal, reduzindo a corrente IDS.
Desta forma, atravs do controle do potencial positivo da porta (MOS-FET P), podese controlar a corrente no canal.
Existe, porm, uma diferena singular entre os J-FET e os MOS-FET depleo.
Nos J-FETs, a juno PN formada entre canal e porta no deve ser polarizada
diretamente porque isso provocaria o aparecimento de uma corrente de porta, bem
como uma queda acentuada na impedncia de entrada.

20

Nos FETs de porta isolada no ocorre este problema porque o terminal porta
isolado do canal, independentemente da polaridade dos terminais.
Nos MOS-FETs depleo tipo P, a aplicao de um potencial negativo porta
provoca uma aumento de corrente IDS, pois o efeito da porta se soma ao de potencial
negativo do dreno.

A figura a seguir mostra a curva caracterstica de sada do MOS-FET P na qual se


verifica que a porta pode receber tanto potencial positivo quanto negativo.

21

MOS-FET tipo enriquecimento


O MOS-FET tipo enriquecimento composto por duas pastilhas semicondutoras
"isoladas" entre si pelo material semicondutor do substrato. Sobre este conjunto
esto depositadas uma camada de xido isolante e uma camada metlica formadora
da porta de controle.
Veja representao esquemtica e smbolos a seguir.

Funcionamento
Para facilitar a compreenso do funcionamento desse tipo de FET, vamos comparar
esse componente a um capacitor no qual a porta seria uma das placas, o xido de
silcio o isolante e o canal, a outra placa.
Se a placa/porta for polarizada com tenso negativa, haver um enriquecimento do
canal e nele ser induzida uma carga positiva (como no capacitor). Esta carga
22

positiva induzida criar lacunas entre o dreno e a fonte, aumentando assim a


conduo do canal.
Por outro lado, se a porta for polarizada com tenso negativa, haver um
enfraquecimento de campo, diminuindo a condutividade do canal.
medida que a tenso positiva aumentada, diminui o valor da corrente do canal
at que a condutividade se torne zero (ponto de pinamento ou pinch-off).
O grfico a seguir mostra a caracterstica do dreno de um MOS-FET tipo P. Observe
que o controle da corrente pode ser efetuado em ambas as polaridades de VSG, fato
que no ocorre com o J-FET

23