You are on page 1of 13

Laboratorio 1

EL TRANSISTOR DE EFECTO DE CAMPO


Asignatura: ELECTRNICA II

i.

INTRODUCCION.

Los transistores ms conocidos son los llamados bipolares (NPN y PNP), llamados as porque la
conduccin tiene lugar gracias al desplazamiento de portadores de dos polaridades (huecos positivos y
electrones negativos), y son de gran utilidad en gran nmero de aplicaciones pero tienen ciertos
inconvenientes, entre los que se encuentra su impedancia de entrada bastante baja.
Existen unos dispositivos que eliminan este inconveniente en particular y que pertenecen a la familia
de dispositivos en los que existe un solo tipo de portador de cargas, y por tanto, son unipolares. Se
llama transistor de efecto campo.
Un transistor de efecto campo (FET) tpico est formado por una barrita de material p n, llamada
canal, rodeada en parte de su longitud por un collar del otro tipo de material que forma con el canal
una unin p-n.
En los extremos del canal se hacen sendas conexiones hmicas llamadas respectivamente Drenaje (ddrain) y Fuente (s-source), ms una conexin llamada Compuerta (g-gate) en el collar.
ii.

OBJETIVOS.

Medir el valor del voltaje de polarizacin inversa compuerta-fuente requerido para producir
estrangulamiento de un valor dado de voltaje de fuente a drenaje.
Determinar el valor del voltaje de drenaje a fuente requerido para producir una corriente de
drenaje constante.
Experimentar con una configuracin bsica, el amplificador de fuente comn con JFET en
AC a baja frecuencia.

iii.

MARCO TEORICO.

En esta prctica de laboratorio, vamos a abordar el estudio de un dispositivo de tres terminales cuyo
rango de aplicabilidad coincide en muchos casos, con el del transistor BJT visto con anterioridad. A los
transistores de efecto de campo se les conoce abreviadamente como FET (Field Effect Transistor) y
entre ellos podemos distinguir dos grandes tipos:
Transistor de Efecto de Campo de Unin: JFET (Junction Field Effect Transistor)

Transistor de Efecto de Campo Metal - xido - Semiconductor: MOSFET (Metal Oxide


Semiconductor Field Effect Transistor).
Vamos a comenzar el estudio de este tipo de transistores viendo algunas de las principales analogas y
diferencias existentes entre los transistores FET y los BJT. En primer lugar, la principal diferencia
entre ambos radica en el hecho de que el transistor BJT es un dispositivo controlado por corriente,
mientras que los transistores FET son dispositivos controlados por voltaje.
En ambos casos, la corriente del circuito de salida es controlada por un parmetro del circuito de
entrada, en un caso el nivel de corriente y en el otro el nivel de tensin aplicada. En los transistores
FET se crea un campo elctrico que controla la anchura del camino de conduccin del circuito de
salida sin que exista contacto directo entre la magnitud controlada (corriente) y la magnitud
controladora (tensin). De forma anloga a como en los transistores bipolares existen dos tipos npn y
pnp, en los transistores de efecto de campo se habla de transistores FETs de canal n y de canal p.
Una diferencia importante entre ambos tipos de transistores consiste en que mientras que los
transistores BJT son bipolares, es decir, en la corriente intervienen los dos tipos de portadores
(electrones y huecos), los transistores FET son unipolares, en los que el nivel de conduccin depender
nicamente de un nico tipo de portadores: de los electrones en los de canal n y de los huecos en los de
canal p. Una de las caractersticas ms importantes de los FETs es su alta impedancia de entrada con
niveles que pueden varias desde uno hasta varios cientos de mega ohmios, muy superiores a la que
presentan los transistores bipolares que presentan impedancias de entrada del orden de unos pocos kilo
ohmios. Esto proporciona a los FET una posicin de ventaja a la hora de ser utilizados en circuitos
amplificadores. Sin embargo, el transistor BJT presenta mayor sensibilidad a los cambios en la seal
aplicada, es decir, la variacin de la corriente de salida es mayor en los BJT que en los FET para la
misma variacin de la tensin aplicada. Por ello, tpicamente, las ganancias de tensin en alterna que
presentan los amplificadores con BJT son mucho mayores que las correspondientes a los FET. En
general los FET son ms estables con la temperatura y, normalmente, ms pequeos en construccin
que los BJT, lo que les hace particularmente tiles en circuitos integrados (sobre todo los MOSFET).
Una caracterstica importante de los FET es que se pueden comportar como si se tratasen de
resistencias o condensadores, lo que posibilita la realizacin de circuitos utilizando nica y
exclusivamente transistores FET.
Los JFET los podemos clasificar en dos grandes grupos:
JFET de canal n
JFET de canal p
Se ha representado la construccin bsica de un JEFT de canal n. Podemos observar como la mayor
parte de la estructura es de material tipo n ligeramente dopado formando un canal con contactos
hmicos en ambos extremos (terminales de Drenador y Fuente). Este canal se encuentra inserto entre
dos regiones de compuerta tipo p+ (material tipo p fuertemente dopado) con sendos contactos hmicos
que constituyen los terminales de puerta. En algunos casos los dos terminales de puerta estn
accesibles (JFET de doble puerta) aunque lo ms habitual es que ambos terminales estn
cortocircuitados teniendo un nico terminal de puerta (dispositivo de tres terminales).

En ausencia de potencial aplicado, las dos uniones p-n que aparecen estn sin polarizar. El resultado es
una regin de vaciamiento o zona de deplexin (regin carente de portadores libres) de forma similar a
la que se vio en su da al analizar en el diodo la unin p-n en ausencia de polarizacin.

Figura 1. El Transistor BJT Terminales de conexin.

D = Drenador: (Del ingls Drain). Es el terminal por al que salen los portadores del
dispositivo (los electrones en el JFET de canal n y los huecos en el de canal p).

S = Fuente: (Del ingls Source). Es el terminal por el que entran los portadores.

G = Puerta: (Del ingls Gate). Es el terminal mediante el que se controla la corriente de


portadores a travs del canal.

Como podemos observar, la diferencia en el smbolo entre ambos tipos reside en el sentido de la flecha
del terminal de puerta (G). En el JFET de canal n el terminal de puerta se representa con una flecha
entrante al dispositivo, mientras que en el de canal p es saliente. Recordar que el sentido de la flecha
indica el sentido de circulacin de la corriente si la unin pn correspondiente estuviera polarizada en
directa. Para el funcionamiento ms habitual, los transistores de canal n se polarizan aplicando una
tensin positiva entre drenador y fuente (VDS) y una tensin negativa entre puerta y fuente (VGS). De
esta forma, la corriente circular en el sentido de drenador a fuente. En el caso del JFET de canal p la
tensin VDS a aplicar debe ser negativa y la tensin VGS positiva, de esta forma la corriente fluir en
el sentido de la fuente hacia el drenador. Se presenta la polarizacin del FET.

Figura 2. Polarizacin del JFET

Principio de Funcionamiento.
En primer lugar vamos a estudiar el efecto que sobre el dispositivo tiene la variacin de la tensin
VDS aplicada entre los extremos del canal. Para ello vamos a suponer que inicialmente la tensin VGS
= 0 y vamos a ir aumentando el valor de VDS desde 0 Efecto de la tensin VDS.
El canal se estrecha de la zona del drenador. Al establecer una tensin VGS = 0 los terminales de
fuente y puerta estn al mismo potencial, por tanto la zona de deplexin del lado de la fuente ser
semejante a la que tenamos en condiciones de no polarizacin. En el instante en que apliquemos una
tensin VDS, los electrones se vern atrados hacia el lado del drenador, establecindose una corriente
ID.
Bajo estas condiciones las corrientes ID e IS sern iguales y se vern nicamente limitadas por la
resistencia elctrica que presenta el canal entre el drenador y la fuente.
Es importante notar que ambas uniones p-n se encuentran polarizadas en inversa, con lo cual la
corriente a su vez ser prcticamente nula. Cuando aplicamos una tensin VDS, esta se distribuir a lo
largo del canal, distribucin, que en un principio y para tensiones pequeas, podemos suponer
uniforme.
De esta forma, si nos fijamos en la polarizacin inversa de las uniones p-n, podemos observar como
stas estn ms inversamente polarizadas de la zona del drenador que de la zona de la fuente.
Si recordamos que la anchura de la zona de carga de espacio en una unin p-n polarizada en inversa es
tanto mayor cuanto mayor sea dicha polarizacin inversa, tendremos que la anchura de estas zonas
deplexin son tanto mayores.

Figura 3. Grafico de fuente comn del JFET

Si continuamos aumentando la tensin VDS, el canal se estrecha cada vez ms, especialmente cerca de
la zona del drenador, hasta que ambas zonas de deplexin de tocan. La tensin VDS para la cual se
produce el estrangulamiento del canal se denomina VDSsat . Para tensiones VDS aplicadas superiores
a este valor, la pendiente de la curva (ID - VDS) se satura, hacindose aproximadamente cero,
mantenindose la corriente ID prcticamente constante a un valor denominado IDSS (Corriente
drenador - fuente de saturacin) que es la mxima corriente que podemos tener para un determinado
JFET (caracterstico para cada JFET). En un principio, podramos pensar que si el canal se cierra por
completo la corriente que circula por el mismo debera ser nula. Si ID fuera nula, no habra corriente
en el canal en ningn punto, y el potencial a lo largo de ste sera el mismo que con VDS = 0, es decir,
cero en todo lugar. Si en el canal el potencial es cero en todos sus puntos, las uniones p-n estaran con
polarizacin nula, y a su vez el canal tendra que estar abierto por completo desde la fuente hasta el
drenador, con lo que se contradice de forma clara la suposicin inicial de un canal cerrado. En otras
palabras, debe fluir una corriente en el JFET para inducir y mantener la condicin de estrangulamiento.
Quizs la dificultad conceptual se encuentra a menudo con respecto a que la condicin de
estrangulamiento proviene de la necesidad de que fluya una corriente elevada por una zona de
vaciamiento. Sin embargo, en los dispositivos de estado slido no son inusuales los flujos de corriente
elevados por zonas de vaciamiento (recordar un transistor BJT donde la unin de colector, en la zona
activa, est polarizada en inversa y sin embargo a su travs circulan corrientes elevadas).
Para valores pequeos de la tensin VDS aplicada, el estrechamiento del canal no ser importante, por
lo que el dispositivo se comporta, en esencia, como una resistencia de forma que la relacin entre la
tensin aplicada y la corriente que circula por el dispositivo ser lineal tal y como establece la Ley de
Ohm. Sin embargo, a medida que aumentamos la tensin aplicada, el estrechamiento del canal se va
haciendo ms importante, lo que lleva consigo un aumento de la resistencia y por tanto un menor
incremento en la corriente ante un mismo incremento de la tensin aplicada.

Figura 4. Distintas polarizaciones del JFET

iv.

DESCRIPCION DE LA PRCTICA.
Esta prctica comprende tres partes. En la primera parte se vara el voltaje de drenaje a fuente

en diferentes valores y se toma lectura de la corriente de drenaje para cada variacin, con la finalidad
de graficar una curva ID vrs. VDS y determinar en ella el voltaje de estrangulamiento (Vp).
En la segunda parte se deja fijo el voltaje de drenaje (V DD) y se aumenta lentamente el voltaje
de compuerta-fuente (VGS) hasta que la corriente ID llega a cero repitindolo varias veces hasta
determinar el valor exacto de este voltaje el cual ser el valor de (Vp).
La parte III se realizar implementando un circuito amplificador de voltaje con JFET y se
medir en el la ganancia de voltaje.

v.

MATERIAL Y EQUIPO A UTILIZAR

a) 2 Multmetros digitales

b) 2 Fuentes de D.C. 0-15 Vd.c.


c) 1 Resistencia de 100
d) 1 Resistencias de 1 M
e) 1 Resistencia de 4.7 K
f) 1 Resistencia de 1 K
g) 1 JFET canal N
h) 1 Capacitor de 0.022 F
i) 1 Capacitor de 25 F, electroltico
j) 1 Osciloscopio con dos puntas atenuadas
k) 1 Generador de AF

vi.

DESARROLLO DE LA PRACTICA

PARTE I.
1. Conecte el circuito mostrado en la figura 1.3.

2. Ajuste el voltaje fuente Vdd del drenaje hasta que la cada de voltaje haca la fuente Vds que indica
el multmetro conectado entre el drenaje y la fuente indique 0.5 volts.

100

D
G

+
S

0 - 15 Vdc

FIGURA 1-3
3. Tome nota del valor de la corriente Id de drenaje que indica el multmetro y apntelo en el cuadro
de Vds=0.5 volts de la tabla 1.1.

Vds (volts)
Id (ma)
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
6.0
7.0
8.0
10.0
15.0
TABLA 1.1.
4. Siga aumentando Vdd y registre el valor correspondiente de Id para cada valor de Vds listado en la
tabla 1.1
5. Marque los datos registrados en la tabla 1.1 sobre la grfica mostrada en la figura 1-4. Dibuje una
curva continua a travs de los puntos indicados.(Ids vrs. Vds).

FIGURA. 1-4
6. En su curva, seale el punto donde termina el aumento rpido en Id y comienza el flujo de
corriente constante. Dibuje una lnea vertical desde este punto hasta la escala Vds. Registre el valor
de voltaje de estrangulamiento de drenaje - fuente Vp.
Vp (Vds)= __________________ Vdc
Un valor tpico de Vp es el de 3.5 Volts. Aunque existe considerable variacin entre los JFETs del
mismo tipo. Hasta el valor de Vp, Id depende de Vds, a lo que se conoce como la regin hmica del
JFET.
Arriba de Vp no se produce ningn aumento significativo en la Id como consecuencia de aumentar
Vds. A esta rea se le conoce como regin de corriente constante.
7. Baje el voltaje de la fuente de energa a cero.

PARTE II.
1. Conecte el circuito mostrado en la fig. 1-5.
2. Ajuste el voltaje de drenaje Vdd de la fuente a 10.0 Vcd.
3. Lentamente aumente el voltaje Vgs de polarizacin de compuerta - fuente hasta que la corriente Id
de drenaje apenas llegue a cero, y reptalo hasta asegurarse de cul es el punto exacto donde Id
cae a cero.
Recuerde el valor de Vgs indicado en el multmetro pues es el voltaje Vp de
estrangulamiento de
compuerta-fuente.
Vp (Vgs)= ________________ Vcd.

Su valor de Vp debe ser aproximadamente igual al valor determinado en el procedimiento 6 de la


primera parte. Sin embargo, ya que los efectos de estrangulamiento se producen por dos mtodos
distintos, los voltajes que se requieren para producirlo por separado no necesariamente deben ser
iguales.
4. Baje todos los voltajes de fuente de energa a cero.
100

1M

G
_

0 - 10 Vdc

10 Vdc

V
+
_

+
FIGURA 1-5

PARTE III. AMPLIFICADOR DE FUENTE COMUN CON JFET


1. Arme el circuito mostrado en la figura 1.6 (sin conectar C = 25 F).
2. Ajuste VDD a un mximo de 20 Vd.

+VDD
4.7 K

0.022 uF
NTE 312

1 KHz

1M

Figura 1.6

Vo
1K

25 uF

3. Mida los siguientes voltajes, los primeros dos respecto a la referencia (sin encender el generador de
AF).
VD = ____________________________________
VS = ____________________________________
VGS = ____________________________________
4. Indique si la compuerta es negativa respecto a la fuente.
1. Ajuste el generador de AF a 1 KHz para onda senoidal a un nivel de seal de 300 mV pico-pico,
encindalo y aplquelo al circuito.
2. Usando el osciloscopio observe en forma simultnea y dibuje las formas de onda en el D y G de
JFET y conteste:
- Hay desfase entre las dos seales? ______________________________________
- Valor pico - pico en el D? ____________________________________________
- Valor pico - pico en la G? ____________________________________________
7. Con los valores anteriores, Cul es la ganancia del amplificador?

Av = Vo / Vi
8. Conecte el capacitor de paso C = 25 F . Observe la polaridad del capacitor a la hora de conectarlo.

1. Con los mismos 300 mV en la compuerta, mida el valor de D e indique ahora cual es la ganancia
del amplificador.

2. Qu deduce de lo anterior?.

vii.

CUESTIONARIO.

1. En la regin de corriente constante, la resistencia del canal debe aumentar o permanecer


igual, para que la corriente permanezca constante con los mayores valores de Vds. Explique.
RESPUESTA: Si Vds se hace positiva (y Vgs sigue siendo cero) por el canal circular una
corriente entre drenaje y fuente, que har que la polarizacin inversa de la unin no sea uniforme
en toda su longitud y, en consecuencia, en la parte ms prxima al drenaje, que es la ms
polarizada, la capa desierta penetrar ms hacia el interior del canal. Para valores pequeos de Vds,
la corriente de drenaje es una funcin casi lineal de la tensin, ya que la penetracin de la capa
desierta hacia el interior del canal no vara substancialmente de su valor inicial. Sin embargo, a
medida que aumenta la tensin aumenta tambin la polarizacin inversa, la capa desierta
profundiza en el canal y la conductancia de ste disminuye. El ritmo de incremento de corriente
resulta, en consecuencia, menor y llega un momento en que el canal se ha hecho tan estrecho en las
proximidades del drenaje que un incremento de Vds apenas tiene efecto sobre la corriente de
drenaje. Entonces se dice que el transistor est trabajando en la zona de estriccin (pinch-off),
2. Cuando un JFET en conduccin presenta una cada de voltaje a lo largo de su canal, hace
que se forme una regin de agotamiento. Que produce este efecto?
RESPUESTA: La compuerta (G) est polarizada negativamente respecto a la fuente (S), por lo
que la unin P-N entre ellas se encuentra polarizada inversamente y exi ste (se crea) una capa
desierta o regin de agotamiento. Si el material de la puerta est ms dopado que el del canal, la

mayor parte de la capa estar formada por el canal. Si la tensin de la puerta es cero, y Vds = 0, las
capas desiertas profundizan poco en el canal y son uniformes a todo lo largo de la unin.
3.

Si se aplica el voltaje Vp de estrangulamiento a la unin de compuerta - fuente, se puede


esperar que la corriente de drenaje sea:
RESPUESTA: Al ir incrementando la tensin de drenaje (VDS) la corriente comienza a aumentar
linealmente produciendo una mayor cada de tensin en el canal que eleva la polarizacin inversa
de puerta y produce el estrechamiento del canal. Este estrechamiento no es uniforme, sino que es
ms pronunciado en las zonas ms lejanas del terminal de fuente. Hay un nivel de tensin VDS que
produce la estrangulacin o saturacin del canal.

A partir de ese valor la corriente ID se mantiene prcticamente constante frente a los aumentos de
VDS. Es imposible que se produzca el estrangulacin total del canal (cierre total del mismo) y en
consecuencia que la corriente resulte nula, pues ese mismo efecto producir una disminucin de la
polarizacin inversa revirtiendo el proceso (apertura del canal). Para tensiones VDS muy elevadas
se produce un efecto de ruptura en avalancha y la corriente aumenta bruscamente.
1. De qu depende la ganancia de voltaje en un amplificador JFET?
RESPUESTA: La ganancia de voltaje de un transistor JFET, depende de la relacin entre su
voltaje de entrada respecto al voltaje de salida. En los amplificadores, gracias a los transistores se
consigue la intensidad de los sonidos y de las seales en general. El amplificador posee una entrada
por donde se introduce la seal dbil y otra por donde se alimenta con C.C. La seal de salida se ve
aumentada gracias a la aportacin de esta alimentacin, siguiendo las mismas variaciones de onda
que la de entrada. Cuando un amplificador realiza la funcin de elevar la seal que ha sido aplicada
a su entrada, se dice que ha producido una determinada ganancia. Se puede decir que la ganancia
de un amplificador es la relacin que existe entre el valor de la seal obtenida a la salida y el de la
entrada. Dependiendo de la magnitud elctrica que estemos tratando, se pueden observar tres tipos
de ganancia: ganancia en tensin, ganancia en corriente y ganancia en potencia.
2. Explique cuando sucede la corriente de avalancha en un JFET.
RESPUESTA: Como se explico en la pregunta N 3, esto ocurre para tensiones VDS muy
elevadas porque entonces se produce un efecto de ruptura en avalancha y la corriente aumenta
bruscamente.
3. Explique qu sucede cuando la compuerta de entrada esta polarizada en forma directa por
un mal diseo del circuito.
RESPUESTA: El transistor simplemente no va a conducir porque es un dispositivo unidireccional
y trabaja nicamente al estar conectado en polarizacin inversa en el caso de los JFET.

viii.

BIBLIOGRAFIA.

Boylestad, Robert
Electrnica: Teora de circuitos y dispositivos electrnicos
Octava edicin.

Editorial Pearson Education.


Enlaces a pginas web:
http://www.ifent.org/Lecciones/fet/default.htm
http://delegacion.etsiae.upm.es/index.php/segundo/eau-electronica-y-automatica/152-eau-apuapuntes-transistores/file