You are on page 1of 10

TP 1- Pspice circuits Analogiques & Numriques.

But du TP 1 : Apprendre faire des set-up de simulation

Simulation Analogique

On se propose dtudier un montage amplificateur inverseur base de lAOP TL082 dont la datasheet
est fournie sous format lectronique.

VCC_CIRCLE

VCC_CIRCLE
R8

V2
18
U3A
3

V+

R7

10k

1k
V1
2
0Vdc

V-

1Vac

OUT

out
1
V24
-18

TL082

VccVcc-

V3
0Vdc

1- Analyse DC :
Raliser un set-up de simulation pour calculer la tension doffset. Comparer avec les donnes
constructeur.
Etude amplificateur inverseur :
Quel et le type de la rtroaction du montage ? Quel est son intrt ?
Calculer la fonction de transfert du montage, en dduire le gain. Comparer avec la simulation.
Fixer la valeur de R1 et augmenter celle de R2. Quelle est la relation du gain avec la plage de
fonctionnement DC en entre. Vous pouvez utiliser une simulation paramtrique. Comparer
avec les donnes constructeur.
TP - Systmes lectroniques

2012-2013

page 1

2- Analyse AC :
Donne le gain et la bande passante avec une simulation AC du montage inverseur. Tracer les
digrammes de Bode directement depuis la vue schmatique avec Pspice->markers-> advanced > db magnitude.. (il est galement possible dutiliser la calculatrice).
Augmenter le gain et regarder la bande passante. Vous pouvez utiliser une simulation
paramtrique.
Quelle est la relation entre le gain et la bande passante en boucle ferme et en boucle ouverte ?
3- Analyse transitoire :
En fonction de ltude mene en 1 et 2, proposer un set-up de simulation transitoire pour le
montage inverseur.
Simuler le slew rate du montage inverseur.

TP - Systmes lectroniques

2012-2013

page 2

Simulation numrique
Simulations logiques :
Pspice peut aussi simuler des circuits logiques, mais il faut savoir quen fait il les simule de faon Analogique, do sa
lenteur. Vous devez absolument aller chercher les composants logiques dans le rpertoire PSPICE. Par dfaut, les circuits
sont aliments en 5V.

Porte Inverseuse :
Simuler le schma suivant :

En allant chercher DStim dans la librairie SOURCESTM. Donner un nom limplmentation, Slectionnez DStim, puis
faire Edit Pspice Stimulus :
Une nouvelle fentre souvre, pour vous demander la forme du signal que vous voulez gnrer

Choisissez Clock par exemple, pour gnrer un signal carr de type Horloge. Une nouvelle
fentre souvre, pour fixer les caractristiques de lhorloge :
Puis faire File -> Exit, il vous demande si il doit mettre jour le schma, rpondre OUI, puis il ferme les fentres, vous
pouvez alors lancer la simulation temporelle, et vrifier que linverseur fonctionne

TP - Systmes lectroniques

2012-2013

page 3

I-

Ralisation dun additionneur-soustracteur

A partir de lopration addition binaire tablir la table de vrit dun additionneur 1 bit.
Matrialiser et simuler le comportement de votre additionneur (deux mthodes sont possibles, soit partir de deux demiadditionneurs soit par une synthse directe. Vous pouvez partir dun choix arbitraire des portes que vous utilisez dans votre
design.
Raliser un additionneur 4 bits partir de votre additionneur 1 bit. Il faut utiliser une vue hirarchique afin de ne pas
encombrer la vue schmatique.

II-

Ralisation dune UAL


Le but de cette partie est de concevoir un UAL partir de ladditionneur-soustracteur dvelopp en 1.
Proposer et simuler le fonctionnement dune UAL ralisant les oprations reportes sur le tableau ci-dessous.

S0
0
0
1
1

III-

S1
0
1
0
1

opration
X+Y
X-Y
X.Y
X+Y

Etude dun phnomne dala :

1) Vrifier le fonctionnement dune porte OU exclusif , dont les entres sont relies au mme stimulus, diffrentes
frquences.
2) Insrer une chane de 6 inverseurs en srie entre le stimulus et lune des entres de la porte.
Observer la rponse de la porte 1 Hz, 1kHz, 1MHz.
Expliquer le phnomne qui apparat. Est-il li la frquence ?

TP - Systmes lectroniques

2012-2013

page 4

DSTM1

U3A
1

S1

Implementation = E1

out1

2
7486

DSTM2

S1

Implementation = E2

U3AaA
U9A
1

U4A
2

7404

TP - Systmes lectroniques

1
1

U5A
2

7404

1
0

U6A

2 1
1
7404

2012-2013

2 1
0
7404

U7A
2 1
1
7404

U8A

2 2
0
7404

out2

7486

page 5

Placement des blocs hirarchiques


Le placement des blocs hirarchiques seffectue en choisissant licne
Il faut :
1 donner une rfrence au bloc : bloc1
(toujours avec un chiffre la fin )
choisir le type Schematic View
donner un nom, en relation avec le
schma fonctionnel : FS12

Attention : Dessiner ensuite le bloc la bonne dimension car il ne sera plus modifiable !
Slectionner le bloc puis choisir licne

Pour dfinir les entres et les sorties de ce bloc.


1 donner un nom
2 donner le type : Input pour les
entres ou Output pour les sorties

Le bloc hirarchique doit avoir lallure ci-dessous :


add2_1

A
S
B
Cout
Cin

add222

TP - Systmes lectroniques

2012-2013

page 6

Pour accder et tracer les schmas secondaires, slectionner le blocs et accder au menu
contextuel avec la touche de droite, puis choisir Descend Hierarchy
Il faut donner un nom ce schma secondaire : (PAGE 1 par dfaut)
Laisser la valeur PAGE1

Un espace de travail souvre avec les ports dentres/sorties

pour revenir dans la hiearchy avec la touche de droite, puis choisir Ascend Hierarchy

Des signaux pour la simulation :


Utilisation de Bus
Use of Bus Wires

A scalar wire, the one that we have been using all along, can carry only a single signal. A bus wire
can carry multiple signals. This can cut down on the number of wires on your schematic, thereby making the
schematic easier to read.
Looking at the example block diagram below

You can see that we have multiple signals coming from a single wire. This is the bus wire.

TP - Systmes lectroniques

2012-2013

page 7

Along with that, I have used a multiple FileStim input source, in this case a FileStim4 source. The four means that it can
inject 4 signals simultaneously. There are also 2 input, 8 input, 16 input, and 32 input versions in the OrCad Capture source
library.
The FileStim text file is created and labeled on the FILENAME = line in the same way. But now, on the SIGNAME =
line, multiple signal names can be entered. As shown in the example above, the letter designation can be anything but the
suffix following it must be a number, and IN SEQUENCE. Typically it is the numerical sequence of signals available.
At the signal exit points, notice the use of BUS ENTRY lines. A bus entry is used to tie a signal to a bus. The advantage
of using bus entries instead of wires is that two bus entries can be connected at the same point on a bus without connecting
the signals. If two wires are run directly to a bus at the same location, the signals are connected.
The nodes at the gates are marked with the appropriate Net Alias. If you start with the lowest numbered node, for example
D0, place it on the appropriate wire and then continue placing the rest of the nodes in sequence, the Net Alias name will
increase automatically.
Now one more thing needs to be done. The bus wire must be labeled with the names of the signals. In this case, D0 to D3.
Using the Place menu and the Net Alias selection, create the label of the bus wire as shown below. Place the Net Alias

name on the bus wire and youre all set.

Les stimulus de simulation


I-

Digital HI and Digital LO are constant digital 1 and digital 0 inputs and are found in the
PWR icon
HI

LO

Digital Clock - a digital 1 and digital 0 clock generator whose parameters can be input and
changed from the logic diagram.
II-

Digital Clock - a digital 1 and digital 0 clock generator whose parameters can be input and
changed from the logic diagram.

III-

Voltage Pulse - an analog one time voltage pulse generator that also has parameters that can be
input and changed from the logic diagram.

TP - Systmes lectroniques

2012-2013

page 8

IIIDigital Stimulus - a digital input whose wave shape is specified in the Property Editor. Shown
below is the Property Editor for a single line Digital Stimulus - STIM1/SOURCE.

In the example above COMMAND 1 is 0s 0, COMMAND 2 is 1ms 1, COMMAND 3 is 2ms 0, and COMMAND 4 is 3ms
1. As you can guess this means that at 0s, the starting time, the digital input is logic 0, at 1ms the logic input is logic 1,
at 2ms the logic input is logic 0, and at 4ms the logic input is logic 1. These times are in absolute values. They could
also have been written as

IVFor multiple inputs, a series of digital inputs can be specified using the STIM4, STIM8, and STIM16 inputs. Shown below
is the Property Editor for a quad line Digital Stimulus - STIM4/SOURCE

File Stimulus - a means of inputting large amounts of digital inputs via a text file. In the following
TP - Systmes lectroniques

2012-2013

page 9

example a four (4) input file stimulus is connected to two AND gates via a bus wire (to be described
in the next section).

In this example, the digital signal transitions for signals D0, D1, D2, and D3 are specified in the file, named
TEST.stm that was created by a text editor such as Notepad. DO NOT use a word processor.
This file must be stored in your project under the Simulation Profile folder that you have previously created.
In the example shown on the previous pages, it would have been Digital.

TP - Systmes lectroniques

2012-2013

page 10