Tema 5

FUNDAMENTOS DE COMPUTADORES
FUNDAMENTOS DE
COMPUTADORES
(FC)
TEMA 5:
CIRCUITOS INTEGRADOS
SECUENCIALES
Depto. de Sistemas Informticos
Escuela Tcnica Superior de Ingeniera de Sistemas Informticos
U. P. M.
NDICE
5.1. Contadores.
5.2. Registros.
TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

1
U. P. M.
NDICE
5.1. Contadores.
5.1.1. Introduccin.
5.1.2. Contadores asncronos. Ejemplo.
5.1.3. Contadores sncronos. Ejemplo.
5.1.4. Contadores Up/Down.
5.1.5. Entradas de borrado y preseleccin.
5.1.6. Divisores de frecuencia.
5.1.7. Extensin de contadores.
2
U. P. M.
INTRODUCCIN (I)
Contador: circuito secuencial que pasa por unos determinados
estados con un orden establecido. Cadena de biestables
realimentados de diversas formas. Cuenta, en un determinado
cdigo, el nmero de pulsos de reloj recibido.
...
CIRCUITO
COMBINACIONAL
...
...
Q0
Ck
MEMORIA
Q1
Qn
Salida/Cuenta
Si tiene n biestables => 2n = m estados internos como mximo.

La transicin entre estados depende de las funciones de entrada
de los biestables sincronizada por el reloj externo.
3
U. P. M.
INTRODUCCIN (II)
Caractersticas:
Aplicaciones:
Mdulo del contador.

divisin de frecuencia,
Cdigo de cuenta.
Sincronismo entre transiciones.
temporizacin,
Orden de cuenta.
direccionamiento secuencial,
Borrado.
Preseleccin.
Bucles.
etc.
4
U. P. M.
INTRODUCCIN (III)
RECORDAD!. Las tablas de excitacin de los biestables vistos son:
Q(t) Q(t+1)
0
0
0
1
1
0
1
1
Q(t) Q(t+1)
0
0
0
1
1
0
1
1
R(t) S(t)
X 0
0 1
1 0
0 X
T(t)
0
1
1
0
Q(t) Q(t+1)
0
0
0
1
1
0
1
1
Q(t) Q(t+1)
0
0
0
1
1
0
1
1

J(t) K(t)
0 X
1 X
X 1
X 0
D
0
1
0
1
5
U. P. M.
CONTADORES ASNCRONOS (I)

Tienen la estructura ms simple.
El reloj no se aplica simultneamente a todos los biestables.
Qa
Ka
Qb
Kb
Qa
Qb
Qc
Kc
Qc
Qd
Kd
Qd
Ck
Qa
Qb
Ja
Jb
Qc
Jc
Qd
Jd
Ejercicio: Dibujar el cronograma ideal del contador anterior, siendo Qd la

variable de ms peso.
6
U. P. M.
CONTADORES ASNCRONOS (II)

Cronograma ideal:
Ck
Qa
Qb
Qc
Qd
Qd..Qa 0
9 10 11 12 13 14 15 0 1
Para representar varias seales, lo normal es encerrar en un

hexgono cada estado.
7
U. P. M.
CONTADORES ASNCRONOS (III)

Problemas:
lentitud al aumentar el nmero de biestables (retardos de
propagacin),
frecuencia mxima de funcionamiento,
paso por estados no deseados
y diferente duracin en cada estado.

8
U. P. M.
CONTADORES ASNCRONOS (IV)

Se pueden disear contadores asncronos de capacidad menor de
la mxima. Para lograr un contador mdulo M (con M < N = 2n,
siendo n el nmero de biestables) se trata de detectar el estado M
y activar clear, Cl, de los biestables.
Qa
Qb
Qc
Ka Qa
Kb Qb
Kc Qc
Ja Qa
Cla
Jb Qb
Clb
Jc Qc
Clc
Ck
1
Anlogamente, se puede disear contador en el cual el 0 no es su

primer estado (usando entradas asncronas).
9
U. P. M.
EJEMPLO
Ejercicio: Indicar que tipo de contador es el siguiente circuito:
Qa
K
Qb
K
Qc
K
Qd
K
Ck
J Cl
J Cl
J Cl
J Cl
Contador en Binario Natural de Dcadas Asncrono

10
U. P. M.
CONTADORES SNCRONOS (I)

TODOS los biestables basculan simultneamente (misma seal de
reloj para todos ellos). Resuelven los problemas de los asncronos
pero complicando la lgica combinacional del circuito.
El mtodo de diseo de contadores sncronos (caso particular de

diseo de c. s.) consiste en construir la tabla de transicin (sin
variables de entradas, considerando la secuencia de estados por la
que pasaremos para realizar la cuenta pedida) y luego, con ella,
calcular las ecuaciones de excitacin de cada biestable.
11
U. P. M.
CONTADORES SNCRONOS (II)

Disear contador binario nat. sncrono md. 16 cclico con JKs:
(QdQcQbQa)t
0000 (0)
0001 (1)
0010 (2)
0011 (3)
0100 (4)
0101 (5)
0110 (6)
0111 (7)
1000 (8)
1001 (9)
1010 (10)
1011 (11)
1100 (12)
1101 (13)
1110 (14)
1111 (15)
(QdQcQbQa)t+1
0001 (1)
0010 (2)
0011 (3)
0100 (4)
0101 (5)
0110 (6)
0111 (7)
1000 (8)
1001 (9)
1010 (10)
1011 (11)
1100 (12)
1101 (13)
1110 (14)
1111 (15)
0000 (0)
Jd Kd
0 X
0 X
0 X
0 X
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 0
X 0
X 0
X 0
X 1
Jc Kc
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1

Jb Kb
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1
Ja Ka
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
Qu
habra
que
cambiar
si no
cclico?
12
U. P. M.
CONTADORES SNCRONOS (III)

Simplificando por Karnaugh:
Ja = 1
Jb = Qa
Jc = QaQb
Jd = QaQbQc
Ka = 1
Kb = Qa
Kc = QaQb
Kd = QaQbQc
CC
Ck
J
1
Qa
Qb
Qc

Qd
13
U. P. M.
CONTADORES SNCRONOS (IV)

Diferencia: las funciones de entrada a los biestables se obtiene en
serie (contador sncrono acarreo serie o pseudosncrono). Son ms
lentos!.
Tienen los problemas similares a los asncronos por el diseo

realizado.
14
U. P. M.
EJEMPLO (I)
Disear contador binario nat. sncrono de dcadas cclico con JKs:
a) Dcadas => 10 estados. Luego: 2n 10 => n = 4 biestables.
b) Tablas de transicin y de excitacin:
(QdQcQbQa)t
0000 (0)
0001 (1)
0010 (2)
0011 (3)
0100 (4)
0101 (5)
0110 (6)
0111 (7)
1000 (8)
1001 (9)
1010 (10)
...
(QdQcQbQa)t+1
0001 (1)
0010 (2)
0011 (3)
0100 (4)
0101 (5)
0110 (6)
0111 (7)
1000 (8)
1001 (9)
0000 (0)
XXXX (X)
...
Jd Kd
0 X
0 X
0 X
0 X
0 X
0 X
0 X
1 X
X 0
X 1
X X
...
Jc Kc
0 X
0 X
0 X
1 X
X 0
X 0
X 0
X 1
0 X
0 X
X X
...

Jb Kb
0 X
1 X
X 0
X 1
0 X
1 X
X 0
X 1
0 X
0 X
X X
...
Ja Ka
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
1 X
X 1
X X
...
15
U. P. M.
EJEMPLO (II)
c) Por Karnaugh:
Ja = 1
Jb = Qa Qd
Ka = 1
Kb = Qa Qd
Jc = Qa Qb
Kc = Qa Qb
Jd = Qa Qb Qc
Kd = Qa
d) Estudio de los estados no definidos (por no ser de mxima

capacidad y haber recubierto estados, tomadas xs como 1s
al simplificar por Karnaugh):
(QdQcQbQa)t
1010 (10)
1011 (11)
1100 (12)
1101 (13)
1110 (14)
1111 (15)
Jd Kd
0 0
0 1
0 0
0 1
0 0
1 1
Jc Kc
0 0
1 1
0 0
0 0
0 0
1 1
Jb Kb
0 0
0 0
0 0
0 0
0 0
0 0
Ja Ka
1 1
1 1
1 1
1 1
1 1
1 1
(QdQcQbQa)t+1
1011 (11)
0110 (6)
1101 (13)
0100 (4)
1111 (15)
0010 (2)

10
11
12
13
14
15
16
U. P. M.
EJEMPLO (III)
El grafo de estados completo que nos queda es:
15
13
11
14
12
10
Ya slo nos quedar implementar el contador pedido con las

ecuaciones calculadas.
17
U. P. M.
CONTADORES UP/DOWN (I)

Cuentan ascendentemente o descendentemente segn una seal
externa. Tambin llamados reversibles.
Diseo de un contador up/down asncrono.
El cronograma de un contador descendente mdulo 8 es:
Ck
Qa
Qb
Qc
111
110
101
100
011
010 001

000
111
18
U. P. M.
CONTADORES UP/DOWN (II)

Qc
Qb
Qa
Los cambios en Qa se producen por flanco de

bajada de Ck.
En Qb son los flancos de subida de Qa o, lo que

es lo mismo, los de bajada de Qa.
Para Qc es similar, con Qb.
Luego un contador descendente asncrono
mdulo 8 en binario natural ser:
Qa
Qb
K
Qc
Q
Ck
J
1
19
U. P. M.
CONTADORES UP/DOWN (III)

Si nos fijamos, difiere de uno ascendente en que la seal de reloj
para cada biestable (excepto el primero) es la salida afirmada del
biestable anterior.
Luego, con una seal externa U/D (esto es si la seal es cero
cuenta ascendentemente y si es uno descendentemente) y la
siguiente lgica para cada uno de los biestables (excepto el
primero) tendremos un contador up/down binario mdulo 8.
Qi
Cki+1
U/D
Qi
20
U. P. M.
CONTADORES UP/DOWN (IV)

Diseo contador up/down binario sncrono con J-K mdulo 5:
Seguir el mtodo general. Nmero biestables: 3. Tablas:
U/D
(Qc Qb Qa)t
(Qc Qb Qa)t+1
Jc Kc
Jb Kb
Ja Ka
1
1
1
000 (0)
001 (1)
010 (2)
001 (1)
010 (2)
011 (3)
0 X
0 X
0 X
0 X
1 X
X 0
1 X
X 1
1 X
1
1
011 (3)
100 (4)
100 (4)
000 (0)
1 X
X 1
X 1
0 X
X 1
0 X
0
0
0
000 (0)
001 (1)
010 (2)
100 (4)
000 (0)
001 (1)
1 X
0 X
0 X
0 X
0 X
X 1
0 X
X 1
1 X
0
0
011 (3)
100 (4)
010 (2)
011 (3)
0 X
X 1
X 0
1 X
X 1
1 X

21
U. P. M.
CONTADORES UP/DOWN (V)

Quedar simplificar, por Karnaugh, estudiar los estados no definidos
e implementar. (Ejercicio!).
Nota: Si son de carga mxima y siguiendo el mtodo general se

obtiene:
Ja=Ka= 1
Jc=Kc= U/D Qa Qb + U/D Qa Qb
Jb=Kb = U/D Qa + U/D Qa
Jd=Kd= U/D Qa Qb Qc+ U/D Qa Qb Qc
Comprobadlo!.
22
U. P. M.
ENTRADAS DE BORRADO
Entradas de borrado: el contador pasa a un estado predeterminado
(llamado de borrado). Generalmente este estado ser aquel en que
todas las salidas se pondrn a 0 (estado 0) mediante Clear o
Reset (asncrona).
Para que la seal de Reset no acte
ha de estar con valor 1.
Cuando se desee inicializar o llevar
al estado de borrado el circuito, el
Reset se deber de poner a 0.

23
U. P. M.
ENTRADAS DE PRESELECCIN (I)

Entradas de preseleccin: inicializan, junto con la entrada de carga,
el contador al estado que el usuario quiera (no uno fijo como
pasaba con la entrada de borrado). Dos tipos:
Carga (Load) asncrona y
Carga sncrona

24
U. P. M.
ENTRADAS DE PRESELECCIN (II)

Hay dos tipos de seales:
Seal de carga L (Load):
Si L='1', no tiene en cuenta los datos que se
quieren cargar.
Si L='0' , los datos que se quieren cargar,
aparecern en las salidas del circuito, en el
momento adecuado.
Este momento es diferente segn sea la carga de
naturaleza asncrona o sncrona.
Seales Dati: Datos que se quieren cargar.

25
U. P. M.
CARGA ASNCRONA (I)

Si seal L (Load) acta sobre las entradas asncronas (P y C, por
tanto, ser independiente del Ck) y se quiere almacenar un dato D
se tendr:
LD
00
01
10
11
EFECTO
Ninguno
Ninguno
Q=0
Q=1
PC
11
11
10
01

26
U. P. M.
CARGA ASNCRONA (II)

Dati Datos que se quieren cargar p.e. (101)
Seal de carga L (Load)
PROCEDIMIENTO:
1.- Poner en las entradas Dat los valores que
1
se quieren cargar en el circuito ("101").

2.- Poner la seal L a '0'. Al ser asncrona se
cargaran los datos sin esperar seal de reloj.
3.- Volver a poner L a '1', para que el

circuito SIGA con su funcionamiento.

27
U. P. M.
CARGA SNCRONA (I)

Si seal L (Load) acta sobre las entradas sncronas del
biestable (J y K, por ejemplo, luego depende de Ck la carga) y
se quiere almacenar un dato D se tendr:
LD
00
01
10
11
JK
**
**
01
10
donde * es el valor que tiene que tomar J o K respectivamente

cuando no acta la carga (L).
28
U. P. M.
CARGA SNCRONA (II)

Dati Datos que se quieren cargar p.e. (101)
Seal de carga L (Load)
PROCEDIMIENTO:
1.- Poner en las entradas Dat los valores que
1
se quieren cargar en el circuito ("101").

2.- Poner la seal L a '0'. Al ser sncrona los
datos se cargaran cuando aparezca un flanco
de bajada de la seal de reloj.

3.- Volver a poner L a '1', para que el
circuito SIGA con su funcionamiento.

29
U. P. M.
DIVISORES DE FRECUENCIA (I)

Un divisor de frecuencia por n es un circuito que da una seal
peridica cuyo perodo es n veces el perodo de la seal de reloj de
entrada, teniendo un nico pulso en dicho perodo. Esta es una de
las principales funcionalidades de los contadores.
Si TSEAL = n * TCK
entonces: fSEAL = 1/n * fCK.
Una seal peridica divisora puede ser simtrica (mismo tiempo en

ambos valores binarios) o no.
30
U. P. M.
DIVISORES DE FRECUENCIA (II)

Dado el siguiente cronograma, indicar el perodo de cada seal
as como si es o no divisora.
Perodo:
TCk
Ck
Sa
TSa = 4 * TCk
Sb
TSb = 3 * TCk
Sc
TSc = 6 * TCk
Sa es divisora por 4 (y simtrica).
Sb lo es por 3(pero no es simtrica).

Sc NO es divisora pues ms de un pulso por perodo.
31
U. P. M.
DIVISORES DE FRECUENCIA (III)

Para disear un divisor por N de frecuencia, existen diferentes
mtodos. Uno de ellos consiste en tomar un contador de mdulo
M (con M > N), decodificar el valor de N y realimentar las entradas
asncronas de puesta a cero del contador al alcanzar dicho estado.
Ejercicio: Implementar un contador mdulo 5 con un contador

decimal. Qu seal o seales son divisoras por cinco?.
32
U. P. M.
DIVISORES DE FRECUENCIA (IV)

Mediante el cronograma:
Ck
Qa
Qb
Qc
Qd
4 5/0
4 5/0
Qa no es divisora pues tiene ms de un pulso en su perodo.

Tanto Qb como Qc son divisoras por 5.
Qd no se seal peridica ni divisora.
33
U. P. M.
DIVISORES DE FRECUENCIA (V)

Mediante la tabla de verdad:
Tiempo
Dec
Qd
Qc
Qb
Qa
t+1
t+2
t+3
t+4
t+
t+5

34
U. P. M.
EXTENSIN DE CONTADORES (I)

Obtener un contador-divisor por 132 utilizando contadores
hexadecimales (CI 7493).
B0a B0b
Ck2
1/8
1/2
Ck8
Q0
Q1
Q2
Q3

35
U. P. M.
EXTENSIN DE CONTADORES (II)

36
U. P. M.
EXTENSIN DE CONTADORES (III)

Se decodifica en binario el 132(10 = 10000100(2. Como necesitamos
8 bits tomaremos 2 contadores hexadecimales. La salida de mayor
peso del primero la conectamos al reloj (flanco de bajada) del
segundo y detectamos el 132 para activar la puesta a cero de los
biestables.
Ck
Ck2
Ck2
Ck8
Q0 Q1 Q2 Q3
Ck8
Q0 Q1 Q2 Q3
Q0
Q4
Q1 Q2 Q3
Q5 Q6 Q7

37
U. P. M.
EJERCICIOS (I)
Dado el bloque funcional de la figura, DISEAR un divisor de
frecuencia por 5 en los casos siguientes:
a) Si el reset es asncrono.
b) Si el reset es sncrono.
RESET
CKexterno
CONTADOR
MODULO 8
Qa
Qb
Qc

38
U. P. M.
EJERCICIOS (II)
Determinar que divisin de frecuencia realiza la salida Qc del bloque
funcional 1 del siguiente montaje:
CKexterno
RESET
RESET
CONTADOR
MODULO 8
CONTADOR
MODULO 8
(0)
Qb
(1)
Qb
Qa
Qc

Qa
Qc
39
U. P. M.
EJERCICIOS (III)
Modifique el siguiente montaje, haciendo uso de las puertas lgicas
que estime oportunas, para DISEAR un divisor de frecuencia por 13,
tanto si el reset es a) sncrono como b) sncrono.
CKexterno
RESET
RESET
CONTADOR
MODULO 8
CONTADOR
MODULO 8
(0)
Qb
(1)
Qb
Qa
Qc

Qa
Qc
40
U. P. M.
NDICE
5.2. Registros.
5.2.1. Introduccin.
5.2.2. Clasificacin de registros.
5.2.3. Tipos de registros segn la entrada y salida.
5.2.4. Registro universal.
5.2.5. Aplicaciones de los registros.
41
U. P. M.
INTRODUCCIN
Registro: circuito digital capaz de almacenar informacin.
Con un biestable almacenamos un bit de informacin, luego con

un array de biestables (registro) almacenaremos una cadena de
ellos (palabra).
Operaciones sobre registros: lectura y escritura de la palabra
almacenada.
Consideraciones:
La clula elemental es el biestable D. Con n biestables, registro

de n bits.
Todos los biestables (de un registro) mismo Ck (circuitos
sncronos).
Tendrn: entrada de datos sncrona, asncrona y salida de datos.

42
U. P. M.
CLASIFICACIN DE REGISTROS
Existen diferentes criterios. Segn la entrada y salida tenemos:
Entrada serie: la informacin se carga bit a bit por el primer
biestable.
Entrada paralelo: la informacin se carga en todos los
biestables a la vez.
Salida serie: la inf. se recupera bit a bit por la salida del ltimo
biestable.
Salida paralela: la informacin se recupera de todos los
biestables a la vez.
43
U. P. M.
REG. SEGN ENTRADA Y SALIDA

Tendremos:
Registros con entrada serie/salida serie (ES/SS).
Registros con entrada serie y salida paralela (ES/SP).
Registros con entrada paralela y salida serie (EP/SS).
Registros con entrada paralela y salida paralela (EP/SP).
44
U. P. M.
ENTRADA SERIE/SALIDA SERIE (I)

ES
Da Qa
Db Qb
Dc Qc
Dd Qd
SS
Ck
La informacin:
se almacena (escribe) bit a bit por la entrada sncrona del primer
biestable,
se desplaza de un biestable al siguiente de manera sncrona con la
seal Ck y
se obtiene (lee) bit a bit por la salida sncrona del ltimo biestable.
45
U. P. M.
ENTRADA SERIE/SALIDA SERIE (II)

Ck
ES
Qa
Qb
Qc
Qd=SS
SS
ES
Registro
ES/SS
Ck
46
U. P. M.
ENTRADA SERIE/SALIDA PARALELA

Qa
ES
Da
Qb
Qa
Qd
Qc
Db
Qb
Ck
Registro 4 bits
ES/SP
Dc
Qc
Dd
Qd
Ck
ES
Qa
Qb
Qc
Qd

47
U. P. M.
ENT. PARALELA/SALIDA SERIE (I)

La informacin se carga de una sola vez (todos los biestables
almacenan al mismo tiempo). Cada bit en un biestable, luego para
palabras de n bits se necesitan n biestables. Dos posibilidades:
Carga paralela asncrona. Sobre P y C mediante una seal L

(Load) para todos los biestables y una Dati (dato a cargar en el
bistable i-simo) por cada biestable.
L Dati Funcin Pi Ci
0 0 Normal 1 1
0 1 Normal 1 1
1 0 Carga 0 1 0
1 1 Carga 1 0 1
Di
Pi = L Dati
Pi
Ci
Ci = L Dati = L Pi
L
Qi
Dati
48
U. P. M.
ENT. PARALELA/SALIDA SERIE (II)

ES
Ck
Da
Pa
Qa
Db
Ca
Pb
Qb
Dc
Pc
Qc
SS
Cc
Cb
L
Data
Datb
Datc
Conexin en cascada. Qu se hace con Da si no hay carga?.
Se la considera entrada serie (ES) y se le pone a 1 o 0 fijo. En la

carga no influye. La lectura, que necesita tantos pulsos de reloj
como bits (salida de la informacin por SS), es destrucitva.
49
U. P. M.
ENT. PARALELA/SALIDA SERIE (III)

Carga paralela sncrona. Sobre Di mediante seal L (Load,
comn a todos los biestables) y Dati (una para cada biestable)
sincronizadas con Ck.
Qi-1
L Dati Funcin
0 X Normal
1 0 Carga 0
1 1 Carga 1
Di
Di
0
1
Di = Qi-1 L + Dati L
Di
Qi
Dati
L
Ck
La informacin se carga en paralelo y para obtenerla necesitamos

n pulsos.
Como antes, para el primer biestable, en lugar de Qi-1 usamos ES
(a 0 o 1).
Es un desplazador izquierda a derecha. Se puede disear uno al
revs.
Ejemplo: disear registro EP/SS izquierda o derecha con ambos
tipos de entrada.
50
U. P. M.
ENT. PARALELA/SAL. PARALELA

Como antes, puede tener carga asncrona y sncrona, mientras
que la salida es paralela (toda la informacin a la vez, por lo cual
todas las salidas de los biestables al exterior. Se disea como el
anterior pero sin desplazamiento.
Data
Datb
Datc
Datd
L
Registro ES/SP
Ck
Qa
Qb
Qc
Qd

51
U. P. M.
REGISTRO UNIVERSAL
Es aquel que tiene, mediante seales de control, todos los modos
de funcionamiento antes vistos.
P/S
I/D
Di
Funcin que realiza
0
1
1
X
0
1
Dati
Qi+1
Qi-1
Carga paralela sncrona

Desplaza en serie izquierda
Desplaza en serie derecha
La ecuacin general ser: Di = P/S Dati + P/S (I/D Qi+1 + I/D Qi-1)
Para D0 en lugar de Qi-1 ser ESI y para Dn en lugar de Qi+1 ser
ESD. Para simplificar el diseo, se usa carga asncrona.
52
U. P. M.
APLICACIONES DE LOS REGISTROS (I)

Principal uso: almacenan informacin.
Otros usos:
memorias auxiliares.
conversores serie/paralelo y paralelo/serie.
ES
Conv.
Ck
S/P
Q0
....
Ct
Qn
Ct
Dat0
L
Ck
....
Datn
Conv.
P/S
Qn
SS

53
U. P. M.
APLICAC. DE LOS REGISTROS (II)

generadores de secuencia: circuito capaz de generar una
secuencia de bits predeterminada. Para su diseo, tendremos
que determinar el mnimo nmero de etapas (estados) por los
que pasar el registro y el circuito combinacional
(realimentacin) que hay que llevar a la ES del circuito para
generar la secuencia.
CC
Da Qa
Db Qb
Dc Qc
Dn Qn
Sec
Ck
54
U. P. M.
SISTEMAS DIGITALES
TEMA 5:
CIRCUITOS INTEGRADOS
SECUENCIALES
U. P. M.

Tema 5

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Tema 5

Uploaded by

Copyright:

Available Formats

FUNDAMENTOS DE COMPUTADORES

Depto. de Sistemas Informticos

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

Si tiene n biestables => 2n = m estados internos como mximo.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

Mdulo del contador.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES ASNCRONOS (I)

Ejercicio: Dibujar el cronograma ideal del contador anterior, siendo Qd la

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES ASNCRONOS (II)

Para representar varias seales, lo normal es encerrar en un

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES ASNCRONOS (III)

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES ASNCRONOS (IV)

Anlogamente, se puede disear contador en el cual el 0 no es su

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

Contador en Binario Natural de Dcadas Asncrono

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES SNCRONOS (I)

El mtodo de diseo de contadores sncronos (caso particular de

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES SNCRONOS (II)

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES SNCRONOS (III)

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES SNCRONOS (IV)

Tienen los problemas similares a los asncronos por el diseo

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

d) Estudio de los estados no definidos (por no ser de mxima

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

Ya slo nos quedar implementar el contador pedido con las

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES UP/DOWN (I)

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES UP/DOWN (II)

Los cambios en Qa se producen por flanco de

En Qb son los flancos de subida de Qa o, lo que

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES UP/DOWN (III)

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES UP/DOWN (IV)

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

CONTADORES UP/DOWN (V)

Nota: Si son de carga mxima y siguiendo el mtodo general se

Jc=Kc= U/D Qa Qb + U/D Qa Qb

Jb=Kb = U/D Qa + U/D Qa

Jd=Kd= U/D Qa Qb Qc+ U/D Qa Qb Qc

Escuela Tcnica Superior de Ingeniera de Sistemas Informticos

TEMA 5: CIRCUITOS INTEGRADOS SECUENCIALES.