You are on page 1of 18

UNIVERSIDAD DE EL SALVADOR

FACULTAD DE INGENIERA Y ARQUITECTURA


ESCUELA DE INGENIERA ELCTRICA
ELECTRNICA III
LABORATORIO 4: SWITCH ANALGICO, SAMPLE AND HOLD,
MULTIPLEXER ANALGICO.
CATEDRTICO: ING. JORGE RAMOS LPEZ.

INSTRUCTORES:
BR. GEORGINA ALEJANDRA RAMOS
BR. ARMANDO JOSE VALLE

ESTUDIANTES
BOLAOS ESQUIVEL, JOCELYN REGINA

BE12004

SAGASTUME PEATE, VICTOR SALOMON

SP11024

Martes 03 de Noviembre de 2015.


RESUMEN: En el laboratorio: Switch Analgico, Sample and Hold, Multiplexer
Analgico, se pretende analizar las caractersticas y las aplicaciones para cada uno de los
circuitos que en la prctica se realizaron. En el presente laboratorio la primer parte consiste
en la implementacin del circuito El timer LM555 el cual proporcionara una salida en
VCLK, obteniendo una seal de reloj de 20kHz (+5%) tal como se indica en los resultados
obtenidos. La segunda parte consiste en implementar el circuito Inversor CMOS este
circuito requerir la salida VCLK y su completo Vcomp, la tercer parte de la prctica de
laboratorio se trabaj con el circuito Sample and Hold para ello se utiliz un transistor
NMOS como switch y se demostr el funcionamiento de este inyectndole la forma de onda
de salida del inversor CMOS que a la vez en su entrada tena la seal de reloj producida por
el multivibrador, finalmente se implement el circuito Multiplexer Analgico este circuito
ayuda a muestrear una seal de entrada. Los resultados obtenidos sern analizados, simulados
en TINA y sern mostrados por imgenes obtenidas en el procedimiento.
EQUIPO: Lista de materiales y equipo utilizados para la elaboracin y prueba de los
circuitos realizados en la prctica de laboratorio:

Equipo:
Osciloscopio Agilent DSO1012A ,100 MHz:
Generador de seales agilent 33210a 100 MHZ.
Protoboard.
Multitester digital.
Materiales:
Timer: LM555.
Amp-Op: LM356.
MOSFET: I4007.
Resistencias de: 1k (2), 1.5k (1), 2.9k (1), 100 (1).
Capacitores de: 0.01uF (1), 0.1uF (1), 1000pF (1).
Potencimetro de 10k

INTRODUCCIN:
Cuando un equipo electrnico nos muestra una informacin, puede hacerlo de forma
analgica o de forma digital; una seal analgica es continua, y puede tomar infinitos valores.
De diferente manera el concepto de una seal digital nos indica que es discontinua de otra
manera se puede decir que va a saltos, pasa de un valor al siguiente sin poder tomar valores
intermedios. Los circuitos que se implementaran en la prctica; un generador de reloj,
switches analgicos, sample and hold y finalmente un multiplexor analgico 2.1.
En el presente laboratorio se implementaron circuitos para ilustrar los conceptos
mencionados, se analiz cada uno de los circuitos en el cual se presentan el procedimiento y
resultado obtenidos. No habiendo ms que agregar, se ha preparado el siguiente reporte.
DESARROLLO DE LA PRTICA.
PARTE I: El timer LM555.
Descripcin del circuito: En la figura 1 se muestra el LM555 configurado como un
multivibrador estable (generador de reloj). Adems se calcularon los valores requeridos de
RA y RB para conseguir una seal de reloj de 20kHz (+5%) con un ciclo de trabajo de
aproximadamente el 60%. Se utiliz un condensador C =0.01uF.

Se realizaron los clculos siguientes:

=
+ =

Ec. 1

Para un ciclo de trabajo del 60% y sustituyendo los valores en ecuacin 1, obtenemos lo
siguiente:
0.6 =

20

Sustituyendo en la ecuacin 2, tenemos:


30 + =

1
20

= 20
Sabiendo que:
= ln(2)
Calculamos el valor requerido para RB:
=

20
=
= 2.88
ln(2) 0.01 ln(2)

Por lo tanto el valor que RA debe tener se calcula de la siguiente manera:


=

+
+ 2

0.6 =

+ 3
+ 2(3)

= 1.44
Resultados Obtenidos
Al realizar los clculos necesarios para los requerimientos pedidos, los resultados obtenidos
fueron los siguientes:

Figura 2. Resultados para VCKL


Simulacin: Teniendo los valores de las resistencias del circuito, construimos el diseo en
TINA.

El resultado del circuito multivibrador estable anterior es el siguiente:

Discusin:
Como podemos ver en el resultado, se han marcado con los cursores el inicio y el fin de un
periodo. Esto con la intencin de calcular la frecuencia a la que trabaja el circuito.
1

Tomando en cuenta que = ; T= periodo


= 10.22 - 10.17 = 50
Por lo tanto:
=

1
= 20
50

Para obtener este resultado se tienen que tener en cuenta algunos detalles en cuanto a la
simulacin de este circuito.
Como observamos en el resultado, el tiempo de inicio es de ti=10ms y el tiempo final es de
tf=10.50ms. Esto se hizo debido a que cuando el circuito comienza su funcionamiento, este
no inicia con las condiciones requeridas. Toma algn tiempo para que el funcionamiento
del timer sea el adecuado.

Como se muestra en la figura 5, en las condiciones inciales de la respuesta del sistema, el


resultado de la frecuencia vara segn el tiempo de funcionamiento.
Tambin se tiene que tomar en cuenta que para simular multivibradores astables, en TINA
tiene que marcarse la casilla Zero InitialValue.

PARTE II: Inversor CMOS.


Descripcin del circuito: Del timer LM555 la salida digital VCLK variar entre tierra y +
15V. El multiplexer 2.1 requerir la salida VCLK y su completo Vcomp. La figura 7 muestra
el inversor CMOS.

Resultados Obtenidos: Para generar la seal complemento se utiliz un inversor digital


construido en base a dos transistores del arreglo del MOSFET I4007. Los resultados
obtenidos fueron los siguientes:

Figura 8 Resultados Obtenidos para VCOMP


Simulacin: En adicin a la primera etapa, que es el Timer con LM555, se agrega una
etapa inversora.

Se utiliz un modelo en TINA para los MOSFET del MC14007, que son los que conforman
la etapa del inversor CMOS. Presentamos en resultado a continuacin:

Discusin: Se tom la salida del circuito anterior, el timer con el LM555, por lo tanto las
mismas caractersticas del circuito se conservan y se muestran en la salida VCLK. En la
salida Vcomp, vemos el mismo resultado que VCLK, sin embargo el inversor cumple la
funcin que se espera del, la cual es invertir el resultado. Si sobreponemos las seales
resultantes podemos ver claramente como estas dos seales son las opuestas a la otra.

Al observar las seales, a pesar de que se invierte completamente VCLK, vemos un pequea
diferencia en la parte superior de VCLK. Esto debido a que la etapa inversora se alimenta
con +15V, lo cual compensa la seal que viene deteriorada desde VCLK
PARTE III: Sample and Hold.
Descripcin del circuito: En la figura 12 se muestra el circuito Sample and Hold, se utiliz
un de los MOFETS canal N del I4007 como switch analgico para M3 (como se indica en
la figura), las resistencias RG3 y RS3 son para proteccin del switch analgico que se
manej en nuestro circuito.

Resultados Obtenidos: Se debe mencionar que VGEN es una seal seno de 1kHz, de 5V
pico a pico con un offset de +2.5V, adems el voltaje vara de 0 a +5V. Los resultados
obtenidos fueron los siguientes:

Simulacin: Ahora agregamos una etapa ms a nuestra salida invertida por la etapa
anterior.

Ahora veremos el resultado de la nueva etapa como VHOLD, manteniendo siempre VCLK
Y Vcomp. Adems se ver la seal VGEN, que es una seal senoidal con 5Vpp, 1KHz y
2.5VDC-offset. VGEN y VHOLD tendrn que oscilar entre 0V y 5V.

Discusin:
En el circuito vemos un transistor MC14007 conectado como switch analgico. Este switch
va a ser controlado por la seal de reloj invertida, Vcomp=Vgate, lo cual modificara el voltaje
de compuerta del transistor, dependiendo de la frecuencia del LM555. El voltaje de
compuerta a su vez activa y desactiva el switch que hemos conectado. Este efecto se puede
apreciar brevemente en la figura 15 cuando vemos que la seal VHOLD tiene una seal senoidal
de 1KHz, pero tiene pequeos sobresaltos que corresponden a la seal Vcomp, que tiene una
frecuencia de 20KHz. Esos sobresaltos son por efecto del transistor conectado como switch.
El amplificador operacional LM356, est conectado como seguidor de tensin realimentado
con su entrada inversora. Alimentamos la seal senoidal desde la entrada no-inversora. Esta
configuracin acta como un sujetador de voltaje, el cual mantendr estable el nivel de
tensin que requerimos a la salida de nuestro circuito, a pesar de los cambios que se realizaran
en l.

Confirmamos as el funcionamiento del sujetador de tensin. Siendo Vcap, la entrada no


inversora del amp-op, y VHOLD la salida del circuito.
PARTE IV: Multiplexer analgico.
Descripcin del circuito: En la figura 17 se muestra el circuito Mutiplexer analgico, el
resultado que se espera obtener a la salida del multiplexer es una seal del tipo senoidal pero
compuesta por una serie de impulsos, los cuales tendrn una altura igual que la seal de
entrada.

Resultados obtenidos: Tal como se muestra en las figuras siguientes los resultados
obtenidos son como los esperados para el funcionamiento de nuestro circuito. Los resultados
obtenidos fueron los siguientes:

Simulacin: Finalmente agregamos una etapa extra a nuestro circuito, quedando el circuito
de la siguiente manera:

La etapa agregada al circuito, es un switch analgico extra. Este estar alimentado por
VCLK, el cual es el opuesto a Vcomp. El resultado lo vemos a continuacin

Discusin:
Ahora vemos un switch adicional, de nuevo, implementado a partir de de un MOSFET. La
configuracin de l, es igual al switch implementado anteriormente. La principal diferencia
es la alimentacin del switch. El voltaje de compuerta se alimenta con VCLK, y la fuente tiene
una alimentacin DC por medio de un potencimetro.
Esta nueva seal la inyectamos junto con la seal de switch anterior en la entrada no inversora
del amplificador operacional. La seal de ambos switches en la entrada no inversora, junto
con la seal de salida en VHOLD las aislamos para un mejor anlisis.

Vemos ahora que Vmux es la seal de entrada al sujetador de voltaje. Como en el circuito
anterior podemos ver el efecto que tiene el switch sobre la seal. La diferencia de las seales
es debido a que los switches con alimentacin de reloj opuesta, se encienden y se apagan con
una frecuencia de 20KHz; Sin embargo cada switch al encenderse busca seguir la tensin
que alimenta cada switch, al ser opuestas, una seal senoidal se forma en los extremos de las
seales.
Cuando vemos VHOLD, a diferencia de Vmux, solo se muestra la mitad de la seal. Esto se
debe al efecto del amplificador operacional conectado como sujetador de voltaje.

CONCLUSIONES.
En base al conocimiento adquirido con la investigacin terica y su correspondiente
aplicacin prctica, se llegaron a las siguientes conclusiones:

El multivibrador astable tiende a necesitar un tiempo para normalizar sus funciones.


En nuestro caso el DutyCycle o Ciclo de Trabajo se ve afectado en las condiciones iniciales
de funcionamiento del circuito, por lo tanto tambin nuestra frecuencia y periodo se vieron
afectados. Para el anlisis es prudente dar un tiempo de estabilizacin al sistema.
Los circuitos Sample and Hold y Multiplexer analgico, son circuitos que capturan el valor
de tensin de una seal que vara continuamente en el tiempo, y congela ese nivel de tensin
por un periodo de tiempo determinado. Sabiendo esto podemos concluir que este circuito se
puede implementar para eliminar valores no deseados dentro de las seales que queremos
transmitir en el sistema, y as evitar corrupcin en la seal de salida.
Para implementar los tiempos en los que el circuito simple and hold y el multiplexor estarn
sujetando la tensin, se utiliz una seal de reloj implementando un LM555.
Esta es una manera muy prctica de manipular estos circuitos, debido a que el diseo de la
frecuencia a la que trabaja el reloj es fcilmente ajustable. Tambin el DutyCycle se puede
ajustar fcilmente de acuerdo a la necesidad que requieran los circuitos analgicos ya
mencionados. Esto hace del timer la mejor manera de manipular la frecuencia de muestreo
(sample) de los circuitos desarrollados.

BIBLIOGRAFA.
Sedra, Adel y Smith, Kenneth. Circuitos Microelectrnicos, Quinta edicin.
McGraw-Hill Interamericana, 2006.
http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincena5/4q2_cont
enidos_1a.htm.
http://www.ti.com/lit/ds/symlink/lm555.pdf
http://www.electronics-tutorials.ws/transistor/tran_7.html

Product
Folder

ANEXOS

Sample &
Buy

Support &
Community

Tools &
Software

Technical
Documents

LM555
SNAS548D FEBRUARY 2000 REVISED JANUARY 2015

LM555 Timer
1 Features

3 Description

The LM555 is a highly stable device for generating


accurate time delays or oscillation. Additional
terminals are provided for triggering or resetting if
desired. In the time delay mode of operation, the time
is precisely controlled by one external resistor and
capacitor. For a stable operation as an oscillator, the
free running frequency and duty cycle are accurately
controlled with two external resistors and one
capacitor. The circuit may be triggered and reset on
falling waveforms, and the output circuit can source
or sink up to 200 mA or drive TTL circuits.

Direct Replacement for SE555/NE555


Timing from Microseconds through Hours
Operates in Both Astable and Monostable Modes
Adjustable Duty Cycle
Output Can Source or Sink 200 mA
Output and Supply TTL Compatible
Temperature Stability Better than 0.005% per C
Normally On and Normally Off Output
Available in 8-pin VSSOP Package

2 Applications

Precision Timing
Pulse Generation
Sequential Timing
Time Delay Generation
Pulse Width Modulation
Pulse Position Modulation
Linear Ramp Generator

Device Information(1)
PART NUMBER
LM555

PACKAGE

BODY SIZE (NOM)

SOIC (8)

4.90 mm 3.91 mm

PDIP (8)

9.81 mm 6.35 mm

VSSOP (8)

3.00 mm 3.00 mm

(1) For all available packages, see the orderable addendum at


the end of the datasheet.

Schematic Diagram

An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
intellectual property matters and other important disclaimers. PRODUCTION DATA.

CD4007M/CD4007C Dual
Complementary Pair Plus Inverter
General Description

Features

The CD4007M/CD4007C consists of three complementary


pairs of N- and P-channel enhancement mode MOS transistors suitable for series/shunt applications. All inputs are protected from static discharge by diode clamps to VDD and
VSS.
For proper operation the voltages at all pins must be constrained to be between VSS b 0.3V and VDD a 0.3V at all
times.

Y
Y

Wide supply voltage range


High noise immunity

3.0V to 15V
0.45 VCC (typ.)

Connection Diagram
Dual-In-Line Package

TL/F/5943 1

Top View
Note: All P-channel substrates are connected to VDD
and all N-channel substrates are connected to VSS.

Order Number CD4007

C1995 National Semiconductor Corporation

TL/F/5943

RRD-B30M105/Printed in U. S. A.

CD4007M/CD4007C Dual Complementary Pair Plus Inverter

February 1988

You might also like