Professional Documents
Culture Documents
INSTRUCTORES:
BR. GEORGINA ALEJANDRA RAMOS
BR. ARMANDO JOSE VALLE
ESTUDIANTES
BOLAOS ESQUIVEL, JOCELYN REGINA
BE12004
SP11024
Equipo:
Osciloscopio Agilent DSO1012A ,100 MHz:
Generador de seales agilent 33210a 100 MHZ.
Protoboard.
Multitester digital.
Materiales:
Timer: LM555.
Amp-Op: LM356.
MOSFET: I4007.
Resistencias de: 1k (2), 1.5k (1), 2.9k (1), 100 (1).
Capacitores de: 0.01uF (1), 0.1uF (1), 1000pF (1).
Potencimetro de 10k
INTRODUCCIN:
Cuando un equipo electrnico nos muestra una informacin, puede hacerlo de forma
analgica o de forma digital; una seal analgica es continua, y puede tomar infinitos valores.
De diferente manera el concepto de una seal digital nos indica que es discontinua de otra
manera se puede decir que va a saltos, pasa de un valor al siguiente sin poder tomar valores
intermedios. Los circuitos que se implementaran en la prctica; un generador de reloj,
switches analgicos, sample and hold y finalmente un multiplexor analgico 2.1.
En el presente laboratorio se implementaron circuitos para ilustrar los conceptos
mencionados, se analiz cada uno de los circuitos en el cual se presentan el procedimiento y
resultado obtenidos. No habiendo ms que agregar, se ha preparado el siguiente reporte.
DESARROLLO DE LA PRTICA.
PARTE I: El timer LM555.
Descripcin del circuito: En la figura 1 se muestra el LM555 configurado como un
multivibrador estable (generador de reloj). Adems se calcularon los valores requeridos de
RA y RB para conseguir una seal de reloj de 20kHz (+5%) con un ciclo de trabajo de
aproximadamente el 60%. Se utiliz un condensador C =0.01uF.
=
+ =
Ec. 1
Para un ciclo de trabajo del 60% y sustituyendo los valores en ecuacin 1, obtenemos lo
siguiente:
0.6 =
20
1
20
= 20
Sabiendo que:
= ln(2)
Calculamos el valor requerido para RB:
=
20
=
= 2.88
ln(2) 0.01 ln(2)
+
+ 2
0.6 =
+ 3
+ 2(3)
= 1.44
Resultados Obtenidos
Al realizar los clculos necesarios para los requerimientos pedidos, los resultados obtenidos
fueron los siguientes:
Discusin:
Como podemos ver en el resultado, se han marcado con los cursores el inicio y el fin de un
periodo. Esto con la intencin de calcular la frecuencia a la que trabaja el circuito.
1
1
= 20
50
Para obtener este resultado se tienen que tener en cuenta algunos detalles en cuanto a la
simulacin de este circuito.
Como observamos en el resultado, el tiempo de inicio es de ti=10ms y el tiempo final es de
tf=10.50ms. Esto se hizo debido a que cuando el circuito comienza su funcionamiento, este
no inicia con las condiciones requeridas. Toma algn tiempo para que el funcionamiento
del timer sea el adecuado.
Se utiliz un modelo en TINA para los MOSFET del MC14007, que son los que conforman
la etapa del inversor CMOS. Presentamos en resultado a continuacin:
Discusin: Se tom la salida del circuito anterior, el timer con el LM555, por lo tanto las
mismas caractersticas del circuito se conservan y se muestran en la salida VCLK. En la
salida Vcomp, vemos el mismo resultado que VCLK, sin embargo el inversor cumple la
funcin que se espera del, la cual es invertir el resultado. Si sobreponemos las seales
resultantes podemos ver claramente como estas dos seales son las opuestas a la otra.
Al observar las seales, a pesar de que se invierte completamente VCLK, vemos un pequea
diferencia en la parte superior de VCLK. Esto debido a que la etapa inversora se alimenta
con +15V, lo cual compensa la seal que viene deteriorada desde VCLK
PARTE III: Sample and Hold.
Descripcin del circuito: En la figura 12 se muestra el circuito Sample and Hold, se utiliz
un de los MOFETS canal N del I4007 como switch analgico para M3 (como se indica en
la figura), las resistencias RG3 y RS3 son para proteccin del switch analgico que se
manej en nuestro circuito.
Resultados Obtenidos: Se debe mencionar que VGEN es una seal seno de 1kHz, de 5V
pico a pico con un offset de +2.5V, adems el voltaje vara de 0 a +5V. Los resultados
obtenidos fueron los siguientes:
Simulacin: Ahora agregamos una etapa ms a nuestra salida invertida por la etapa
anterior.
Ahora veremos el resultado de la nueva etapa como VHOLD, manteniendo siempre VCLK
Y Vcomp. Adems se ver la seal VGEN, que es una seal senoidal con 5Vpp, 1KHz y
2.5VDC-offset. VGEN y VHOLD tendrn que oscilar entre 0V y 5V.
Discusin:
En el circuito vemos un transistor MC14007 conectado como switch analgico. Este switch
va a ser controlado por la seal de reloj invertida, Vcomp=Vgate, lo cual modificara el voltaje
de compuerta del transistor, dependiendo de la frecuencia del LM555. El voltaje de
compuerta a su vez activa y desactiva el switch que hemos conectado. Este efecto se puede
apreciar brevemente en la figura 15 cuando vemos que la seal VHOLD tiene una seal senoidal
de 1KHz, pero tiene pequeos sobresaltos que corresponden a la seal Vcomp, que tiene una
frecuencia de 20KHz. Esos sobresaltos son por efecto del transistor conectado como switch.
El amplificador operacional LM356, est conectado como seguidor de tensin realimentado
con su entrada inversora. Alimentamos la seal senoidal desde la entrada no-inversora. Esta
configuracin acta como un sujetador de voltaje, el cual mantendr estable el nivel de
tensin que requerimos a la salida de nuestro circuito, a pesar de los cambios que se realizaran
en l.
Resultados obtenidos: Tal como se muestra en las figuras siguientes los resultados
obtenidos son como los esperados para el funcionamiento de nuestro circuito. Los resultados
obtenidos fueron los siguientes:
Simulacin: Finalmente agregamos una etapa extra a nuestro circuito, quedando el circuito
de la siguiente manera:
La etapa agregada al circuito, es un switch analgico extra. Este estar alimentado por
VCLK, el cual es el opuesto a Vcomp. El resultado lo vemos a continuacin
Discusin:
Ahora vemos un switch adicional, de nuevo, implementado a partir de de un MOSFET. La
configuracin de l, es igual al switch implementado anteriormente. La principal diferencia
es la alimentacin del switch. El voltaje de compuerta se alimenta con VCLK, y la fuente tiene
una alimentacin DC por medio de un potencimetro.
Esta nueva seal la inyectamos junto con la seal de switch anterior en la entrada no inversora
del amplificador operacional. La seal de ambos switches en la entrada no inversora, junto
con la seal de salida en VHOLD las aislamos para un mejor anlisis.
Vemos ahora que Vmux es la seal de entrada al sujetador de voltaje. Como en el circuito
anterior podemos ver el efecto que tiene el switch sobre la seal. La diferencia de las seales
es debido a que los switches con alimentacin de reloj opuesta, se encienden y se apagan con
una frecuencia de 20KHz; Sin embargo cada switch al encenderse busca seguir la tensin
que alimenta cada switch, al ser opuestas, una seal senoidal se forma en los extremos de las
seales.
Cuando vemos VHOLD, a diferencia de Vmux, solo se muestra la mitad de la seal. Esto se
debe al efecto del amplificador operacional conectado como sujetador de voltaje.
CONCLUSIONES.
En base al conocimiento adquirido con la investigacin terica y su correspondiente
aplicacin prctica, se llegaron a las siguientes conclusiones:
BIBLIOGRAFA.
Sedra, Adel y Smith, Kenneth. Circuitos Microelectrnicos, Quinta edicin.
McGraw-Hill Interamericana, 2006.
http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincena5/4q2_cont
enidos_1a.htm.
http://www.ti.com/lit/ds/symlink/lm555.pdf
http://www.electronics-tutorials.ws/transistor/tran_7.html
Product
Folder
ANEXOS
Sample &
Buy
Support &
Community
Tools &
Software
Technical
Documents
LM555
SNAS548D FEBRUARY 2000 REVISED JANUARY 2015
LM555 Timer
1 Features
3 Description
2 Applications
Precision Timing
Pulse Generation
Sequential Timing
Time Delay Generation
Pulse Width Modulation
Pulse Position Modulation
Linear Ramp Generator
Device Information(1)
PART NUMBER
LM555
PACKAGE
SOIC (8)
4.90 mm 3.91 mm
PDIP (8)
9.81 mm 6.35 mm
VSSOP (8)
3.00 mm 3.00 mm
Schematic Diagram
An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
intellectual property matters and other important disclaimers. PRODUCTION DATA.
CD4007M/CD4007C Dual
Complementary Pair Plus Inverter
General Description
Features
Y
Y
3.0V to 15V
0.45 VCC (typ.)
Connection Diagram
Dual-In-Line Package
TL/F/5943 1
Top View
Note: All P-channel substrates are connected to VDD
and all N-channel substrates are connected to VSS.
TL/F/5943
RRD-B30M105/Printed in U. S. A.
February 1988