Tablas características y señal de sincronía

FLIP FLOP
ÍNDICE

Tabla Característica del Flip Flop RS .................................................................. 2 Flip Flop RS con señal de sincronía Reloj ........................................................... 2 Circuito Recortador de pulsos de Reloj................................................................ 3 Flip Flop JK.......................................................................................................... 5 Flip Flop T (Toggle)............................................................................................. 6 Flip Flop D (Data o Datos) ................................................................................... 7 Tablas de los Flip Flops ....................................................................................... 8 Otras entradas de control de los Flip Flops ....................................................... 11 Actividad ............................................................................................................ 14 Temas de la clase siguente ............................................................................... 17 Flip Flop SC eliminador de rebotes ................................................................... 17 Multivibradores .................................................................................................. 17 Registros de Corrimiento ................................................................................... 17

1

Circuito y diagrama de bloques del Flip Flop RS

Tabla Característica del Flip Flop RS
Entradas de Control Salidas

R
Memoria

S

Qn+1 Q’

0 0 1 1

0 1 0 1

Qn 1 0 X

Q’ 0 1 X

Con la combinación R=0 y S=0 el valor próximo de Q (Qn+1) se mantiene Con la combinación R=0 y S=1 el valor próximo de Q (Qn+1) es igual a 1 (SET) Con la combinación R=1 y S=0 el valor próximo de Q (Qn+1) es igual a 0 (RESET) Condición no estable

Set

Reset

X

Flip Flop RS con señal de sincronía Reloj Ck R 0 1 1 1 1 X 0 0 1 1 S Qn+1 Q’ X 0 1 0 1 Q Q 1 0 ? Q’ Q’ 0 1 ?

2

Circuito Recortador de pulsos de Reloj

Grafica del circuito recortador en donde podemos observar que en el cambio del valor de A de cero a uno, el en valor de B 3 no cambia de instantáneamente a cero, se tarda cambiar tiempos propagación que son del orden de nano segundos y en este pequeño tiempo el producto And de Ay B es igual a uno. Este tiempo se pude describir como el que tarda la señal en cambiar de cero a uno como lo muestra en la figura, llamado también transición positiva. La forma de representar en un diagrama de bloques que la señal de entrada requiriere de una transición positiva es por medio de un pequeño triangulo como lo indica la entrada Ck del diagrama de bloques del Flip Flop RS. Tabla Característica diagrama de tiempos del Flip Flop RS con entrada de transición positiva Ck 0 ↑ ↑ ↑ ↑ R X 0 0 1 1 S X 0 1 0 1 Qn+1 Q’ Q Q 1 0 ? Q’ Q’ 0 1 ?

3

También podemos encontrar algunos Flip Flops que su señal de sincronía Ck se active con la transición negativa (cambio de uno a cero) como lo muestran las siguientes figuras:

Tabla Característica del Flip Flop RS con entrada de transición negativa Ck R S Qn+1 Q’

0 ↓ ↓ ↓ ↓

X 0 0 1 1

X 0 1 0 1

Q Q 1 0 ?

Q’ Q’ 0 1 ?

4

Flip Flop JK

Circuito equivalente del Flip Flop JK Tabla Característica Ck 0 ↑ ↑ ↑ ↑ J X 0 0 1 1 K X 0 1 0 1 Qn+1 Q Q 0 1 Q’ Q’ Q’ Q’ 1 0 Q

Diagrama de Bloques Diagrama de tiempos

Diagrama de Captura esquemática
Module ffjk Ck, J, K pin; Q pin istype 'reg'; test_vectors ([Ck,J,K]->Q) [.c.,0,1]->.x.; [.c.,0,0]->.x.; [.c.,1,0]->.x.; [.c.,0,0]->.x.; [.c.,1,1]->.x.; [.c.,1,1]->.x.; [.c.,1,1]->.x.; [.c.,1,1]->.x.; [.c.,1,1]->.x.; [.c.,1,1]->.x.; [.c.,1,1]->.x.; [0,.x.,.x.]->.x.; [0,.x.,.x.]->.x.; [0,.x.,.x.]->.x.; [0,.x.,.x.]->.x.; end

Archivo de simulación

5

Flip Flop T (Toggle)
Ck J K Qn+1 0 X X Q T=0 0 0 Q ↑ 0 1 0 ↑ 1 0 1 ↑ T=1 1 1 Q’ ↑ Tabla Característica Ck 0 ↑ ↑ Diagrama de Captura esquemática T X 0 1 Qn+1 Q Q Q´ Q’ Q’ Q’ 1 0 Q

Diagrama de bloques

Diagrama de tiempos

Archivo de simulación Module fft Ck, T pin; Q pin istype 'reg'; test_vectors ([Ck,T]->Q) [.c.,0]->.x.; [.c.,1]->.x.; [.c.,1]->.x.; [.c.,1]->.x.; [.c.,1]->.x.; [.c.,0]->.x.; [.c.,0]->.x.; [0,.x.]->.x.; end

6

Flip Flop D (Data o Datos)

T=0 D=0 D=1 T=1 Diagrama de Bloques

Ck J K Qn+1 0 X X Q 0 0 Q ↑ 0 1 0 ↑ 1 0 1 ↑ 1 1 Q’ ↑ Tabla Característica Ck 0 ↑ ↑ D X 0 1 Qn+1 Q 0 1

Q’ Q’ Q’ 1 0 Q

Diagrama de Captura esquemática

Diagrama de tiempos

Archivo de simulación Module ffd Ck, D pin; Q pin istype 'reg'; test_vectors ([Ck,D]->Q) [.c.,0]->.x.; [.c.,1]->.x.; [.c.,0]->.x.; [.c.,1]->.x.; [0,.x.]->.x.; [.c.,0]->.x.; [0,.x.]->.x.; end

7

Tablas de los Flip Flops
1. Tabla Caracteristica Entradas Entradas de control RS, JK, T o D Diagrama de bloques Salidas Estado Proximo Qn+1

Tablas caracteristicas Ck 0 ↑ ↑ ↑ ↑ Ck 0 ↑ ↑ ↑ ↑ R X 0 0 1 1 J X 0 0 1 1 S X 0 1 0 1 K X 0 1 0 1 Qn+1 Q’ Q Q 1 0 ? Qn+1 Q Q 0 1 Q’ Q’ Q’ 0 1 ? Q’ Q’ Q’ 1 0 Q

Ck 0 ↑ ↑

T X 0 1

Qn+1 Q Q Q´

Ck 0 ↑ ↑

D X 0 1

Qn+1 Q 0 1

8

2. Tabla de estados 3. Entradas Estado Presente Entradas de control Qn RS, JK, T o D Qn R S Qn+1 Salida Estado Proximo Qn+1

0 0 0 0 1 1 1 1
Qn

0 0 1 1 0 0 1 1
J

0 1 0 1 0 1 0 1
K Qn+1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

9

Qn

T

Qn+1

0 0 1 1

0 1 0 1

Qn

D

Qn+1

0 0 1 1
4. Tabla de exitacion

0 1 0 1

Entradas Estado Presente Estado Proximo Qn Qn+1

Salida Entradas de control RS, JK, T o D

Entradas de control Qn Qn+1 R S J K T D

0 0 1 1

0 1 0 1

10

Otras entradas de control de los Flip Flops
Algunos Flip Flops contienen entradas adicionales como el PRSET y el CLEAR, estas entradas son asíncronas (no requieren de pulso de reloj), uno de los propósitos de estas entradas es el de establecer condiciones iniciales. La entrada PRESET (Pr) tiene la función de que la salida Q tome el valor de uno (Q=1), mientras que la entrada CLEAR (Clr) la de hacer que Q tome el valor de cero (Q=0). En la figura se muestra un Flip Flop D con entradas adicionales Pr y Clr en donde estas son activadas por medio de un valor de cero, esto es indicado por medio de el circulo que esta al final de las entradas, en caso de no tenerlo estas son activadas por medio de un uno.

El circuito compuesto por R1, R2 y C1 asegura que la salida Q del Flip Flop tome la condición inicial de cero al conectar la energía del circuito.

11

12

Function Table

H=High Logic Level X = Either Low or High Logic Level L = Low Logic Level ↑ = Positive-going transition of the clock. Note 1: This configuration is nonstable; that is, it will not persist when either the preset and/or clear inputs return to their inactive (high) level. Q0 = The output logic level of Q before the indicated input conditions were established.

13

Actividad
Obtenga los diagramas de tiempo de los siguientes circuitos, Condiciones iniciales para todos los circuitos Q1=1, Q2=0 y Q3=0. Utilice el programa EWB y compruebe los resultados analíticamente

14

Nota el interruptor de arriba se usa para establecer condiciones iniciales

15

16

Temas de la clase siguente

Flip Flop SC eliminidaor de rebotes

Multivibradores
1. Astable 2. Monoestable 3. Biestable

Registros de Corrimiento
1. 2. 3. 4. SISO SIPO PISO PIPO

17

Sign up to vote on this title
UsefulNot useful