You are on page 1of 8

UNIVERSIDAD MAYOR DE SAN ANDRES

FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

Laboratorio

AMPLIFICADORES TRANSISTORIZADOS.
1. Lista de materiales
1. Transistor NPN / PNP de uso general, segn requiera el diseo.
2. Transistor JFET de Canal N / Canal P, segn requiera el diseo.
3. Resistencias de acuerdo a los clculos de polarizacin a efectuar.
4. Una fuente DC simtrica de +/- 15 [V].

2. Lista de instrumentos a utilizar


Multmetro.
Generador de Seales.
Osciloscopio.

3. Objetivos de la prctica a realizar


Determinar los valores de las resistencias para el punto de trabajo elegido para los
circuitos que se vn a disear en el pre informe.
Deducir en el pre informe las ecuaciones que permitan determinar la ganancia de
tensin a frecuencias medias, a frecuencias bajas y altas .
Deducir las ecuaciones de la frecuencia de corte inferior y frecuencias de corte superior de
los circuitos a disear.
Anlisis experimental de las configuraciones especiales con transistores en general.
Realizaremos un anlisis tanto terico como experimental en la configuracin darlington,
cascodo y el amplificador diferencial.
Comportamiento de los circuitos frente a la seal de entrada, el diseo de los circuitos
para implementarlos posteriormente en el laboratorio, sus variaciones y en general su
rediseo con valores normalizados.
Realizar la medida de la impedancia de entrada y la impedancia de salida de los
amplificadores de tensin, darlington, cascodo y el amplificador diferencial.
Clculo de los parmetros de los transistores.

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

PGINA 1

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

4. Realizacin del Pre - informe.


1. AMPLIFICADOR CON TRANSISTOR BIPOLAR. Disee un amplificador para obtener una
ganancia de voltaje de AV = 100 (sin carga), impedancia de entrada ZIN = 2 [K ],
impedancia de salida ZOUT = 5 [K ] .Determine los valores de las resistencias y elija un
transistor adecuado.
+
Q1

+
Ce

Re

Rc
Cb

Vi

Cc

R2

1kHz

RL

Vcc
R1

Luego de normalizar los valores resistivos, determinar :


AMPLIFICACIN
a) La modificacin del punto de trabajo.
b) La ganancia de tensin AV, ganancia de corriente AI , impedancia de entrada ZI e
impedancia de salida ZO del amplificador.
c) Cargando el amplificador con una resistencia de 3 [K ] repetir los clculos del inciso
(b), hacer lo mismo con una carga de 5.1 [K ].
d) En base a los incisos (b) y (c) dibujar las rectas de carga AC y DC mostrando
claramente los puntos de operacin esttico, dinmico y las pendientes de cada recta.
e) La mxima excursin simtrica en la salida y su respectiva entrada Vimax (con y sin
carga).
f)

El valor de RL para obtener una ganancia de tensin Av = 50.

g) Determinar el valor de RL para obtener una ganancia de corriente AI = 65.


ANLISIS EN FRECUENCIA
h) Asumiendo CB = CC = 10 [ F], determinar el valor de CE para fijar el valor de la
frecuencia de corte inferior a f1 = 100 [Hz] con carga RL = 5.1 [K ].
i)

Repetir el inciso (g) para f1 superior en una dcada a la frecuencia dada.

j)

Determinar el valor de la frecuencia de corte superior f2, con los valores de C y C


obtenidos de la hoja de caracterstica del transistor en uso.

k) En base a los incisos (h), (i) y (j) construya los diagramas de Bode para VO/Vi
correspondientes a los circuitos diseados, mostrar claramente sus diferencias.
l)

Reconfigur el circuito para la topologa Base Comn y repita los incisos (b) y (c).

m) Reconfigur el circuito para la topologa Colector Comn y repita los incisos (f) y (g).
n) Modifique el circuito para un transistor PNP, reconfigrelo para base comn y repita
los incisos (b) y (f).
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos y
establezca parmetros para su implementacin en Laboratorio.
AUX. DOC. ARIEL AUGUSTO ANZA MORALES

PGINA 2

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

2. AMPLIFICADOR CON TRANSISTOR UNIPOLAR. Disee un amplificador con JFET que


tenga una ganancia de tensin de AV = -10, una impedancia de entrada de ZI = 100[K ] y una
impedancia de salida de ZO = 5 [K ]. Para el mismo utilice el siguiente circuito como
referencia.

Q1

Cd

Cs

Rd
R2

Rs

Cg
+
Vi

RL

Vdd

R1
1kHz

Luego de normalizar los valores resistivos, determinar :


AMPLIFICACIN
a) La modificacin del punto de trabajo.
b) La ganancia de tensin AV, ganancia de corriente AI , impedancia de entrada ZI e
impedancia de salida ZO del amplificador.
c) Cargando el amplificador con resistencias de 3 y 5.1 [K ] repetir los clculos del
inciso (b).
d) En base a los incisos (b) y (c) dibujar las rectas de carga AC y DC mostrando
claramente los puntos de operacin esttico, dinmico y las pendientes de cada recta.
e) La mxima excursin simtrica en la salida y su respectiva entrada Vimax (con y sin
carga).
f)

Determinar el valor de RL para obtener una ganancia de tensin Av = 2.

g) El valor de RL para una ganancia de corriente AI = 100.


ANLISIS EN FRECUENCIA
h) Asumiendo CD = CG = 10 [ F], determinar el valor de CS para fijar el valor de la
frecuencia de corte inferior a f1 = 10 [Hz] con carga RL = 5.1 [K ].
i)

Repetir el inciso (g) para f1 superior en una dcada a la frecuencia dada.

j)

Determinar el valor de la frecuencia de corte superior f2, con los valores de Cgs y Cgd
obtenidos de la hoja de caracterstica del transistor en uso.

k) En base a los incisos (h), (i) y (j) construya los diagramas de Bode para VO/Vi
correspondientes a los circuitos diseados, mostrar claramente sus diferencias.
l)

Reconfigur el circuito para la topologa Surtidor Comn y repita los incisos (b) y (c).

m) Reconfigur el circuito en topologa Compuerta Comn y repita los incisos (f) y (g).
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos
tericos y establecer parmetros para su implementacin en Laboratorio.

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

PGINA 3

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

3. MULTIETAPA CON ACOPLAMIENTO AC. Disee el amplificador multietapa acoplado


capacitivamente, con las siguiente caractersticas: Impedancia de entrada de 2[K ],
impedancia de salida 3[K ] y ganancia de tensin a circuito abierto Av = 500.
Vdd

R1

Rc

Rd
Cg
+

Cd

Cb
Q1

10kHz

R2

Re

Q2

Ce

Rg

Vi

Rs

RL

Cs

Luego de normalizar los valores resistivos de polarizacin, determinar:


AMPLIFICACIN
a) La ganancia de tensin AV, ganancia de corriente AI , impedancia de entrada ZI e
impedancia de salida ZO de cada etapa del amplificador y el de su conjunto.
b) Cargando el amplificador con una resistencia de 3 [K ] repita el inciso (a).
c) Dibujar las rectas de carga AC y DC mostrando los puntos de operacin esttico,
dinmico y las pendientes de cada recta, para las distintas etapas amplificadoras.
d) La mxima excursin simtrica en la salida y su respectiva entrada Vimax (con y sin
carga).
e) Determinar el valor de RL para obtener una ganancia Av = 200.
f)

Acoplando los amplificadores obtenidos en los puntos 1 y 2, repetir los clculos del
inciso (a) si:
i. La primera etapa es el amplificador con transistor bipolar.
ii. La etapa de salida es el amplificador con transistor bipolar.

g) Que modificacin se debe realizar al inciso (f), para que las etapas amplificadoras
sean alimentadas por una sola fuente de tensin ?.
ANLISIS EN FRECUENCIA
h) Asumiendo CB = CG = CD = 1 [ F], determinar los valor de CE y CS para fijar el valor de
la frecuencia de corte inferior a f1 = 100 [Hz] con carga RL = 3 [K ].
i)

Determinar el valor de la frecuencia de corte superior f2.

j)

Determin la frecuencia de corte inferior del inciso (f) fijando el capacitor de acoplo en
10 [ F].

k) En base a los incisos (h), (i) y (j) construya los diagramas de Bode para VO/Vi
correspondientes a los circuitos diseados, mostrar claramente sus diferencias.
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos
tericos y establecer parmetros para su implementacin en Laboratorio.

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

PGINA 4

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

4. MULTIETAPA CON ACOPLAMIENTO DC. El circuito de la figura muestra un amplificador


emisor comn acoplado directamente a un emisor seguidor, polarizar el circuito para obtener
una ganancia de 200, impedancia de entrada de 2 [K ] e impedancia de salida Zi 50 [ ].
Vcc

R1

Rc1

Q2
Cb

10kHz

Ce2
+

Q1

+
R2

Vi

Re1

Ce1

Re2

RL

Luego de normalizar los valores resistivos de polarizacin, determinar:


AMPLIFICACIN
a) La ganancia de tensin AV, ganancia de corriente AI , impedancia de entrada ZI e
impedancia de salida ZO.
b) Cargando el amplificador con una resistencia de 51 [ ] repita el inciso (a).
c) Dibujar las rectas de carga AC y DC mostrando los puntos de operacin esttico,
dinmico y las pendientes de cada recta, para las distintas etapas amplificadoras.
d) La mxima excursin simtrica en la salida y su respectiva entrada Vimax (con y sin
carga).
e) Determinar el valor de RL para obtener una ganancia Av = 150.
f)

Modificar el circuito para obtener salida en colector, repita los clculos del inciso (a).

g) Modificar la etapa de salida para un transistor Q2 tipo PNP, repita los clculos del
inciso (a).
ANLISIS EN FRECUENCIA
h) Asumiendo CB = CE 2 = 10 [ F], determinar los valor de CE 1 para fijar la frecuencia de
corte inferior a f1 = 100 [Hz] con carga RL = 51 [ ].
i)

Determinar el valor de la frecuencia de corte superior f2.

j)

En base a los incisos (h) e (i) construya el diagrama de Bode para VO/Vi
correspondiente al circuito diseado.

Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos
tericos y establecer parmetros para su implementacin en Laboratorio.

5. MEDIDA DE IMPEDANCIAS. Indicar un mtodo para medir la impedancia de entrada y salida


de todos los puntos del preinforme e indique si es posible crear un mtodo que permita
visualizar en un osciloscopio de rayos catdicos la respuesta de frecuencia.

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

PGINA 5

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

5. Realizacin de Laboratorio.
Implementar de forma prctica los circuitos diseados en el pre informe, para tal objetivo realizar
las siguientes mediciones:
AMPLIFICACIN
Verificar los puntos de operacin de cada transistor.
Medir la ganancia de tensin con y sin carga, aplicando una seal senoidal adecuada en la
entrada.
Medir la impedancia de entrada, reduciendo la ganancia de tensin sin carga a la mitad, con
una resistencia variable en serie con el generador de funciones. El valor ohmico obtenido se
constituye en el dato experimental.
Medir la impedancia salida, reemplazando la impedancia interna del generador en la entrada y
excitando la salida con el mismo, en serie con una resistencia variable. Medir el valor ohmico
despus de obtener seales iguales en el potencimetro y la salida.
Determinar la mxima excursin simtrica con y sin carga, haciendo variar la entrada hasta
obtener puntos de corte y/o saturacin en la salida.
Con un carga variable hacer que la ganancia de tensin y/o corriente se fije al valor
establecido en los diferentes puntos del preinforme, seguidamente medir el valor ohmico del
potencimetro.
RESPUESTA EN FRECUENCIA
Medir la frecuencias de corte superior e inferior, realizando un barrido de frecuencia. Repetir el
proceso para las frecuencias de corte inferior asignadas en el preinforme.

6. Informe Final.
En el informe final realizar el anlisis de todos los puntos realizados en el laboratorio, emitir las
conclusiones correspondientes a cada punto, anlisis de errores y grficas.
Comparar los anlisis tericos abordados en el pre informe con los obtenidos en laboratorio y
en la hoja de datos.
Realice sus comentarios con respecto a estos puntos implementados y emitir observaciones
acerca de las experiencias aprendidas. Saque las conclusiones correspondientes a lo
aprendido en cada uno de los puntos realizados en el laboratorio.
Elaborar el correspondiente informe solo con los puntos implementados en laboratorio pues no
se puede emitir conclusiones acerca de aquello que no se ha hecho.

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

PGINA 6

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

6. Hoja de datos.
Laboratorio___________________________________________________
Tipo(s) de transistor(es):

Q1:___________________( =_____________)
Q2:___________________( =_____________)

Punto(s) de Trabajo:

Q1(_________;__________)

Q2(_________;__________)

AMPLIFICACIN SIN CARGA:


___________________________________

____________________________________

Volt/div____________________

Volt/div____________________

Time/div___________________

Time/div____________________

Ganancia Av:
SIMULADO

TERICO

EXPERIMENTAL

% ERROR

IMPEDANCIAS DE ENTRADA Y SALIDA:


SIMULADO
Zi [

Zo [

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

TERICO

EXPERIMENTAL

% ERROR

PGINA 7

UNIVERSIDAD MAYOR DE SAN ANDRES


FACULTAD DE INGENIERA
INGENIERA ELECTRNICA

LABORATORIO ELECTRNICA BSICA I


SIGLA: ETN 503
GESTIN: II/2007.

AMPLIFICACIN CON CARGA:


GANANCIA DE TENSIN Av [
RL

Vim

Vom
SIMULADO

TERICO

EXPERIMENTAL

% ERROR

MXIMA EXCURSIN SIMTRICA:


Vomax [
SIMULADO

TERICO

EXPERIMENTAL

% ERROR

SIN CARGA

RL [

GANANCIA PREFIJADA:
RL [

GANANCIA
PREFIJADA

SIMULADO

TERICO

]
EXPERIMENTAL

% ERROR

Ai [ ]
Av [ ]

RESPUESTA EN FRECUENCIA:
FRECUENCIA DE CORTE
INFERIOR f1 [

SUPERIOR f2 [

SIMULADO

AUX. DOC. ARIEL AUGUSTO ANZA MORALES

TERICO

EXPERIMENTAL

% ERROR

PGINA 8