FAMILIAS LOGICAS

Circuitos TTL
 Transistor de unión bipolar.
El transistor de unión bipolar (BJT) es el elemento activo de conmutación
utilizado en todos los circuitos TTL. La figura 14.25 muestra el símbolo de un
BJT npn con sus tres terminales; base, emisor y colector. Un BJT tiene dos
uniones; la unión base-emisor y la unión base-colector.

 Inversor TTL.
La función lógica de un inversor o de cualquier tipo de puerta es siempre la
misma, independientemente del tipo de tecnología de circuitos que se utilice. La
figura 14.27 muestra un circuito TTL estándar para un inversor. En esta figura
Q1 es el transistor de acoplamiento de entrada y D1 es el diodo de fijación del
nivel de entrada. El transistor Q2 es el divisor de fase y la combinación de Q3 y
Q4 forma el circuito de salida, a menudo denominado disposición tótem-pole.

. es igual al circuito inversor. En la figura 14. Básicamente. excepto que Q1 tiene un emisor de entrada adicional. se utilizan transistores con múltiples emisores para los dispositivos de entrada.30. Puerta NAND TTL. estándar de 2 entradas.29 se muestra una puerta NAND TTL. En la tecnología TTL. Estos transistores múltiples pueden compararse con la disposición de diodos mostrada en la figura 14.

que es la salida en colector abierto. como se muestra en la figura 14.31 (b). Puertas en colector abierto. En la figura 14.31 (a) se presenta un inversor TTL estándar con salida en colector abierto. Todas las puertas TTL descritas en las secciones anteriores tienen el circuito de salida tótem-pole. la salida se lleva a Vcc a través de la resistencia externa. . la salida se lleva a un potencial próximo a tierra a través del transistor saturado. Otros tipos de puertas también disponen con este tipo de salidas. Este tipo de salida en comparable a la salida en drenador abierto de los CMOS. Cuando Q3 no conduce. Los circuitos integrados TTL disponen de otro tipo de salida. Para obtener los niveles lógicos ALTO y BAJO a la salida del circuito se conecta una resistencia de pull-up a Vcc desde el colector de Q3. Observe que la salida es el colector del transistor Q3. sin nada conectado. de ahí el nombre de colector abierto. Cuando Q3 se satura.

Debido a ello. Cuando ambos transistores tótem-pole se bloquean.33 muestra el circuito básico inversor triestado TTL. como muestra la figura 14. Cuando la entrada de habilitación está en nivel ALTO. . haciendo que Q3 y Q5 se bloquean y el diodo D1 se polarice en directa. actúan como un circuito abierto y la salida está por completo desconectada de la circuitería interna. Puertas TTL con salida triestado. Q2 conduce. en la que el estado de salida depende del estado de entrada. lo que hace que Q4 se bloquee también. en el segundo emisor de Q1 se produce un nivel BAJO. La figura 14. Q2 no conduce y el circuito de salida funciona en la configuración tótem-pole normal.34. Cuando la entrada de habilitación esta en nivel BAJO.

disminuyendo el tiempo que tarda el transistor en entrar y salir de conducción. Los dispositivos Schottky se designan mediante una S en su identificador de dispositivo. como por ejemplo 74S00. La figura 14.35 muestra un circuito de puerta Schottky. TTL Schottky. Otros tipos de TTL Schottky son la lógica TTL Schottky de . La mayor parte de la lógica TTL utilizada actualmente es de tipo TTL Schottky. que evitan que los transistores entren en saturación. Observe los símbolos de los transistores Schottky y de los diodos Schottky. que proporciona un muy rápido tiempo de conmutación mediante la incorporación de diodos Schottky.

bajo consumo.2 V y 0. lógica de emisor acoplado). aproximadamente entre 0. y hacen a la lógica ECL poco fiable en entornos de alto ruido. el margen de ruido de una puerta es la medida de su inmunidad a las fluctuaciones de tensión indeseadas (ruido). Las salidas de emisor proporcionan la función lógica OR y su complementaria NOR. es una tecnología bipolar. que se designa mediante las letras LS. los circuitos ECL tienen márgenes de ruido comprendidos. que se designa mediante la letra F. Schottky de bajo consumo avanzada.46 (a) se representa una puerta OR/NOR ECL. El circuito ECL típico formado por un circuito de entrada amplificador diferencial. Estos márgenes son menores que la lógica TTL. un circuito de polarización y salidas de tipo seguidor de emisor. y la serie rápida. ECL es mucho más rápida que TTL. Circuitos ECL ECL (Emitter-Coupled Logic.25 V. que se designa mediante AS.  Margen de ruido. Como ya sabe. En la figura 14. al igual que la TTL. que se especifica mediante ALS.46 (b). Típicamente. como se indica en la figura 14. ya que los transistores no funcionan en saturación y se emplea en aplicaciones de alta velocidad especializadas. . la lógica Schottky avanzada.

y ECL. Comparación de ECL con TTL y CMOS.2 muestra una comparación de los parámetros clave de funcionamiento para las familias F y AHC. . La tabla 14.

su acción de conmutación es la misma. pero.  El MOSFET. funcionan como interruptores abiertos o cerrados. Estos dispositivos difieren enormemente. .Circuitos CMOS Las siglas CMOS corresponde a Complementary Metal-Oxide Semiconductor (metal-oxido semiconductor complementario). básicamente. Algunas veces. como el mostrado en la figura 14. Se usan MOSFET (MOS Field-Effect Transistor. Los transistores de efecto de campo de semiconductor de metal-oxido (MOSFET) son los elementos activos de conmutación de los circuitos CMOS. Idealmente. se utiliza un símbolo simplificado para el MOSFET. tanto en la construcción como en el funcionamiento interno de los transistores bipolares utilizados en los circuitos TTL. dependiendo de la entrada. transistor de efecto de campo MOS) de canal-n y canal-p. El término complementario se refiere a la utilización de dos tipos de transistores en el circuito de salida.16.

. como se muestra en el circuito inversor de la figura 14. Inversor CMOS. Un par complementario emplea transistores MOSFET de canal-p y canal-n. La lógica MOS complementaria (CMOS) utiliza pares complementarios MOSFET como elemento básico.17.

La figura 14. Q1 se satura y Q2 no. el MOSFET de canal-p Q1 no conduce.Cuando se aplica un nivel ALTO a la entrada.18 (b). produciendo un nivel BAJO de salida. como se indica en la figura 14.19 muestra una puerta NAND CMOS con dos entradas. Observe la disposición de los pares complementarios (dispositivos MOSFET de canal-n y canal-p). como se muestra en la figura 14. Esta condición hace que la salida se conecte a tierra a través de la resistencia de conducción (on) de Q2. y el MOSET de canal-n Q2 conduce (se satura).  Puerta NAND CMOS. Cuando se aplica un nivel BAJO a la entrada. .18 (a).

La salida triestado combina las ventajas de los circuitos tótem-pole y colector abierto. . La figura 14. los tres estados de salida son ALTO. Observe la disposición de los pares complementarios.22 ilustra el funcionamiento de un circuito triestado.  Puerta CMOS triestado. BAJO y alta frecuencia (Alta-Z). Puerta NOR CMOS.20 muestra una puerta NOR CMOS con dos entradas. El triángulo invertido (∇) indica una salida triestado. Las salidas triestado están disponibles tanto en la lógica CMOS como en la TTL. Como recordara. La figura 14.

Cuando la entrada de habilitación está a nivel BAJO. permite poner al corte a ambos transistores de salida.23. Q1 y Q2. Cuando la entrada de habilitación está a nivel ALTO.La circuitería de una puerta CMOS triestado. como muestra la figura 14. aun mismo tiempo. Q1 y Q2 se bloquean y el circuito está en estado de alta impedancia.  Comparación de las prestaciones CMOS y TTL. el dispositivo se activa para funcionamiento normal. desconectando la salida del resto del circuito. .