You are on page 1of 10

TDS5401-L03M

SIMULACIN DE DETECCIN DE LARGO DE TRAMA


CARRERA:

446301 INGENIERA EN MECNICA AUTOMOTRIZ Y AUTOTRNICA

ASIGNATURA: TDS5401 TRANSMISIN DE DATOS MULTIPLEXADOS


SEMESTRE:
I
PROFESOR:

Hernn Corts P.

1. Introduccin

Las guas que se comenzarn a ver en el transcurso de la asignatura tienen como finalidad lograr que el alumno
adquiera en forma didctica, a travs de actividades de laboratorio y taller,

las competencias laborales

necesarias para desempear tareas de diagnstico de sistemas de comunicacin de datos multiplexados. Entre
estas actividades se cuentan la simulacin de comunicaciones digitales con simuladores de circuitos y el trabajo
en vehculos con redes de comunicacin de datos multiplexados.

Ahora, la presente gua de laboratorio tiene como finalidad familiarizar al alumno con la deteccin de la longitud
de una trama de datos, lo cual sirve para que los dispositivos de comunicaciones sincrnicas, determinen
cuando ha finalizado la transmisin y/o recepcin de un dato.

En el desarrollo de las guas de laboratorio el alumno se encontrar con un smbolo pare

, el cual indica

que ste debe detener la realizacin de la actividad y leer atentamente la indicacin. Generalmente, mientras
as lo indique la gua, en estos puntos debe llamar al profesor, pues este deber corroborar algn procedimiento
que puede tener implcito algn riesgo para la integridad fsica del alumno o de los componentes y/o
herramientas que se utilicen en el desarrollo de las actividades.

Adems el alumno deber preparar con anticipacin los marcos tericos implcitos en la realizacin de las
actividades de la gua, para lo cual debern estudiar el marco terico incluido al comienzo de cada gua.

El marco terico ser corroborado al comienzo de la clase y slo podrn realizar la actividad, los alumnos que
pasen este filtro.

2. Objetivos

Al completar esta gua, el alumno ser capaz de:


-

Comprender las formas de comprobar un EOF (End of Frame o fin de trama)

Implementar una fin de trama en una comunicacin digital

3. Duracin

Tiempo estimado de duracin de la gua 135 minutos

4. Prerrequisitos

Para desarrollar esta actividad el alumno deber haber aprobado la gua mandatoria de laboratorio GLTDS5401-L02M

5. Bibliografa previa

Ninguna
6. Marco terico
Para sistemas de comunicacin asincrnicos, el inicio y trmino de una trama, se realiza a travs de bits de
inicio y bits de trmino de trama (EOF, end of frame, en ingles). Pero en un sistema de comunicacin sincrnico,
el transmisor y el receptor saben la cantidad de bits que contiene la trama de datos.
Por lo tanto, para nuestros efectos, colocaremos un contador que cuente la cantidad de pulsos de reloj que han
pasado, de tal forma que al pasar los pulsos necesarios para que se desplace la informacin, el contador
enviar un pulso que congelar la seal de reloj, para poder visualizar el dato recibido.
Recordemos el funcionamiento de un contador asincrnico binario para poder realizar la experiencia de esta
gua.
En la siguiente figura podemos observar la conexin de cuatro FF tipo J-K para formar un contador asncrono
de 4 BITS, comnmente conocido como Contador de Rizo de 4 BITS.

El funcionamiento de este circuito se basa en cuatro puntos importantes:


Los pulsos de reloj slo son aplicados a la entrada CP (Clock, reloj) del primer Fip-Flop. Teniendo en cuenta
que es un FF tipo "J-K", y que estas dos entradas se encuentran en un nivel alto (Conectadas a V+), el FF
realizar la funcin de complemento o "Toggle", conmutando sus salidas con cada pulso de la seal de reloj. El
cambio puede ser controlado por transiciones positivas o negativas de la seal de reloj, esto depende
nicamente del tipo de entrada del FF.
La salida del primer FF (Primer BIT) acta como pulso de reloj para el siguiente FF (Segundo BIT), y as
sucesivamente hasta llegar al cuarto FF. De esta manera se logra que un FF slo pueda cambiar de estado
cuando el anterior le proporcione la transicin correcta a su entrada.
Las salidas de los FF representan el nmero binario de 4 BITS, Obteniendo del primer FF el LSB (Dgito menos
significativo), y del ltimo el MSB (Dgito ms significativo). Al comenzar la cuenta, tericamente las salidas de
los FF deben estar en cero, esto nos da e nmero 0000, esto puede lograrse con las entradas de "Restablecer"
(RESET), las cules no son mostradas en el diagrama. La tabla 1, muestra la secuencia de conteo desde el
nmero 0000 al 1111.
Una vez que ha llegado el quinceavo pulso de entrada, el contador se encontrar en la cuenta mxima para 4
BITS, es decir 1111, al llegar el siguiente pulso, el contador volver a la posicin original de 0000, Esto supone
un ciclo completo del contador y se conoce como el "reciclado" de la cuenta.
Este diseo de contador, es conocido como "Contador Asncrono", debido a que los cambios de estado en los
FF son asncronos con respecto a la seal de reloj, es decir, no ocurren al mismo tiempo que cambia la seal
de reloj. El nico que obedece directamente a los cambios de la seal de reloj es el primer FF.
Cambio del primer FF = Seal de reloj
Cambio del segundo FF = Primer FF + Seal de reloj
Cambio del tercer FF = Segundo FF + Primer FF + Seal de reloj
Cambio del cuarto FF = Tercer FF + Segundo FF + Primer FF + Seal de reloj.
Esta configuracin nos permite observar que se produce un retraso en la propagacin de la seal desde la
entrada a la salida (Ya que existe un pequeo tiempo de retraso cuando un FF cambia de estado, el cul
explicaremos a detalle ms adelante).
Este es el uno de los "defectos" de los contadores de rizo, debido al retraso explicado anteriormente, este tipo
de contadores tiene un lmite en la frecuencia de reloj aplicada a su entrada, aunque los retrasos en los FF
modernos son muy pequeos (entre los 10 y los 40 nano-segundos), si se aplica a la entrada una frecuencia
muy alta, el contador no puede funcionar de manera correcta.

Contadores asncronos integrados en un solo chip.


Los ejemplos anteriores de circuitos discretos (todo hechos con FF) slo son para ejemplificar la construccin
del contador, en la prctica, son obsoletos ya que se necesitan muchos integrados y espacio para crearlos.
En el mercado podemos conseguir diferentes tipos de integrados con tecnologa TTL o CMOS con contadores
de rizo internos, Uno de los ejemplos ms usados es el 74LS293.

En este diagrama podemos observar una conexin muy parecida a la de la figura anterior, el integrado cuenta
con cuatro FF tipo "J-K", cada una de las salidas de los FF representa un BIT, desde Q0 (LSB), hasta Q3
(MSB).
Cada uno de los FF cuenta con una entrada de reloj, pero en este caso, solamente dos son accesibles desde el
exterior, la entrada del primer FF (CP 0), y la del segundo FF (CP 1), esta configuracin nos permite utilizar los
ltimos tres FF como contador de tres bits y el primero por separado, o utilizar los cuatro bits para la cuenta.
Todos los FF cuentan con una entrada de RESET, la cual se encuentra conectada a una compuerta NAND de
dos entradas, las cules son accesibles desde el exterior (MR 1 y MR 2), de esta manera se puede logra el
reset del contador desde dos puntos diferentes.

Nmero MOD
En los casos anteriores, los dos contadores pueden darnos una salida de 4 BITS, es decir, cuentan desde el
0000 hasta el 1111, Para efectos prcticos, estos contadores son denominados Contadores "MOD 16", Ya que
presentan 16 estados diferentes en la cuenta. Por lo que el nmero MOD, siempre es igual al nmero de
estados que podemos obtener del contador antes que recicle su cuenta.
La siguiente tabla nos muestra los diferentes nmeros MOD.

Por lo que podemos observar en la relacin de la tabla, al agregar un BIT ms de cuenta (Otro FF), se duplica el
nmero de estados posibles y por lo tanto tambin el nmero MOD.
Esto no permite llegar a una frmula para saber cul es el nmero MOD de un contador sabiendo el nmero de
FF que se van a conectar.
Nmero MOD = 2 (N)
Lo que puede traducirse como "El nmero MOD es igual a 2 multiplicado a la (N) potencia". El nmero "N" es el
nmero de FF que deseemos ocupar.
Por ejemplo, cul ser el nmero MOD de un contador con 6 FF (6 BITS)?

Entonces: MOD = 2 (6)


MOD = 2 multiplicado a la sexta potencia
MOD = 2*2*2*2*2*2
MOD = 64
Contadores con Nmero MOD diferente a 2 (N)
En el ejemplo anterior pudimos encontrar el nmero MOD de un contador basado en la frmula de 2 (N), pero:
Cmo encontrar el nmero de FF que se necesitan para un contador que no sea un MOD 4 o MOD 8?
Por ejemplo:
Si necesitramos hacer un contador MOD 6. Cmo podramos lograr esto?
Debido a la naturaleza de los nmeros binarios, no se puede lograr de manera "Comn" un nmero MOD que
es diferente a los obtenidos por medio de la frmula anterior.
En estos casos, lo que hacemos es crear un contador con el nmero MOD ms cercano hacia arriba, En este
caso, el ms cercano es el MOD 8. Y hacer que el contador omita los estados que no son necesarios.

Es decir:

La tabla nos muestra la cuenta mxima de un contador MOD 6, el cul sera el nmero 5 (101), por lo que
necesitamos hacer que nuestro contador "recicle" su cuenta al pasar de este nmero al siguiente.
En la siguiente figura, se representa el diagrama del contador que necesitamos.

El funcionamiento de este circuito es bsicamente el mismo que hemos visto hasta ahora, pero al agregar una
compuerta NAND como control de las entradas de RESET, podemos hacer que nuestro contador se recicle al
llegar al nmero que deseemos.
Cada una de las entradas est conectada a la salida de un FF, dependiendo de cules BITS sea, la compuerta
ordenar el RESET a todos los FF, enviando la cuenta a cero o "reciclndola".
En este caso, una de las entradas de la compuerta NAND est conectada a la salida Q1 (Segundo BIT), y la
otra a Q2 (Tercer BIT), por lo que solamente habr un pulso de RESET a la salida en la compuerta cuando sus
dos entradas se encuentren en el estado ALTO. Por lo que la compuerta actuar cuando est presente el
nmero seis (110), enviando la cuenta nuevamente a cero (000).
Al ser un contador de rizo, nuevamente nos topamos con el factor del retraso en la propagacin de la cuenta, ya
que se necesita cierto tiempo para que la seal de salida de los contadores sea enviada al RESET de los FF,
por un pequeo momento (tal vez no perceptible para nosotros), ser visible el nmero 6, e inmediatamente
ser reciclado a cero. Este efecto es claramente visible si a nuestro contador le incorporamos un decodificador
de Cdigo Binario a un display de 7 segmentos y ocupamos una frecuencia de reloj muy baja.
El retraso en la propagacin de la cuenta es la causa principal por la que los contadores de rizo no son muy
utilizados en sistemas de medicin de tiempo. Por ejemplo un reloj digital, ya que despus de cierto tiempo, el
reloj quedar retrasado.
Ahora, como se pudo apreciar, si se utiliza un contador binario integrado, a travs de la incorporacin de
puertas lgicas, se puede hacer que el sistema cuente a cualquier valor.

7. Actividades a realizar

7.1. Actividad 1: Deteccin de final de trama en comunicacin sincrnica simulada

a. Equipos requeridos

1 Estacin de trabajo con simulador electrnico

b. Nmero de alumnos sugerido por equipo

Se recomienda realizar esta actividad en un mximo de dos alumnos.

c. Instrumentos requeridos

Ninguno.

d. Herramientas requeridas

Hoja de datos registro contador 74LS93.pdf

e. Descripcin y procedimiento

Para el desarrollo de la actividad, el alumno debe utilizar un simulador de circuitos electrnicos para
interconectar los componentes nombrados y realizara la transformacin de datos paralelos a seriales, enviar
dicho dato por el canal multiplexado, recibir la informacin por un de-multiplexor y convertir la seal de serial a
paralelo.

1.- Abrir el programa de simulacin de circuitos.


2.- Utilizando el esquema generado en la gua GL-TDS5401-M02, agregar un contador 74LS93 y una
compuerta lgica para detener el reloj (CLK) del sistema cuando hayan pasado los 8 bits del dato que
se desea enviar, tal como muestra la figura adjunta.

3.- Utilizar los anexos para verificar el funcionamiento y configuracin del contador.
4.- Disear el sistema de cuenta de tal forma de asegurar que al momento de habilitar el desplazamiento
del PISO, comience a contar el contador. En los cuatro bits de salida del contador binario, disear un
circuito que corrobore el valor de cuenta necesario para asegurar el desplazamiento de los 8 bits, y
conectar esta salida a la compuerta lgica que deber deshabilitar el clock del sistema (CLK). AYUDA:
La compuerta lgica debe asegurar que al comienzo de la habilitacin el CLK llegue a todos los
integrados que lo utilizan, pero al terminar la cuenta, la compuerta deber bloquear la seal de clock,
con un 1 o 0 lgico fijo.
5.- La forma de ingresar y visualizar los datos en paralelo, depender del simulador que se utilice en el
laboratorio. Pero, sea cual sea, debe mostrar el valor del dato desplazado en forma fija en los display
utilizados.
6.- Ahora, verifique que pasa cuando se cambia el valor del

SH / LD de 0 a 1, cundo el valor lgico del

clock est en 0 y cuando est en uno.


Clock en 0:
___________________________________________________________________________________
___________________________________________________________________________________
Clock en 1:
___________________________________________________________________________________
___________________________________________________________________________________
7.- Anote la cantidad de pulsos que demora en desplazar el dato ingresado hasta los visualizadores del
receptor.
Pulsos:_______________________

8.-

ATENCIN: Al terminar su desarrollo, presentar al profesor para que evale su actividad. NOTA:
Recuerde que puede consultar a su profesor en el momento que usted estime conveniente.

f.

Gua de auto evaluacin para el alumno

1.- Al iniciar la simulacin Comienza inmediatamente el desplazamiento de los datos? Por qu?

2.- Al cambiar el valor de

SH / LD Comienza el desplazamiento de datos? Si su respuesta es no

Qu valores lgicos poseen los pines de control? Verific los valores con lo indicado por la hoja de
datos de los registros de desplazamiento, multiplexor y de-multiplexor?

8. Pauta de evaluacin de la gua


Rut

Nota

Alumno

Asignatura

Transmisin de datos multiplexados

N Actividad

Descripcin

La presente gua de laboratorio tiene como finalidad familiarizar al alumno con la deteccin de
la longitud de una trama de datos, lo cual sirve para que los dispositivos de comunicaciones
sincrnicas, determinen cuando ha finalizado la transmisin y/o recepcin de un dato.

Nombre

Sigla

TDS5401

Seccin

SIMULACIN DE DETECCIN DE LARGO DE TRAMA

60% Habilidades
Logrado:

Medianamente logrado:

No logrado:

Descripcin

R/Conexiones

15%

Realiza conexiones de los componentes segn sus hojas de datos

C/Pines

15%

Configura los pines de los componentes con los valores lgicos


necesarios para el funcionamiento del sistema

Contador

15%

Conecta el contador para determinar el inicio y final de la trama de


datos.

C/Inicio

15%

Configura el sistema para iniciar al cambiar el valor de SH/LD~

40% Configuracin solicitada y/o actividad


Logrado:

Medianamente logrado:

F/ Circuito

No logrado:

Descripcin
El circuito desplaza los datos de entrada bit a bit, simulando
una comunicacin serial y se detiene al finalizar el dato

40%

N1:
Actitudes : Descuento (si se aplica) en cada tem - Mximo 3,5 puntos menos de la nota

- Logrado

- No Logrado

Descripcin

Orden

0.5

C.O.C.I.

1.0

Inters

1.0

Autocontrol

1.0

El alumno debe

Descuento
Repetir experiencia

Mantiene el orden del circuito y en transcurso de la actividad


Se preocupa de eliminar cortocircuitos del sistema, aunque el
simular no los detecte
Muestra inters en la actividad realizada y no se distrae en otras
actividades
Se mantiene controlado a pesar de los intentos fallidos y ante la
presin del tiempo para realizar las actividades

Pasar a experiencia siguiente

Firma Alumno
Nota: El descuento en las actitudes se realizar siempre y cuando el alumno no haya mostrado una actitud acorde de la actividad en al
menos una de las actividades de la gua.

You might also like