You are on page 1of 142

XD102 Eletrnica Digital e CPLD

Curso de Eletrnica
Digital

11

XD102 Eletrnica Digital e CPLD

Introduo eletrnica digital


O campo da eletrnica atualmente se divide em diversas reas de atuao como as reas da

eltrica, de telecomunicaes e aeroespaciais, por exemplo. Contudo, podemos ainda dividir a


eletrnica em duas grandes idias que certamente quase todos, j ouviram falar:

Eletrnica Analgica;

Eletrnica Digital.

O contedo desta apostila estudar de forma concisa os conceitos de eletrnica digital,


entendendo ao longo do contedo quais so as capacidades destes conceitos e da implementao
dos mesmos para a resoluo de problemas.

1.1 Diferenciaes entre analgico e digital


Podemos comear a anlise destas diferenciaes atravs da seguinte pergunta: Quais so os
parmetros utilizados para definir um equipamento com digital ou defini-lo como analgico? Nos
dias de hoje so encontrados diversos equipamentos com denominaes Digital ou Analgico, mas
na maioria das vezes esta denominao dada pelos prprios fabricantes, ento como podemos
distinguir o que analgico e o que digital?
Para responder a primeira pergunta, temos que antes verificar as diferenciaes, definir o
que ANALGICO e o que DIGITAL. Para isso vamos tomar alguns exemplos:

1.1.1. Rampa versus escada

Figura 1.1. Rampa versus escada.

Tomando por base a figura da esquerda, vemos que se um objeto estiver no meio da rampa e
este objeto caminhar para um ponto mais baixo ou para o ponto mais alto, ele poder assumir
qualquer uma das infinitas posies de altura entre a posio central e o caminho tomado. Ao

12

XD102 Eletrnica Digital e CPLD

analisarmos a escada podemos ver que o comportamento no da mesma forma, pois o objeto s
poder estar em um dos degraus, tendo que, para alcanar os demais degraus ter uma variao
grande de altura. Sendo assim, podemos dizer, salvo os elementos rudimentares de comparao, que
a rampa est para o analgico, assim como a escada est para o digital.

1.1.2. Voltmetro analgico versus voltmetro digital


Semelhante ao exemplo anterior, podemos verificar que no voltmetro analgico o valor
indicado pelo ponteiro pode ocupar infinitas posies entre o inicio e o fim da escala. J no
voltmetro digital os valores exibidos na tela so discretos, significando que existe um nmero finito
de valores entre o maior e o menor valor.
Analisando os dois exemplos, conclumos que a classificao analgica deve ser dada a
qualquer equipamento que apresentar infinitas sadas entre dois pontos preestabelecidos, em
contra partida, todo equipamento que apresentar finitas sadas ser dito digital.
Considerando a primeira pergunta feita no inicio, poderamos dizer que cientificamente um
dispositivo analgico quando sua sada uma funo com elementos contnuos e podemos dizer
que o equipamento digital quando a sada for composta por uma funo discreta.
Por exemplo, quando ajustamos intensidade de uma lmpada incandescente, usando o
boto giratrio, voc ter infinitas posies para escolher atravs do tempo que ficar girando o boto
entre o seu valor mximo e valor mnimo. Observa-se que esta entrada analgica gera uma sada
analgica, que a intensidade de brilho da lmpada incandescente. Contudo, quando pressionamos
um boto de um controle remoto, vemos a intensidade do udio variar em pequenos saltos e, em
alguns modelos, aparece no vdeo o valor selecionado, normalmente de 0 a 50. Podemos observar
que no possvel estabelecer o valor de 23,8 para o volume da televiso via controle remoto, pois
os saltos de valores so de um em um. Afirmamos ento que a televiso com controle remoto tem
no circuito de udio uma entrada analgica, mas que o valor do volume na tela varia de forma digital.
Podemos citar outro exemplo, como os dispositivos para reproduzir CDs que tm entradas e
sadas analgicas e processamento digital, onde o som original analgico por natureza, a gravao
feita de forma digital e na reproduo temos novamente o som analogico.
Analisando todas essas consideraes podem afirmar com certeza que a eletrnica analgica
processa sinais com funes contnuas e a eletrnica digital processa sinais com funes discretas.

1.2. Vantagens da eletrnica digital

13

XD102 Eletrnica Digital e CPLD

Como podemos analisar nos exemplos vistos acima, quando temos um equipamento que
possui uma sada digital, temos uma quantidade finita de valores, tornando o trabalho com esse tipo
de sinal mais fcil. J um dispositivo analgico, que pode possuir infinitos valores, precisa de uma
anlise muito detalhada e um tratamento muito mais elaborado para que o trabalho seja executado
sem que se percam partes do sinal.
Para simplificar ainda mais o processamento de sinais digitais, foi retomada uma tcnica de
representao chamada numerao binria, que utiliza em seu sistema apenas dois smbolos para a
representao de nmeros. Como os sinais so discretos e, portanto as medies so obtidas de
forma fcil, se enumerarmos esses valores usando a numerao binria temos a representao
numrica de apenas dois elementos distintos para representarmos os sinais desejados. Podemos
concluir ento que em um sistema digital teremos o processamento de conjuntos finitos cujos
elementos se apresentam em apenas dois valores. Para cada elementos deste, dado o nome de bit.
Podemos ter conjuntos de diferentes quantidades de bits, entretanto para o conjunto mais usado dse o nome de bytes, que corresponde ao agrupamento de oito bits.
Aparentemente, seria melhor ter um sistema com infinitos pontos (analgico) do que ter um
sistema com finitos pontos (digital). Entretanto, vemos que muito mais simples processar,
armazenar e transmitir informaes discretas do que informaes contnuas.
O nosso escopo se concentra em como os sinais digitais discretos podem ser usados na
criao de circuitos digitais complexos e como a determinao destes dois elementos numricos
distintos podem ser usados para representao de outros grupos numricos como o decimal e
hexadecimal. No prximo capitulo vamos concentrar nossos esforos para entender os diversos
grupos numricos existentes e como fazer a sua converso para o sistema binrio.

14

XD102 Eletrnica Digital e CPLD

2. Sistemas de numerao e converses


Todos ns, quando resolvemos tratar no cotidiano a palavra nmeros, por instinto
associamos est palavra ao sistema decimal o qual usamos diariamente no nmero das casas, no
dinheiro que gasto e na representao da quantidade de dedos nas mos. Este sistema numrico
est ligado diretamente em certas regras e padres que fundamentam qualquer outro modelo de
representao numrica. Vamos, portanto, estudar estas regras e aplic-las aos outros sistemas de
numerao como a binria, octal e hexadecimal. Estes sistemas so utilizados em computadores
digitais, circuitos lgicos em geral e no processamento de informaes dos mais variados tipos.
importante notar que por mais que utilizamos o sistema de numerao binria ou qualquer
outro, sempre passaremos estes sistemas para o decimal, fazendo com que estes sejam
compreendidos de forma fcil para ns.

2.1. Sistema de numerao decimal


Apesar de sabermos que nossa cultura utiliza o sistema decimal, fcil para voc entender o
que isso significa? Para facilitar a compreenso, s ver que um dgito no sistema decimal tem na
realidade dois significados. Um, o valor propriamente dito do dgito e o outro o que relaciona
este digito com a sua posio em relao ao nmero todo ou o seu peso no nmero inteiro. Podemos
citar, por exemplo, se usarmos o nmero 43, o dgito quatro no nmero representa 4 x 10, ou seja,
40, devido posio ou peso que ele ocupa neste nmero e o 3 representa 3 x 100. Esta metodologia
aplicvel a qualquer sistema de numerao onde os dgitos possuem pesos determinando sua
posio. Sendo assim, um sistema de numerao genrico pode ser expresso da seguinte maneira:
N = dn . Bn + . . . + d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0, d-1.B-1 + d-2.b-2 + .... + a-n.b-n

Onde:

N = representao do nmero usando a base B;

15

XD102 Eletrnica Digital e CPLD

dn = posio n do dgito;
B = base do sistema de numerao utilizado;
n = valor posicional do dgito.

Por exemplo, o nmero 3456 no sistema decimal representado como:

N = d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
3456 = 1 . 103 + 5 . 102 + 8 . 101 + 7 . 100

103

102

101

100

Tabela 2.1. Indicao dos pesos de cada nmero.

Como podemos ver, apesar do sistema de numerao decimal estar integrado ao nosso
cotidiano, para que possamos realmente entender como funciona necessrio saber que cada dgito
de cada nmero possui um peso especfico que o posiciona neste nmero. Temos ainda que definir
mais um elemento que importante para o nosso entendimento deste sistema de numerao, a
base. A composio da base dada pela quantidade de dgitos ou smbolos que cada sistema
numrico possui, por exemplo, como estamos analisando o sistema numrico decimal, correto
pensar em uma base composta de dez smbolos, que so:

0,1,2,3,4,5,6,7,8 e 9

Portanto, para este sistema numrico temos dez smbolos formando uma base decimal. Este
pensamento pode ser estendido para os outros sistemas de numerao atravs da mesma analogia.
Por exemplo, num sistema octal, a base feita com oito smbolos que so:

0,1,2,3,4,5,6 e 7

16

XD102 Eletrnica Digital e CPLD

Onde cada nmero octal, composto do posicionamento destes oito smbolos no numero
octal mais o uso da base oito para represent-lo.
Nos prximos itens vamos ver como formado os dois sistemas de numerao muito
utilizados na eletrnica, o binrio e o hexadecimal.

2.2. Sistema de numerao binria

Como podemos ver anteriormente, o sistema decimal composto de 10 dgitos ou smbolos


que o representam. O sistema binrio utiliza somente dois dgitos, 0 e 1 para representao da
sua numerao, assim sabemos que sua base de valor dois. Usando este sistema de numerao
binrio tambm podemos representar qualquer quantidade que seria representada no sistema
decimal. De acordo com a definio de um sistema de numerao qualquer, o nmero binrio 10010
pode ser representado da seguinte forma:

10010 = 1 . 24 + 0 . 23 + 0 . 22 + 1 . 21 + 0 . 20
10010 = 16 + 0 + 0 + 2 + 0 = 18

Observe que os nmeros utilizando a numerao binria devem ser lidos da direita para a
esquerda, partindo do menos significativo (LSB Less Significant Bit) ao mais significativo (MSB
Most Significant Bit). Esta nomenclatura dada ao dgito com a menor potencia associada a uma
base e ao dgito com a maior potencia associada a uma base respectivamente, seja isto na parte
inteira ou na parte fracionada do valor.
24

23

22

21

20

MSB

LSB

Tabela 2.2. Representao binria do nmero 18.


De acordo com este sistema de numerao, um nmero binrio com N bits pode representar
um nmero decimal de 2n objetos, como: 23 = 8 objetos.

17

XD102 Eletrnica Digital e CPLD

Veja que os ndices foram especificados em notao decimal, o que possibilita a converso
binrio-decimal como descrito acima. Atravs do exemplo anterior, podemos notar que a quantidade
de dgitos necessrios para representar um nmero qualquer no sistema binrio, muito maior
quando comparada ao sistema decimal. A representao binria perfeitamente adequada para
utilizao pelos computadores. No entanto, um nmero representado em binrio apresenta muitos
bits, ficando longo e passvel de erros quando manipulado por seres humanos normais como, por
exemplo, os programadores, analistas e engenheiros de sistemas. Para facilitar a visualizao e
manipulao por programadores de grandezas processadas em computadores, que utilizam o
sistema binrio, so usualmente adotadas as representaes octal (base oito) e principalmente
hexadecimal (base 16). Ressaltamos mais uma vez que o computador opera apenas na base dois e as
representaes octal e hexadecimal no so usadas no computador, elas se destinam apenas
manipulao de grandezas pelos profissionais que trabalham com eletrnica digital.
2.2.1. Converso entre os sistemas binrio e decimal

Dado um nmero binrio qualquer, para express-lo em decimal, deve-se escrever cada
nmero que o compe, multiplicado pela base do sistema. No caso do sistema binrio o nmero dois
elevada posio que ocupa. Uma posio esquerda da vrgula representa uma potncia positiva e
direita uma potncia negativa. A soma de cada multiplicao de cada dgito binrio pelo valor das
potncias resulta no nmero real representado.
Exemplo: 1011 (binrio) = 1 2 + 0 2 + 1 21 + 1 20 = 11 (decimal)
Agora para o processo inverso, dado um nmero decimal, para convert-lo em binrio, basta
usar o mtodo de diviso repetida e o mtodo de multiplicao repetida. Nota-se que um nmero
decimal pode ser inteiro ou no, com isso cada um dos mtodos citados devem ser utilizados de
forma especfica. Esta converso consiste em dividir o nmero decimal em duas partes, uma parte
inteira e a outra fracional. Desta forma, utilizamos o mtodo de diviso repetida para a parte inteira
e a multiplicao repetida para a parte fracional. Por exemplo, se quisermos converter o nmero
23,765 para binrio fazemos:

18

XD102 Eletrnica Digital e CPLD

Figura 2.1. Converso binrio-decimal inteiro atravs de divises sucessivas.

Com isso, podemos dizer que o nmero 23(10) igual 10111(2). Ou, usando a nomenclatura
correta, dizemos que: O nmero 23 na base 10 igual ao nmero 10111 na base dois. Agora, vamos
analisar o mtodo de multiplicao repetida para a parte fracionria.

Figura 2.2. Converso binrio-decimal inteiro atravs de multiplicaes sucessivas.

Como podemos ver na figura acima, foi adotada uma outra nomenclatura chamada carry ou
vai - um. Isto significa que para um nmero binrio ter um carry necessrio que a capacidade de

19

XD102 Eletrnica Digital e CPLD

representao de um determinado nmero binrio com n bits tenha sido excedida, fazendo com que
seja necessrio usar um peso alem da capacidade deste nmero com n bits. Por exemplo, se temos o
valor 3(10), sua representao binria seria: 11(2). Agora se quisssemos representar o nmero 4(10) s
com esses dois bits no seria possvel, ento temos que usar o vai - um para represent-lo fazendo
com que o nmero 4(10) seja agora composto de trs bits: 100(2).
Com relao converso do nmero fracional decimal em binrio, deve ser observado que o
procedimento de multiplicao repetida deve ser interrompido em duas situaes: Quando a parte
fracional for zero ou quando for alcanada a preciso desejada. Contudo, na maioria dos casos, o
motivo de interrupo ser quando a preciso for alcanada.

2.3 Sistema de numerao hexadecimal


A adoo do sistema hexadecimal veio da necessidade de se representar os nmeros
binrios de forma mais curta ou simples. Isso fica claro quando utilizamos o sistema decimal
para representar o valor nove. Para representarmos ele no sistema decimal s usar o dgito 9(10),
mas se fossemos representar o mesmo valor no sistema binrio, teramos o seguinte nmero em
binrio: 1001(2) usando quatro dgitos!
Vale notar que quando menor for a base, mais dgitos sero necessrios para representar
um determinado valor, isso fica claro no exemplo dado acima. Uma base diferente foi ento
adotada para que pudesse facilitar aos profissionais de eletrnica na representao dos nmeros
binrios. A base adotada foi a base 16 (base hexadecimal), por ser uma potencia inteira de dois
que facilitar a converso entre o hexadecimal e o binrio.
Com um nmero hexadecimal formado por n dgitos pode fazer a contagem de at 16n
objetos, por exemplo, para n = 1 podemos contar 161 = 16 objetos. Isto pode ser mais bem
demonstrado na tabela abaixo:

Decimal

Binrio

Hexadecimal

0000

20

XD102 Eletrnica Digital e CPLD

0001

0010

0011

0100

0101

0110

0111

1000

1001

10

1010

11

1011

12

1100

13

1101

14

1110

15

1111

Tabela 2.3. Tabela de converso decimal-binario-hexadecimal.

Como pde ser notado, o sistema de numerao hexadecimal utiliza os dgitos que
correspondem aos nmeros do sistema decimal e tambm utilizada algarismos do alfabeto para
representar seus valores. Fazendo com que o conjunto de dgitos que represente este sistema seja:

0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F

Como em qualquer base numrica, o carry no sistema hexadecimal mostra que a


capacidade de representao numrica dos dgitos menos significativos foi excedida. Por

21

XD102 Eletrnica Digital e CPLD

exemplo, continuando a contagem iniciada na tabela trs teremos: 10, 11, 12, 13, 14, 15, 16, 17,
18, 19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21...

2.3.1. Converso entre os sistemas binrio e hexadecimal

Uma das principais vantagens do sistema hexadecimal sua fcil converso para o
sistema binrio e vice-versa. De fato, muito mais simples de converso hexadecimal e binrio
do que binrio e hexadecimal.
Para fazer uma converso entre o sistema binrio e hexadecimal, comeamos a isolar da
direita para a esquerda grupos de quatro bits, tambm chamado de nibble, fazendo a converso
direta destes quatro bits para hexadecimal usando a tabela 2.2. Caso esta separao em grupos de
quatro bits seja feita e os ultimos bits no cheguem a formar grupos de quatro s adicionar
zeros conforme for necessrio at o preenchimento de quatro bits. Por exemplo, vamos converter
o nmero 30(10) = 11110(2) para hexadecimal:

Figura 2.3. Converso binriohexadecimal.


Com o processo descrito acima, vemos que muito fcil fazer a converso de um nmero
binrio em hexadecimal. Por isso a sua maior aplicabilidade em sistemas digitais do que o
binrio, pois representa de forma simples o sistema numrico binrio. Na figura 2.4, vemos que o
nmero 30(10) = 11110(2) = 1E(16).
Para que possamos fazer a converso do sistema hexadecimal para o binrio s executar
o processo inverso da figura 2.4. Ou seja, fazer com que cada dgito hexadecimal seja convertido
pelo nibble binrio correspondente e depois reagrupado de novo.

Figura 2.4. Converso hexadecimal-binrio.

22

XD102 Eletrnica Digital e CPLD

A converso entre os sistemas de numerao binrio e hexadecimal simples e torna fcil


o trabalho tanto num sistema como no outro.
2.3.2. Converso entre os sistemas hexadecimal e decimal

A converso entre os sistemas hexadecimal e decimal feita atravs de procedimentos


simples, sendo que para a converso do hexadecimal para o decimal pode ser adotada duas
formas: Fazendo a mudana do hexadecimal para binrio e depois do binrio para o decimal ou
atravs da substituio de acordo com a equao do sistema de numrico. Ao contrrio, quando
se vai fazer a converso de decimal para hexadecimal, a converso feita de forma direta, usando
o mtodo da diviso repetida.
Tomando como exemplo o nmero hexadecimal 3C(16) teremos o seguinte nmero
decimal aplicando as duas formas:

1. Equao do sistema numrico:

3C = 3 x 161 + C x 160 = 3 x 16 + 12 x 1 = 60(10)

2. Converso hexadecimal para binria depois binria para decimal:

3C = 3(0011) e C(1100) = 00111100 = 111100


111100 = 1 x 25 + 1 x 24 + 1 x 23 + 1 x 22 + 0 x 21 + 0 x 20 = 32 + 16 + 8 + 4 = 60(10)

Como visto, a mudana de bases bem simples se adotarmos sempre a equao do


sistema numrico utilizado. Agora vamos ver como se aplica a diviso repetida ao sistema
hexadecimal para obter o nmero decimal, para isso, vamos tomar o nmero 60(10) e pass-lo
para hexadecimal.

23

XD102 Eletrnica Digital e CPLD

Figura 2.5. Converso decimal-hexadecimal.


Com isso vemos que a converso entre as bases 16, 2 e 10 so fceis de serem feitas.
importante salientar que todo este processo de numerao tem que ser bem entendido pelo aluno
para que no ocorram problemas no andamento da apostila. No prximo captulo, iremos ver a
lgebra dos sistemas digitais lgicos, as regras bsicas de Boole que resultaram em alguns
postulados.

24

XD102 Eletrnica Digital e CPLD

3. Algebra de Boole
3.1. Introduo
O ponto de partida para o projeto de sistemas de processamento digital a chamada
lgebra de Boole, trabalho de um matemtico ingls que, em um livro de 1854, props dar
expresso as leis fundamentais do raciocnio na linguagem simblica do clculo. Trata-se,
portanto, de uma formalizao matemtica da lgica em sua forma mais simples, conhecida
como Lgica Proposicional.
Esta era fundamentada por uma srie de postulados mostrando como operaes simples
podem ser usadas para resolver uma infinidade de problemas. Apesar da lgebra de Boole
resolver problemas prticos de controle e fabricao de produtos, na poca em que ela foi
idealizada, no havia sistemas eletrnicos que pudessem usar toda a teoria.
A lgebra de Boole veio se tornar importante com o advento da Eletrnica,
especificamente, da eletrnica digital, que gerou os modernos computadores. Boole firma atravs
da sua teoria que para qualquer situao s existam duas possibilidades, condies ou estados,
que possam ser escolhidas e cada uma dessas possibilidades so inversas uma da outra. Assim,
um forno s pode estar quente ou frio, uma torneira s pode estar aberta ou fechada, um carro s
pode estar parado ou em movimento, uma fonte s pode ter ou no ter tenso na sua sada. Ou
seja, cada pergunta s pode ter como resposta verdadeira ou falsa.
Com isso, para facilitar a representao da lgica de Boole, utilizamos dois estados: zero
ou um, Verdadeiro ou Falso, Aberto ou Fechado, Alto ou Baixo (HI ou LO) ou Ligado ou
Desligado. Na base da eletrnica digital partimos exatamente do princpio que um determinado
equipamento pode ter seus componentes lgicos trabalhando com esses dois estados possveis, ou
seja, encontraremos presena do sinal de tenso ou a ausncia do sinal de tenso, o que se adapta
perfeitamente aos princpios da lgebra de Boole.
Tudo que um circuito lgico digital pode fazer est previsto pela lgebra de Boole. Desde
as mais simples operaes ou decises, como ligar uma chave ou acender um LED, quando dois
sensores so ativados de uma determinada maneira ou ainda ativar uma bomba de gua quando
a terra estiver seca.

3.2. Nveis lgicos

25

XD102 Eletrnica Digital e CPLD

Como visto, sabemos que os circuitos digitais s possuem dois estados para representar
presena ou ausncia de sinal. Contudo, ainda necessrio ter alguns parmetros importantes
para fundamentar nosso entendimento.
Nos circuitos digitais a presena de eletricidade ser indicada como um, lembrando que
segundo boole s existe duas possibilidades possveis, sendo cada uma elas aqui representadas
por um nmero binrio. Ainda podemos chamar de nvel HI (de HIGH ou Alto) a presena de
eletricidade nos circuitos digitais. O estado oposto deve ser representado pela ausncia de
eletricidade, tendo sua indicao feita pelo nmero binrio zero representado pela nomenclatura
LO (de LOW ou baixo). O zero ou LO ser sempre uma tenso nula, ou ausncia de sinal num
ponto do circuito, mas o nvel lgico um ou HI pode variar de acordo com o circuito
considerado.
Nos equipamentos eletrnicos, como o computador, a tenso usada para a alimentao
de quase todos os circuitos lgicos de 5 V. Ento, o nvel um ou HI de seus circuitos ser
sempre uma tenso de 5V. Nos notebooks usada uma tenso de alimentao menor, devido
necessidade de um menor consumo por causa da bateria, da ordem de 3.2 V. Para tanto, nestes
circuitos um nvel um ou HI corresponder sempre a uma tenso desse valor. Ainda temos os
circuitos digitais que utilizam componentes de tecnologia CMOS e que so alimentados
tipicamente por tenses entre 3 e 15 V. Nestes casos, um nvel lgico um ou HI poder ter
qualquer tenso entre 3 e 15 V, dependendo apenas da tenso de alimentao usada. Atualmente,
cada vez mais so usadas alimentaes de baixa tenso como 4,2V, 1,8V, 2,5V e especialmente
3,3V.
Na verdade, a idia de associar a presena de tenso ao nvel um e a ausncia ao nvel
zero, mera questo de conveno, porque o valor zero facilmente associado a uma coisa nula
ou ausncia de algo. Nada impede que se adote um critrio oposto para isto e se faa os projetos
dos circuitos usando este tipo de simbologia, pois eles funcionaro perfeitamente. Por exemplo,
nas portas seriais dos computadores 1 representado por -12V e 0 por +12V. Assim, quando
dizemos que ao nvel alto (1) associamos a presena de tenso e ao nvel baixo a ausncia de
tenso (0), estamos usando lgica positiva, pois a transio do nvel baixo para o alto feito de
forma positiva. Se associarmos o nvel baixo ou zero a presena de tenso e o nvel alto ou um a
ausncia de tenso, estaremos falando de uma lgica oposta, portanto uma lgica negativa.
Durante o uso da nossa apostila, vamos tratar somente da lgica positiva, seja para
aplicao da teoria como para qualquer nvel de tenso usado nos exerccios, a no ser quando
especificado o contrrio. Portanto, na nossa lgica, associaremos o nmero binrio 0 para

26

XD102 Eletrnica Digital e CPLD

falso, desligado, LO ou desabilitado e o nmero binrio 1 para verdadeiro, ligado, HI ou


habilitado.

3.3. Elementos lgicos bsicos


Ns diariamente executamos diversas aes que dependem da lgica, por exemplo,
decises como, Se eu ficar rico eu compro um barco. Ento, temos uma condio, pois s
acontecer a compra do barco se ele ficar rico, caso no fique no acontecer a compra do barco.
Visto isto, sabe-se que executamos diariamente operaes lgicas, sendo as mais comuns as que
envolvem nmeros, ou seja, quantidades que podem variar ou variveis, representando uma
soma como: S = A + B.
Podemos ver que o valor da varivel S ser dependente dos valores que A e B assumiro.
Ento, podemos dizer que as variveis A e B so independentes e que S dependente dos valores
de A e B. Porem existe operaes mais simples que a soma, e que so simplesmente implantadas
considerando a lgebra booleana.
interessante observar que com um pequeno nmero de operaes lgicas podemos
alcanar a uma infinidade de operaes mais complexas, como as utilizadas nos PCs atuais e
que, repetidas em grande quantidade ou levadas a um grau de complexidade muito grande, nos
fazem at acreditar que a mquina tenha algum nvel de inteligncia. Isso na realidade a
associao de vrios circuitos simples levando ao um comportamento complexo de muitos
circuitos digitais.
Estes circuitos simples so denominados blocos lgicos ou, mais comumente, portas
lgicas que so compostas de uma ou mais entradas e uma ou mais sadas. O resultado
proveniente da(s) entrada(s) executado pelo circuito lgico gerando uma sada depende da(s)
entradas. Em outras palavras, a resposta que cada circuito lgico d para uma determinada
entrada ou entradas depende da regra booleana que este circuito segue. Com isso, vemos que
para chegarmos a entender como um computador funciona, com sua alta capacidade de
resoluo de problemas, temos que comear entendendo como ele faz as operaes elementares
usando as portas lgicas e quais so essas portas.
Por este motivo, depois de analisarmos o funcionamento das operaes lgicas vamos
associ-las a lgebra de Boole, estudando cada uma das portas bsicas.

27

XD102 Eletr
letrnica Digital e CPLD

3.3.1. Funo lgica NO (NOT) ou Inversora

Esta funo a mais bsica de todas as funes lgicas que possamos ver, ela pode ser
tambm nomeada como NOT, atravs da nomenclatura inglesa da funo da porta. Sua funo
negar uma afirmao, ou seja, como na lgebra booleana s existem duas respostas possveis para
uma pergunta, esta funo inverte a resposta, fazendo uma afirmao verdadeira ficar falsa e
vice-versa.
versa. O circuito lgico que realiza esta operao denominado inversor.
inversor.

Figura 3.1. Representao simblica da porta lgica NOT.

Analisando o comportamento deste circuito lgico inversor, vemos que quando a sada
verdadeira, a entrada falsa, ou que apresenta nvel zero, quando a entrada um e vice-versa.
vice
Podemos associar
ssociar a ele uma tabela que ser muito til para representar esta funo lgica e esta
tabela ser usada para todos os outros circuitos lgicos posteriores para estudarmos melhor seu
funcionamento.

Entrada

Sada

Tabela 3.1. Tabela verdade da porta NOT.

Esta tabela mostra o que ocorre com a sada da funo quando colocamos na entrada
todas as combinaes possveis de nveis lgicos. Dizemos que se trata de uma tabela verdade
ou Truth Table no ingls. O smbolo adotado para representar esta funo est na figura 3.1.
Este circuito lgico pode ter o seu funcionamento demonstrado atravs de um circuito eletrnico
simples e de rpida compreenso como o abaixo.

28

XD102 Eletrnica Digital e CPLD

Figura 3.2. Circuito exemplificando a funo lgica NOT.

Neste circuito temos uma lmpada que, acesa, indica o nvel 1 na sada e apagada, indica
o nvel 0. Quando a chave estiver na posio A, a chave estar fechada (nvel um), mas a
lmpada estar apagada (nvel 0), pois o fluxo de corrente no passar pela lmpada, mas pelo
curto provocado pela chave. Contudo, quando a chave estiver aberta, ou seja, na posio B (nvel
zero) o fluxo de corrente passara todo pela lmpada fazendo com que ela acenda. Esta maneira
de simular funes lgicas com lmpadas indicando a sada e chaves indicando a entrada,
bastante interessante pela facilidade com que vemos o funcionamento do circuito lgico. Ento
para verificar o funcionamento, s comparar as duas tabelas abaixo.

Entrada
0
1

Sada
1
0

Chave
Aberta
Fechada

Lmpada
Acesa
Apagada

Tabela 3.2. Comparao entre a funo NOT e o circuito da figura 3.2.


3.3.2. Funo lgica E (AND)

A funo lgica E tambm conhecida pelo seu nome em ingls AND, pode ser definida
como aquela em que a sada ser um se, e somente se, todas as variveis de entrada forem um.
Observe que as funes lgicas no se limitam a um nmero de entradas. Cada funo lgica
pode ter infinitas entradas que correspondem as variveis independentes, mas s possuem uma
sada, que demonstra do resultado lgico da funo. Este tipo de funo lgica pode ser
representada pelo smbolo mostrado na figura 3.3, sendo que este corresponde a uma funo
lgica E de duas entradas. As funes lgicas tambm so chamadas de portas ou Gates (no
ingls), pois correspondem a circuitos lgicos que podem controlar ou deixar passar os sinais da
entrada para sada seguindo determinadas condies.

29

XD102 Eletr
letrnica Digital e CPLD

Figura 3.3. Representao simblica da porta lgica E.

Tomando como exemplo uma porta lgica ou funo lgica E de duas entradas (A e B),
vamos analisar como seu funcionamento descrito atravs de um circuito discreto.

Figura 3.4. Circuito exemplificando a funo lgica E.

Procedendo como no exemplo da porta NOT, vamos considerar que as chaves so as


entradas do circuito
to e que a lmpada seja a sada. Ento, como fcil de notar, precisamos ter as
chaves A e B fechadas, para que lmpada seja ativada. Considerando o funcionamento do
circuito j podemos ver que a tabela da verdade ser como abaixo.

A
0
0
1
1

B
S
A
B
S
0
0
Desligado Desligado Apagada
1
0
Desligado Ligado
Apagada
0
0
Ligado
Desligado Apagada
1
1
Ligado
Ligado
Acesa
Tabela 3.3. Comparao entre a funo E (AND) e o circuito da figura 3.4.

Observamos que para uma porta E com duas entradas temos quatro combinaes
possveis para as entradas aplicadas. Para uma porta E de trs entradas temos oito combinaes
possveis para o sinal de entrada. Para uma porta de quatro entradas, teremos dezesseis e assim
por diante, fazendo com que o nmero de combinaes
combinaes cresa de forma exponencial.

30

XD102 Eletr
letrnica Digital e CPLD

Conforme o funcionamento deste circuito, independente de quantas entradas uma porta


E tem, verifica que a lmpada s ir acender caso todas as chaves estejam fechadas, ou seja, se
todas as entradas estiverem em nvel lgico
lgi alto ou um.

3.3.3. Funo lgica OU (OR)

A funo lgica OU (OR do ingls) se define como aquela cuja sada estar com nvel
lgico alto ou um, se alguma das suas entradas tambm estiver com nvel lgico alto. Podemos
representa uma funo lgica OU atravs da seguinte simbologia.

Figura 3.5. Representao simblica da porta lgica OU.

Agora, tomando como exemplo uma porta OU com trs entradas podemos construir o
seguinte circuito discreto.

Figura 3.6. Circuito exemplificando a funo lgica OU.

Atravs da anlise do circuito da figura 3.6, vemos que a sada estar no nvel um
(lmpada acessa) se uma das entradas, A, B ou C estiverem no nvel um, ou seja, fechada.
Quando uma chave estiver fechada a lmpada receber corrente conforme desejarmos. Para mais

31

XD102 Eletr
letrnica Digital e CPLD

de duas variveis podemos ter circuitos lgicos com mais de duas entradas. Para o caso de uma
porta OU de trs entradas teremos a seguinte tabela verdade ou Truth Table.

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
S
A
B
C
S
0
0
Desligado
Desligado
Desligado
Apagada
1
1
Desligado Desligado
Ligado
Acesa
0
1
Desligado Ligado
Desligado Acesa
1
1
Desligado
Ligado
Ligado
Acesa
0
1
Ligado
Desligado
Desligado Acesa
1
1
Ligado
Desligado
Ligado
Acesa
0
1
Ligado
Ligado
Desligado Acesa
1
1
Ligado
Ligado
Ligado
Acesa
Tabela 3.4. Comparao entre a funo OU (OR) e o circuito da figura 3.6.

3.3.4. Funo NO-E


E (NAND)

As trs funes lgicas vistas at agora E, OU e NO so base de toda a lgebra


booleana e todas as demais funes lgicas podem
podem ser consideradas como derivadas delas. Por
exemplo, uma funo lgica importante que vem da combinao de algumas portas lgicas
bsicas a porta NO-E
E ou NAND. Esta funo obtida pela associao da funo E com a
NO, ou seja, a sada invertida de uma
uma funo E. Sua representao feita a partir do smbolo
abaixo:

Figura 3.7. Representao simblica da porta lgica NO-E.


NO

A simbologia muito semelhante de uma porta E, contudo devemos ressaltar a existncia


de um pequeno crculo na sada da porta para
para indicar a negao. Podemos dizer que na funo
NO-E,
E, a sada estar em nvel zero se todas as entradas estiverem em nvel um, pois ser a
sada inversa da funo E. A duas tabelas verdades para uma porta NO-E
NO E ou NAND e para um
circuito com o mesmo propsito
opsito de trs entradas a seguinte:

32

XD102 Eletr
letrnica Digital e CPLD

Figura 3.8. Circuito exemplificando a funo lgica NO-E


NO E (NAND).

A
0
0
0
0
1
1
1
1

B
C
S
A
B
C
S
0
0
1
Desligado
Desligado
Desligado
Ligado
0
1
1
Desligado
Desligado
Ligado
Ligado
1
0
1
Desligado
Ligado
Desligado
Ligado
1
1
1
Desligado
Ligado
Ligado
Ligado
0
0
1
Ligado
Desligado
Desligado
Ligado
0
1
1
Ligado
Desligado
Ligado
Ligado
1
0
1
Ligado
Ligado
Desligado
Ligado
1
1
0
Ligado
Ligado
Ligado
Desligado
Tabela 3.5. Comparao entre a funo NO-E
NO E (NAND) e o circuito da figura 3.8.

Observe que a lmpada s apagar (sada zero ou LO) quando as trs chaves estiverem
fechadas (nvel lgico um ou HI), colocando em curto a fonte de alimentao. O resistor usado
para limitar a corrente da fonte, j que se no tivesse este resistor a resistncia tenderia a zero
fazendo com que a corrente tendesse ao infinito segundo a lei de ohm, causando problemas na
fonte. Tambm neste caso podemos ter a funo NAND com mais de trs entradas, at mesmo
s com duas.
importante ressaltar que atravs da associao desta porta lgica, possvel obter todas
as outras funes lgicas descritas aqui neste item.
3.3.5. Funo NO-OU
OU (NOR)

Semelhante a funo lgica NAND, esta funo lgica representa a inverso da porta
OU. Esta inverso e feita da associao da funo OU com a funo NO. Sendo seu smbolo
apresentado abaixo juntamente com sua respectiva tabela verdade para uma porta de duas
entradas.

33

XD102 Eletr
letrnica Digital e CPLD

Figura 3.9. Representao simblica da porta lgica NO-OU.


NO

A B S
0

Tabela 3.6. Tabela verdade da NO-OU


OU (NOR) e o circuito da figura 3.9.

O funcionamento desta porta lgica corresponde ao seguinte: se a sada tiver nvel lgico
um, significa que na sua entrada, teremos somente nvel lgico zero.
zero. Agora, para quaisquer
outros valores de entrada, a sada sempre ser um, fazendo com que a afirmao de que esta
porta o inverso da porta OU seja verdadeira. Abaixo poderemos verificar como o circuito
discreto equivalente abaixo corresponde exatamente ao funcionamento da porta lgica.

Figura 3.10. Circuito exemplificando a funo lgica NO-OU.


NO

Podemos analisar o funcionamento deste circuito atravs das posies de suas chaves,
pois se a chave A ou B estiver na posio fechada (nvel lgico 1) ou as
as duas estiverem fechadas,
o circuito fica curto-circuitado
circuitado e faz com que a lmpada fique desligada. Agora, caso as duas
fiquem em nvel lgico baixo (posio aberta) a corrente passa a circular pela lmpada
acendendo-a.

34

XD102 Eletr
letrnica Digital e CPLD

3.3.6. Funo OU-EXCLUSIVO


EXCLUSIVO (XOR)

Uma
ma funo com relevada importncia para o funcionamento dos circuitos lgicos
digitais e, mais especificamente, para os computadores a denominada OUEXCLUSIVO.
OU
Esta funo tem a capacidade de promover a soma entre valores binrios ou ainda encontrar o
que se denomina paridade (o que ser visto futuramente). Abaixo poderemos ver qual o
smbolo que representa esta funo lgica.

Figura 3.11. Representao simblica da porta lgica XOR.

Seu funcionamento pode ser definido da seguinte forma: a sada ser um somente se as
variveis de entrada forem diferentes. Com isso temos que, para uma porta OU-EXCLUSIVO
OU
de
duas entradas, quando a entrada A assumir um a entrada B dever ser zero ou vice-versa.
vice
A B S
0

Tabela 3.7. Tabela verdade


verdade da funo XOR para duas entradas.

Esta funo lgica, como dita acima, tambm derivada das funes lgicas bsicas,
sendo possvel mont-la
la usando portas conhecidas. Assim, mesmo que esta funo tenha seu
prprio smbolo e possa ser considerado um
um bloco independente nos projetos, podemos sempre
implement-la
la com um circuito equivalente como o ilustrado abaixo.

35

XD102 Eletr
letrnica Digital e CPLD

.
Figura 3.12. Representao de uma porta XOR usando portas lgicas simples.

3.3.7. Funo NO-OU-EXCLUSIVO


EXCLUSIVO ou coincidncia

o lgica como o inverso da funo OU-EXCLUSIVO.


OU EXCLUSIVO. Sua denominao em
Esta funo
ingls exclusive XNOR sendo representada pela simbologia abaixo. Observe o crculo na ponta
do smbolo que indica a inverso da funo anterior (XOR), entretanto essa terminologia no
muito bem empregada nesta situao. Esta funo pode ser definida como a apresentao de uma
sada igual a um se somente as variveis de entrada forem iguais.

Figura 3.13. Representao simblica da porta lgica XNOR.

A representao matemtica desta funo lgica dada pelo smbolo

. Uma tabela

verdade para esta funo dada adiante, e ainda igual a porta OU-EXCLUSIVO,
OU EXCLUSIVO, podemos
implementar esta funo utilizando portas lgicas bsicas como abaixo.

A B S
0

la Verdade da funo XNOR usando portas lgicas simples.


Tabela 3.8. Tabela

36

XD102 Eletr
letrnica Digital e CPLD

Figura 3.14. Representao de uma porta XNOR usando portas lgicas simples

3.4. Propriedades das operaes lgicas


Os circuitos lgicos fazem operaes utilizando os valores binrios aplicados s suas
entradas. Assim, podemos representar estas operaes por uma simbologia apropriada,
facilitando o projeto dos circuitos e permitindo visualizar melhor o que ocorre quando
associamos muitas funes. No entanto, para que possamos unir vrias portas diferentes,
dife
fazendo
com que sua funo bsica em conjunto com outras possam desempenhar operaes mais
complexas, preciso saber as propriedades que as operaes podem realizar.
Da mesma forma que acontece com os nmeros decimais, as operaes lgicas booleanas
boolea
baseiam-se
se numa srie de regras, postulados e teoremas conforme j tnhamos visto antes no
inicio do capitulo. Os principais para o nosso curso so vistos aqui e sua validao no so
necessrias no momento, contanto que voc acredite que as afirmaes so corretas. Caso o
aluno queira se aprofundar no assunto, recomendamos alguma literatura relacionada a Boole.

3.4.1. Representaes

As operaes lgicas E, OU e NO so representadas matematicamente por smbolos


usados no equacionamento decimal, contudo,
contudo, apesar dos smbolos serem semelhantes, eles
possuem significados diferentes como se pode ver a seguir.

a) Operao E: A operao E tem como smbolo o ponto final(.). Ento para representar
matematicamente a funo E com duas entradas A e B com sada igual
igua a S, podemos
fazer sua representao com: S = A . B;
b) Operao OU: A operao OU representada matematicamente o sinal
s
(+). Com isso, a
representao da operao de uma porta OU com entradas A e B e sada S pode ser
representada como: A + B = S;

37

XD102 Eletrnica Digital e CPLD

c) Operao NO: Esta operao indicada por uma barra da seguinte forma: A = S ou S
= A (A barra igual a S ou S igual a A barrado).
d) Operao XOR: Esta operao indicada por um smbolo que tem funes diferentes na
lgebra booleana, o smbolo , sua representao dada por S = A B .
e) Operao XNOR: Esta operao indicada por um smbolo que tem funes diferentes
na lgebra booleana, o smbolo

, sua representao dada por S=A

B.

Tendo em mente estas representaes, podemos enumerar as seguintes propriedades das


operaes lgicas:

a) Elemento Neutro: aquele que, quando participa de uma operao com uma varivel,
leva a um resultado igual a prpria varivel. No caso da operao E o elemento neutro
1, isto , A.1 = A. J para a operao OU o elemento neutro 0, ou seja A+0 = A
b) Elemento Nulo: aquele que quando participa de uma operao com uma varivel, leva
sempre a um mesmo valor, independente de qual seja o valor da varivel. Na operao E
o elemento nulo 0, portanto A.0 = 0. J para a operao OU o elemento nulo 1,
assim A+1 = 1
c) Elemento Complementar: O resultado da operao de uma varivel com seu
complemento (seu valor negado) o elemento nulo da operao. Assim sendo, A + A = 1
e A A = 0
d) Propriedade comutativa das operaes E e OU:

A.B=B.A
A+B=B+A

e) Propriedade associativa das operaes E e OU:

A.(B.C) = (A.B).C
A+(B+C) = (A+B)+C

38

XD102 Eletrnica Digital e CPLD

f)

Teorema da Involuo: (A negao da negao a afirmao) A = A ou A= A

g) A operao E distributiva em relao operao OU: A.(B+C) = A.B + A.C


h) Teoremas de De Morgan: Aplicando a operao NO a uma operao E, a resultante
desta consistir num resultado idntico ao uma operao OU aplicada aos complementos
da varivel de entrada. Ou seja:

A B = A+ B
O mesmo teorema pode ser aplicado a operao NO a uma operao OU o resultado
igual ao da operao E aplicada aos complementos das variveis de entrada. Temos:

A+ B = A B

3.4.2. Exemplos de simplificao das equaes lgicas

Exemplo 1: S = A'.B'+A'.B
A'.(B'+B)

* Colocando A' em evidncia

A'

* Identidade: A+A' = 1

Exemplo 2: S = A.B.C+A.C'+A.B'
A.(B.C+(B'+C'))

* Colocando A em evidncia

A.(B.C+(B.C)')

* Pelo teorema de Morgan

* Identidade: A+A' = 1

Exemplo 3: S = (A+B'+C)'.(A+B+C)
A'.B.C'.(A+B+C )

* Pelo teorema de Morgan

A.A'.B.C'+A'.B.B.C'+A'.B.C.C'

* Propriedade Distributiva

0+A'.B.B.C'+0

* Identidade: A.A' = 0

A'.B.B.C'

* Identidade: A+0 = A

39

XD102 Eletrnica Digital e CPLD

A'.B.C'

Exemplo 4 : S = ((A.C)'+B+D)'+C.(A'+C'+D')
(A.C).B'.D'+C.(A'+C'+D')
(A.C).B'.D'+C.A'+C.C'+C.D'

* Identidade: A.A = A

* Pelo teorema de Morgan


* Propriedade Distributiva

(A.C).B'.D'+C.A'+0+C.D'

* Identidade: A.A' = 0

(A.C).B'.D'+C.A'+C.D'

* Identidade: A + 0 = A

C.D'.(A.B'+1)+C.A'

* Colocando C.D' em evidncia

C.D'.(1)+C.A'

* Identidade: A + 1 = 1

C.D'+C.A'

* Identidade: A . 1 = A

C.(D'+A')

* Colocando C em evidncia

C.(A.D)'

* Pelo teorema de Morgan

Exemplo 5: S = ((A+B).C )'+(D.(C+B))'


((A+B)'+C')+(D.(C+B))'

* Pelo teorema de Morgan

((A+B)'+C')+(D'+(C+B)')

* Pelo teorema de Morgan

(A+B)'+(C+B)'+C'+D'

* Propriedade Associativa

(A+B)'+(C'.B')+C'+D'

* Pelo teorema de Morgan

(A+B)'+C'.(B'+1)+D'

* Colocando C' em evidncia

(A+B)'+C'.(1)+D'

* Identidade: A + 1 = 1

(A+B)'+C'+D'

* Identidade: A . 1 = A

(A+B)'+(C.D)'

* Pelo teorema de Morgan

Exemplo 6: S = A'.B'.C'+A'.B.C+A'.B.C'+A.B'.C'+A.B.C'
C'.(A'.B'+A'.B+A.B'+A.B)+A'.B.C

* Colocando C' em evidncia

40

XD102 Eletrnica Digital e CPLD

C'.(A'.(B'+B)+A.(B'+B))+A'.B.C

* Colocando A' e A em evidncia

C'.(A'.(1)+A.(1))+A'.B.C

* Identidade: A + A' = 1

C'.(A'+A)+A'.B.C

* Identidade: A . 1 = A

C'.(1)+A'.B.C

* Identidade: A + A' = 1

A'.B.C+C'

* Identidade: A . 1 = A

(A+B+C')'+C'

* Pelo teorema de Morgan

((A+B'+C').C)'

* Pelo teorema de Morgan

(A.C+B'.C+C'.C)'

* Propriedade Distributiva

(A.C+B'.C+0)'

* Identidade: A . A' = 0

(A.C+B'.C )'

* Identidade: A + 0 = A

(C.(A+B'))'

* Colocando C em evidncia

C'+(A+B')'

* Pelo teorema de Morgan

C'+A'.B

* Pelo teorema de Morgan

3.4.3. Fazendo tudo com portas NO-E (NAND)

Como j comentado anteriormente, temos um tipo de porta que em associao entre elas,
podem gerar todas as outras portas devido as suas caractersticas. Esta propriedade torna essas
portas elementos universais nos projetos de circuitos digitais j que, na forma de circuitos
integrados, as funes NO-E so fceis de obter e baratas. Com isso, vamos ver de que forma
podemos implementar algumas portas lgicas atravs da porta NO-E.

a) Inversora: Para obter uma inversora de uma porta NO-E basta unir suas entradas ou
colocar uma das entradas no nvel lgico um.

41

XD102 Eletr
letrnica Digital e CPLD

ou
Figura
ura 3.15. Exemplos de portas inversoras com portas NO-E.
NO
A

B(+5V)

Tabela 3.9. Tabela verdade de uma porta NO-E


NO E como inversora.

NO (NAND) e
b) Uma porta E (AND) feita atravs da juno entre uma porta NO-E
uma inversoraa em cada entrada. Pois, S = A B = A B .

Figura 3.16. Exemplo de portas E com portas NO-E


NO E (NAND)

c)

A funo OU (OR) obtida atravs da colocao de uma inversora na sada depois


de aplic-la
la a uma porta NO-E.
NO
Fica fcil deduzir, pois, S = A B e aplicando
DeMorgan temos: S = A + B = A + B .

Figura 3.17. Exemplo de portas OU com portas NO-E


NO E (NAND)

42

XD102 Eletrnica Digital e CPLD

3.5. Mapa de Karnaugh


3.5.1. Introduo
No item anterior vimos uma boa parte da lgebra de Boole, seus teoremas e propriedades
de forma simples. Agora vamos ver uma nova metodologia para que possamos fazer as mesmas
simplificaes ou redues das funes lgicas mais complexas. Esta nova metodologia foi criada
com o intuito de tornar simples o nosso trabalho na hora de construir os sistemas lgicos. Veitch
e Karnaugh foram dois estudiosos do sculo passado que tornaram possvel a simplificaes de
funes lgicas por simples observao visual da tabela verdade, quando esta est transcrita em
mapas criados para este procedimento.

3.5.2. Endereamento de um mapa de Karnaugh


O mapa de Karnaugh tem no seu significado uma mudana na forma com que a tabela
verdade apresentada. Este mapa composto por um nmero de clulas igual ao nmero de
linhas da tabela verdade e, portanto, tem 2n clulas, onde n o nmero de variveis que
compem a funo. Ento, antes de comearmos a analisar este tipo de mapa, temos que saber
como se transcreve uma tabela verdade para um mapa de Karnaugh e tambm como este mapa,
isso visto facilmente pelo jogo batalha naval. Como:
A B C D E F
1
2 *
3 *

4 *
5 *
6

Tabela 3.10. Tabela exemplo do jogo batalha naval.

Aqueles que conhecem batalha naval, provavelmente sabem que cada ponto assinalado
na ficha pertence a um elemento da esquadra inimiga, com isso, se quiser atingir um alvo temos
que utilizar os indicativos de linha e coluna para, exatamente, informar a localizao do suposto
alvo. Para o mapa acima vemos que se tomarmos fileira vertical composta por quatro asteriscos
tem os seguintes endereos: A2, A3, A4 e A5.

43

XD102 Eletrnica Digital e CPLD

Por analogia, as fileiras compostas por trs asteriscos e a fileira composta por dois
asteriscos na horizontal tm, respectivamente os seguintes endereos: C3, D3, E3 e E6 e F6.
Se entendermos esta forma de endereamento pode-se verificar que num mapa de
Karnaugh o processo muito parecido. Observe o exemplo de um Mapa K (Karnaugh) de quatro
variveis:

CD
00

AB 00 01 11 10

01

J
F

11

10
Tabela 3.11. Tabela exemplo do mapa de karnaugh de quatro variveis.

O endereo da clula F : A = 0, B = 0, C = 0 e D = 1;
O endereo da clula H : A = 0, B = 1, C = 1 e D = 1;
e, ainda, o endereo da clula J : A = 1, B = 1, C = 0 e D = 0.

Observe a maneira particular que colocamos os valores em binrio. Esta forma de


organizao de utilizao do sistema de numerao binria chamada de cdigo gray.
O cdigo gray um cdigo digital com a propriedade que duas palavras-codigo
consecutivas diferem apenas de um bit. Ele se enquadra na classe dos cdigos refletidos, devido
ao algoritmo de construo que ele utiliza.
Com isso vemos que este cdigo no mostra o cdigo binrio na ordem que estamos
acostumados a us-lo e esta justamente a maneira particular que caracteriza o mapa de
Karnaugh.
Para exemplificarmos o endereamento de um mapa K fica mais fcil e mais claro
iniciarmos com um mapa de quatro variveis, mas didaticamente vamos estudar primeiro o
mapas de trs variveis para ento chegarmos ao de quatro variveis.

3.5.3. Mapa de Karnaugh de trs variveis


Podemos analisar tambm funes de trs variveis atravs dos mapas K, e para isso
basta usarmos dois mapas de duas variveis associados convenientemente. Temos ento duas
formas de associ-los que so completamente equivalentes:

44

XD102 Eletrnica Digital e CPLD

BCA

B 00
C
0
1

01

11

10

00
01
11
10

Figura 3.18. Disposies do mapa de Karnaugh


Entretanto, antes de continuar nossa anlise sobre estes mapas necessrio definir alguns
parmetros. E eles so:

a)

Adjacncia: Vamos considerar duas clulas de um mapa de Karnaugh so adjacentes se as


variveis que a endeream apresentarem apenas uma mudana de valor. Exemplo:

Figura 3.19. Exemplo de adjacncia

As clulas % e # so adjacentes, pois para % A = 0, B = 0 e C = 1 e para #, A = 1, B = 0 e


C = 1. Percebemos ento que apenas A apresentou mudana em seu valor.
As clulas % e @ no so adjacentes, pois para % A = 0, B = 0 e C = 1 e para @, A = 1, B =
0 e C = 0. Percebemos ento que A e C apresentaram mudanas em seus valores.

b) Enlace: Enlace o agrupamento que fazemos no mapa K com o intuito de visualizarmos as


clulas adjacentes. Para cada agrupamento ou enlace, teremos uma expresso booleana
correspondente e estas nos daro o resultado do mapa em uma forma mais simplificada. Os
enlaces s podem ser feitos de forma que agrupem um nmero de clulas que seja igual a uma
potncia de dois, ou seja, 1, 2, 4, 8, etc. Com isso, um mapa de Karnaugh de trs variveis na
sua forma horizontal pode ter apenas os seguintes enlaces:

45

XD102 Eletrnica Digital e CPLD

Figura 3.20. Representao do enlace de uma clula

Figura 3.21. Representao dos enlaces de duas clulas

Figura 3.22. Representao dos enlaces de quatro clulas

Figura 3.23. Representao dos enlaces de oito clulas

Observando acima podemos entender que cada enlace define uma regio onde as
variveis de endereamento apresentam uma propriedade em comum. Portanto para resolvermos
um mapa de Karnaugh devemos seguir os seguintes passos:
1) Identificar as clulas cujos valores so um;
2) Fazer os enlaces permitidos (observando as adjacncias e o nmero de clulas do
enlace);
3) Deduzirmos a expresso booleana para cada enlace e agruparmos essas expresses
atravs da funo OU.

3.5.4. Mapa de Karnaugh de quatro variveis


Utilizando o mesmo procedimento do mapa anterior, pode-se tambm analisar as funes
de quatro variveis atravs dos mapas K, sendo que para tanto basta usarmos dois mapas de trs
variveis associados convenientemente.

46

XD102 Eletrnica Digital e CPLD

A
C

00

01 11

10

00
01
11
10

Figura 3.24. Mapa de Karnaugh para quatro variveis

As regras de adjacncias e de enlaces para o mapa de Karnaugh de quatro variveis


continuam sendo as mesmas, j que estas regras valem para mapas com qualquer nmero de
clulas. Contudo, devemos fazer algumas consideraes teis para facilitar a simplificao do
mapa.
Primeiro, fazer os enlaces com maior nmero de clulas, pois se no proceder assim,
possivelmente faremos agrupamentos que poderiam ser substitudos por um maior. Em segundo
lugar, verificar se em cada enlace existe pelo menos uma clula que pertena a apenas um enlace,
pois corremos o risco de fazermos enlaces redundantes e dispensveis.
Para uma melhor compreenso da forma com que deve ser feita a utilizao do mapa,
comearemos citando um exemplo:

Figura 3.25. Exemplo sobre a formao do mapa de karnaugh de quatro elementos

Desejamos expressar esta tabela como a soma de produtos, o que significa que os valores
adjacentes que devemos procurar na tabela so os uns. importante notar que caso

47

XD102 Eletrnica Digital e CPLD

quisssemos considerar os zeros da tabela, teramos que expressar a tabela como o produto de
somas.
Voltando ao exemplo, nossa idia agrupar os termos adjacentes iguais, havendo para
isso diversas possibilidades, entretanto, devemos agrupar uma maior quantidade possvel de itens
adjacentes, pois isso criar um enlace maior. Assim teremos equaes mais simplificadas.
Na hora que for obter as equaes do mapa, necessrio entender que os ndices
deste mapa determinam condio lgica de cada varivel. Ento, como a tabela acima foi
expressa atravs da soma de produtos, quando o ndice for zero, a varivel lgica
correspondente tem seu nvel barrado, ou invertido. O mesmo raciocnio serve para quando o
ndice for um, indicando que a varivel no ter seu valor lgico alterado.

3.5. Concluso
Os circuitos lgicos digitais podem parecer algo confuso e de difcil compreenso, pois
eles utilizam muito da matemtica e isso, s vezes, pode parecer montono e desestimulante.
Contudo, esta teoria bsica necessria para que voc possa entender de forma clara o
funcionamento dos captulos que se seguem. Isto ainda o comeo, mas o esforo ser
recompensador a partir do momento que o aluno comear a enxergar estes conceitos em todos os
equipamentos que utilizam algum tipo de circuito lgico. Afinal, estes princpios esto presentes
em tudo que um computador faz.
Nos captulos que se seguem, estes conceitos j sero abordados de forma mais concreta e
nas lies prticas ser mais fcil entend-los. Nas prximas lies, o que foi estudado at agora
ficar mais claro quando encontrarmos sua aplicao prtica.

48

XD102 Eletrnica Digital e CPLD

4. Famlia de circuitos lgicos digitais


At 1955, os componentes eletrnicos disponveis para construir sistemas digitais eram os
diodos semicondutores e as vlvulas a vcuo. Os diodos so relativamente pequenos, com
dimenses da ordem de milmetros, e consomem relativamente pouca potncia. As vlvulas, por
outro lado, so grandes, tendo dimenses da ordem de vrios centmetros e consomem
quantidades relativamente grandes de potncia, tipicamente da ordem de alguns watts. Embora
em sua maioria as portas pudessem ser construdas com diodos e resistores, tambm era
necessrio usar vlvulas em grandes quantidades. Como resultado, qualquer sistema digital era
grande, caro, e usava muita potncia. A situao melhorou consideravelmente com a inveno
do transistor nos anos 50. Um transistor, normalmente substituindo uma vlvula, consome muito
menos potncia (da ordem de dezenas de mW) e, como o diodo semicondutor, quando
encapsulado individualmente, tem dimenses da ordem de alguns milmetros.
Portanto, com a evoluo da tecnologia e a inveno do transistor, procurou-se
padronizar os sinais eltricos correspondentes aos nveis lgicos. Esta padronizao favoreceu o
surgimento das famlias de componentes digitais com caractersticas bastante distintas.
Os circuitos eletrnicos modernos no usam chaves e lmpadas para representar nveis
lgicos na prtica, mas sim, dispositivos muito rpidos que podem estabelecer os nveis lgicos
nas entradas das funes com velocidades incrveis e isso lhes permite realizar milhes de
operaes muito complexas a cada segundo. Aqui veremos que tipos de circuitos so usados e
como so encontrados na prtica, fazendo com que o seu uso em conjunto possa criar um
circuito muito mais complexo, como aqueles encontrados nos computadores atuais em blocos
bsicos. Estes blocos, quando unidos, podem levar a elaborao de circuitos muito complexos
como os encontrados nos computadores de hoje.
As famlias lgicas diferem basicamente pelo componente principal utilizado por cada
uma em seus circuitos. Existem inmeras famlias que possuem caractersticas nicas, podemos
citar como algumas famlias existentes:

RTL - Lgica resistor-transistor (obsoleta);

DTL - Lgica diodo-transistor (obsoleta);

DCTL - Lgica transistor acoplamento direto;

TTL - Lgica transistor-transistor (mais popular);

ECL - Lgica emissor-acoplado;

49

XD102 Eletrnica Digital e CPLD

MOS - Metal Oxide Semiconductor:

PMOS - Lgica MOSFETs de canal-p (obsoleta);

NMOS - Lgica MOSFETs de canal-n

CMOS - Lgica MOSFETs Complementares;

Entretanto, nosso objetivo aqui analisar o funcionamento de trs famlias em particular:


Famlia RTL, TTL (Transistor-Transistor Logic) e CMOS. A famlia RTL s por uma questo
didtica, pois j uma famlia obsoleta e as outras duas por serem as mais utilizadas atualmente.
No restante deste captulo iremos analisar os parmetros tpicos de cada famlia, verificar
como o funcionamento destas famlias e verificar se possvel promover a interconexo entre
elas.

4.1. Famlia RTL (Resistor-Transistor Logic) e DTL (Diode-transistor


Logic)
4.1.1. O transistor como chave eletrnica

O transistor opera em trs modos diferentes. O primeiro o funcionamento de corte, que


consiste na transformao eltrica do transistor numa chave aberta, impedindo a circulao de
corrente atravs de si. O segundo consiste no funcionamento do transistor como amplificador,
que consiste na amplificao de um sinal injetado na entrada. O terceiro o modo do transistor
no estado de saturao, onde o transistor funciona eletricamente como uma chave fechada,
fazendo com que circule corrente por ele. Se considerarmos somente a primeira e a terceira forma
de funcionamento, verificamos que o transistor pode facilmente substituir uma chave, tornando
possvel a representao de um circuito lgico simples. Assim, na simulao dos circuitos que
estudamos e em que usamos chaves, possvel utilizar transistores com uma srie de vantagens.
Uma vantagem importante que o transistor poder operar com a tenso ou nvel lgico
produzido por uma outra funo e no necessariamente por uma pessoa que acione uma chave.
Assim, as funes lgicas implementadas com transistores tm a vantagem de poderem ser
interligadas umas nas outras, pois o sinal que aparece na sada de cada uma pode ser usado como
entrada para outra. Abaixo podemos ver um exemplo simples da utilizao de um transistor para
obter uma porta inversora.

50

XD102 Eletr
letrnica Digital e CPLD

Figura 4.1. Representao de uma inversora na famlia RTL


Aplicando o nvel um (5V) na base do transistor ele conduz at o ponto de saturar,
fazendo a tenso no seu coletor cair a zero. Por outro lado, na ausncia de tenso na sua base,
que corresponde
esponde ao nvel zero de entrada, o transistor se mantm cortado e a tenso no seu
coletor se mantm alta, o que corresponde ao nvel um. Tomando este entendimento como base,
podemos conseguir outras portas lgicas simples atravs da combinao de transistores
transist
e
resistores.

Figura 4.2. Representao de uma porta NO-E


NO E na famlia RTL

51

XD102 Eletr
letrnica Digital e CPLD

Figura 4.3. Representao de uma porta NO-OU


NO OU na famlia RTL

Isso significa que a elaborao de um circuito lgico digital capaz de realizar operaes
complexas usando transistores
ansistores algo que pode ser conseguido com relativa facilidade.
4.1.2. Usando a famlia DTL

Uma famlia que pode ter bastante uso na prtica e a DTL (lgica diodo-transistor).
diodo
Sua
principal vantagem e a facilidade de construo em situaes onde no se justifica o uso de um
circuito integrado. Por exemplo, caso seja preciso usar uma porta E de trs entradas podemos
optar pelo seguinte circuito:

Figura 4.4. Composio de uma porta E DTL.

Onde a sada S ser um se, somente se, todas as entradas forem um.
u Tambm possvel
construir uma porta OU, conforme apresentado a seguir:

52

XD102 Eletr
letrnica Digital e CPLD

Figura 4.5. Composio de uma porta OU DTL.

Utilizando estas simples portas com diodos e ainda uma inversora com transistor
possvel resolver facilmente alguns problemas de lgica
lgica no circuito. Vale ressaltar, porem, que ao
optar por um circuito mais simples deixamos de lado vantagens como padronizao, velocidade,
interconectividade, etc.
4.1.3. Melhorando o desempenho

Entretanto, utilizar estes circuitos transistorizados que corresponde a uma maneira no


padro pode trazer dificuldades na criao de sistemas lgicos mais complexos. Mesmo que
antes, durante o desenvolvimento da eletrnica digital, cada porta lgica fosse montada com seus
transistores e resistores para depois ser
ser interligada com as outras, isto foi causando um
desconforto por vrios motivos. Um desses motivos foi a alta complexidade que se tinha para
montar um circuito com vrias funes lgicas. Outro motivo era a necessidade de ter um padro
de funcionamento para
ra cada circuito ou funo. Isso era ideal para ter todos os circuitos
operando com a mesma tenso de alimentao, para que pudessem fornecer sinais que fossem
reconhecidos e que fosse sensvel o suficiente para reconhecer os sinais dos outros circuitos
lgicos.
Para se solucionar este problema, foi desenvolvida a tecnologia dos circuitos integrados,
permitindo a colocao de diversos componentes j interligados dentro de um invlucro plstico,
permitindo o uso de vrias funes lgicas simultneas e em maior
maior quantidade. Assim, foi
possvel diminuir o tamanho dos projetos, pois foi criada uma srie de circuitos integrados que
continham numa nica pastilha as funes lgicas digitais mais usadas.

53

XD102 Eletrnica Digital e CPLD

Com isso elas passaram a ocupar menos rea fsica e foram feitas de tal maneira que
todas eram compatveis entre si, operando com as mesmas tenses e reconheciam os mesmos
sinais.
Estas sries de circuitos integrados formaram ento as Famlias Lgicas, a partir das quais
os projetistas tiveram facilidade em encontrar todos os blocos para montar seus equipamentos
digitais. Ento conforme as figuras abaixo, cada CI (Circuito Integrado) continham uma
quantidade de portas lgicas de um mesmo tipo.

Figura 4.6. Circuito Integrado contendo quatro portas NO-E

Assim, se fosse necessrio montar um circuito que usasse trs portas E, o projetista teria
disponveis componentes compatveis entre si contendo estas funes e de tal forma que
poderiam ser interligadas das maneiras desejadas e num espao fsico mnimo. O sucesso do
advento dessa tecnologia foi enorme, pois alm do menor tamanho dos circuitos havia menor
consumo de energia.
Apesar de a famlia RTL ser uma precursora da tecnologia digital, hoje era no mais
utilizada devido s limitaes impostas por ela, que j foram citadas. Nas prximas pginas, nos
limitaremos a estudar as duas famlias em maior destaque hoje, a famlia TTL e a CMOS.

4.2. Famlia TTL


A famlia TTL foi primeiramente desenvolvida pela Texas Instruments, contudo, devido
a enorme utilidade desta famlia, muitos fabricantes de semicondutores tambm produzem seus
componentes. Esta famlia facilmente reconhecida durante o seu uso nos projetos

54

XD102 Eletrnica Digital e CPLD

principalmente pelo fato de ter duas sries que comeam pelos nmeros 54 para o uso militar e 74
para o uso comercial. Assim, a associao de qualquer componente que comece pelo nmero
74 famlia TTL fica evidente. A caracterstica mais importante desta famlia est no fato de
que ela trabalha com uma tenso de alimentao de 5 V. Assim, para os componentes desta
famlia, o nvel lgico zero sempre a ausncia de tenso ou 0 V, enquanto que o nvel lgico um
sempre uma tenso de +5 V. Para os nveis lgicos serem reconhecidos, eles devem estar dentro
de faixas bem definidas, pois na famlia TTL h uma faixa chamada faixa de rudo. Uma porta
TTL reconhecer como nvel zero as tenses que estiverem entre 0 e 0,8 V e como nvel um as
que estiverem numa outra faixa, entre 2,4 e 5 V. Entre essas duas faixas existe uma regio
indefinida que deve ser evitada.
Hoje no mercado existem centenas de circuitos integrados TTL disponveis para a
elaborao de projetos eletrnicos. A maioria usa invlucros DIL de 14 e 16 pinos, conforme
visto na figura 4.4. As funes mais simples das portas esto disponveis numa certa quantidade
em cada integrado. No entanto, medida que novas tecnologias foram sendo desenvolvidas
permitindo a integrao de uma grande quantidade de componentes, surgiu a possibilidade de
colocar num integrado no apenas umas poucas portas e funes adicionais que sero estudadas
futuramente como flip-flops, decodificadores e outros mas, tambm interlig-los de diversas
formas e utiliz-los em aplicaes especficas. Com isso, fica fcil observar que os componentes
que compem quase todos os equipamentos eletrnicos so compostos pelo conjunto de diversos
componentes lgicos. Para que isso fosse possvel, diversas etapas no aumento da integrao
foram obtidas e receberam nomes que hoje so comuns quando falamos de equipamentos digitais
e computadores em geral. Temos as seguintes classificaes para os graus de integrao dos
circuitos digitais:

SSI - Small Scale Integration ou Integrao em Pequena Escala: Que corresponde a


srie normal dos primeiros TTL que contm de 1 a 12 portas lgicas num circuito integrado.
MSI - Medium Scale Integration ou Integrao de Mdia Escala: Em que temos num
nico circuito integrado de 13 a 99 portas ou funes lgicas.
LSI - Large Scale Integration ou Integrao em Grande Escala: Que corresponde a
circuitos integrados contendo de 100 a 999 portas ou funes lgicas.
VLSI - Very Large Scale Integration ou Integrao em Escala Muito Grande: Que
corresponde aos circuitos integrados com mais de 1000 portas ou funes lgicas.

55

XD102 Eletrnica Digital e CPLD

Em circuitos eletrnicos, na maioria dos casos possvel melhorar a velocidade de


operao (isto , fazer com que o circuito comute entre os nveis alto e baixo de forma mais
rpida) sacrificando a potncia. Como maior potncia no envolve somente maiores correntes
mais tambm maior consumo de energia e uma dissipao maior de calor, elas tambm afetam
diretamente as capacitncias parasitas que existem nas junes dos semicondutores sendo
carregadas e descarregadas mais rapidamente.
Estas capacitncias parasitas no so introduzidas deliberadamente no circuito, mas so
os resultados inevitveis das dimenses e geometria do circuito. A disponibilidade de correntes
maiores torna possvel ligar e desligar os transistores mais rapidamente. Quando usamos mais
potncia com a finalidade de obter maior velocidade, sempre bom avaliar se este aumento de
velocidade compensa o acrscimo de potncia utilizada. Uma figura de mrito til para se fazer
esta avaliao o produto velocidade-potncia, que o produto do atraso de propagao pela
dissipao de potncia de uma porta.
Quando transistores bipolares comuns funcionam em circuitos digitais e so ligados de
modo a conduzir corrente, a operao geralmente se d na regio conhecida como saturao,
como ns j vimos anteriormente. Em virtude da saturao o transistor leva um tempo
relativamente longo para ser desligado. Conseqentemente, os circuitos digitais padro usando
transistores comuns sofrem uma desvantagem em relao velocidade. Com uma despesa
adicional pode-se, todavia, fabricar um tipo especial de transistor denominado Schottky, que no
satura, podendo, conseqentemente, operar em velocidades mais altas.
Devido ao balano possvel entre velocidade e potncia e devido possibilidade de
fabricar transistores comuns do tipo Schottky, a famlia TTL existe em cinco sries distintas, que
so listadas, com suas caractersticas. A razo da popularidade da srie LS toma-se aparente,
embora outras sries possam ser escolhidas caso haja restries quanto velocidade, dissipao
possvel ou ao custo.

Tipo de
Sries

transistor de
potncia

54LS /74LS

54L/74L

Schottky, baixa
potncia.
Comum, baixa

Produto

Atraso de

Dissipao de

propagao, ns

potncia, mW

9.5

19

33

33

velocidadepotncia, pJ

56

XD102 Eletrnica Digital e CPLD

potncia.
Schottky,
54S/74S

potncia

19

57

10

10

100

22

132

normal.
Comum,
54/74

potncia
normal.

54H/74H

Comum, alta
potncia.

Tabela 4.1. Caractersticas tpicas da famlia 54/74 SSI.


4.2.1. Algumas caractersticas da famlia TTL

Correntes de entrada:

Quando uma entrada de uma funo lgica TTL est no nvel 0, para uma corrente da
base para o emissor do transistor multi-emissor presente dentro do CI TTL da ordem de 1,6 mA.
Esta corrente deve ser levada em conta no projeto, pois, ela deve ser suprida pelo circuito que
excitar a porta. Quando a entrada de uma porta lgica TTL est no nvel alto, flui uma corrente
no sentido oposto da ordem de 40 A. Esta corrente vai circular se tenso de entrada estiver com
um valor superior a 2,0 V. Estas correntes tambm so conhecidas pelas suas nomenclaturas
abaixo:

IIH (mnimo) Corrente de entrada correspondente ao nvel lgico alto. Valor da corrente
que circula na entrada de um circuito digital, quando um nvel lgico alto aplicado em tal
entrada. Note que os valores de IIL so negativos, pois se convencionou que a corrente que entra
na porta tem sinal positivo; Estando a entrada em 0, a corrente sai da porta, portanto o sinal -
denota o sentido contrrio.
IIL (mximo) Corrente de entrada correspondente ao nvel lgico baixo. Valor da
corrente que circula na entrada de um circuito digital, quando um nvel lgico baixo aplicado
em tal entrada.

57

XD102 Eletr
letrnica Digital e CPLD

Correntes de sada:

Quando temos a sada de um circuito TTL indo ao nvel zero (ou baixo), flui uma
corrente da ordem de 16 mA. Isso mostra que uma sada TTL no nvel zero
zer ou nvel baixo pode
drenar de uma carga qualquer ligada a ela uma corrente mxima de 16 mA. Por outro lado,
quando a sada de uma
ma funo TTL est no nvel 1 ou alto, ela pode fornecer uma corrente
mxima de 400 A. Veja ento que podemos obter uma capacidade muito maior de excitao de
sada de uma porta TTL quando ela levada ao nvel zero do que ao nvel um. Isso justifica o
fato
to de que em muitas funes indicadoras, em que ligamos um LED na sada, fazemos com que
ele seja aceso quando a sada vai ao nvel zero (e, portanto, a corrente maior) e no ao nvel
um.

Figura 4.7. Diferenas entre correntes de sada dos nveis lgicos.


lgic

Ainda, atravs de sua utilizao, elas podem ser nomeadas como:

IOH (mnimo) Corrente de sada correspondente ao nvel lgico alto.


alto Valor da corrente
que circula na sada de um circuito digital, quando um nvel lgico alto gerado em tal circuito,
respeitadas as limitaes para carregamento da sada.
IOL (mximo) Corrente de sada correspondente ao nvel lgico baixo.
baixo Valor da corrente
que circula na sada de um circuito digital, quando um nvel lgico baixo gerado em tal
circuito, respeitadas as limitaes para carregamento da sada. Novamente deve ser observado
que o sentido positivo o de sada, portanto IOH dado em valores positivos e IOL dado em
valores negativos (corrente entra na porta).

58

XD102 Eletrnica Digital e CPLD

Capacidade de Sada (Fan-Out)

A fonte de um sinal digital aplicado entrada de uma porta deve ser capaz de estabelecer
naquela entrada uma tenso correspondente a um ou outro nvel lgico (zero ou um). Em
qualquer um dos nveis a fonte deve satisfazer os requisitos de corrente da porta acionada, ou
seja, fornecer o nvel mnimo de corrente e tenso. Como a sada de uma porta lgica usada
como fonte para a entrada de outra porta, necessrio conhecer a capacidade de acionamento de
uma porta, isto , precisamos saber quantas entradas de portas a serem acionadas podemos ligar
sada de uma porta acionadora. Este parmetro fornecido nos manuais dos componentes,
geralmente com o nome de FAN-OUT. No caso TTL, desde que cada porta acione portas da
mesma srie, a capacidade de sada de dez para portas das sries 74 ou 54 padro e de alta
potncia e para as sries de baixa potncia o limite de vinte. Quando uma porta lgica aciona
portas de outras sries, necessrio verificar a literatura do fabricante para determinar a
necessidade de corrente de entrada, a disponibilidade de corrente de sada e ter certeza de que
no h carga excessiva para a sada de uma porta. Este fato ser abordado com mais detalhes
adiante.

Margem de Rudo

Como j visto, a famlia TTL opera com uma tenso de alimentao de 5V, todas as
tenses em um sistema TTL esto no intervalo de 0 a 5V. Quando uma porta lgica no estiver
carregada pela ligao a entradas de outras portas, sua tenso de corresponde ao nvel lgico
zero, onde o valor pode ser 0,1 V ou at menor para a srie 54/74. A tenso alta, correspondente
ao nvel lgico um, fica em tomo de 3,4 V. Quando a sada for de nvel lgico baixo, a porta
acionadora deve permitir o fluxo de corrente da porta acionada para si prpria. A porta
acionadora descrita como absorvedora de corrente da carga. Quando a sada estiver no nvel
alto, a porta acionadora servir como fonte de corrente para a carga e descrita como fornecendo
corrente. No nvel de sada de nvel lgico baixo, a corrente drenada eleva a tenso de sada e no
nvel de sada no nvel lgico alto a corrente suprimida diminui a tenso de sada.
Para a srie 54/74, o fabricante garante que, mesmo que uma porta esteja carregada at
sua capacidade mxima de sada, a tenso de sada baixa no sobe acima de 0,4 V e a tenso de
sada de nvel lgico alto no desce abaixo de 2,4 V. O fabricante tambm garante que uma

59

XD102 Eletrnica Digital e CPLD

tenso igual ou menor que 0,8V sempre ser interpretada por uma porta que est sendo acionada
como correspondendo a tenso baixa (nvel lgico zero) e que uma tenso de entrada maior que
2V sempre ser interpretada como tenso alta (nvel lgico um). As duas tenses de sada e as
duas tenses de entrada so representadas pelos smbolos VOH, VOL, VIH e VIL e so definidas
como:

VOH: A tenso de sada mnima que uma porta fornece quando sua sada estiver
no nvel alto.
VOL: A tenso de sada mxima que uma porta fornece quando sua sada estiver
no nvel baixo.
VIH: A tenso mnima que pode ser aplicada entrada de uma porta e
reconhecida como nvel alto.
VIL: A tenso mxima que pode ser aplicada entrada de uma porta e
reconhecida como nvel baixo.

Para as sries 54 ou 74, estas tenses so as especificadas abaixo. Quando a tenso de


entrada VI estiver no intervalo de 0 a 0,8V ou no intervalo acima de 2,0 Volts, a sada VO
constante e vale 2,4 ou 0,4 Volts, respectivamente. Para VI no intervalo de 0,8 a 2,0 Volts, a sada
varia de seu nvel alto de 2,4V at seu nvel baixo de 0,4V.

Figura 4.8. Nveis de rudo TTL para entrada e sada.

60

XD102 Eletrnica Digital e CPLD

Velocidade

Os circuitos eletrnicos possuem uma velocidade limitada de operao que depende de


diversos fatores. No caso dos circuitos TTL, temos ainda que considerar sua construo que pode
apresentar indutncias e capacitncias parasitas que influem na sua velocidade de operao das
suas portas lgicas.
Assim, levando em conta a configurao tpica de uma porta, veremos que se for
estabelecida uma transio muito rpida da tenso de entrada, a tenso no circuito no subir
com a mesma velocidade porque esta tenso ter que carregar capacitncias parasitas existentes
na porta. Isto causar um aumento gradual da tenso de entrada, levando tempo que no deve
ser desprezado. Da mesma forma, medida que o sinal vai passando pelas diversas etapas do
circuito, temos de considerar os tempos que os componentes demoram a comutar justamente em
funo das capacitncias e indutncias parasitas existentes.
O resultado disso que para os circuitos integrados TTL existe um retardo entre o
instante em que o sinal passa do nvel zero para um na entrada e o instante em que o sinal na
sada responde a este sinal. Da mesma forma, existe um retardo entre o instante em que o sinal
de entrada passa do nvel um para o zero e o instante em que o sinal de sada passa do nvel zero
para o um, no caso de um inversor. Observe que estes tempos so determinantes quando se
trabalha com sistemas de alta velocidade.

Formas de ligao Coletor aberto e Totem-Pole:

Os circuitos lgicos TTL que ns vimos at agora so denominados Totem-Pole, eles tem
uma configurao que um ou outro transistor da porta TTL conduz a corrente, conforme o nvel
estabelecido na sada seja zero ou um. Este tipo de circuito apresenta um inconveniente caso ns
ligarmos duas portas em paralelo. Se uma das portas tiver sua sada indo ao nvel alto
simultaneamente que outra vai ao nvel baixo (0), um curto-circuito estabelecido na sada e isso
pode causar a queima da porta. Quer dizer que os circuitos integrados TTL com esta
configurao nunca podem ter suas sadas interligadas da forma indicada na figura.

61

XD102 Eletr
letrnica Digital e CPLD

Figura 4.9. Efeito do nvel lgico baixo e alto num Totem Pole.

Todavia, existe uma possibilidade de elaborar circuitos em que as sadas das portas sejam
ligadas entre si. Este mtodo obtido pela utilizao do Open
n Collector ou coletor aberto. Os
circuitos TTL que tem esta configurao so indicados como open
open collector
collector e quando so
usados, exigem a ligao de um resistor externo denominado pull-up

com aproximadamente
2000 ohms.
Este tipo de mtodo significa que
que o transistor interno da porta lgica est com o coletor
aberto (open collector),
), necessitando de um resistor de polarizao. A vantagem desta
configurao est na possibilidade de interligarmos portas diferentes num mesmo ponto e a
desvantagem est na diminuio de velocidade do circuito lgico, ficando mais lento com o uso
do resistor, pois ele influencia o circuito alterando sua impedncia.

Figura 4.10. Configurao interna de uma porta Open-Collector


Collector.

62

XD102 Eletr
letrnica Digital e CPLD

Figura 4.11. Porta lgica usando mtodo Open

Collector
Collector.

Tri-State:

Tri-state,, traduzindo do ingls, corresponde ao terceiro estado. Esta uma configurao


encontrada em alguns integrados TTL, principalmente usados em micro informtica, como os
computadores. Quando duas (ou mais) portas estiverem
estiverem suas sadas conectadas, deve ocorrer que
se uma porta estiver enviando seus nveis lgicos, a outra porta deve estar numa situao em que
na sua sada no tenhamos nem zero e nem um, ento ela deve ficar num estado de circuito
desligado, circuito aberto
to ou terceiro estado.
Isso conseguido atravs de uma entrada de controle denominada habilitao ou
Enable sendo abreviada correntemente por EN. Assim, quando EN estiver em zero, o transistor
da porta lgica no conduz e nada acontece no circuito que
que funciona normalmente. No entanto,
se EN for levada ao nvel um, o transistor satura, levando ao corte, ou seja, os dois passam a se
comportar como circuitos abertos, independentemente dos sinais de entrada. Na sada teremos
ento um estado de alta impedncia.
imped

Figura 4.12. Configurao externa simplificada de uma porta inversora tri-state.


tri

63

XD102 Eletr
letrnica Digital e CPLD

As funes tri-state
state so muito usadas nos circuitos de computadores denominados
barramentos de dados ou data
data bus,
bus, onde diversos circuitos devem aplicar seus sinais
sinai ao mesmo
ponto ou devem dividir a mesma linha de transferncia desses dados. O circuito que est
funcionando deve estar habilitado e os que no esto funcionando, devem ser levados sempre ao
terceiro estado.

Figura 4.13. Ligao de duas portas lgicas ao mesmo barramento.


Em virtude da possibilidade da pasta assumir um terceiro estado de alta impedncia. Foi
desenvolvido um tipo de porta muito til, chamada buffer tri-state.
tri state. Em eletrnica digital, um
buffer um componente sem funo lgica, isto , apresenta
apresenta na sada exatamente o mesmo sinal
da entrada. Quando este buffer tri-state,
tri state, a entrada de controle EN comanda se o sinal na
entrada deve ser apresentado na sada ou no.

Figura 4.14. Buffer Tri-state.


A

EN

Alta
Impedncia

Tabela 4.2. Tabela verdade do Buffer Tri-State.


Tri
4.2.2. Circuitos integrados TTL

64

XD102 Eletrnica Digital e CPLD

Devido ao grande desenvolvimento da tecnologia TTL, temos uma infinidade de


componentes integrados para os mais diversos fins. Sero citados alguns dos mais importantes,
sendo que para obter todas as informaes possveis da famlia seria necessrio ter um manual
para consulta. No fim da apostila, tem a lista e a funcionalidade da maioria dos membros da
famlia TTL.
Seus componentes integrados mais simples so na maioria das vezes, encapsulados em
um invlucro (continer ou pastilha) DIP ou DIL, podendo ter diversas portas ou pernas,
possui o formato retangular como abaixo.

Figura 4.15. Formato DIP ou DIL da famlia TTL.

Abaixo segue a descrio de algumas portas mais comuns da famlia TTL, com uma
breve descrio do que elas so e seu consumo.

7400 - Quatro Portas NO-E de duas entradas:


Num invlucro DIL, o consumo mdio por circuito integrado da ordem de 12
mA.

Figura 4.16. Ligao interna do componente integrado 7400.

7402 - Quatro Portas NO-OU de duas entradas


Num invlucro DIL de 14 pinos, cada unidade exige uma corrente de 12 mA.

65

XD102 Eletrnica Digital e CPLD

Figura 4.17. Ligao interna do componente integrado 7402.

7404 - Seis Inversores (NO)


Os seis inversores deste circuito integrado podem ser usados de forma
independente.

Figura 4.18. Ligao interna do componente integrado 7404.

7408 - Quatro Portas E de duas entradas


Este circuito integrado tem cada unidade exigindo uma corrente de 16 mA.

Figura 4.19. Ligao interna do componente integrado 7408.

7410 - Trs portas NO-E de trs entradas

66

XD102 Eletrnica Digital e CPLD

Cada uma das trs portas NAND deste circuito integrado pode ser usada de
forma independente. A corrente exigida pelo circuito de 6 mA.

Figura 4.20. Ligao interna do componente integrado 7410.

7420 - Duas portas NO-E de quatro entradas


Este circuito integrado contm duas portas E que podem ser usadas de forma
independente. O consumo por unidade de aproximadamente 4 mA.

Figura 4.21. Ligao interna do componente integrado 7420.

7432 - Quatro portas OU de duas entradas


As portas OU deste circuito integrado podem ser usadas de modo independente e
a corrente total exigida da ordem de 19 mA.

67

XD102 Eletrnica Digital e CPLD

Figura 4.22. Ligao interna do componente integrado 7432.

7486 - Quatro Portas OU-Exclusivo


As portas OU-Exclusivo ou Exclusive OR deste circuito integrado podem ser
usadas de forma independente, sendo o seu consumo de 30 mA.

Figura 4.23. Ligao interna do componente integrado 7486.

4.3. Famlia CMOS


Depois de termos visto como a famlia TTL importante, agora vamos focar sobre uma
nova famlia, a CMOS. A sigla CMOS significa Complementary Metal- Oxide Semiconductor
se referindo a utilizao de transistores de efeito de campo ou Field Effect Transistor (FET) no
lugar dos transistores bipolares comuns (como nos circuitos TTL). Como em qualquer rea da
eletrnica, o uso da famlia CMOS, possui vantagens e desvantagens no uso de transistores de
efeito de campo. Entretanto, os fabricantes desta famlia esto pouco a pouco eliminando essas
diferenas entre as duas famlias com o desenvolvimento de tecnologias de fabricao,
aumentando ainda a sua velocidade e reduzindo seu consumo.
De uma forma geral, podemos dizer que existem aplicaes em que mais vantajoso usar
um tipo, e aplicaes em que o outro tipo melhor. Os transistores de efeito de campo usados
nos circuitos integrados CMOS ou MOSFETs tm sua composio elementar vista a seguir onde
tambm aparece seu smbolo. Vemos que o ponto de controle a comporta ou gate (g) onde se
aplica o sinal que deve ser amplificado ou usado para chavear o circuito. aqui que teremos a
entrada da porta lgica. O transistor polarizado de modo a haver uma tenso entre a fonte ou
source (s) e o dreno ou drain (d). Fazendo uma analogia com o transistor bipolar, podemos dizer
que a comporta do MOSFET equivale base do transistor bipolar, enquanto que o dreno
equivale ao coletor e a fonte ao emissor.

68

XD102 Eletrnica Digital e CPLD

Figura 4.24. Diferenas entre transistores bipolares e MOS.

4.3.1. Aplicaes digitais

Semelhante ao uso que fazemos dos transistores bipolares, podemos fazer uso dos
transistores MOS. Alem de que as portas lgicas que utilizam tecnologia CMOS
(Complementary MOS) permitem com que dispositivos tenham caractersticas excelentes para
aplicaes digitais. Alguns dos parmetros da famlia CMOS sero descritos a partir de agora.

Consumo e velocidade:

Para que possamos analisar o consumo e velocidade desta famlia, vamos tomar
um circuito inversor como base para entendermos.

Figura 4.25. Funcionamento de uma porta lgica CMOS

69

XD102 Eletrnica Digital e CPLD

Podemos ver duas caractersticas importantes. A primeira que sempre um dos


transistores estar cortado, independente do sinal de entrada (alto ou baixo) fazendo com que
praticamente no circule corrente alguma entre o Vdd e o terra (0 V). A nica corrente circulante
ser de um circuito externo alimentado a sada lgica. Isso significa um consumo extremamente
baixo para este par de transistores em condies normais, j que na entrada a impedncia
elevadssima e praticamente nenhuma corrente circula. Este consumo da ordem de dez
nanowatt.
Contudo, na prtica temos alguns fatores que tornam este consumo maior, como por
exemplo, eventuais fugas ou a necessidade de outro componente que precise de uma maior
corrente. Mas como dito antes, ele no s cheio de qualidades. Como problema podemos citar
que, ao aplicarmos um sinal de controle a este circuito, a tenso no sobe imediatamente at o
valor desejado, precisando de certo tempo para carregar o capacitor existente na composio
do transistor.
Este atraso nada mais do que a diferena de tempo entre o instante em que aplicamos o
sinal na entrada e o instante em que ele estar disponvel na sada. Nos circuitos integrados
CMOS tpicos como os usados nas aplicaes digitais, como um inversor, este atraso da ordem
de trs nanossegundos (3 ns). Isso pode parecer pouco nas aplicaes comuns, mas se um sinal
tiver de passar por centenas de portas antes de chegar onde ele necessrio, podemos ter um
atraso acumulativo relativamente alto.
Entretanto, este problema pode ser contornado com a elevao de tenso de alimentao.
Assim, com mais tenso, a carga dos elementos capacitivos mais rpida e isso nos leva a uma
caracterstica muito importante dos circuitos CMOS digitais que deve ser levada em conta em
qualquer aplicao: com maior tenso de alimentao, os circuitos integrados CMOS so mais
rpidos. E isso fica mais fcil de obter do que na famlia TTL porque eles trabalham num valor
de tenso fixo enquanto os circuitos CMOS trabalham numa faixa de tenso mais ampla.

Sensibilidade ao manuseio:

Devido composio dos transistores usados na tecnologia CMOS, ele extremamente


sensvel a descargas eltricas tornando-os dispositivos muito delicados. De fato, a prpria carga
eltrica acumulada nas nossas ferramentas ou em nosso corpo quando caminhamos num tapete
num dia seco ou ainda atritamos objetos em nossa roupa pode ser suficiente para danificar de

70

XD102 Eletrnica Digital e CPLD

modo irreversvel os componentes CMOS. Para que se possa ter uma idia, caminhando num
carpete num dia seco, seu corpo pode acumular uma carga esttica que atingem at 10000 V. Se
voc tocar num objeto metlico aterrado, a descarga de seu corpo neste percurso de terra pode lhe
causar um forte choque. Ainda, da mesma forma, voc tocar num terminal de um dispositivo
CMOS, a carga do seu corpo que escoa por este dispositivo facilmente destruir a finssima
camada de xido que separa o gate do substrato e o componente estar inutilizado. Em outras
palavras, os dispositivos que usam transistores CMOS so extremamente sensveis a descargas
estticas. De qualquer forma, para evitar o problema, nunca toque com os dedos nos terminais de
componentes CMOS sejam eles circuitos integrados ou transistores.

4.3.2. Algumas caractersticas da famlia CMOS:

Tenso de sada:

No nvel lgico baixo (zero) a tenso de sada se aproxima de 0 V sendo no mximo de


0,01 V para os tipos comuns com alimentao na faixa de 5 a 10 V. No nvel lgico alto, a tenso
de sada praticamente a tenso de alimentao Vdd ou no mximo 0,01 V menor.

Corrente de sada:

Diferentemente dos circuitos integrados TTL em que temos uma capacidade maior de
drenar corrente na sada do que de fornecer, para os circuitos integrados CMOS a capacidade de
drenar e de fornecer corrente de sada praticamente a mesma. Assim, para uma alimentao de
5 V as sadas podem fornecer (quando no nvel alto) ou drenar (quando no nvel baixo) uma
corrente de at 1mA e essa corrente sobe para 2,5 mA quando a alimentao de 10 V. Estas
correntes so designadas por IOL e IOH nas folhas de especificaes dos circuitos integrados
CMOS.

71

XD102 Eletrnica Digital e CPLD

Corrente de fuga na entrada:

Se bem que a comporta esteja isolada do circuito dreno-fonte, com uma resistncia que
teoricamente seria infinita, na prtica pode ocorrer uma pequena fuga. Esta, da ordem de 10 pA
(1 picoampre = 0,000 000 000 001 ampre) para uma alimentao de 10 V deve ser considerada
quando precisamos calcular a corrente de entrada de um circuito CMOS numa aplicao mais
crtica.

Potncia:

Os circuitos integrados CMOS consomem muito menos energia que os circuitos


integrados TTL. Para os tipos comuns a corrente de alimentao Idd normalmente da ordem de
1 nA tipicamente com um mximo de 0,05 A para alimentao de 5 V, o que corresponde a
uma dissipao de 5 nW em mdia para alimentao de 5 V e 10 nW para alimentao de 10 V.

Velocidade:

Os tipos comuns CMOS so muito mais lentos que os TTL, mas famlias especiais esto
aparecendo com velocidades cada vez maiores e em muitos casos estas se aproximam dos mais
rpidos TTLs. As freqncias mximas, conforme j explicamos, dependem das tenses de
alimentao e das funes, j que maior nmero de componentes para atravessar significa um
atraso maior do sinal. Assim, nos manuais encontramos a especificao de velocidade dada tanto
em termos de freqncia quanto em termos de atraso do sinal. Para o caso do atraso do sinal,
observamos que ele pode estar especificado para uma transio do nvel alto para o nvel baixo
ou vice-versa e em alguns circuitos ou tenses de alimentao podem ocorrer diferenas.
4.3.3. Circuitos integrados CMOS

Comparado a famlia TTL, tambm podemos contar com uma boa quantidade de
circuitos integrados CMOS contendo funes lgicas. Como no caso do TTL, no temos espao
para colocar todas estas funes aqui, entretanto recomendado recorrer a manual CMOS. Aqui
esto as mais usadas.

72

XD102 Eletrnica Digital e CPLD

4001 - Quatro Portas NO-OU de duas entradas


Este circuito integrado contm quatro portas NO-OU em invlucro DIL de 14 pinos. O

consumo por circuito integrado da ordem de 10 nW.

Figura 4.26. Ligao interna do componente integrado 4001.

4011 - Quatro portas NO-E de duas entradas


Em invlucro DIL de 14 pinos encontramos quatro portas NO-E de duas entradas de

funcionamento independente.

Figura 4.27. Ligao interna do componente integrado 4011.

4012 - Duas portas NO-E de quatro entradas


As duas portas NO-E de quatro entradas deste circuito integrado podem ser usadas de

forma independente.

73

XD102 Eletrnica Digital e CPLD

Figura 4.28. Ligao interna do componente integrado 4012.

4023 - Trs portas NO-E de trs entradas


As trs portas NO-E deste circuito integrado podem ser usadas de maneira

independente.

Figura 4.29. Ligao interna do componente integrado 4023.

4025 - Trs portas NO-OU de trs entradas

Encontramos neste circuito integrado trs funes NO-OU que podem ser usados de
forma independente.

Figura 4.30. Ligao interna do componente integrado 4025.

4.3.4. A Funo tri-state do 4048

O integrado 4048 tem caractersticas muito interessantes para projetos CMOS envolvendo
funes lgicas. Com o que j vimos, sabemos que usando combinaes apropriadas de funes

74

XD102 Eletrnica Digital e CPLD

simples, possvel simular qualquer outra funo mais complexa. Este circuito possui 8 entradas,
uma sada e trs entradas de programao.
Dependendo dos nveis lgicos nas entradas de programao, o circuito se comporta
como funes NO-OU, OU, NO-E ou E com 8 entradas ou ainda de forma combinada,
realizando ao mesmo tempo funes de portas OU e E em cada uma das quatro entradas. Ento,
se colocarmos as trs entradas de programao no nvel alto, o circuito comporta-se como duas
portas E de quatro entradas ligadas a uma porta OU de duas entradas.
importante saber deste detalhe porque esta funo pode ser facilitadora em muitos
projetos, pois consegue simular a operao de diversas combinaes de outros circuitos
integrados CMOS. Internamente, o 4048 bastante complexo contendo 32 funes
independentes programadas, definidos pelos nveis lgicos nas entradas correspondentes.

Figura 4.31. Ligao interna do componente integrado 4048

4.4. Interfaceamento entre as famlias TTL e CMOS


Conforme explicamos, mesmo tendo uma faixa de tenses ampla e caractersticas
diferentes dos circuitos integrados TTL, existe a possibilidade de interfacear circuitos dos dois
tipos. H duas possibilidades de interfaceamento entre circuitos digitais TTL e circuitos digitais
CMOS.

4.4.1. A sada TTL deve excitar a entrada CMOS

75

XD102 Eletr
letrnica Digital e CPLD

Se as duas famlias lgicas estiverem com uma tenso de alimentao


alimentao de 5 V no h
problema e a interligao pode ser direta. Como as entradas CMOS tm uma impedncia muito
alta (no exigindo praticamente corrente alguma) da sada TTL, no existe perigo do circuito
CMOS carregar a sada TTL. Entretanto, temos que considerar o seguinte problema: As
entradas CMOS s reconhecem como nvel lgico um algum valor de tenso de pelo menos 3.5
V, enquanto que no nvel alto, a tenso mnima que o TTL pode fornecer nestas condies de
3.3 V.
Isso significa que necessrio
necessrio garantir que a entrada CMOS reconhea o nvel alto TTL,
o que conseguido com a adio de um resistor externo de pull-up
pull
(conceito visto
anteriormente), observe a figura abaixo. Este resistor de 22K ligado ao positivo da
alimentao de 5 V.

Figur 4.32. Interfaceamento TTL e CMOS


Figura

Se o circuito CMOS a ser excitado por um TTL for alimentado com tenso maior que 5
V, por exemplo 12 V, deve ser usado um circuito intermedirio de casamento de caractersticas.
Este circuito intermedirio deve manter o sinal, ou seja, deve ser simplesmente um buffer no
inversor, como por exemplo, o de coletor aberto com um resistor de pull-up
pull
externo. O valor
deste resistor depender da tenso de alimentao.

76

XD102 Eletr
letrnica Digital e CPLD

Figura 4.33. Interfaceando TTL e CMOS com tenses diferentes


diferent
4.4.2. CMOS excitando uma entrada TTL

Neste caso, devemos considerar que uma sada CMOS no nvel baixo pode drenar uma
corrente de aproximadamente 0,5 mA e no estado alto, a mesma intensidade. No entanto, uma
entrada TTL fornece uma corrente de 1,6 mA no nvel baixo, o que no pode ser absorvido pela
sada CMOS. Isso significa que entre as duas devemos intercalar um buffer CMOS, como por
exemplo, os 4049 e 4050 que permitem a excitao de at duas entradas TTL a partir de uma
sada CMOS.

Figura 4.34. Interfaceando CMOS e TTL.

77

XD102 Eletr
letrnica Digital e CPLD

5. Circuitos lgicos combinatrios


Neste captulo, estudaremos as funes lgicas de uma forma mais completa.
Analisaremos o que acontece quando associamos vrias portas lgicas, prevendo o que teremos
em suas sadas para cada
da uma das possveis combinaes dos nveis de entrada. Os circuitos
complexos, como os usados nos computadores, por exemplo, se aproveitam das operaes
complicadas que muitas portas lgicas podem realizar em conjunto.
Com isso, muito importante que alm
alm de analisarmos o comportamento individual de
cada porta lgica, ns tambm consigamos analisar e construir circuitos mais elaborados a partir
dela.
As portas E, OU e NO so exemplos de circuitos combinatrios simples. Uma restrio
importante dos circuitos
cuitos combinatrios que no precisam de nenhum retorno (feedback), isto ,
uma entrada para uma porta no pode ser um resultado de uma funo que dependa da sada
desta mesma porta.
Isto significa que no possvel obter loops em circuitos combinatrios.
combinatr
Um decodificador
(ser visto com detalhes adiante) um bom exemplo de um circuito combinatrio. um circuito
que produz uma sada especfica (geralmente zero) quando um valor especfico ou um conjunto
de valores especficos aparece nas suas entradas.
entradas
Outro conjunto de circuitos combinatrios que deve ser citado so as portas E e OU de
vrias entradas. Por exemplo, se quisermos calcular o E lgico de trs entradas, podemos colocar
duas portas E em cascata conforme abaixo.

Figura 5.1. Porta E de trs


trs entradas a partir de duas com duas entradas.

De forma semelhante, podemos construir uma porta E de quatro entradas ou combinar


trs portas E de duas entradas e assim por diante. As portas OU de vrias entradas podem ser
feitas o mesmo princpio descrito
descrito acima. Como portas E e OU com mais de duas entradas so
muito comuns, usaremos um nico smbolo para representar portas de N entradas.

78

XD102 Eletrnica Digital e CPLD

5.1. Passos para montagem de um circuito combinacional


A montagem de um equipamento combinatrio, apesar de ser muito simples, as vezes
exige que o projetista esteja ciente do problema como um todo. Em um circuito combinacional,
ns temos alguns passos que devem ser seguidos para que se possa montar claramente um
circuito que atenda a soluo do problema analisado. Para estes circuitos, a construo inicia-se
na especificao do problema e diagrama do circuito (ou no conjunto de equaes que o
descrevem). Um procedimento genrico para o projeto envolve os seguintes passos:

Determinar as representaes para cada varivel de entrada e sada;

Identificao do problema;

Determinao das equaes lgicas simplificadas;

Verificar quais componentes comerciais podem ser utilizados;

Desenhar o circuito final.

Estes passos sero descritos a seguir de forma sistmica para que o aluno possa
compreender a importncia de cada procedimento e possa adotar estes passos na sua rotina de
laboratrio.

5.1.1. Determinao das variveis de entrada e sada:

A determinao de uma nomenclatura j vem sendo feita durante o contedo da apostila.


Ns adotaremos a nomenclatura que para cada entrada, teremos uma letra do alfabeto, por
exemplo, A, B, C e etc. Para a sada, sempre a indicaremos atravs do smbolo S. Veja que S
tambm pertence ao alfabeto, mas neste caso S nunca poder representar uma entrada.

5.1.2. Identificao do problema

Quando iniciamos o projeto de circuitos combinacionais, num primeiro momento somos


levados a pensar que o problema de saber o que acontece com a sada de um circuito quando suas

79

XD102 Eletr
letrnica Digital e CPLD

entradas recebem diversas combinaes


combinaes de sinais no o mais importante. Na verdade, deve-se
deve
fazer o contrrio, que significa identificar que tipo de sada desejado. Ento na primeira etapa
deve ser definido o problema, estabelecendo-se
estabelecendo se exatamente qual a funo a ser executada, ou
seja,
ja, quais as entradas e quais as sadas.
Como j vimos no capitulo trs, quando lidamos com um problema com vrias entradas
possveis claro que ser necessria uma combinao de portas lgicas para que se obtenha uma
sada condizente com o resultado esperado.
esp
Os diversos sinais de entrada aplicados a uma funo lgica, com todas as suas
combinaes possveis e a sada correspondente podem ser colocados numa tabela. Ento, para
que se possa ter uma viso do problema como um todo, necessrio construir esta tabela,
chamada de tabela verdade com o objetivo de obter as equaes pertinentes soluo do mesmo.
Para facilitar o aprendizado, vamos desenvolver um problema durantes os passos para
mostrar melhor o raciocnio que deve ser feito para a obteno da
da soluo. Vamos partir de um
exemplo simples de lgica combinacional usando tabelas verdades para saber o que ocorre na sua
sada, com o circuito abaixo.

Figura 5.2. Exemplo de circuito combinacional.

5.1.3. Determinao das equaes lgicas simplificadas


simplifica

Antes de comearmos, necessrio fazer uma reviso de alguns conceitos j vistos at


agora. Esses elementos tem que estar na mente todo o tempo para que o andamento do
aprendizado no seja prejudicado.

80

XD102 Eletrnica Digital e CPLD

Funo Lgica

Equao algbrica

Funo E (AND)

S = A B

Funo NO E (NAND)

S = A B

Funo OU (OR)

S = A+ B

Funo NO OU (NOR)

S = A+ B

Funo NO (NOT) ou inversora

S=A

Funo OU EXCLUSIVO (Exclusive OR)

S = A B

Tabela 5.1. Resumo das funes lgicas mais simples.

Revisando os itens anteriores, fica claro que as expresses lgicas vistas acima no so as
nicas e sim uma pequena parte. Existem vrios outros equacionamentos que j foram descritos e
que podem ser vistos com mais detalhes nos captulos anteriores. Se o aluno estiver com
problemas para recordar quais so, seria aconselhvel que fizesse uma recapitulao, inclusive
nos itens que citam os mapas de karnaugh.
Continuando o processo de resoluo do problema proposto, vamos executar dois
procedimentos distintos, o primeiro a obteno da tabela da verdade atravs do circuito
proposto. O segundo ser fazer o circuito simplificado atravs da tabela da verdade e os mapas de
karnaugh.
Iniciando o primeiro procedimento, vamos montar a tabela da verdade baseada na figura
5.2. Podemos observar que esta figura possui quatro portas lgicas, uma porta E, uma porta OU
e duas portas inversoras ou portas NO. Para cada porta lgica desta, existe uma equao
matemtica que representa seu funcionamento, por exemplo, a porta OU. Conforme revisamos
acima, cada porta tem seu operador algbrico e para comear, vamos indicar esses operadores
para cada porta lgica, indicando sua sada atravs de suas entradas.

81

XD102 Eletrnica Digital e CPLD

Figura 5.3. Circuito combinacional dividido em expresses simples.

Com essa decomposio do circuito combinacional em vrias equaes algbricas


menores, podemos facilmente obter o funcionamento do circuito atravs da colocao de todas as
entradas possveis na tabela verdade. Esta tabela corresponder ao funcionamento lgico do
circuito.

A B C S1

S2

S3

Tabela 5.2. Tabela verdade do circuito combinacional da figura 5.3.

82

XD102 Eletrnica Digital e CPLD

Para elaborar a tabela verdade para este circuito combinacional e com isso determinar
todas as sadas possveis em funo das entradas, deve levar em conta que ele formado por trs
etapas.
Na primeira etapa temos a porta OU e a NO, na segunda etapa temos a porta E e na
terceira etapa temos mais um circuito inversor. Isso significa que as sadas dos circuitos da
primeira etapa, que chamaremos S1 e S2 so entrada da segunda etapa e que a entrada da
terceira etapa, S3 a inverso da sada da segunda etapa.
Ento temos que levar em considerao estas sadas na elaborao da tabela verdade que
ter no seu topo todas as variveis de entrada, as sadas parciais e a sada final. Podemos
identificar as variveis A,B e C como as entradas dos circuitos. S1, S2 e S3 so pontos
intermedirios do circuito que precisam ser analisados para a obteno de S, que sada final do
circuito.
Como falado anteriormente, comeamos por colocar em A, B e C todas as suas condies
possveis de entrada, ou todas as combinaes de nveis lgicos que podem ser aplicadas ao
circuito.
O prximo passo foi colocar na tabela os valores possveis de S1 que corresponde ao
resultado algbrico da funo OU. Assim atravs de todos os valores possveis de A e B,
podemos saber quais sero os valores de S1, simplesmente utilizando equao S1=A+B. Este
processo se repete para a sada S2, que corresponde a inverso do valor colocado em C.
Depois de se ter todos os possveis valores de S1 e S2, temos o valor de S3 atravs da
insero dos valores de S1 e S2 na porta E. O valor de S3 ento estar definido pela equao
algbrica da porta E, sendo S3 = S1 . S2. Com isso, podemos completar a coluna S3 da tabela
verdade, fazendo com que falte somente o valor realmente importante que sada do circuito.
Esta obtida atravs da aplicao da inversora ao valor obtido de S3. Assim, podemos
finalmente terminar a construo da tabela verdade que corresponde ao circuito da figura 5.3.
Esta tabela corresponde tabela 5.2.
Veja que este exemplo no constituiu um exemplo de construo de circuitos
combinacionais mesmo porque ele j estava pronto, contudo importante saber como obtida a
tabela verdade a partir do circuito para que seja possvel analisar seu funcionamento.
Outro detalhe que deve ser considerado que esta tabela verdade no nica. Podemos
ter vrias outras combinaes lgicas que representariam mesma tabela. Ainda poderamos
evitar o uso de portas como a porta inversora ligada a S, se utilizasse uma porta NO E ao invs
de uma porta E. Note que o projeto de circuitos combinacionais tem uma srie de formas de

83

XD102 Eletrnica Digital e CPLD

serem feitas, contudo, para que o aluno no fique perdido entre qual forma adotar, seguiremos a
regra apresentada aqui.
Agora vamos atuar de forma reversa, sendo esta forma mais utilizada para criao de
projetos porque geralmente tem que se construir um equipamento dependendo das suas entradas
e sadas, fazendo assim a expresso lgica e depois o circuito que a representa. Para exemplificar,
a tabela 5.2 foi dada para se verificar qual a equao lgica que corresponde a ela.
Primeiramente, temos que ver quais colunas sero usadas para criar esta tabela. Como o
que nos interessa so sempre as entradas e as sadas, usaremos as colunas A, B, C e S. Depois
temos que verificar quais linhas geram sadas com nvel lgico um, pois so elas necessrias para
a montagem da equao lgica. As sadas com nvel um representam que as entradas geram um
valor um na sada, contudo, vemos que vrias linhas causam tambm este tipo de sada. Isso quer
dizer que a tabela 5.3 o resultado da operao OU entre as tabelas que s possuem uma sada
com nvel um.

Tabela 5.3. Tabela verdade simplificada e expandida da tabela 5.2.

Em segundo lugar, se nos interessa somente as linhas onde o nvel lgico da sada tem
nvel um e sabemos que quando a entrada tiver o nmero zero significa que a entrada
barrada. Temos a nomenclatura da entrada representada pelo inverso da entrada e quando
tiver o nmero um significa que a entrada sem nenhuma modificao.
Ento, continuando a anlise do exemplo proposto, podemos retirar da tabela verdade a
seguinte equao:

S = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C

Esta equao representa na forma da simbologia lgica a tabela verdade acima, significa
que se nesta equao tivermos o valor de entrada semelhante ao da tabela acima, sempre ter a

84

XD102 Eletrnica Digital e CPLD

sada respectiva. Agora baseado nesta equao, ns teramos o seguinte circuito lgico
equivalente:

Figura 5.4. Representao lgica da equao.

Conforme voc j deve ter observado, este circuito no nada parecido com a figura 5.2.
Isto ressalta duas afirmativas, a primeira que uma tabela verdade pode ser representada por
vrias combinaes lgicas diferentes e a segunda que este circuito combinatrio pode ser
simplificado de forma a usar uma quantidade menor de portas lgicas ficando do tamanho do
circuito da figura 5.2 ou at menor.
Para a segunda afirmativa, existe o mtodo que permite simplificar as expresses lgicas
fazendo com que elas tenham equivalentes menores. Esta reduo obtida atravs do uso dos
mapas de Karnaugh j vistos aqui. Para se fazer a simplificao deste circuito, vamos transportar
as informaes da tabela verdade para o mapa.

Figura 5.5. Mapa de Karnaugh da tabela 5.2.

85

XD102 Eletrnica Digital e CPLD

Conforme j vimos antes, quando montamos o mapa e vemos que alguma entrada nas
reas selecionadas muda de ndice, zero para um ou vice-versa, ela no influencia naquela sada.
Com isso, atravs do mapa obtemos a seguinte equao:

S = A B + C

Temos assim a seguinte representao lgica da equao acima:

Figura 5.6. Representao lgica da equao.

Faa os testes, montando a tabela verdade deste circuito da forma que tnhamos visto
antes, voc ver que, no final, voc ter a mesma tabela da verdade.

5.1.4. Quais componentes comerciais podem ser utilizados

Depois de definido quais so as portas lgicas que representam tabela verdade, devemos
definir tambm quais sero os componentes integrados que representaro este circuito. No
mercado existem vrios fabricantes que disponibilizam toda a famlia TTL, geralmente utilizada
para este tipo de projeto. Podemos ver a nomenclatura e a composio de alguns membros desta
famlia a seguir ou consultando o apndice B.
Atendo-nos somente ao nosso problema vemos que precisamos de pelo menos uma porta
E e uma porta OU, conforme nosso desenho. Entretanto, podemos ainda verificar que esta porta
E no tem um equivalente comercial, com suas entradas barradas, pode precisar de um outro
smbolo lgico bem conhecido. Este smbolo seria a porta inversora, fazendo com que a
montagem real desta expresso lgica fosse:

86

XD102 Eletr
letrnica Digital e CPLD

Figura 5.7. Circuito resultante da simplificao.


Vemos que apesar da simplificao resultar uma mudana do equacionamento, a
quantidade de portas lgicas necessrias continua a mesma. Fazendo uso de trs CIs TTL (7404,
7408 e 7432), mas eles possuem vrias portas lgicas que ficariam ociosas, causado desperdcio.
Uma das solues que podem ser implementadas seria a substituio destas portas por suas
equivalentes usando NO--E
E (NAND), fazendo uma maior utilizao dos componentes no
circuito integrado (CI). Abaixo temos uma destas solues para o circuito da figura 50.

Figura 5.8. Circuito da figura 5.7 representado com portas NO-E.


NO

5.1.5. Desenhar o circuito final


Intuitivamente, sabemos ento que qualquer circuito pode ser feito de vrias formas
possveis e utilizar diversas portas lgicas para represent-lo.
represent lo. Utilizando os componentes
eletrnicos existentes no mercado, vamos ver como ficaria
ficaria a representao dos circuitos da figura
5.7 e da figura 5.8.

87

XD102 Eletrnica Digital e CPLD

Figura 5.9. Circuito comercial da figura 5.7.

Nota-se claramente o desperdcio de componentes lgicos nesta montagem, pois temos


somente duas portas inversoras em uso de seis! A falta de uso, alm de desperdcio, ocupa um
espao maior na hora de confeccionar o circuito e gastam uma quantia maior na produo dos
equipamentos.

Figura 5.10. Circuito comercial da figura 5.8.

Vemos que na montagem da figura 5.10, baseada no circuito da figura 5.8, a quantidade
de componentes integrados foi diminuda a dois teros do circuito anterior e ainda utilizou-se um
maior nmero de portas lgicas por componente integrado, fazendo com que o projeto tivesse
uma menor utilizao de espao e reduzindo os custos de fabricao.
Devemos fazer algumas observaes com relao ao uso real dos componentes, por
exemplo, devemos usar capacitores de desacoplamento na alimentao e ainda devemos ligar
terra todas as entradas no usadas.
No nosso estudo vemos a partir de agora como essas associaes so importantes para
dar as portas lgicas funes teis que manipulam os bits conforme necessrio.

88

XD102 Eletrnica Digital e CPLD

6. Multiplexadores e decodificadores
Depois de vermos os conceitos mais simples da lgica binria, suas portas lgicas bsicas
e seus principais equacionamentos, estamos prontos para estudar a utilizao prtica da
eletrnica digital. Isto consiste na implementao destes componentes lgicos para executarem
aes que proporcionem utilidade prtica.
Os circuitos combinacionais so os responsveis pelas operaes lgicas e aritmticas
dentro de um sistema digital. Ento alm das operaes lgicas e aritmticas como adio,
subtrao complementao, etc. existem outras funes necessrias para a realizao de
conexes entre os diversos operadores. Dentre essas funes esto a multiplexao e a
decodificao. Os elementos que realizam essas ltimas operaes so denominados
multiplexadores e decodificadores. A seguir, veremos como tais circuitos so constitudos.

6.1. Codificadores/Decodificadores
As informaes que os circuitos digitais produzem esto na forma binria ou em outras
formas que no so compreendidas facilmente pelo usurio, ou ainda que no possam ser
utilizadas pelos circuitos seguintes do equipamento. Isso implica na necessidade de se ter
circuitos que processem uma informao codificada de modo a transform-la em outra que
possam ser usada por dispositivos ou circuitos.
Podemos ter, por exemplo, a necessidade de apresentar um valor numrico na forma
decimal a partir de um valor binrio ou produzir um impulso em determinado endereo numa
memria a partir de uma informao binria deste endereo. Nas aplicaes digitais encontramos
diversos tipos de circuitos decodificadores, que sero vistos agora.
6.1.1. Decodificador de n para 2n linhas.

Aqui temos circuitos que decodificam um sinal binrio de n dgitos para uma de 2n sadas.
Com isso, para dois dgitos ou linhas de entrada, temos 2 x 2 linhas de sada. Para trs linhas de
entrada, temos 2 x 2 x 2 linhas de sada ou 8, e assim por diante. Agora para compreender como
este tipo de decodificador funciona, vamos pegar sua configurao mais simples com duas linhas
de entrada e quatro de sada, usando quatro portas NO-E e dois inversores NO. Este circuito
aciona apenas uma das sadas a partir das quatro combinaes possveis do sinal de entrada.

89

XD102 Eletrnica Digital e CPLD

Figura 6.1. Decodificador com quatro sadas a partir de dois bits de endereo.

A B

S1

S2

S3

S4

Tabela 6.1. Tabela verdade da figura 6.1.

Observe que no seu funcionamento segundo a tabela verdade, a sada ativada vai ao nvel
baixo quando o valor binrio correspondente aplicado entrada. Quando estiver
desenvolvendo circuitos decodificadores na prtica, no ser preciso programar circuitos
decodificadores como este a partir de portas lgicas, pois existem circuitos integrados que j
realizam estas funes.
Entretanto, o ideal que observe o funcionamento de cada porta lgica e suas
combinaes, pois isto facilitar a compreenso do funcionamento do circuito como um todo.
Nunca devemos esquecer de como so formados os componentes integrados que usamos para
no fiquemos dependentes de uma s implementao. Aplicaes possveis para este circuito
podem ser facilmente imaginadas como, por exemplo, um circuito em que um contador binrio
ligado a um destes decodificadores de modo a fazer o acionamento seqencial de lmpadas. Para
determinar a velocidade com que as lmpadas acendem, s modificar o tempo de clock, atravs
da modificao do circuito oscilador.

90

XD102 Eletrnica Digital e CPLD

6.1.2. Decodificador BCD para sete segmentos

Um tipo de decodificador muito usado nos projetos que envolvem eletrnica digital o
que faz a converso dos sinais BCD (Decimais Codificados em Binrio) para acionar um
mostrador de sete segmentos. Podemos formar qualquer algarismo de zero a nove usando uma
combinao de sete segmentos de um mostrador. Assim, se quisermos fazer surgir o algarismo
cinco, bastar acender os segmentos a, c, d, f, g. Como os sinais codificados em binrio no
servem para alimentar diretamente os mostradores, preciso contar com um circuito que faa a
converso.

Figura 6.2. Display de sete segmentos.

Figura 6.3. Esquema de interligao BCD Display de sete segmentos.

Este tipo de circuito decodificador conta com quatro entradas, por onde entra a
informao BCD e sete sadas que correspondem aos sete segmentos do display que mostrar o
dgito correspondente. A combinao de nveis lgicos aplicados s entradas produzir nveis
lgicos de sada que, aplicados aos segmentos de um display fazem aparecer o dgito
correspondente.
Um display um dispositivo que apresenta uma informao numa forma que possa ser
lida por uma pessoa usuria daquele equipamento. Podemos ter displays simples que operam na
forma digital como seqncias de LEDs, displays que apresentam nmeros (numricos) e
displays que apresentam tambm smbolos grficos (letras e sinais) denominados alfa-numrico.
Alguns mais sofisticados podem at apresentar imagens de objetos ou formas, como os usados

91

XD102 Eletrnica Digital e CPLD

em equipamentos informatizados. O tipo mais comum de display usado nos projetos bsicos de
digital o numrico de sete segmentos, conforme o estudado a pouco.
A combinao do acionamento de sete segmentos possibilita o aparecimento dos
algarismos de zero a nove e tambm de alguns smbolos grficos. O tipo mais comum usado nos
projetos digitais o mostrador de LEDs, onde cada segmento um diodo emissor de luz. Os
LEDs podem ser ligados de modo a ter o anodo conectado ao mesmo ponto, caso em que
dizemos que se trata de um display de anodo comum, ou podem ter os catodos interligados, caso
em que dizemos que se trata de um display de catodo comum.

Figura 6.4. Esquema eltrico do display de sete segmentos.

As correntes nos segmentos variam tipicamente entre 10 e 50 mA conforme o tipo, o que


nos leva a concluir que o consumo mximo ocorre quando o dgito oito projetado (todos os
segmentos acesos) e pode chegar a 400 mA por dgito. Outro tipo de display tambm utilizado
com certa freqncia nos projetos o de cristal lquido. Este display no acende quando
excitado.

92

XD102 Eletrnica Digital e CPLD

Tabela 6.2. Tabela dos leds do display de sete segmentos.

Eletrodos transparentes ao serem excitados eletricamente pelo sinal do circuito fazem


com que o lquido com que ele est em contato torne-se opaco, deixando assim de refletir a luz.
Desta forma, o fundo branco do material deixa de ser visto, aparecendo em seu lugar uma regio
preta. As regies formam os segmentos conforme sua combinao tem o aparecimento dos
dgitos. No entanto, mais difcil trabalhar com estes mostradores, pois eles exigem circuitos de
excitao especiais que tambm so mais caros.
A principal vantagem do mostrador de cristal lquido (LCD) seu consumo, que
centenas de vezes menores do que o de um mostrador de LEDs. Para as aplicaes em que o
aparelho deve ser alimentado atravs de pilhas ou ficar permanentemente ligado, muito
vantajoso usar o mostrador LCD.
6.1.3. Codificador
Este circuito executa a funo inversa do codificador, ou seja, produz um cdigo diferente
em suas sadas para cada entrada diferente ativada. Podemos analisar o projeto do circuito
atravs de uma tabela verdade construda a partir da sua definio.
I3 I2 I1 I0 A B
0 0 0
0 0 1
0 1 0
1 0 0

1 0 0
0 0 1
0 1 0
0 1 1

Tabela 6.3. Tabela verdade de um circuito codificador.

93

XD102 Eletrnica Digital e CPLD

A tabela verdade pode parecer um pouco estranha, pois apesar de ter quatro variveis de
entrada no tem a esperadas dezesseis linhas. O problema que as quatro entradas s podem ser
ativadas uma de cada vez e com isso temos que eliminar todas as outras combinaes possveis
para elas, mas para resolvermos o circuito atravs dos mapas de Karnaugh teremos que ter todas
as linhas. Vamos ento introduzir o conceito de irrelevncia:
Em alguns casos de circuitos combinacionais temos situaes que nunca acontecem e,
portanto no nos importaremos com os valores das entradas destes casos. Dizemos ento que so
casos irrelevantes, ou seja, tanto faz as entradas terem nvel lgico um ou nvel lgico zero. A
grande vantagem desta situao que para resolvermos os mapas de Karnaugh destes circuitos
podemos considerar os nveis lgicos como um ou como zero levando em considerao apenas
nos for mais conveniente para conseguirmos um maior enlace do mapa sem nos esquecer das
regras que regem esses enlaces. Analise ento como fica o projeto deste codificador:

I3 I2 I1 I0 A B
0 0 0 0 X X
0
0
0
0
0
0
0

0
0
0
1

1
1
1
1 0
1 0
1 0
1 0
1 1
1 1
1 1
1 1

0 1 0 0
1 0 0 1
1 1 X X
0 0 1
0 1 X
1 0 X
1 1 X

0
X
X
X

0 0 1
0 1 X
1 0 X
1 1 X
0 0 X

1
X
X
X
X

0 1 X X
1 0 X X
1 1 X X

I0
I2 I I 1

10

00

01 11

00

01

11

10

I1
I2
I3

A = I 2 + I3
I0
I2 I I 1
3

I0

10

00

01 11

00

01

11

10

B = I1 + I3

Figura 6.5. Funcionamento de um codificador.

Observe que a entrada I0 no conectada no circuito propriamente dito e que pela lgica
isto est certo, pois quando esta estiver ativada devemos ter nas sadas A = 0 e B = 0.
Um exemplo de aplicao para os codificadores e decodificadores so os teclados de
computadores. Voc j notou, durante o uso do seu computador que um teclado deste tipo tem
normalmente 105 teclas, mas o fio que os conecta com o gabinete da CPU muito fino para
conter 105 fios. Na verdade as teclas so codificadas atravs de um codificador para economizar
fios.
Veja que um codificador com sete sadas pode ter 128 entradas. Isso significa que
podemos transmitir por uma via de sete fios 128 valores diferentes, onde cada valor representa

94

XD102 Eletrnica Digital e CPLD

uma tecla. O circuito responsvel pela codificao de teclados dos computadores atuais mais
complexo que este estudo, mas o princpio de funcionamento o mesmo.

6.2. Multiplexadores/Demultiplexadores
6.2.1. Demultiplexador ou DEMUX

A configurao lgica estudada no item 6.1.1 pode ser usada para realizar uma funo
muito interessante e til: o direcionamento de dados num circuito. O fluxo de informaes (tanto
analgicas como digitais) aplicado a uma entrada pode ser direcionado para qualquer uma das
sadas, conforme o comando aplicado linha de seleo de dados.
Por exemplo, se na linha de seleo de dados ou controle for aplicado o valor 10(2), os
dados de entrada sero encaminhados para a terceira linha de sada. Na figura 6.6 mostramos um
circuito deste tipo implementado com portas TTL e que, portanto, s funciona com dados
digitais. Neste DEMUX os dados aplicados na entrada DADOS (DATA) so encaminhados
para uma das sadas (S1 a S4), conforme o endereo aplicado nas entradas A e B. No entanto,
os dados s podem passar no momento em que a entrada de habilitao EN (de enable) for
levada ao nvel alto.

Figura 6.6. Demultiplexador de quatro sadas com enable.

Tambm possvel encontrar diversos circuitos integrados em tecnologia CMOS ou TTL


que contm estas funes, alguns operando at com sinais analgicos.

95

XD102 Eletr
letrnica Digital e CPLD

6.2.2. Multiplexadores ou MUX

O nome parece complicado, mas sua funo muito simples: Circuitos multiplexadores
possuem vrias entradas, um controle e uma nica sada, permitindo que o usurio mostre na
sada o valor de qualquer das variveis de entrada dependendo do valor que introduzir no
controle.
Parece complicado? Imagine uma central
centra telefnica moderna, todas as informaes que
trafegam por ela so compostas de bits zero e um. Algumas dessas centrais utilizam um forma de
multiplexao no tempo para que numa mesma sada (comumente chamado de canal), eu tenha
os sinais de entrada cada um no seu tempo. Com isso, temos partes do tempo em que a sada
ficar com uma entrada, e depois com outra e outra, fazendo a multiplexao das entradas em
uma s sada. Circuitos multiplexadores so empregados nos circuitos digitais sempre que se
deseja usar
sar o mesmo condutor eltrico (ou o mesmo barramento) para transportar, de cada vez,
um dentre diversos sinais possveis. Observe abaixo o seguinte circuito multiplexador

Figura 6.7. Circuito multiplexador de oito entradas.

Do lado esquerdo esto s entradas,


e
E0 a E7. Acima, os trs terminais do dispositivo de
controle, que podem receber valores (em binrio) variando de zero (000) a sete (111). Os valores
de cada terminal de controle C0, C1 e C2, assim como seus complementos (resultados da sada de
cadaa um deles submetido a uma porta NO) e os valores das entradas so encaminhados a oito
portas E cujas sadas se juntam na entrada de uma porta OU.

96

XD102 Eletrnica Digital e CPLD

Analise bem: a sada de uma porta E somente VERDADEIRA se todas as entradas o


forem. Ento, se qualquer entrada proveniente de um dos terminais de controle for FALSA, a
sada da porta E correspondente ser obrigatoriamente falsa. Devido combinao das conexes
dos terminais de controle e seus complementos com as portas E, somente uma delas (a que
corresponder ao nmero que se entrou no controle) receber trs entradas VERDADEIRAS
provenientes do controle.
Exemplificando: Se entrarmos, por exemplo, com o nmero 5 (101 em binrio) no
controle, somente a porta E ligada entrada E5 receber trs entradas VERDADEIRAS oriundas
do controle. Essa ser a nica porta E cuja sada poder variar (pois as sadas das demais sero
sempre FALSAS por receberem pelo menos um sinal FALSO). Se, no exemplo, a entrada E5
tiver um valor VERDADEIRO, a sada da porta E correspondente tambm ser
VERDADEIRA, posto que as outras trs (do controle) sero igualmente VERDADEIRAS. Por
outro lado, se a entrada E5 contiver um sinal FALSO, a sada da porta E correspondente tambm
ser FALSA, pois a combinao das trs entradas VERDADEIRAS do controle com o valor
FALSO de E5 resultar em FALSO. Portanto, a sada da porta E ligada a E5 refletir o estado de
E5: VERDADEIRO se E5 for VERDADEIRO, FALSO se E5 for FALSO.
Como os resultados de todas as portas E so combinados atravs de uma porta OU e
como todas as demais portas E tero a sada FALSA (devido a uma entrada FALSA proveniente
do controle), quando se entra com o valor 5 no controle, a sada do circuito multiplexador
refletir o estado da entrada E5: VERDADEIRO se E5 for VERDADEIRO, FALSO se E5 for
FALSO. Uma situao anloga ocorrer com qualquer outro valor que se entre no controle.

6.2.3. Multiplexadores e demultiplexadores analgicos

Diferente dos multiplexadores e demultiplexadores que ns vimos at a pouco, os


multiplexadores analgicos no so usados para propagar sinais digitais mais sinais analgicos.
Para tanto, as portas lgicas comumente utilizadas neste tipo de circuito no so portas E e sim
transistores que trabalham nas reas de corte e saturao, permitindo que o sinal flua da entrada
selecionada para a sada.
Por exemplo, imagine que voc seja o responsvel pela segurana de um prdio com oito
andares. Para melhor observar quem circula pelos corredores, instalou em cada andar uma
cmara de vdeo. Mas, em vez de instalar oito monitores em sua sala, resolveu trabalhar com um
nico monitor, que mostrar na tela a imagem de uma cmera de cada vez, dependendo de sua
escolha.

97

XD102 Eletrnica Digital e CPLD

Para isso voc instalou um circuito multiplexador com oito entradas (cada uma captando
o sinal de uma cmara), uma sada (que ser encaminhada ao nico monitor) e um controle no
qual voc pode entrar com valores que variam de zero a sete, capaz de selecionar, portanto
qualquer uma das oito cmaras (no esquea que o trreo o pavimento zero).
Digamos que voc quer ver o que se passa no trreo: basta entrar com zero no
dispositivo de controle que o circuito multiplexador enviar para o monitor o sinal da cmara de
nmero 0, exibindo a imagem do corredor do andar trreo. Se desejar verificar o que se passa
no sexto andar, entre com 6 no controle e o sinal da cmara instalada no sexto andar ser
encaminhado ao monitor. E assim por diante.

98

XD102 Eletrnica Digital e CPLD

7. Circuitos Aritmticos

Um circuito combinacional aritmtico executa operaes aritmticas como adio,


subtrao, multiplicao e diviso com nmeros binrios. A operao aritmtica mais simples a
adio de dois dgitos binrios, que consiste de quatro possveis operaes elementares.
As trs primeiras operaes produzem um dgito de soma. Entretanto, quando ambos os
operandos so iguais a 1, so necessrios dois dgitos para expressar seu resultado. Neste caso, o
transporte (vai-um ou carry, em ingls) somado ao prximo par mais significativo de bits. Um
circuito combinacional que implementa a adio de dois bits chamado meio-somador (half
adder, em ingls). Um circuito que implementa a adio de trs bits (dois bits significativos e um
carry) chamado de somador completo (full adder, em ingls).
Estes nomes decorrem do fato de que com dois meio-somadores pode-se implementar um
somador completo. O somador completo um circuito aritmtico bsico a partir do qual todos os
outros circuitos aritmticos so construdos.

7.1. Meio somador (half adder) e somador completo (full adder)


A operao aritmtica mais simples a adio de dois dgitos binrios (bits), a qual pode
ser vista como a adio de dois nmeros binrios de um bit cada. Considerando-se todas as 4
combinaes de valores que podem ocorrer, os resultados possveis dessa adio so: 0 + 0 = 0; 0
+ 1 = 1; 1 + 0 = 1; 1 + 1 = 10
Repare que no ltimo caso acima, o resultado da adio o valor dois, que em binrio
necessita de dois dgitos para ser representado (10(2)). No caso, um circuito lgico aritmtico para
realizar a adio de dois bits deve operar corretamente para qualquer combinao de valores de
entrada. Isso significa que o circuito para a adio de dois bits deve possuir duas entradas e duas
sadas, conforme ilustrado na figura 7.1.

Figura 7.1. Disposio de entradas e sadas de um meio somador.

99

XD102 Eletrnica Digital e CPLD

Denomina-se meio-somador a operao de adio de dois bits. O circuito mostrado na


figura 7.1 denominado meio somador (half adder, em ingls). As duas entradas, A e B,
representam os dois bits a serem adicionados. A sada S representa o dgito menos significativo
do resultado, enquanto que a sada S representa o dgito mais significativo do resultado, o qual
tambm conhecido por transporte de sada (carry out, em ingls). Uma vez que ele assume valor
um somente quando o resultado da soma de A e B no pode ser representado num nico dgito.
A fim de se projetar o circuito do meio somador, devemos montar uma tabela verdade
para as sadas S e C utilizando-se os valores que resultam da adio de dois dgitos binrios, da
forma a seguir:
A B S

Tabela 7.1. Tabela verdade de um meio somador.

Note que a sada S nada mais do que uma operao OU - Exclusivo entre A e B. J a
sada C o E entre A e B. Ento, um circuito para o meio somador usa apenas uma porta OU Exclusivo de duas entradas e uma porta E de duas entradas.

Figura 7.2. Representao de um meio somador.

Entretanto, quando ao somarmos dois nmeros binrios que possuem mais de um dgito
cada ocorrer transporte diferente de zero para a soma de um par de dgitos intermedirios, a

100

XD102 Eletrnica Digital e CPLD

soma do par seguinte dever considerar esse transporte proveniente do par anterior, conforme
ilustra o exemplo a seguir.

Figura 7.3. Adio de dois nmeros binrios de quatro dgitos.

O circuito capaz de realizar a soma de trs bits (A, B e Cn), gerando o resultado em dois
bits (S e C) denominado somador completo (full adder, em ingls). Apesar da entrada Cn
normalmente receber o transporte proveniente da soma imediatamente anterior (carry in, em
ingls), a rigor as trs entradas so absolutamente equivalentes sob o ponto de vista funcional. A
tabela verdade para a soma completa mostrada a seguir, juntamente com o mapa de Karnaugh
e as equaes mnimas resultantes para S e Cn+1. A seguir temos um circuito para o somador
completo.

C n A B S Cn+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1

0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

0
1
1
1

Cn
AB

Cn
AB

00

00

01

01

11

11

10

10

_ _
__ _ _
S = C n AB + C n AB + C n AB + C n AB

C n+1= C n B + AB + Cn A

Figura 7.4. Mapa K (Karnaugh) de um somador completo.

101

XD102 Eletrnica Digital e CPLD

A
B
Cn

Cn+1

Figura 7.5. Esquema lgico de um somador completo.

Este circuito lgico representa um somador completo sendo representado por portas
lgicas simples. Esta soma de somente dois bits, entretanto seria invivel se toda vez que fosse
fazer um circuito somador de 4 bits fosse necessrio o uso de tantas portas lgicas. Com isso,
depois de aplicar a tabela verdade do circuito no mapa de karnaugh, podemos ver que o seu
circuito fica simplificado.

Figura 7.6. Diagrama lgico simplificado de um somador completo.

7.1.1. Somador paralelo tipo ripple carry

Utilizando-se n somadores completos, pode-se realizar um somador capaz de operar dois


nmeros binrios de n bits. Particularmente, o dgito de ordem i do resultado, Si, ser obtido pela
adio de Ai, Bi e Ci, onde Ci o transporte proveniente do dgito anterior. O somador de ndice i
recebe como entradas Ai, Bi e Ci, gerando a soma Si e o valor de transporte Ci+1, o qual ser
entrada para o somador completo do dgito seguinte (i+1). Uma forma de facilitar a visualizao
do somador seria coloc-lo representada da mesma forma como foi representado o meio
somador.

102

XD102 Eletrnica Digital e CPLD

Figura 7.7. Representao grfica de um somador completo.

Figura 7.8. Representao grfica de um somador paralelo de 4 bits.

Repare que o somador completo mais a direita, podendo tambm ser chamado de FAD0
(Full Adder 0), tambm possui uma entrada Cin. Como inicialmente no existe um valor de
transporte a ser somado aos dgitos menos significativos, A0 e B0, esta entrada dever estar
constantemente ligada a zero, atravs do terra do circuito. J a sada de transporte Cout do dgito
mais significativo, serve para indicar se o resultado da adio entre A e B pode ser representado
em quatro bits ou cinco bits. Caso o resultado no possa ser representado em quatro bits, Cout ir
exibir o valor 1; Essa situao chamada de overflow.
Observe tambm que, uma vez que um novo par de valores A e B fornecido ao circuito
somador, as ltimas duas sadas a se estabilizarem so S3 e o Cout mais a esquerda, uma vez que
estas dependem de Cout do anterior, sendo este dependente da estabilizao de Cout do seu
anterior e assim por diante. Desta forma, pode-se aproximar o atraso deste somador como sendo
proporcional ao nmero de estgios (nmero de somadores completos em cascata). Com efeito, a
propagao do transporte ou carry ao longo da cadeia de somadores o ponto fraco deste tipo de
somador. Existem outros tipos de somadores capazes de operar mais rapidamente, mas que no
sero abordados aqui.
A construo de um somador para operar dois nmeros binrios de n bits requer o uso de
n somadores completos, conectados segundo a mesma topologia mostrada na figura 7.5.

103

XD102 Eletrnica Digital e CPLD

importante ressaltar que tal somador pode operar dois nmeros inteiros quaisquer, positivos ou
negativos, desde que ambos estejam representados em complemento de 2.

7.2. Somador/Subtrator
A subtrao de dois nmeros inteiros em binrio pode ser feita utilizando-se a seguinte
frmula:

S = A B = A + B +1,
Onde todas as operaes so aritmticas, exceto B , que representa a complementao de
B, bit a bit. A figura 7.9 mostra um circuito somador/subtrator de quatro bits. Esse circuito
originado do somador paralelo de quatro bits, porm com a adio de portas ou-exclusivo nas
entradas associadas a B, de modo a permitir a negao individual de cada bit de B.

Figura 7.9. Representao de um somador/subtrator de quatro bits.

A tabela que segue mostra o funcionamento deste circuito, em funo dos sinais de
controle seletor e Carry in A.

Seletor Carry in A

Operao

Descrio

S=A+B+0

Soma A e B sem Carry

S=A+ B+1

Subtrai B de A com carry

Tabela 7.2. Tabela de funcionamento do somador/subtrator.

104

XD102 Eletrnica Digital e CPLD

O exemplo do que ocorre com o somador paralelo apresentado na seo anterior,


tambm o somador/subtrator pode operar dois nmeros inteiros quaisquer, positivos ou
negativos, desde que tais nmeros estejam representados em complemento de dois.
Caso os dois nmeros a serem operados estivessem representados em sinal-magnitude,
por exemplo, seria necessrio existir um circuito para testar o sinal de cada nmero e comparar
as magnitudes, para s ento realizar a soma ou a subtrao.
Como isso representaria a necessidade de um hardware mais complexo, e possivelmente
mais caro e mais ento, a representao em complemento de dois dominantemente utilizada
nos computadores atuais.
O uso do complemento dois significa a soma do bit 1 a uma palavra em
complemento um. E ainda a palavra em complemento um significa que ela tem seus bits
invertidos, ou seja, se na palavra original era 1 com o complemento passar a ser 0.

7.3 Comparador de magnitude


Existem circuitos capazes de comparar valores binrios e apresentar informaes sobre
eles. Esses circuitos so chamados somadores e apresentam em suas sadas valores que indicam
se dois valores de entrada so iguais ou no e, no sendo, qual dos dois maior.
Em primeiro lugar, a verificao de que dois valores so iguais feita usando a
propriedades da por ta no-ou-exclusiva. Conforme pode ser observado na tabela abaixo, quando
os dois bits de entrada so iguais, a sada 1.

105

XD102 Eletrnica Digital e CPLD

Assim sendo, para comparar dois valores basta aplicar os bits correspondentes das duas
palavras em portas no-ou-exclusivas e aplicar o resultado de todas as portas em uma porta E.
Abaixo temos um exemplo de circuito para comparar se dois valores de 4 bits (A e B) so iguais,
apresentando 1 na sada A=B caso sejam.

Figura 7.10. Comparador de igualdade de palavras 4 bits

J para identificar qual dentre dois valores A e B de 4 bits maior, usa-se o seguinte
raciocnio:
1. Se o bit mais significativo A.3 1 enquanto B.3 0, A > B;
2. Seno, se o bit A.2 1 enquanto B.2 0, A > B;
2. Seno, se o bit A.1 1 enquanto B.1 0, A > B;
2. Seno, se o bit A.0 1 enquanto B.0 0, A > B;
4. Seno, temos A = B ou A < B;
Esse mesmo raciocnio pode ser aplicado para quantos bits se queira comprar e pode ser
implementado atravs de circuitos combinacionais.
Um exemplo de circuito integrado para comparar valores de 8 bits o 74682, cujo
circuito interno apresentado a seguir.

106

XD102 Eletrnica Digital e CPLD

Figura 7.9. Diagrama interno do integrado 74682.

7.4 Unidade lgica aritmtica


Como se pode observar, medida que a complexidade das operaes matemticas
maior os circuitos necessrios aumentam. Isso ocorre tambm com o aumento do nmero de bits
envolvidos na operao. Para solucionar esses problemas foram desenvolvidos circuito integrados
capazes de realizar diversas operaes lgicas e aritmticas, envolvendo palavras de 4 ou 8 bits.
Esse circuito chamado de ULA Unidade Lgica Aritmtica (em ingls ALU Arithmetic Logic

107

XD102 Eletrnica Digital e CPLD

Unit). Por esse nome tambm se designa o blocos interno responsvel por operaes lgicas e
aritmticas em processadores e microcontroladores.
Uma ULA tipicamente tem duas palavras de entrada (4 ou 8 bits) e uma palavra de sada
(4 ou 8 bits, respectivamente). A seleo da operao a ser realizada feita atravs de entradas
com esses fins. Adicionalmente, podem ser encontrados sadas que indicam se o resultado igual
a zero, se ouve estouro da capacidade de representao, comparao se os valores de entrada so
iguais, qual o maior, etc...
Quando se trata de operaes aritmticas, as palavras de entradas so consideradas como
valores inteiros, isto , internamente existe carry que o resultado de um bit influencie o resultado
do seguinte. No caso das operaes lgicas, os bits so tratados individualmente, respeitando-se
apenas a posio dos bits nas duas palavras.
Como exemplo de circuito integrado ULA, temos a 74181, capaz de realizar operaes de
soma, subratrao, OU, E, OU-Exclusivo, complemento (inverso dos bits) com palavras de 4
bits. Alm disso o componente tambm informa se as duas palavras de entrada so iguais, se
houve estouro da capacidade de representao e possui entrada e sada de carry (para ligao em
cascata).

108

XD102 Eletrnica Digital e CPLD

8. Circuitos Seqenciais Flip-flops


Os flip-flops so elementos lgicos que podem apresentar em seu funcionamento apenas
dois estados estveis. No existem estados intermedirios entre estes dois estados. A aplicao de
um sinal de entrada pode mudar o dispositivo de um estado para outro e como a qualquer
momento podemos saber qual o estado em que ele se encontra, possvel considerar este
circuito como uma memria capaz de armazenar um bit. O flip-flop o elemento bsico das
chamadas memrias estticas. Existem diversos tipos de flip-flops encontrados nos circuitos
digitais e o analisaremos adiante.

8.1. Flip-Flop RS
O Flip-Flop RS (de Reset e Set) tem sua configurao com transistores mostrada na figura
8.1 e funciona da seguinte maneira: Quando alimentamos o circuito, dada s poucas diferenas
que podem existir entre as caractersticas dos dois transistores, um deles conduzir mais do que o
outro. Supondo que este transistor seja Q1, h uma queda de tenso no seu coletor que reduz em
conseqncia a corrente que polariza a base de Q2 via R2. Nestas condies, a tenso do coletor
de Q2 se mantm alta, realimentando a base de Q1 via R3 e a situao final do circuito
estabelecida: Q1 satura e Q2 fica no corte. O flip-flop encontra seu estado estvel inicial. O flipflop R-S tem duas sadas representadas por Q e Q , assim, na condio inicial estvel, com Q1
conduzindo, Q estar no nvel baixo (0) e Q estar no nvel alto (1).

Figura 8.1. Circuito equivalente a um flip-flop RS.

109

XD102 Eletrnica Digital e CPLD

O processo que leva o flip-flop a este estado inicial pronto para funcionar muito rpido,
no demorando mais do que alguns microssegundos. Quando o flip-flop se encontra na situao
indicada, com Q=0 e Q = 1 , dizemos que ele se encontra setado ou armado. A mudana de
estado do flip-flop pode ser obtida aplicando-se um sinal conveniente na entrada. Como usamos
transistores NPN para comutar o flip-flop, temos de fazer conduzir por um instante o transistor
que est cortado, ou seja, devemos aplicar um pulso positivo na entrada correspondente. Assim,
estando o flip-flop na condio indicada, se desejarmos mudar o estado, aplica-se o pulso na
entrada SET. O transistor Q2 conduz por um instante, realimentando via R3 a base de Q1 que
cortado.
Com o corte, a tenso na base de Q2 sobe via polarizao de R2 e mesmo que o pulso de
disparo desaparea, o circuito se mantm no novo estado graas realimentao. Sua sada Q vai
ao nvel (1) e a sada Q vai ao nvel (0). Para trocar novamente de estado o flip-flop R-S,
aplicamos um pulso positivo na entrada RESET, levando Q1 saturao e Q2 ao corte, situao
que se firma mesmo depois de desaparecido o pulso graas realimentao proporcionada pelos
resistores.
Veja que um pulso aplicado entrada SET, correspondendo a um bit 1, faz com que a
sada Q que estava em zero passe a um, armazenando este bit. O flip-flop funciona realmente
como uma memria para este bit.
Da mesma forma como utilizamos transistores bipolares NPN para obter um flip-flop,
podemos tambm empregar outros tipos de componentes em configuraes semelhantes
podemos elaborar flip-flops usando transistores PNP, caso em que a polaridade dos sinais de
disparo vai ser invertida. Da mesma forma, podemos usar transistores de efeito de campo, tanto
de canal N como canal P (bipolares ou JFETs) como tambm transistores de efeito de campo
MOS com os dois tipos de canal (N ou P). O que mudar em cada caso o sentido de circulao
das correntes e as polaridades dos sinais aplicados.
Como observamos os flip-flops tambm podem ser feitos com vlvulas e na realidade os
primeiros que existiram eram justamente montados com estes componentes. Naquela poca no
existiam transistores e nem circuitos integrados. Os flip-flops podem ser elaborados com portas
lgicas e o RS que estudamos pode ser facilmente obtido a partir de duas portas E de duas
entradas.

110

XD102 Eletr
letrnica Digital e CPLD

Figura
igura 8.2. Flip-Flop
Flip
RS com portas NO-E.
Levando em conta as tabelas verdade das portas NO-E
NO E vemos que a sada da primeira
porta realimenta a segunda e vice-versa,
versa, garantindo assim a continuidade dos estados obtidos
quando o flip-flop
flop comuta. No entanto, a comutao deste circuito ocorre quando as entradas
passam do nvel alto para o baixo, ou seja, de um para zero. Esta condio indicada pelos
smboloss R e S nas entradas.
Ento, quando as entradas esto ambas no nvel baixo, o flip-flop
flip flop se mantm no estado
em que foi colocado por ser ligado ou por uma comutao anterior. Por outro lado, se as
entradas forem levadas simultaneamente ao nvel alto, o flip-flop
fl flop ir para um estado
indeterminado que deve ser evitado. Na prtica, a aplicao de nveis altos nas duas entradas
pode destruir o dispositivo.
O diagrama de tempos mostrados abaixo nos permite mostrar o que ocorre no
funcionamento de um flip-flop
flop por
por etapas, sendo analisados da seguinte forma:

Figura 8.3. Diagrama de tempo do flip-flop


flip
RS.

a. Flip-flop resetado;

111

XD102 Eletrnica Digital e CPLD

b.

S vai ao nvel 1 e o flip-flop setado;

c.

S vai ao nvel 0 e o flip-flop permanece setado;

d.

R vai ao nvel 1 e o flip-flop resetado;

e.

R volta ao nvel 0 e o flip-flop permanece resetado;

Tudo isso pode ser representado por uma tabela verdade, da mesma forma que fazemos com
as funes lgicas. Nesta tabela temos algumas nomenclaturas que devemos nos familiarizar e
que so amplamente usadas, a saber:

Primeira possibilidade: Qn-1 = representa o estado da sada Q ANTES da aplicao dos sinais. Qn
= representa o estado da sada Q DEPOIS da aplicao dos sinais.

Segunda possibilidade: Q = representa o estado da sada Q ANTES da aplicao dos sinais. Qn+1
= representa o estado da sada Q DEPOIS da aplicao dos sinais.
Os dois tipos de representao so usados. Nas colunas e linhas em que so colocados os
nveis lgicos zero e um, quando aparece o termo Qn ou Qn significa que a sada vai para um
estado indeterminado.

R S

Qn + 1

Qn + 1

Qn

Qn

Tabela 8.1. Tabela verdade do Flip-Flop RS.

Temos ainda que ver que a ultima condio no aceita pois poderia danificar o
equipamento. Ainda, igualmente com o que fizemos na representao dos somadores, existe uma
forma de representar este tipo de circuito lgico atravs de uma figura simples.

112

XD102 Eletr
letrnica Digital e CPLD

Figura 8.4. Representao do flip-flop


flip
RS.

Flop RS com clock e mestre-escravo


mestre
8.2. Flip-Flop
Estes circuitos chamados de flip-flop
flip flop RS controlados por clock e mestre escravo

encontram uma gama de aplicaes muito grande


grande nos circuitos digitais mais complexos, j que
estes so sempre comandados por um clock, ou seja, so circuitos lgicos sincronizados.
O uso de um circuito de controle (mestre) que determina quando o flip-flop
flip
(escravo)
muda de estado importante para permitir
permitir que as mudanas de estado do flip-flop
flip
s ocorram
em determinados instantes. Usando portas NO-E
NO E podemos implementar um flip-flop
flip
RS
controlado por clock (Master
Master-Slave).

Figura 8.5. Flip-flop


Flip flop RS controlado por clock com portas NO-E.
NO

Analisemos seu funcionamento: Partindo da situao em que a entrada de clock (relgio)


esteja no nvel baixo, as sadas Q e Q permanecero no estado inicial em que se encontravam e
insensveis a qualquer variao que ocorra nas entradas S e R. Quando
Quando a entrada de clock for
levada ao nvel 1, o circuito passa a responder aos sinais das entradas R e S. No entanto,
conforme o diagrama de tempos abaixo, este circuito tem um inconveniente.

113

XD102 Eletr
letrnica Digital e CPLD

Figura 8.6. Diagrama de tempo do flip-flop


flip flop RS com clock.

Como
mo as sadas acompanham as entradas, durante o tempo em que o clock as habilita,
estas sadas podem mudar de estado mais de uma vez, voltando assim ao estado inicial, o que
no desejado de forma alguma. Um modo de contornar este problema consiste na utilizao
util
de
duas etapas numa configurao mais complexa.

Figura 8.7. Flip-flop


Flip
RS mestre-escravo completo.
Este circuito denominado Flip-Flop
Flip
RS Mestre-Escravo ou Flip--Flop RS Master-Slave e
faz uso de portas NO-E
E e de um inversor, cuja finalidade inverter
inverter o pulso de clock. Neste
caso, quando a entrada de clock for ao nvel um, o flip-flop
flip flop mestre mudar de estado, mas o flipflip
flop escravo permanecer insensvel, mantendo seu estado.
Quando a entrada de clock passar para o nvel lgico zero, a sada do flip-flop
f
mestre ser
levada para o escravo. Isso significa que o flip-flop
flip flop em seu todo no sensvel ao nvel do sinal de
clock, ou seja, se ele zero ou um, mas sim sua transio. As sadas Q e Q s vo mudar de
estado no instante em que ocorrer a transio do sinal de clock do nvel alto para o nvel baixo.
Com esta configurao possvel garantir que s vai ocorrer uma mudana de estado na presena
de um pulso de clock. Os flip-flops
flip flops que funcionam desta forma so denominados Edge
Ed
Triggered ou Disparados pela borda.

114

XD102 Eletrnica Digital e CPLD

Se a mudana de estado ou disparo (engatilhamento) ocorrer quando o sinal de clock


passa de zero para um, os flip-flops so denominados positive edge-triggered, enquanto que, se
o disparo ocorre quando o clock vai do nvel um para zero, na queda do nvel lgico, os flip-flops
chamam-se negative edge-triggered.
Neste tipo de circuito muito importante levar em conta, num projeto de maior
velocidade, o tempo gasto para todo o processo, porque temos que levar em considerao o
tempo que o circuito demora para sair de um nvel lgico e ir para outro. Assim, partindo do
diagrama de tempos da figura 8.8, vemos que a sada do flip-flop s completa sua mudana de
estado depois de certo tempo, do pulso de clock ter sido aplicado. Dois tempos so importantes
neste tipo de circuito.

Figura 8.8. Temporizao no Flip-flop RS mestre-escravo.

tH: Hold Time ou Tempo de Manuteno o tempo em que a entrada deve


permanecer ainda no circuito para que seu nvel lgico seja reconhecido pelo flipflop.

tS: Setup Time ou tempo em que a entrada do flip-flop deve permanecer no


estado desejado antes da transio do clock que vai provocar a mudana de
estado do circuito. Duas entradas podem ser acrescentadas neste circuito,
dotando-o de recursos importantes para aplicaes prticas.

Uma das entradas denominada PRESET (PR) ou pr-ajuste e tem por funo levar
imediatamente

as

sadas

do

circuito

um

estado

determinado

(Q=1

Q =0),

independentemente do que estejam acontecendo nas demais entradas. Sua ativao ocorre
quando PR estiver em zero e CLR em um, no caso apresentado, pois o smbolo sobre a
identificao indica que ela est ativa no nvel baixo.

115

XD102 Eletr
letrnica Digital e CPLD

Figura 8.9. Ligao das entradas preset e clear.

A outra
ra entrada denominada CLEAR ou apagamento tem por funo levar as sadas aos
estados Q=0 e Q=1, independentemente do que estiverem ocorrendo nas demais entradas.
Como as entradas PRESET e CLEAR produzem resultado independente do estado da entrada de
clock,, estas so chamadas de entradas assncronas; Em oposio, as entradas R e S que so
sncronas, isto , sincronizadas com o sinal de clock.
importante observar que estas duas entradas no podem ser ativadas ao mesmo tempo,
pois isso levaria o circuito a um estado indeterminado que inclusive poderia causar problemas
aos seus componentes.
Ao construirmos a tabela verdade para este circuito, teremos trs novos smbolos que so
normalmente usados em representaes de eletrnica digital. X

representa uma condio


con
irrelevante qualquer que ela seja no haver influncia no que ocorre na sada. A seta para cima
indica a transio do nvel baixo para o nvel do sinal na entrada ou sada representadas. J a seta
apontando para baixo indica uma transio do nvel baixo
baixo para o nvel alto do sinal
correspondente.

8.3. O flip-flop
flop JK Mestre-Escravo
Mestre
O flip-flop
flop JK mestre-escravo
mestre
ou master-slave
pode ser implementado por funes
lgicas comuns, adquirindo a configurao bsica mostrada abaixo.

116

XD102 Eletr
letrnica Digital e CPLD

Figura 8.10. Flip-flop JK.

Um problema observado no flip-flop


flip flop RS que temos uma situao proibida que ocorre
quando as entradas R e S vo ao nvel alto ao mesmo tempo e que pode levar o circuito a um
estado indeterminado. Esta situao acontece principalmente nas aplicaes
aplica
em computao,
quando uma parte do sinal de sada usada para realimentar a entrada.
Nestas condies podem ocorrer as situaes de conflito com a produo de oscilaes
indesejadas. Esta situao pode ser contornada com a utilizao de uma nova configurao,
conf
que
justamente a do flip-flop
flop JK utilizada nas aplicaes prticas e que analisaremos a seguir.
Podemos ter quatro combinaes possveis para os sinais aplicados nas entradas J e K e
analisemos cada uma das combinaes:
J=0 e K=0: Quando a entrada
entrada de clock (CLK) passa por uma transio negativa do sinal,
o flip-flop
flop mantm sua condio original, ou seja, no muda de estado.
J=1 e K=0: Quando a entrada de clock (CLK) passa por uma transio negativa, o flipflip
flop setado. Se j estiver setado, ele permanece nesta condio.
J=0 e K=1: Quando a entrada de clock (CLK) passa por uma transio negativa, o flipflip
flop resetado. Se j estiver nesta condio, ele permanece.
J=1 e K=1: Nesta condio, ao receber uma transio negativa na entrada de clock
clo
(CLK), o flip-flop
flop muda de estado (TOGGLE). Se estiver setado, ele reseta e se estiver resetado,
ele setado.
Podemos elaborar a tabela verdade para indicar o que ocorre com este flip-flop.
flip
Observe o
uso das setas para indicar as transies de sinal na entrada de clock que comandam o
funcionamento deste tipo de circuito. Da mesma forma que nas outras configuraes estudadas,
podemos tambm incluir as entradas de PRESET e CLEAR neste circuito.

117

XD102 Eletrnica Digital e CPLD

Figura 8.11. Tabela verdade do Flip-flop JK.

Uma maneira melhor de analisarmos o funcionamento deste circuito atravs de um


diagrama de tempos, em que observamos as formas de onda nos diversos pontos de entrada e
sada. Este diagrama de tempos para o flip-flop J-K mostrado abaixo.

Figura 8.12. Diagrama de tempo do flip-flop JK com preset e clear.

Analisemos alguns trechos importantes deste diagrama mostrando o que acontece:

Neste instante CLR e PR esto no nvel baixo, Q e Q esto no nvel alto, que
uma condio no permitida;

Aplica-se ento o sinal PR, que indo ao nvel alto, faz com que o flip-flop seja
resetado;

A aplicao de um pulso na entrada CLR que vai ao nvel alto, e a ida de PR ao


nvel baixo fazem agora com que o flip-flop seja setado;

118

XD102 Eletrnica Digital e CPLD

CLR e PR so mantidos no nvel alto a partir deste instante. Com J=0 neste
trecho e K indo ao nvel alto, o flip-flop ser resetado na prxima transio
negativa do sinal de clock;

Ainda com CLR e PR no nvel alto (esta condio se manter daqui por diante) e
a sada J=0 e k=1, o flip-flop permanecer resetado;

Com J=1 e K=0, o flip-flop setado na transio seguinte do pulso de clock;

Com J=1 e K=0, no ocorrem mudanas de estado;

Com J=1 e K=1 na transio seguinte do pulso de clock, o flip-flop muda de


estado (complementa ou toggle). Se estiver resetado, como neste caso, ele
setado;

Mantendo J=1 e K=1 com nova transio do pulso de clock, o flip-flop muda de
estado outra vez, ou seja, complementa. Veja que quando as entradas J e K esto
no nvel alto, o circuito se comporta como um disparador, mudando de estado a
cada transio negativa do pulso de clock.

8.4. O flip-flop tipo D


Este tambm um circuito de flip-flop muito usado, cujo smbolo mostrado a seguir.
Este flip-flop possui uma nica entrada que comanda todo o circuito. Esta entrada que lhe d
nome. Denominada Data (dados), abreviada por D, da o nome do dispositivo. Este flip-flop
opera de uma maneira muito simples: no pulso de clock, ele assume o estado da entrada,
conforme podemos ver pela sua tabela verdade:
D Qn+1
0

Tabela 8.2. Tabela verdade do flip-flop D.

Figura 8.13. Representao grfica do flip-flop D.

O Flip-flop D capaz de armazenar um bit, portanto a base para a criao de um


dispositivo imprescindvel para os sistemas computacionais, a memria.

119

XD102 Eletrnica Digital e CPLD

8.5. O flip-flop tipo T


O nome vem de Toggle ou complementao, seu smbolo mostrado na figura 8.14. O
que este circuito faz pode ser entendido facilmente pelo diagrama de tempos mostrado na figura
8.15. Quando a entrada T deste circuito est no nvel baixo, o flip-flop se mantm em seu estado
anterior, mesmo com a aplicao do pulso de clock.

Figura 8.14. Representao grfica do flip-flop T.

No entanto, quando a entrada T est no nvel alto, o flip-flop muda de estado. Se estiver
setado, ele reseta e se estava resetado, ele seta. Este comportamento significa na realidade a
diviso da freqncia de clock por dois. Em outras palavras, este circuito se comporta como um
divisor de freqncia, encontrando aplicaes prticas bastante importantes em eletrnica digital.

Figura 8.15. Comportamento do flip-flop T com relao ao clock.

Um exemplo de aplicao dado quando associamos diversos flip-flop do tipo T em


srie, de modo que passando atravs de cada um, a freqncia do sinal de entrada divida por
dois. Usando quatro flip-flop, podemos dividir a freqncia por 2, 4, 8 e 16. Este tipo de divisor
de freqncia muito usado, existindo at circuitos integrados que possuem seqncias de mais
de dez flip-flop ligados desta forma. Na prtica no temos os flip-flop tipo T como componentes
prontos para uso. Estes flip-flops podem ser obtidos a partir de outros.

120

XD102 Eletrnica Digital e CPLD

Figura 8.16. Flip-flop T como divisor de freqncia.

8.6. Transformando flip-flops


Da mesma maneira como podemos obter qualquer funo lgica complexa a partir de
funes simples, o que foi visto em lies anteriores, tambm podemos brincar com os flipflops, obtendo outros tipos a partir de um tipo bsico. Assim, usando um flip-flops R-S ou J-K
que so comuns e algumas portas lgicas, podemos obter flip-flops de outros tipos.

Figura 8.17. Transformando Flip-flops RS.

Acima temos algumas converses que podem ser feitas utilizando-se flip-flops do tipo
RS. O modo de funcionamento de cada um pode ser facilmente entendido se associarmos as

121

XD102 Eletrnica Digital e CPLD

tabelas verdade dos flip-flops estudados s tabelas verdade das portas agregadas, considerando os
sinais de realimentao.
De outra forma tambm podemos obter flip-flops tipo D e T a partir de flip-flops do tipo
JK. Veja que a simples conexo da entrada K ao J no flip-flop do tipo J-K o transforma em um
flip-flop tipo T. Esta possibilidade muito interessante, j que flip-flops J-K so disponveis em
tecnologia TTL e CMOS e podem ser usados em circuitos divisores de freqncia.

Figura 8.18. Transformando flip-flops JK.

E ainda, temos outras duas transformaes importantes de flip-flops mostradas na figura


8.19. No primeiro caso temos uma transformao de um flip-flop tipo D em flip-flop tipo T,
bastando para isso que a sada complementar Q seja ligada entrada D, realimentando o
circuito. A segunda transformao, que leva um flip-flop tipo D a funcionar como tipo T exige o
emprego de uma porta E adicional na realimentao do sinal que retirado da sada
complementar Q.

Figura 8.19. Transformando flip-flop D.

122

XD102 Eletrnica Digital e CPLD

8.7. Flip-flops nos Computadores


Encontramos os flip-flops nos computadores como elementos fundamentais de muitos
circuitos. Uma aplicao na prpria diviso de freqncia dos clocks. Existem setores de um
PC que devem operar com velocidades menores que a fornecida pelo clock principal. o caso
dos barramentos onde so ligados as placas de expanso, os modems e as sadas de dados paralela
e serial. Assim, em lugar de usar um clock para cada freqncia desejada, o que se faz empregar
um clock nico e dividir sua freqncia conforme as exigncias de freqncias mais baixas,
conforme na figura 8.16.
No caso dos computadores, tanto o prprio clock como a seqncia de flip-flops
divisores podem ser obtidos num nico circuito integrado. Um ponto importante que deve ser
levado em conta a possibilidade de ligar os flip-flops em conjunto com outras funes, de
modo que a freqncia possa ser dividida por qualquer nmero e no somente por potncias de 2
(2, 4, 8, 16, 32, 64, etc.).
Outra aplicao importante como clula de memria. Oito flip-flops ligados lado a lado podem
armazenar um byte inteiro. Todos os flip-flop armazenam um bit. Existem diversas memrias
internas de um PC que nada mais so do que flip-flops que podem ser habilitados tanto para a
leitura de dados como para introduo (gravao de dados).
Conforme se pode imaginar, vimos que os flip-flops so blocos muito importantes da
eletrnica digital, eles podem ter diversos tipos de comportamento e que, quando reunidos,
poderiam apresentar comportamentos interessantes como, por exemplo, a capacidade de dividir
freqncias, de armazenar informaes (bits), alm de outras.

123

XD102 Eletrnica Digital e CPLD

9. Contadores
Quando usamos a eletrnica digital, devemos separar os circuitos lgicos sem
sincronismo daqueles que possuam algum tipo de sincronismo externo, ou seja, que usam um
sinal de CLOCK. Existem aplicaes em que tudo o que importa para o circuito fazer uma
operao com determinados nveis lgicos aplicados sua entrada, quando eles esto presentes,
no importando quando isso ocorra. Tais circuitos no precisam de sincronismo algum e so
mais simples de serem utilizados.
No entanto, com circuitos muito complexos, como os utilizados em computadores, o
instante em que uma operao deve ser realizada muito importante e isso implica em que os
circuitos devam ser habilitados no instante em que os nveis lgicos so aplicados em sua
entrada. Isso significa que tais circuitos devem ser sincronizados por algum tipo de sinal vindo de
um circuito externo. E este circuito nada mais do que um oscilador que produz um sinal de
clock ou relgio. Os circuitos que operam com estes sinais so denominados circuitos com lgica
sincronizada ou contadores. Os contadores so dispositivos lgicos cuja funo realizar a
contagem binria, seja em ordem crescente ou decrescente. Para os contadores temos ento
diversas classificaes que levam em conta estes e outros fatores, por exemplo:

a) Classificao com relao ao sincronismo: Os contadores podem ser assncronos, quando


existe o sinal de clock aplicado apenas ao primeiro estgio. Os estgios seguintes utilizam como
sinal de sincronismo a sada de cada estgio anterior. Estes contadores tambm so denominados
Ripple Counters. Os contadores tambm podem ser sncronos, quando existe um sinal de clock
nico externo aplicado a todos os estgios ao mesmo tempo.

b) Classificao com relao ao modo de contagem: Os contadores podem ser progressivos ou


crescentes, quando contam numa seqncia de nmeros crescentes, ou seja, dos valores mais
baixos para os mais altos, como (1, 2, 3, 4...). So tambm chamados em ingls de up-counters.
Os contadores podem ser regressivos ou decrescentes, quando a contagem feita dos valores
mais altos para os mais baixos como (4, 3, 2, 1...), tambm chamados de down-counters. Se bem
que possamos fazer contadores usando funes lgicas comuns e mesmo flip-flops discretos,
podemos contar na prtica com circuitos integrados em lgica TTL ou CMOS que j possuam
contadores completos implementados.

124

XD102 Eletrnica Digital e CPLD

9.1. Contador assncrono


Conforme explicamos, neste tipo de contador, o sinal de clock aplicado apenas ao
primeiro estgio, ficando os demais sincronizados pelos estgios anteriores. Temos a estrutura
bsica de um contador deste tipo usando flip-flops do tipo JK. Usamos trs estgios ou trs flipflops ligados de tal forma que a sada Q do primeiro serve de clock para o segundo, e a sada Q
do segundo serve de clock para o terceiro. Sabemos que os flip-flops ligados da forma indicada
funcionam como divisores de freqncia. Assim, o sinal de clock aplicado ao primeiro tem sua
freqncia dividida por dois.

Figura 9.1. Contador assncrono.

A freqncia estar dividida por quatro na sada do segundo e por oito na sada do
terceiro. Mas, se elaborarmos uma tabela verdade com os nveis lgicos obtidos na sada de cada
um dos flip-flops, a cada pulso do clock aplicado, a partir do instante em que todas as sadas
sejam zero, teremos algo interessante a considerar:

Clock Qc Qb Qa
0

Tabela 9.1. Tabela verdade de um contador assncrono.

125

XD102 Eletrnica Digital e CPLD

Veja que a seqncia de valores obtidos 000, 001, 010, 011, 100, 101, 110 e 111
corresponde justamente contagem em binrio dos pulsos de zero at sete. Isso significa que este
circuito conta os pulsos de entrada e fornecem sadas que a representao binria desta
contagem.
Veja tambm que ele faz a contagem crescente, ou seja, de zero at sete. Se, em lugar de
trs flip-flops, usarmos quatro, teremos a contagem de 0000 a 1111, ou seja, uma contagem
crescente de zero a quinze pulsos. Oito desses flip-flops ligados em srie podem contar at 256
pulsos e com isso fornecer uma sada de 8 bits ou 1 byte.
Vamos supor agora que em lugar de usarmos como sadas de contagem as sadas Q de
todos os flip-flop, usssemos as sadas complementares Q. fcil perceber que, partindo da
situao em que todos os flip-flops estejam resetados, a tabela verdade obtida ter nas sadas os
complementos da tabela anterior. Esta tabela ser:
Clock Qa Qb Qc Valor Binrio
0

Tabela 9.2. Tabela verdade de um contador assncrono decrescente.

Portanto, este contador fornece em sua sada, valores binrios que correspondem
contagem decrescente dos pulsos de entrada, partindo de sete. Trata-se de um contador
decrescente ou DOWN COUNTER. Como no caso anterior, se tivermos mais flip-flops,
podemos contar a partir de valores mais altos. Com quatro flip-flops podemos partir a contagem
de quinze e com oito flip-flops, de 255. Veja que a quantidade mxima que podemos contar com
um contador deste tipo depende da quantidade de flip-flops usados.
Um problema que ocorre com este tipo de flip-flop que cada um precisa de certo tempo
para mudar de estado. Isso significa que medida que usamos mais flip-flops em seqncia num
contador, os tempos de mudana de estado so somados e o conjunto precisa cada vez de mais
tempo para chegar ao estado final desejado. Se aplicarmos um novo pulso de clock para
contagem entrada do circuito, antes de ocorrer a mudana de estado do conjunto, pode ocorrer

126

XD102 Eletrnica Digital e CPLD

um funcionamento errtico. Assim, a freqncia mxima de operao de um contador dada


pelo tempo necessrio para cada estgio mudar de estado multiplicado pelo nmero de estgios
usados no contador.

9.2. Contagem programada ou contagem com armadilha


Conforme vimos, os ciclos de contagem dos circuitos dados como exemplos no item
anterior so sempre potncias de dois, ou seja, so circuitos que contam at 2, 4, 8, 16, 32 etc. O
que fazer se precisarmos de um circuito que tenha um ciclo de contagem diferente desses valores,
que no seja uma potncia de 2? Podemos usar a entrada CLEAR para reiniciar a contagem,
zerando-a, quando chegar ao valor desejado. Por exemplo, podemos reiniciar a contagem depois
do cinco se quisermos um contador que conte de zero a cinco, ou seja, que tenha seis estados de
sada, conforme a tabela verdade dada a seguir:
Clock

Qc Qb Qa

6 (Estado Instvel)

Tabela 9.3. Tabela verdade de um contador modulo cinco.

No sexto pulso que corresponde ao estado 110(2), o circuito vai a um estado que ativa a
entrada clear e leva todos os flip-flops a serem resetados.
Para este circuito a soluo simples. Veja que a situao em que devemos ter a volta
zero da contagem e, portanto, a ativao da linha CLR (clear) ocorre com uma nica combinao
de sinais: QA e QB no nvel alto. Se usarmos flip-flops que tenham entradas clear ativadas pelo
nvel alto, basta usar uma porta AND de duas entradas com as entradas ligadas nas sadas QB e
QC e a sada na linha comum de CLEAR de todos os flip-flops, conforme abaixo.

127

XD102 Eletrnica Digital e CPLD

Figura 9.2. Contador assncrono de modulo seis.

Se os flip-flops usados tiverem um clear ativado no nvel baixo, basta usar uma porta
NO-E em lugar de E. Se quisssemos um contador at quatro, por exemplo, o estado em que
deveria ocorrer a ativao da entrada clear ocorreria com a quinta combinao de sadas, 101(2), o
que significa QC=1 e QA=1. Bastaria ento ligar as entradas da porta E nessas sadas, conforme
a figura.

Figura 9.3. Contador assncrono de modulo cinco.

Seguindo a mesma analogia dos circuitos anteriores, observe que, quando as sadas
chegarem ao estado 110(2), que seria a contagem do quinto pulso no circuito da figura 9.3, um
pulso de reset de curta durao produzido. Esta curta durao dada justamente pelo tempo
que os flip-flops demoram a mudar de estado resetando, pois eles realimentam as entradas da

128

XD102 Eletrnica Digital e CPLD

porta E. Nos exemplos dados, fizemos a programao da contagem usando as entradas de clear
de cada flip-flop.
Uma outra maneira de projetarmos um contador consiste em usarmos as entradas preset
em lugar de clear. Para isso fazemos com que, no momento em que for atingida a contagem
do valor imediatamente anterior quele em que deve ocorrer a volta a zero, ou seja, n-1, em lugar
de termos a comutao dos flip-flops, tenhamos a ativao das entradas de preset. Desta
forma, no pulso seguinte de clock teremos a volta a zero (reset) do contador. Para um contador de
seis estados, que depois do quinto pulso reseta, teremos a seguinte tabela verdade.

Pulsos Qc Qb Qa
0

O Preset acionado

Volta a Zero na transio de clock

Tabela 9.4. Tabela verdade de um contador de mdulo usando preset.

Veja que a deteco da condio de produo do pulso de preset deve ser reconhecida
com os nveis 101(2) nas sadas dos estgios dos contadores e com o pulso indo ao nvel alto na
entrada de contagem. Para obtermos a configurao 1111(2) que nos permitiria usar uma porta E
de quatro entradas, basta levar em conta a sada QB em lugar de QB. Assim, basta usar a porta E
e lig-la nas entradas de preset dos flip-flops. Se as entradas forem ativadas no nvel baixo
(PR), basta trocar a porta E por uma porta NO-E de quatro entradas.

129

XD102 Eletr
letrnica Digital e CPLD

9.3. Contadores Up/Down (Progressivos e Regressivos)


Usando alguns
lguns artifcios, como por exemplo, porta apropriada, possvel programar um
contador de modo que ele tanto conte progressivamente como regressivamente. Usando 3
estgios, podemos ter um contador UP/DOWN, conforme a figura 10. Uma entrada
(UP/DOWN) pode ser
er usada para determinar o sentido da contagem. Trata-se
Trata de uma entrada
seletora de dados ou DATA SELECTOR, que pode ser usada para mudar o modo de
funcionamento dos estgios deste circuito.

Funcionamento: Se usarmos as sadas Q dos flip-flops


flip
de um contador,
ador, a contagem ser
crescente, mas se usarmos as sadas Q, a contagem ser decrescente. Assim, o que fazemos
colocar um circuito seletor nessas sadas, de tal modo que ele coloque a sada Q de todos os flipflip
flops na entrada de clock do seguinte, quando
quando a contagem deve ser progressiva, e coloque a sada
Q na entrada do seguinte, quando na contagem decrescente. Trs portas NO-E para cada
estgio podem fazer isso a partir do sinal de comando UP/DOWN.

Figura 9.4. Contador Up/Down.

9.4. Contadores sncronos


cronos
Sincronizar a contagem por um clock nico aplicado a todos os estgios no apenas
uma necessidade dos circuitos mais complexos, principalmente, os usados em Informtica e
Instrumentao. O sincronismo de todos os estgios pelo mesmo clock tem ainda
ain vantagens
operacionais importantes. Conforme vimos, nos contadores assncronos, os tempos de
comutao dos flip-flops
flops influem no funcionamento final do circuito, pois eles so cumulativos.
Em outras palavras, cada estgio precisa esperar o anterior completar
completar a operao antes de
iniciar a sua. Usando lgica sincronizada, ou seja, um contador em que todos os estgios so
sincronizados por um clock nico, este problema no existe e podemos ter contadores muito
mais rpidos, na verdade, contadores cuja velocidade
velocidade independe do nmero de etapas.

130

XD102 Eletr
letrnica Digital e CPLD

Para mostrar como isso pode ser feito, vamos tomar como exemplo o circuito da figura
9.5. Este circuito utiliza flip-flops
flip flops tipo JK ligados de uma forma denominada PARALLEL
CARRY. Nesta forma de ligao, J e K do primeiro
primeir flip-flop
flop so mantidas no nvel alto por meio
de um resistor ligado ao positivo da alimentao (Vcc). Assim, o primeiro flip-flop
flip
muda de
estado a cada pulso de clock. No entanto, J do segundo flip-flop
flip flop est ligado sada Q do
primeiro.

Figura 9.5. Contador sncrono.

Isso significa que o segundo flip-flop


flip flop s mudar de estado quando o primeiro flip-flop
flip
for
resetado, ou seja, a cada dois pulsos de clock. Da mesma forma, com o uso de uma porta E, o
terceiro flip-flop
flop s vai mudar de estado quando as sadas
sadas Q do primeiro e segundo flip-flop
flip
forem ao nvel um, ou seja, a cada quatro pulsos de clock.
Para quatro bits, utilizando quatro estgios podemos ter um problema que ocorre com
este tipo de configurao, pois que a partir de trs estgios, a cada estgio
estgio que acrescentamos no
contador devemos adicionar uma porta E cujo nmero de entradas vai aumentando. Assim, para
quatro estgios, a porta deve ter trs entradas, para cinco estgios, quatro entradas e assim por
diante. Uma maneira de no termos este problema
problema consiste em usar uma configurao diferente
de contador apresentada abaixo e denominada RIPPLE CARRY.

131

XD102 Eletrnica Digital e CPLD

Figura 9.6. Contador RIPPLE CARRY.

Neste circuito as portas usadas sempre precisam ter apenas duas entradas, o que
importante para a implementao prtica do contador. No entanto, como desvantagens deste
circuito, tm uma limitao da velocidade de operao, pois como o sinal para os estgios vem
da porta anterior, temos de considerar seu atraso.

132

XD102 Eletrnica Digital e CPLD

10. Registradores de deslocamento


Um registrador de deslocamento ou shift-register no ingls, consiste num conjunto de
flip-flops que podem ser interligados de diversas formas, algumas delas so mostradas na figura
10.1. Estes circuitos podem deslocar uma informao (bit) aplicada na entrada de uma posio a
cada pulso de clock.

Figura 10.1. Exemplos de montagem de alguns registradores de deslocamento.

Por exemplo, o bit um aplicado na entrada aparece na sada do primeiro flip-flop no


primeiro pulso de clock, depois se desloca, aparecendo na sada do segundo flip-flop no segundo
pulso de clock e assim por diante, at aparecer na sada do final da seqncia.
Na configurao mostrada na figura 10.1, todos os flip-flop tipo D tm sua sada
conectada entrada do flip-flop seguinte e todos eles so controlados pelo mesmo clock. Para
entender como funciona este circuito, vamos partir da situao inicial em que todos eles estejam
desativados ou com suas sadas Q no nvel baixo. Inicialmente vamos aplicar entrada de dados
um nvel alto (1).
Conforme podemos ver, esta entrada feita pela entrada J do primeiro flip-flop (FF1).
Com a chegada do pulso de clock a este flip-flop, ele muda de estado e com isso armazena o
pulso aplicado entrada, o qual aparece em sua sada depois de um curto intervalo de tempo.
Veja que este sinal armazenado com o flanco positivo do sinal de clock, quando ento o
nvel alto deve estar presente na entrada do flip-flop. O intervalo de tempo que decorre entre a
aplicao do sinal na entrada de dados e seu aparecimento na sada do flip-flop da ordem de
alguns nanossegundos nos integrados das famlias lgicas comuns, mas importante que em
muitas aplicaes mais rpidas ele seja levado em conta.

133

XD102 Eletrnica Digital e CPLD

No prximo pulso de clock, a entrada do primeiro flip-flop j no tem mais o nvel alto, e,
portanto FF1 no muda de estado. No entanto, na sada de FF1, temos nvel alto, e esta sada
est ligada entrada do segundo flip-flop (FF2). Com isso, a chegada do segundo pulso de clock,
o nvel lgico a sada do primeiro se transfere para a sada do segundo depois de um pequeno
intervalo de tempo.
A seqncia de bits aplicados entrada aparece na sada depois de certo nmero de clock.
Isso significa que o bit um aplicado na entrada se deslocar mais um pouco no circuito,
passando para a sada do segundo flip-flop. claro que, se nessa segunda passagem, tivermos
aplicado um novo nvel um na entrada do circuito, ao mesmo tempo em que o primeiro se
transfere para o segundo flip-flop, o segundo se transfere para a sada do primeiro flip-flop.
Chegando agora um terceiro pulso de clock, teremos nova transferncia e o nvel alto ou
bit um se transfere para a sada do flip-flop seguinte, ou seja, FF3. Em outras palavras, a cada
pulso de clock, os nveis existentes nas sadas dos flip-flops, sejam eles zero ou um, se transferem
para o flip-flop seguinte. Assim, supondo que apliquemos em seqncia, na entrada de um shiftregister como o indicado, os nveis 0101, teremos a seguinte seqncia de condies de sada para
um shift-register que use quatro deles:

Clock Entrada FF1 FF2 FF3 FF4


Incio 0

Tabela 10.1. Funcionamento do Shift-Register.


Veja ento que no quinto pulso de clock, o primeiro pulso de clock, o primeiro nvel
lgico, aparece na sada do ltimo flip-flop (FF4) e se lermos a sada dos flip-flops teremos
registrado os nveis aplicados na entrada: 0101(2).
Com isso, vemos que aplicando um dado binrio num shift-register, depois do nmero
apropriado de pulsos de clock, ele pode armazenar este dado. Para retirar a dada em seqncia,
basta continuar aplicando pulsos de clock ao circuito.
Veja ento que para armazenar um dado de quatro bits num registrador devemos aplicar
quatro pulsos de clock e para ler em seqncia, mais quatro pulsos de clock. Para apagar os

134

XD102 Eletrnica Digital e CPLD

dados registrados num shift-register, como o indicado, basta aplicar um pulso na entrada CLEAR.
Todos os flip-flops tero suas sadas levadas ao nvel baixo ou zero.

10.1. Tipos de registradores de deslocamento

Dependendo da maneira como a informao entra e como ela pode ser obtida num
registrador de deslocamento, podemos ter diversas configuraes que nos levam a muitos tipos de
circuitos. Assim, existem circuitos em que temos uma entrada serial ou duas, e tambm podemos
ter uma ou duas linhas de sada. A seguir, veremos os principais tipos como suas denominaes.
a) SISO - Serial-in/Serial-out:
Os dados foram aplicados entrada do registrador na forma de nveis lgicos um atrs do
outro, acompanhando o sinal de clock. Dizemos que este registrador opera com a carga de dados
serial ou em srie. Em outras palavras, este circuito tem entrada serial ou serial-in. Exatamente
como ocorre com a porta serial de um computador, o dado enfileirado e entram um aps
outro e vo sendo armazenados em flip-flops. Este tipo de registrador de deslocamento j foi
mostrado na figura 10.1.

b) PISO - Parallel-in/Serial-out
No entanto, existe uma segunda possibilidade de operao para os shift-registers, que a de
operar com a entrada de dados em paralelo e sair com estes mesmos dados em srie. Dizemos
que se trata de um shift-register com entrada paralela e sada serial.

Figura 10.2. Registrador de deslocamento PISO.

135

XD102 Eletrnica Digital e CPLD

Analisemos como ele funciona: Os dados so colocados ao mesmo tempo na entrada,


pois ela opera em paralelo. Por exemplo, se vamos armazenar o dado 0110(2), esses dados so
aplicados ao mesmo tempo nas entradas correspondentes (S) dos flip-flops.
No primeiro pulso de clock, os flip-flops armazenam esses dados. Assim, os flip-flops
que possuem nvel um em sua entrada S passam esse nvel sada (FFB, FFC). Por outro lado, os
que possuem nvel zero na sua entrada, mantm este nvel na sada (FFA e FFD). Isso significa
que, aps o pulso de clock, as sadas dos flip-flops apresentaro os nveis 0110(2).

c) SIPO - Serial-In/Parallel-out

Da mesma forma, podemos carregar os dados em srie e fazer sua leitura em paralelo
atravs de Qa, Qb, Qc e Qd. Os registradores que operam desta forma podem ser tambm
denominados conversores srie-paralela ou paralela-srie, conforme o modo de funcionamento.

Figura 10.3. Registrador de deslocamento SIPO.

d) PIPO - Parallel-in/Parallel-out

Estes so circuitos em que os dados so carregados ao mesmo tempo e depois lidos ao


mesmo tempo pelas sadas dos flip-flops.

136

XD102 Eletrnica Digital e CPLD

Figura 10.4. Registrador de deslocamento PIPO.

Os registradores de deslocamento podem ainda ser classificados quanto direo em que


os dados podem ser deslocados. Dizemos que se trata do tipo shift-right, quando os dados so
deslocados para a direita e que se trata de um tipo shift-left, quando os dados so deslocados
somente para a esquerda. Existem ainda os tipos bidirecionais em que os dados podem ser
deslocados nas duas direes. Este um registrador do tipo SISO.
Observa-se que o sentido de deslocamento determinado por uma entrada que atua sobre portas
que modificam o ponto de aplicao dos sinais em todos os flip-flops, exatamente como visto
nos contadores up e down anteriores. Com a aplicao de um nvel lgico conveniente na entrada
LEFT/ RIGHT, podemos determinar o sentido de deslocamento dos dados no circuito.

137

XD102 Eletrnica Digital e CPLD

11. Conversores Analgico/Digital e Digital/Analgico


11.1 Introduo
A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura,
intensidade luminosa, posio, tenso, corrente e etc. fornecem sinais analgicos, ou seja, uma
tenso que proporcional grandeza medida e que varia de forma contnua numa faixa de
valores.
No entanto, a maioria dos equipamentos modernos que fazem a aquisio de dados
destes sensores, trabalha com tcnicas digitais. Isso significa que o dado analgico, preciso ser
convertido para a forma digital. Para fazer esta converso so utilizados circuitos denominados
conversores analgico-digital, ou simplesmente A/D, como seu prprio nome indica, realiza a
converso de sinais, cuja amplitude varia continuamente em sinais digitais correspondentes
amplitude do sinal original.
Para converter se faz o uso de um comparador de tenso ou corrente - variando de acordo
com a aplicao - que ir comparar o sinal analgico com o valor de referncia.
Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao
seu desempenho que so:
- Quantizao;
- Taxa de Amostragem;
- Linearidade.

138

XD102 Eletrnica Digital e CPLD

11.1.2 Quantizao

Entre os dois valores extremos da escala de valores analgicos que devem ser convertidos
para a forma digital existem infinitos valores intermedirios, o que justamente caracteriza uma
grandeza que varia de forma anloga ou analgica.
Entretanto, quando passamos um valor qualquer entre os dois valores extremos
incluindo-os, no podemos representar qualquer quantidade, pois precisaramos para isso de um
nmero infinito de bits.
Assim, por exemplo, se utilizarmos na converso 4 bits, teremos a possibilidade de
representar apenas 16 valores na escala total de valores analgicos, e se usarmos 8 bits poderemos
representar 256 valores, conforme indica a figura 11.1.
Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a converso, os
"degraus"da escada de converso tero 0,5 V de altura, o que significa que este conversor ter
uma resoluo de 0,5 V. Se usarmos um conversor A/D de 8 bits (256 "degraus"de resoluo)
para fazer um voltmetro de 0 a 10 V, por exemplo, a resoluo deste voltmetro ser de 10/256
ou pouco menos de 0,04 V.

Figura 11.1 Escala de Converso

Este comportamento "digital"pode ser observado em muitos instrumentos comuns, tais


como os multmetros digitais em que, se a grandeza medida estiver num valor intermedirio entre
dois degraus da resoluo do conversor A/D, o valor apresentado no display oscilar entre eles.
Evidentemente, tanto maior a preciso na converso mais bits sero utilizados pelo conversor.
Tipos com 8 a 16 bits so comuns nas aplicaes industriais e em medidas, dependendo
da quantidade de "passos"desejados na converso ou a resoluo.

139

XD102 Eletrnica Digital e CPLD

11.1.3 Taxa de Amostragem

Muitos processos de aquisio de dados de sensores, de processos ou de outras aplicaes


precisam ser rpidos. Uma placa de aquisio de dados de um instrumento de medida que projete
uma forma de onda, desenhe um grfico na tela de um PC representando um processo dinmico
ou mesmo um instrumento digital simples como um multmetro, devem estar constantemente em
andamento.
Um osciloscpio digital, por exemplo, deve medir as tenses instantneas de um sinal em
diversos pontos ao longo de um ciclo para poder "desenhar"esta forma de onda com preciso na
tela. Se a freqncia do sinal for alta, isso implica a necessidade de se fazer amostragens num
tempo extremamente curto.
Os conversores A/D podem ser encontrados em tipos que tm freqncias de
amostragem numa ampla escala de valores. Os tipos mais rpidos tm suas velocidades
especificadas em MSPS (Mega Samples Per Second ou Mega Amostragens Por Segundo).
Uma mquina industrial ou um instrumento de uso geral como um multmetro pode usar
conversores A/D relativamente lentos com taxas ou velocidades de amostragens de at algumas
unidades por segundo. Um multmetro digital comum, por exemplo, faz de 1 a 10 amostragens
por segundo apenas, dependendo do tipo. Todavia, um osciloscpio digital ou virtual que precise
observar uma forma de onda de 10 MHz, deve, para ter uma definio razovel, realizar pelo
menos 100 milhes de amostragens por segundo (10 pontos por ciclo).

11.1.4 Linearidade

A curva de converso da grandeza analgica para a forma digital deve ser linear para um
bom conversor. Isso significa que no existem desvios na correspondncia entre o valor analgico
e a sada digital ao longo da escala de valores em que o conversor deve trabalhar.
No entanto, na prtica podem ocorrer pequenos desvios, de acordo com o que mostra a
figura 11.2.

140

XD102 Eletrnica Digital e CPLD

Figura 11.2 Grau de Linearidade de Converso

11.2 Desenvolvimento

Para fazer uma converso de sinais analgicos para a forma digital existem diversas
tcnicas que so empregadas nos circuitos comerciais, muitas delas encontradas em circuitos
integrados que so "embutidos"(embedded) em aplicaes mais complexas, os quais fazem o
controle de mquinas e equipamentos.
Analisamos as tecnologias mais empregadas para esta finalidade comeando com o bloco
comum a todos os conversores, que o circuito de amostragem e manuteno (sample and hold).
O valor dos sinais analgicos que devem ser convertidos para a forma digital corresponde
a um determinado instante, cuja durao, em alguns casos, no vai alm de alguns milionsimos
de segundo.
Assim, um primeiro bloco importante do conversor um circuito que l o valor do sinal a
ser convertido num determinado instante e o armazena de um modo onde, mesmo que o sinal
varie depois, os circuitos que fazem a converso tenham em alguma memria seu valor. Este
circuito ilustrado em blocos na figura 11.3.
O sinal a ser amostrado amplificado por um buffer de entrada cuja finalidade no
carregar o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de
converso.

141

XD102 Eletrnica Digital e CPLD

Figura 11.3 Diagrama em Blocos de Conversor A/D

Na sada deste circuito temos uma chave eletrnica ou chaveador, que determina o
instante exato em que a leitura do sinal deve ser feita. A chave fecha ento por uma frao de
segundo (numa freqncia que depende da velocidade de amostragem) permitindo que o sinal
carregue o capacitor C.
Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o
valor da grandeza analgica a ser convertida. Esta tenso no capacitor mantida no circuito
conversor atravs de um buffer de sada durante o tempo que ele necessita para isso.
Na figura 11.4 temos um grfico que indica de que modo tenso de entrada varia e o
circuito de amostragem e reteno mantm a sada constante durante os intervalos de converso
(que correspondem aos "degraus").

Figura 11.4 Escala de Converso

142

XD102 Eletrnica Digital e CPLD

11.2.1 Aplicao

Desenvolvendo um pequeno programa no Matlab 6.0 podemos exemplificaremos melhor


toda esta teoria aqui mostrada. A onda fundamental tem uma freqncia de 120 Hz e est
defasada em 60o, atribumos valores de quantizao de: 4, 8 e 12 Bits e taxa de amostragem de:
240, 600 e 1000 Hz (respeitando a freqncia de Nyquist).
Primeiramente o nosso programa vai marcar os tempos que sero armazenados com seus
respectivos valores analgicos para posteriormente serem quantizados e assim aplicando a
transforma discreta de Fourier reconstituir o sinal amostrado.
Nos grficos abaixo, podemos verificar que em um sinal digital no existe valores
negativos na quantizao, o que pode ocorrer que vemos em multmetros digitais ou outros
aparelhos, um bit a mais inserido posteriormente a quantizao para sinalizao. Se aquele valor
corresponde a um valor negativo ou positivo, este fato no interfere em nada na converso,
como mencionado, apenas uma sinalizao para o usurio.

Figura 11.5 Quantizao em 4 Bits de Resoluo

143

XD102 Eletrnica Digital e CPLD

Figura 11.6 Quantizao em 8 Bits de Resoluo

Figura 11.6 Quantizaes em 12 Bits de resoluo

Existem vrias formas de se construir conversores A/D, sendo que cada um tem a sua
caracterstica de funcionamento que deve ser levada em conta, na hora de se construir e/ou
escolher parava sua aplicao. Temos uma relao de possveis combinaes:
- Conversor A/D com comparador em paralelo;
- Conversor A/D com rampa em escada;
- Conversor A/D de aproximaes sucessivas;

144

XD102 Eletrnica Digital e CPLD

- Conversor A/D de rampa nica;


- Conversor A/D de rampa dupla e;
- Sigma-Delta.
O Sigma-Delta um das importantes tcnicas de converso A/D, utilizada em que se
deseja uma altssima velocidade de converso, como nos DSPs (Digital Signal Processing).
Portanto, vimos que a converso do sinal analgico para o digital sempre existe uma
perda de informao seja ela de amplitude - caracterstica da quantidade de bits utilizados - ou de
fase do sinal - caracterstica da taxa de amostragem empregada.
Vimos que o erro mximo que pode ocorrer na quantizao de metade do valor de nvel
da quantizao assim sendo quanto maior for o nmero de bits do conversor menor ser o seu
erro.
O erro de "Aliasing" _e facilmente evitado utilizando o teorema da amostragem que "Para
que uma determinada freqncia f1 do sinal analgico seja ou possa ser completamente
reconstituda a taxa amostral, no processo de digitalizao, deve ser no mnimo igual a 2*f1"
Conhecidas as imperfeies da converso podemos ento saber quais os fatores que
influem na escolha de um conversor A/D e assim prever melhor os ajustes que sistema dever
sofrer, pois j so conhecidas as suas fraquezas.

145

XD102 Eletrnica Digital e CPLD

12. Memrias
12.1 Introduo
Memrias so dispositivos semicondutores usados para armazenar dados. Esses dados
geralmente encontram-se organizados em palavras de 4, 8, 16 ou 32 bits, no havendo restries
para outros formatos de organizao. Cada palavra de informao ocupa um endereo dentro
da memria, de forma que possvel referenciar o dado a ser acessado.
A memria uma parte importante na arquitetura de sistemas computacionais, pois cabe
a ela armazenar tanto o programa a ser executado, quanto os dados utilizados durante a
execuo do mesmo. A evoluo da tecnologia de semicondutores proporcionou a confeco de
dispositivos de memria cada vez mais rpidos, maior capacidade de acesso e com menor
tamanho fsico.
As memrias podem ser classificadas por dois modos distintos devido ao tipo de
armazenamento de dados, so eles o tipo voltil e o tipo no voltil.

12.2 Memria voltil


A memria voltil caracterizada pela necessidade de alimentao para a manuteno
dos dados armazenados, uma vez que a alimentao cessada todos os dados armazenados so
perdidos. A memria voltil ainda se sub-divide em dois grupos: memria dinmica e memria
esttica.
12.2.1 Memria voltil dinmica
O nome dinmica referente tecnologia utilizada para armazenar programas e dados e
no forma de acess-los. De modo simplista ela funciona como uma bateria que deve ser
recarregada sempre que apresentar carga insuficiente para alimentar o equipamento.
Todas as vezes que a memria for acessada, para escrita ou para leitura, cada clula dessa
memria atualizada. Se ela tem nvel lgico 1 armazenado, sua bateria ser recarregada; se
ela tem 0 lgico, a bateria ser descarregada. Este procedimento chamado de refresco de
memria, em ingls, refresh.
Esses tipos de memria tornaram-se populares pelo seu emprego em computadores
pessoais, devido a seu baixo custo, tornando se popularizadas como memria RAM. Este nome

146

XD102 Eletrnica Digital e CPLD

devido ao nome adotado em ingls Randomic Acess Memory (Memria de acesso randmico), que
nos garante acesso aos dados armazenados a partir de qualquer endereo.

Figura 12.2.1 Exemplo de memria RAM aplicada em Computadores

12.2.2 Memria voltil esttica

A memria esttica no necessita ser analisada ou recarregada a cada momento.


Fabricada com circuitos eletrnicos conhecidos como latch, guardam a informao por todo o
tempo em que estiverem recebendo alimentao.

12.3 Memria no voltil


So aquelas que guardam todas as informaes mesmo quando no estiverem a receber
alimentao. Como exemplos, podemos citar as memrias conhecidas por ROM e FLASH, bem
como os dispositivos de armazenamento em massa, disco rgido, CDs e disquetes.
As memrias somente para leitura, do tipo ROM (sigla de Read Only Memory),
permitem o acesso aleatrio e so conhecidas pelo fato de o usurio no poder alterar o seu
contedo, uma vez gravada o usurio no ter acesso a possibilidade de fazer alteraes nos
dados ali contidos.
Para gravar uma memria deste tipo so necessrios equipamentos especficos
conhecidos como gravadores de memria, que devem levar em considerao o tipo de tecnologia
empregada na construo da memria, o tamanho e o fabricante. Dentre as memrias do tipo
ROM destacam-se as seguintes:

147

XD102 Eletrnica Digital e CPLD

Sigla

Nome

Tecnologia

ROM

Read Only Memory


(memria somente de leitura)

PROM

Programable Read Only Memory


(memria programvel somente de leitura)

Gravada na fbrica uma nica vez.


Gravada pelo usurio uma nica vez.

EPROM

Erasable Programable Read Only Memory


(memria programvel e apagvel somente de
leitura)

Pode ser gravada ou regravada por meio


de um equipamento que fornece as
voltagens adequadas em cada pino. Para
apagar os dados nela contidos, basta
iluminar o chip com raios ultravioleta. Isto
pode ser feito atravs de uma pequena
janela de cristal presente no circuito
integrado.

EEPROM

Electrically Erasable Programable Read Only


Memory
(memria programvel e apagvel
eletronicamente somente de leitura)

Pode ser gravada, apagada ou regravada


utilizando um equipamento que fornece as
voltagens adequadas em cada pino.

12.4 Estrutura e endereamento


Uma memria pode ser entendida como um armrio, onde cada prateleira representa um
endereo de memria. possvel ento guardar (escrever) ou retirar (ler) o contedo de cada
prateleira. Para isso existe uma forma de informar a prateleira a ser acessada (endereo) e qual o
tipo de acesso (leitura ou escrita). A figura abaixo apresenta um diagrama genrico de uma
memria semicondutora.

D
E
An
C
Endereos

.
O
.
D

2n
.
.

CE

Controle

Dados

Figura 12.1 Funcionamento de uma memria

WR
OE

148

XD102 Eletrnica Digital e CPLD

No diagrama podemos identificar as principais partes de uma memria. Os pinos de


endereos apontam qual posio da memria ser acessada. Internamente um decodificador faz a
converso para que apenas um endereo seja acessado por vez. Os pinos de dados so por onde
as informaes so lidas e escritas. O sinal de controle WR (write) permite indica se o acesso
memria ser uma operao de leitura (WR = 1) ou escrita (WR = 0). O sinal OE (Output Enable)
usado para ativar o buffer de sada da memria em operao em barramentos. O sinal CE (Chip
Enable) permite selecionar qual chip est ativo se a memria for usada em conjunto com outras
memrias ou outros dispositivos.
A capacidade de uma memria indica quantos bits ela capaz de armazenar e dado
pela expresso:
Capacidade = palavra x 2endereos
Sendo:
Palavra: o nmero de bits da palavra no qual a memria est organizada
Endereos: nmero de bits de endereos.

Exemplos:
1. Uma memria com 10 bits de endereo organizada em palavras de 8 bits tem 8kb (8
kilobits ou 8192 bits);
2. Uma memria com 12 bits de endereo organizada em palavras de 16 bits tem 64kb
(64 kilobits ou 65536 bits);
3. Uma memria com 16 bits de endereo organizada em palavras de 8 bits tem 512 kb
(512 kilobits ou 524288 bits)

Observaes:
1. A capacidade sempre dever ser expressa em nmero de bits, e no em nmero de
bytes;
2. Para saber quantos bytes tm a memria em bytes, basta dividir a capacidade por 8;
3. usual se expressar a memria em mltiplos de kb (kilobits), sendo que um kilobit
corresponde a 210 = 1024 bits. Portanto, 1kb = 1024 bits, 4kb = 4096 bits, 64kb =
65536 bits.
4. A unidade para indicar bits b (minsculo) enquanto para indicar byte B
(minsculo). Assim, 8kb = 1kB.

149

XD102 Eletrnica Digital e CPLD

13. Buffers, latchs e barramentos


13.1 Barramento
H situaes onde se deseja conectar diversos dispositivos entre si, de forma que apenas
dois deles troquem informaes por vez. Nestes casos, pode ocorrer de um dispositivo escrever
em vrios outros, um dispositivo ler vrios outros ou existir acesso bidirecional em vrios
dispositivos. O meio de unio geral por onde trafegam os dados de controle e informao
denominado de Barramento.
O barramento um meio comum de comunicao a todos os dispositivos de um sistema
combinacional ou computacional. Mas devido a dificuldades de conexes eltricas esses
dispositivos no executam acesso direto ao meio, eles o fazem a partir de dois dispositivos que
executam a escrita e leitura de dados no barramento, so eles os Buffers Tri-state e os Latchs.

13.2 Buffer
Como j foi visto, existem componentes com a funo de buffer tri-state, isto , o driver
de sada do dispositivo pode ser desligado por um pino de controle. Dessa maneira, o sinal
presente na entrada do buffer transferido para a sada se o controle estiver ativo ou a sada
permanece em estado de alta impedncia (Hi-Z) se controle se estiver desativado. Isso nos
permite ligar diversas sadas entre si e acionar apenas uma por vez, por operar em estado de alta
impedncia (Hi-Z) esto asseguradas as interconexes eltricas de vrios dispositivos no mesmo
barramento. A figura abaixo demonstra essa idia.

Figura 13.1 Buffer Tri-state


EN1
0
0
1
1

EN2
0
1
0
1

OUT
Hi-Z
I2
I1
Proibido

150

XD102 Eletrnica Digital e CPLD

Tabela 13.1 Buffer Tri-state

13.3 Latch
Denomina-se latch o componente formado por flip-flops tipo D que retm em sua sada
o estado encontrado em sua entrada a partir da ultima atualizao. Esse dispositivo comumente
utilizado como meio de acesso controlado ao barramento, podendo ter suas entradas interligadas
a demais outros dispositivos, sendo que pode controlar-se o dispositivo a ser acionado, ressalta
ainda o efeito memria apresentado por esse dispositivo que manter o ultimo valor assumido at
a prxima atualizao. Sua aplicao no barramento como porta de acesso ao meio de
comunicao, em outras palavras porta de leitura de dados.
Esquema de montagem de Latch-D usando portas lgicas No-E:

E
Figura 13.2 Esquema de ligao do Latch tipo D

Figura 13.3 Latch tipo D

E
D
OUT
0
X
Qant
1
1
1
1
0
0
Tabela 13.2 Latch tipo D

151

XD102 Eletrnica Digital e CPLD

Glossrio
Buffer/Driver: Circuito projetado para fornecer uma corrente de sada alta e/ou tenso tambm
alto se comparadas aos parmetros normalmente associados aos circuitos lgicos comuns;
CIs bipolares: Circuitos Digitais integrados nos quais transistores PNP ou NPN so os principais
formadores do circuito;
CIs Unipolares: Circuitos Integrados digitais nos quais um transistor unipolar por efeito de
campo (MOSFET) o principal elemento para a construo dos circuitos;
Dispositivo Lgico Programvel (PLD): Circuito integrado que contm um grande nmero de
funes lgicas interconectadas. O usurio pode programar o CI para uma funo especfica,
abrindo as conexes apropriadas;
Entrada flutuante ou em flutuao: Sinal em alta impedncia, apresentado como entrada de um
circuito digital. Atua como se estivesse logicamente desconectado ao circuito;
Lgica absorvedora de corrente: Famlia lgica na qual a sada de um circuito lgico drena
corrente da entrada de um outro circuito lgico;
Lgica acoplada pelo emissor (ECL): Tambm conhecida como lgica em modo de corrente;
Lgica fornecedora de corrente: Famlia lgica na qual a sada de um circuito lgico fornece
corrente para a entrada de um outro circuito lgico;
Sada a coletor aberto: Tipo de estrutura de sada de alguns circuitos TTL (Transistor-Transistor
Logic), no qual s usado um transistor com seu coletor em flutuao;
Sada de trs estados (tristate): Tipo de estrutura que permite que uma sada seja colocada em
um dos trs estados: alto, baixo ou alta impedncia;
Sada totem-pole: Termo usado para descrever a forma na qual dois transistores bipolares so
ligados na sada de alguns circuitos TTL;
Resistor de pull-up: Assegura em uma entrada (que pode ser compartilhada) de uma porta lgica
o nvel lgico 1;
Resistor de pull-down: Assegura em uma entrada (que pode ser compartilhada) de uma porta
lgica o nvel lgico 0;
Spike: Mudana momentnea e espria em um nvel de tenso;
Strobing: Tcnica utilizada para eliminao de spikes;
Substrato: Pedao de material semicondutor, onde so colocados os componentes eletroeletrnicos de um circuito integrado;
Transientes de corrente: Picos de corrente gerados pela sada totem-pole de um circuito TTL.
Causados quando ambos os transistores conduzem simultaneamente;
Unasserted : Termo usado para descrever o estado de um sinal lgico, sinnimo de inativo;

152