Professional Documents
Culture Documents
acontecimentos passados
Existncia de memria
Conceito de Memria
A sada depende de variveis de entrada e do estado anterior
Estado anterior
Estado actual
A F* F
00 0
.
10 0
0 .
01 0
144
16-01-2014
Sncronos
a observao das entradas e subsequente evoluo de estado,
realiza-se em sincronismo com a transio de um sinal de entrada
especfico denominado por clock (relgio)
Comportamento temporal
Tempo de propagao das portas
Dispositivo de memria
DRAM (Dynamic Random Acesses Memory)
SRAM (Static Random Acesses Memory)
145
16-01-2014
Memrias
Flip-flop
Circuitos biestveis
Realimentao positiva
Clulas unitrias
Flip-flop D-latch ou transparent latch
assncrono
146
16-01-2014
Memrias
Flip-flop S-R
Entradas S (Set) e R (Reset)
Mantm estado com S e R inactivas
S e R no podem ser activadas em
simultneo (ambiguidade)
Assncrono
S R Q*
000
001
01
10
11
Q
0
0
0
1
147
16-01-2014
Memrias
Flip-flop S-R-E latch (SR com Enable)
Comportamento do S-R quando E=1
Insensvel s entradas quando E=0; mantendo-se no estado anterior
E S R Q*
0
0
0
1
1000
1001
101
110
111
Q
0
1
0
1
0
1
x
148
16-01-2014
Memrias
Flip-flop D-latch
Sintetizado a partir de flip-flop S-R
Entrada Enable
E D Q* Q
0 Q* Q*
10
0
11
149
16-01-2014
Memrias
Flip-flop D edge-triggered
Sncrono
Configurao master-slave
Tabela de Verdade
Tabela de Transio de estados
Clk D Q*
0 Q*
1 Q*
Q*
0
1
Q
Q*
Q*
Q*
0
1
Q* Q
0 0
0 1
1 0
1 1
D
0
1
0
1
150
16-01-2014
Memrias
Flip-flop J-K edge-triggered
Entradas analisadas na transio ascendente do relgio
Se Q=0 s J=1 muda Q para 1
Se Q=1 s K=1 muda Q para 0
Se J=K=1 Q transita para o outro estado no flanco ascendente do
relgio
Clk J K Q* Q
0
Q* Q*
1
Q* Q*
Q* Q*
0 0 Q* Q*
0
01
1
10
1 1 Q* Q*
Lgica e Sistemas Digitais
Q* Q J K
0 0 0
0 1 1
1 0
0
1 1
1
151
16-01-2014
Memrias
Flip-flop T edge-triggered (Toggle)
Entradas analisadas na transio ascendente do relgio
Se T=0 Q permanece no estado anterior
Se T=1 Q transita para o outro estado no flanco ascendente do relgio
Clk T Q*
0 Q*
1 Q*
Q*
0 Q*
1 Q*
Q
Q*
Q*
Q*
Q*
Q*
Q* Q
0 0
0 1
1 0
1 1
T
0
1
1
0
. .
Lgica e Sistemas Digitais
152
16-01-2014
Memrias
Diagramas de estado dos flip-flops
Transies de estado ocorrem no flanco ascendente do relgio
J-K
153
16-01-2014
Memrias
Sntese de flip-flops a partir de outros
. .
154
16-01-2014
Memrias
Comandos e Sinais Sncronos e Assncronos
PRESET (Set prioritrio) e CLEAR (reset prioritrio)
Sncronos ou assncronos
Active high ou active low
D
J-K
155
16-01-2014
Memrias
Registo
Armazena uma palavra de n bits
Entrada de n bits
Sada de n bits
Entrada de controlo
156
16-01-2014
Memrias
Registo tipo latch
157
16-01-2014
Memrias
Registo tipo edge-triggered
158
16-01-2014
Circuitos Sequenciais
Contadores (counters)
Destinam-se a realizar contagens em sequncia, possuindo um registo
159
16-01-2014
Circuitos Sequenciais
Contadores
Estrutura
Sncronos
Assncronos
Mdulo de Contagem
Potncia de 2 (2n)
de Potncia de 2
Sequncia de Contagem
Binrio Natural
Crescente
Decrescente
Crescente ou decrescente
Outras
Cdigo Gray
Etc.
Lgica e Sistemas Digitais
160
16-01-2014
Circuitos Sequenciais
Contadores
Assncronos
161
16-01-2014
Circuitos Sequenciais
Contadores
Sncronos
Sncronos Srie
Sncronos Paralelo
162
16-01-2014
Circuitos Sequenciais
Contadores
Sncronos Srie
163
16-01-2014
Circuitos Sequenciais
Contadores
Sncronos Paralelo
164
16-01-2014
Circuitos Sequenciais
Contadores MSI
Entradas
P0..3
Palavra de 4 bits com a qual se pode carregar o contador
UP/DOWN (UnD)
determina se o sentido da contagem
crescente ou decrescente
ENABLE (CE - Count Enable)
s quando activa permite a contagem
LOAD (PL - Parallel Load)
Introduz como estado global do contador a palavra presente nas entradas
P0..3 (sinal assncrono)
RESET (MR - Master Reset ou CLEAR)
activada coloca o estado do contador a zero. Esta aco tem prioridade
sobre a aco LOAD (sinal assncrono)
CUp / CDn ou CLK
Relgio para contagem crescente / decrescente (CDn=1 / Cup=1)
165
16-01-2014
Circuitos Sequenciais
Contadores MSI
Sadas
MAX/MIN
enquanto activa, que o contador
se encontra num dos estados extremos de
contagem: n-1 na contagem crescente e 0 na contagem decrescente
Usada para concatenao sncrona em cadeia por ligao entrada ENABLE de
outro mdulo
CARRY
activa : a contagem crescente, o estado presente n-1 e o sinal de CLK est a zero
( ! . " .# . $ . %&. '()
Permite interligar contadores em modo assncrono
BORROW
activa: a contagem decrescente, o estado presente zero e o sinal de CLK est a
zero ())* ! . " .# . $ . %&. '()
Permite interligar contadores em modo assncrono
RIPPLE CLOCK
Resulta da interseco de MAX/MIN com CLK
Utilizada para a propagao do relgio ao contador de peso seguinte em
concatenao assncrona
166
16-01-2014
Circuitos Sequenciais
Contador Assncrono com PL
167
16-01-2014
Circuitos Sequenciais
Contador Sncrono com PL
168
16-01-2014
Circuitos Sequenciais
Contador Crescente
169
16-01-2014
Circuitos Sequenciais
Contador Decrescente
170
16-01-2014
Circuitos Sequenciais
Contador Crescente/Decrescente (Up/Down)
171
16-01-2014
Circuitos Sequenciais
Contadores comerciais (TTL)
Sncronos
Assncronos
172
16-01-2014
Circuitos Sequenciais
Exemplo 1
Realizar um divisor de frequncia por 6
173
16-01-2014
Circuitos Sequenciais
Exemplo 2
Pretende implementar-se um sistema de controlo de abertura de uma fechadura
Soluo
Uma soluo possvel passa por utilizar dois contadores, um para contabilizar os
174
16-01-2014
Circuitos Sequenciais
Exemplo 2
Soluo (cont):
175
16-01-2014
Circuitos Sequenciais
Exemplo 2
Soluo (cont)
Como a frequncia utilizada para contabilizar os tempos de espera de 2Hz, os
176
16-01-2014
Circuitos Sequenciais
Shift Register
Transmisso/recepo com converso paralelo-srie e srie-paralelo
177
16-01-2014
Circuitos Sequenciais
Shift Register
Estrutura Tpica
Load/Shift: 1 transfere para a sada os dados presentes entrada duma forma sncrona
0 impe a realizao do deslocamento direita ou esquerda conforme a
entrada Right/Left
Right/Left: Indica o sentido do deslocamento ao ritmo dos pulsos de relgio
Clear: Leva ao estado 0 todos os flip-flops (assncrona)
178
16-01-2014
Circuitos Sequenciais
Shift Register
Exemplo: 74LS195 4 Bit Parallel Acess Shift Register
No dispe de comando Right/Left
Alternativa:
179
16-01-2014
Circuitos Sequenciais
74LS195
Diagramas temporais
180
16-01-2014
Circuitos Sequenciais
Exemplo 1 : Varrimento
Exemplo 2: Temporizador
181
16-01-2014
Circuitos Sequenciais
Exemplo 3: Somador Sequencial de 4 bits
182
16-01-2014
Circuitos Sequenciais
Concepo baseada em Flip-flops (mquina de estados)
Estrutura organizada de mdulos de aco e mdulos de controlo,
Mdulos de Controlo
Fornecem aos mdulos de aco as ordens ou sinais de controlo condicionantes
da sua activao
Mquinas de Estados (flip-flop e lgica combinatria ou registos e ROM)
183
16-01-2014
Circuitos Sequenciais
Formas de Representao de Sistemas
Diagramas de Blocos
Diagrama de Estados
Algoritmo
Processo susceptvel de ser implementado por dispositivos digitais
Propriedades
Finito
Inteligvel (sem ambiguidades)
Exequvel
Caracterizvel externamente (relao entre sadas e entradas)
Flowchart
Forma mais comum de representao, no comprometida com a especificidade da
implementao
ASM chart
Representao de mquinas de estados
184
16-01-2014
Circuitos Sequenciais
Nveis de Abordagem de um Projecto
Nvel 1
Nvel 2
Circuitos sequenciais de pequena complexidade (mquinas de estados)
com flip-flops e portas lgicas ou registos e ROMs
Nvel 3
Sistemas digitais com circuitos MSI. Projecto em lgica discreta (random
logic ou wired logic)
Nvel 4
Projecto de micro-sistemas com circuitos LSI (CPU, RAM, ROM, I/O
ports), hardware e software
Nvel 5
Projecto de multi micro-sistemas com mltiplos processos em tempo
real
Lgica e Sistemas Digitais
185
16-01-2014
Circuitos Sequenciais
Circuitos Sequenciais Sncronos
Modelo de Circuito Sequencial Sncrono
186
16-01-2014
Circuitos Sequenciais
Exemplo 1: Projecto de um contador crescente mdulo 3
Soluo:
Mtodo de Clare:
187
16-01-2014
Circuitos Sequenciais
Exemplo 1: Projecto de um contador crescente mdulo 3
Soluo (cont.):
ASM
X1 X0
00
01
S0
Flip-flops edge-triggered
A entrada de relgio omissa
Avaliao da varivel feita no flanco ascendente do relgio
O tempo mnimo em cada estado um perodo de relgio
10
S1
188
16-01-2014
Circuitos Sequenciais
Exemplo 1: Projecto de um contador crescente mdulo 3
Soluo (cont.):
x1
189
16-01-2014
Circuitos Sequenciais
Exemplo 1: Projecto de um contador crescente mdulo 3
Soluo (cont.):
! +" +!
" +!
! +" +!
" +" . +!
M
Lgica e Sistemas Digitais
M
190
16-01-2014
Circuitos Sequenciais
Exemplo 1: Projecto de um contador crescente mdulo 3
Soluo (cont.):
! +"
" +!
! 1
S1 S0
0 0
0 1
1 0
0 0
M
Lgica e Sistemas Digitais
" 1
S1 S0
1 1
1 0
0 0
191
16-01-2014
Circuitos Sequenciais
Exemplo 1: Projecto de um contador crescente mdulo 3
Soluo (cont.):
! +"
" +" +!
192
16-01-2014
Circuitos Sequenciais
Exemplo 2: Projecto de um contador crescente mdulo 3 ou 4
em funo de uma entrada M
M = 0 contagem em mdulo 3
M = 1 contagem em mdulo 4
193
16-01-2014
Circuitos Sequenciais
Exemplo 2
Soluo
As entradas M e S so assncronas
A sada G igualmente assncrona e dependente do estado e da
entrada M
194
16-01-2014
Circuitos Sequenciais
Exemplo 2
Soluo (cont)
ASM
Mapa de State Assignment
Sntese com flip-flops D
X1 X0
00
x0
a
01
x1
10
S
0
11
G,F
195
16-01-2014
Circuitos Sequenciais
Exemplo 2
Soluo (cont)
Sadas
+" . +! +" . +! +!
- +" . +! . , +" . +! +" . +! +" . ,
196
16-01-2014
Circuitos Sequenciais
Exemplo 2
Soluo (cont)
" +!
! +" ,
" +! . +! . ,. . +! ,
! +"
197
16-01-2014
Circuitos Sequenciais
CUPL
Macro-clula PAL22V10
Sada
Combinatria
Sequencial (registered)
198
16-01-2014
199
16-01-2014
200
16-01-2014
201
16-01-2014
202
16-01-2014
203
16-01-2014
204
16-01-2014
Atribuio de pinos
Entrada
pin [2, 3, 4, 5] = [I1, I2, I3, I4];
Sadas combinatrias ou sequenciais
pin [20, 21, 22, 23] = [O20, O21, O22, O23];
Ns internos:
pinnode [34, 31, 44] = [O23Q1, O20Q1, O23Q0];
205
16-01-2014
206
16-01-2014
207
16-01-2014
208
16-01-2014
oculto
209
16-01-2014
210
16-01-2014
211
16-01-2014
entrada I/O
212