You are on page 1of 7

MARCO TERICO

LATCH.
Un latch (late memory inglet) es un circuito electrnico biestable asncrono
usado para almacenar informacin en sistemas lgicos digitales. Un latch
puede almacenar un bit de informacin, asimismo los latches se pueden
agrupar de tal manera que logren almacenar ms de 1 bit, por ejemplo el
'latch quad ' (capaz de almacenar cuatro bits) y el 'latch octal' (capaz de
almacenar ocho bits). Los latches son dispositivos biestables asncronos que
no tienen entrada de reloj y cuyo cambio en los estados de salida es funcin
del estado presente en las entradas y de los estados previos en las salidas
(retroalimentacin). Los latches a diferencia de los flip-flops no necesitan
una seal de reloj para su funcionamiento.
LATCH SR
El latch lgico ms simple es el SR, donde R y S representan los estados
'reset' y 'set' respectivamente. El latch es construido mediante la
interconexin retroalimentada de puertas lgicas NOR (negativo OR), o bien
de puertas lgicas NAND (aunque en este caso la tabla de verdad tiene
salida en lgica negativa para evitar la incongruencia de los datos). El bit
almacenado est presente en la salida marcada como Q, y Q su
complementacin (valor negativo a Q).

Al tener dos entradas para el ingreso de datos (S y R), tenemos 4 posibles


combinaciones (recordando que 2n representa las combinaciones posibles
con datos binarios, donde 'n' representa el nmero de bits a trabajar). Cada
combinacin define el estado presente en Q, de esta manera tenemos la
siguiente tabla de verdad:

Set

Reset

Qn-1

Indeterminado

LATCH D
Tambin conocido como latch transparente, debido a que el nivel presente
en D se almacenar en el latch en el momento en que la entrada
Habilitar(Enable por su palabra en ingls), sea activada, generalmente
mediante un estado alto, es decir 1.

Al tener dos entradas para el ingreso de datos (EN y D), tenemos 4 posibles
combinaciones (recordando que 2n representa las combinaciones posibles
con datos binarios, donde 'n' representa el nmero de bits a trabajar). Cada
combinacin define el estado presente en Q, de esta manera tenemos la
siguiente tabla de verdad:

EN

Qn-1

FLIP FLOP

Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer


en uno de dos estados posibles durante un tiempo indefinido en ausencia de
perturbaciones.1 Esta caracterstica es ampliamente utilizada en electrnica
digital para memorizar informacin. El paso de un estado a otro se realiza
variando sus entradas. Dependiendo del tipo de dichas entradas los
biestables se dividen en:

Asncronos: solamente tienen entradas de control. El ms empleado


es el biestable RS.

Sncronos: adems de las entradas de control posee una entrada de


sincronismo o de reloj.

Si las entradas de control dependen de la de sincronismo se denominan


sncronas y en caso contrario asncronas. Por lo general, las entradas de
control asncronas prevalecen sobre las sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o
por flanco (de subida o de bajada). Dentro de los biestables sncronos
activados por nivel estn los tipos RS y D, y dentro de los activos por flancos
los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para
eliminar las deficiencias de los latches (biestables asncronos o
sincronizados por nivel).

FLIP-FLOP D
El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de
datos (1 o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flipflop D bsico. El funcionamiento de un dispositivo activado por el flanco
negativo es, por supuesto, idntico, excepto que el disparo tiene lugar en el
flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada
flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto
y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la
entrada de sincronismo, C. En funcin del modo de activacin de dicha
entrada de sincronismo, existen dos tipos:

Activo por nivel (alto o bajo), tambin denominado registro o cerrojo


(latch en ingls).

Activo por flanco (de subida o de bajada).

La ecuacin caracterstica del biestable D que describe su comportamiento


es:

Qt +1=D
y su tabla de verdad:

D
0
1
X=no importa

Qsiguiente

FIP FLOP JK
Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento
es idntico al del flip-flop S-R en las condiciones SET, RESET y de
permanencia de estado. La diferencia est en que el flip-flop J-K no tiene
condiciones no vlidas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos
estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el
nombre, permiten al ser activadas:

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.

K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado


que posea tras la ltima operacin de borrado o grabado. A diferencia
del biestable RS, en el caso de activarse ambas entradas a la vez, la salida
adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento
es:

QSIGUIENTE =Q K +Q K

Qsiguiente

X=no importa

FLIP FLOP ACTIVADO POR FLANCO


Junto con las entradas J y K existe una entrada C de sincronismo o de reloj
cuya misin es la de permitir el cambio de estado del biestable cuando se
produce un flanco de subida o de bajada, segn sea su diseo. Su
denominacin en ingls es J-K Flip-Flop Edge-Triggered. De acuerdo con la
tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada
flanco activo en la entrada de reloj, la salida del biestable cambia de estado.
A este modo de funcionamiento se le denomina modo de basculacin
(toggle en ingls).
Ejemplo: 74LS73

BIBLIOGRAFA
https://en.wikipedia.org/wiki/Flipflop_(electronics)
https://es.wikipedia.org/wiki/Biestable
http://panamahitek.com/como-programarun-flip-flop-en-vhd