You are on page 1of 9

PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I

______________________________________________________________________
1) Convertir los siguientes números a sus correspondientes representaciones en las bases 2, 3,
5 y 16:
a) 46510
b) 2348
c) 4328710
2) Pasar los siguientes números binarios a base octal y hexadecimal:
a) 1010110111
b) 11100110101
c) 001001111
3) Encontrar la representación en complemento a 1 y complemento a 2 de los siguiente
números:
a) 23510
b) 3145
c) 34708
d) 101101112
4) Pasar los siguientes números a punto fijo:
a) 0.37510
b) 1101.110110
c) 2A31.2C16
5) Pasar a notación en punto flotante los números:
a) 0.9410
b) 0.2310
c) -34.7810
d) 10.238
e) Ca2 { Ca1(11F16)}
6) Determinar de las siguientes representaciones cuales son las que están codificadas en BCD
(pasarlas a base decimal), y cuáles no:
a) 0011000111000
b) 0110010000001
c) 011001100110010
d) 000000101010
e) 1111010010101
7) Pasar los siguientes números a código Gray:
a) 11010012
b) 010111101100102
c) 10C16
d) 13410
8) Convertir cada uno de los siguientes números escritos en código 4221, a código BCD
exceso-3 y al código 2 de cada 5:
a) 00100011
b) 01111100

______________________________________________________________________
Hoja 1

cuando el líquido de un tanque está por debajo del nivel X1. En caso negativo. A2 y A3 y una única salida Z. si C2=1 entonces Z=A 2. Cada grupo está caracterizado por las variables a. C. de forma que su salida será “1” sólo si la entrada representa a un número decimal impar. Cuando C1=1. ______________________________________________________________________ Hoja 2 . de otro modo F=0.PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ c) 0001001010001110 9) Determinar si los siguientes caracteres transmitidos bajo código Hamming con paridad par. La función f (a. Sólo una de las entradas de control puede ser “1” en cada instante. para enviar las siguientes informaciones: a) 1010 b) 0100 c) 1100 d) Ca2 de la tercera palabra del código exceso-3.Hombres no repetidores que estudien. si C3=1 entonces Z=A 3 . 11) Diseñar un circuito que produce señal (salida = ‘1’).d.. de acuerdo con el siguiente criterio: a = 1 si el estudiante es hombre..Estudiantes no repetidores que estudien y no dominen los ordenadores 3. y por último si C1 =C2 = C3 =0 entonces Z=0.Mujeres no repetidoras que dominen los ordenadores 5. B. b = 1 si el estudiante domina los ordenadores. Diseñar dicha red. 12) Un circuito digital acepta únicamente entradas BCD. D y 2 salidas F y G.. a) 1111000 b) 0101110 c) 1101001 10) Construir los caracteres que deberían ser mandados según código Hamming. entonces Z=A 1 .d) tendrá salida “1” si y sólo si el estudiante aprueba. indicar el bit erróneo y corregirlo. tres entradas de datos A 1. b) G=1 si un número par de unos se presentan en las entradas de N.Estudiantes repetidores que estudien y no dominen los ordenadores. Se pide: a) Obtener la tabla de verdad de f.c. 4. o bien está comprendido entre X2 y X3. Diseñar el circuito lógico que realiza esta operación. c = 1 si el estudiante es no repetidor d = 1 si el estudiante estudia. 15) Un estudiante del Centro Superior de Informática aprobará una asignatura si se encuentra incluido en al menos uno de los siguientes grupos: 1. 13) Una red combinacional tiene tres entradas de control C1.Hombres repetidores que estudien 2.b.. tal que: a) F=1 si dos o más entradas de N están a “1”. y las tres pueden ser “0” simultáneamente. 6.b.. 14) Diseñar un sistema combinacional N de 4 entradas A. son correctos o no..Mujeres repetidoras que estudien.c. C2 y C3. de otro modo G=F’.

12.11.b.22. determina cuando está despierto el paciente (S1=0) o cuando está dormido (S1=1).5. Otro sensor mide ciertos signos vitales. para emitir una señal de estado. S2. mediante Quine-McCluskey y utilizando los mapas de Karnaugh.10.C.15 ) c) h(a.D) = ∑ m (0.b.5.9 .11.12 . b) ¿Cuáles son los implicantes primos que se obtienen en el caso de SDP? ¿Y para PDS? c) ¿Cuáles serían los implicantes primos esenciales en los mismos casos? 20) Diseñar los esquemas internos de un comparador de números binarios de 3 bits y un MUX (1/2) con entradas de datos de 3 bits.8. 5. utilizando únicamente puertas lógicas e inversores. (sólo 4 literales).13. Las entradas y salidas que se deben contemplar se especifican en la siguiente figura: Enable X 3 3 Y C O M P A R. que incluya menos grupos. ¿Qué realización resulta más económica? 19) Suponga que un sistema monitor está conectado a un paciente hospitalizado. 7.2.16.d)= ∑ m ( 2. Un sensor.26. 6.13).9. 2.d)= ∑ m (1.15 ) a) f(a.d)= i i i 17) Simplificar la función f = ∑ m( 1. 4. c) Encontrar un conjunto de requisitos más simple. en la forma de un número binario de cuatro bits que indica la condición del paciente.PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ b) Obtener la expresión algebraica mínima de la función f. obtener la expresión simplificada en forma de suma de productos y en forma de producto de sumas. S2 debe estar en el intervalo de 6 a 12.28. si el paciente está dormido el intervalo normal de S2 estará entre 2 y 8. 7.11.c. S1.14. para aprobar.7. X>Y V X=Y X<Y 3 3 3 MUX Salida W Seleccion ______________________________________________________________________ Hoja 3 . incluyendo el pulso y la presión sanguínea. 18) Dada la función: f (A.B. a) Diseñar un circuito lógico de dos niveles de costo mínimo que haga sonar una alarma si S2 está fuera de los intervalos normales.14 .c. 16) Simplificar mediante Karnaugh las siguientes funciones de conmutación y demostrar que analíticamente se pueden llegar a las mismas expresiones mínimas: ∑m ( 0.24. Cuando todo está normal y el paciente está despierto.11.b.3. es decir. 7.c.12.3.5. Realizar la síntesis como suma de productos (SDP) y como producto de sumas (PDS).15 ) b) g(a.30) mediante el método de Karnaugh y utilizando Quine-McCluskey.18) +d(20.

8. y como máximo 4 puertas lógicas. diseñar un circuito que lo convierta en un codificador de prioridad. el resultado de la operación realizada por el módulo aritmético del problema anterior.b. Se debe tener en cuenta. haciendo uso únicamente de módulos MSI. un módulo aritmético que permita realizar las operaciones A+B+1 y A-B-1 sobre los números de tres bits A y B.1. que sólo se representará si el número en cuestión es negativo.13.PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ Realizar un circuito combinacional que compare tres números binarios positivos A.11) usando un MUX de 4 entradas de datos y circuitería externa. 23) Dado un codificador de 8 entradas. Utilizar para ello los bloques MSI descritos en el apartado a. B y C. ______________________________________________________________________ Hoja 4 . haciendo uso únicamente de módulos F-A. un sistema digital que nos permita observar correctamente.4. utilizando solamente puertas y visualizadores 7-segmentos.9. 27) Diseñar. El diagrama de bloques del circuito sería: A B S 3 C out 3 MODULO S = 0 : A+B+1 ARITMETICO Overflow S = 1 : A-B-1 3 SALIDA 28) Diseñar. Se deberán realizar todos los diseños posibles y especificar cuál de ellos resulta más económico. Para ello. en decimal con signo. representados en Ca2.6. 25) Diseñar un multiplexor de tres entradas de 1 bit utilizando: a) Una ROM del tamaño apropiado b) Una PLA adecuada Comentar la ventajas y desventajas de un diseño frente al otro.5. b) Una PLA de las dimensiones adecuadas.c. codificados en binario natural de 3 bits y dé como resultado el mayor de los tres. (sumador completo). 24) Diseñar un sistema detector/corrector de errores para las palabras del código Hamming.d) = ∑m (0. 21) Implementar la función a=b (comparador) siendo a y b números de 3 bits. en lo que respecta al signo. 22) Implementar la función f(a. en caso contrario no se encenderá ningún segmento. 26) Diseñar un sumador completo para dos números de 2 bits haciendo uso de: a) Una ROM del tamaño adecuado. únicamente se dispone de módulos MSI y puertas XOR.

. No debe emplearse bit alguno de estas secuencias como inicio de la siguiente. c) Obtener los circuitos equivalentes al anterior. cuya salida cambie cada vez que se presenta un número par de unos en la entrada. en otro caso sumar 0. d) Realizar este circuito utilizando un decodificador de 4 entradas. Para indicar ______________________________________________________________________ Hoja 5 . El diseño debe contemplar la línea de control ascendente-descendente que determinará el tipo de operación. es convertida nuevamente en una serie de bytes todavía codificados. A la entrada X se le aplican secuencias de números de dos bits. envía a la Tierra una señal digital codificada con la información obtenida a partir de sus sensores. con puertas NAND y con puertas NOR. y dos tipo D para los restantes. de forma que de salida “1” siempre que detecte la secuencia “10” o “01”. para los bits más significativos. es decir. Sólo se dispone de tres biestables tipo D y puertas lógicas. que disponga de una línea de cuenta ascendente/descendente. 37) Diseñar un circuito secuencial N con dos líneas de entrada X = (X1.X2) y una línea de salida Z.. 30) En un registro de 4 bits cuyas salidas están disponibles al exterior. 34) Construir un circuito secuencial mediante biestables J-K.PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ 29) Se necesita construir un sumador para dígitos en BCD. 32) Diseñar un contador cíclico de 0 a 5 en código Gray. b) Minimizar las expresiones de este circuito por el método de Karnaugh. 31) Diseñar un contador síncrono arriba-abajo (up-down) de 3 a 0 y de 0 a 3 con una línea de selección ascendente-descendente. 35) Diseñar un circuito secuencial con biestables R-S síncronos. Realizar el diseño lógico de N utilizando flip-flops tipo T. es decir. 36) Diseñar un circuito que dé salida 1 cada vez que se detecte dos veces consecutivas la configuración "0001".Si el resultado no es una palabra BCD. e) Realizar este circuito con un MUX con 3 lineas de selección. . 38) Un satélite meteorológico de órbirta polar. Esta señal. se realiza en dos etapas: 1. Diseñar un sumador de dígitos BCD utilizando compuertas lógicas y módulos MSI sumadores paralelos de cuatro bits con CLA. N pone a Z al valor “1” si y sólo si a X se le aplica la secuencia particular de seis números 2-1-3-2-2-0. recogida en la estación terrena. Utilizar biestables tipo D. Inicialmente la salida está a cero. entonces hay que sumar 6. 33) Diseñar un contador ascendente-descendente de 4 bits que disponga de una línea de control carga-cuenta para seleccionar si el contador está siento cargado o está operando como contador. Para la realización de este circuito se tendrán que utilizar dos biestables tipo T. mayor o igual que 10. Cuando esta línea se encuentra seleccionando la operación de carga. la información externa se almacenará en cada uno de los biestables de forma paralela. La adición de dos números A= A 3A 2A 1A 0 y B=B3B2B1B0 en este código. a partir de la información almacenada en los biestables. se almacena información en el código Exceso-3. Se dice consecuentemente que N acepta o reconoce esta secuencia. contar hacia arriba o hacia abajo.Se suma A y B en forma binaria 2. a) Realizar la tabla de verdad de un circuito que detecte que el número contenido en el registro es superior a 7 o inferior a 3.

capaz de detectar esta secuencia y enviar la señal de aviso al sistema de decodificación. ______________________________________________________________________ Hoja 6 .XXXXXX01 . Se pide: 1. b2 a2 a2 b2 a1 b1 z b1 a1 y 42) Implementar un registro de desplazamiento con capacidad de almacenamiento de dos bits y con entrada y salida series. las modificaciones oportunas sobre el circuito de partida (añadir o quitar componentes). para que el diseño sea el correcto. Si z = y = 0. Realizar el diseño mediante el método de los sistemas secuenciales generalizados. Despúes de darse el XXXXXX11. por ej: XXXXXX00-XXXXXX00-XXXXXX01-XXXXXX01-XXXXXX10-XXXXXX10-XXXXXX11. Diseñar un sistema secuencial de dos entradas mediante biestables tipo T.PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ cuando debe comenzar y finalizar la decodificación. Expresar las funciones mínimas de salida como suma de productos (SDP) y como producto de sumas (PDS).XXXXXX10 . de forma razonada.XXXXXX11 aunque en ocasiones es posible que ocurra la repetición de alguno de estos bytes. Si z = 0 e y =1 entonces B>A. sintetizar un circuito mínimo de forma que en el visualizador vayan apareciendo de forma consecutiva cada una de las letras de la palabra CHIPS. a) Desarrollar un código auto-complementario con peso 4311. Haciendo uso del bloque contador diseñado. Si el sistema alcanzara algún estado fuera de la secuencia principal debe retornar siempre al estado cero en el siguiente pulso de reloj. El sistema debe repetir esta palabra de forma indefinida. Si z =1 e y = 0 entonces A>B. puertas lógicas y un visualizador 7-segmentos. b) ¿Cuántos códigos auto-complemetarios diferentes se pueden formar con estos mismos pesos? 41) El circuito de la figura ha sido diseñado para comparar las magnitudes de dos números binarios de dos bits A: a2a1 y B: b2b1. 43) Realizar el diseño de un circuito combinacional que tenga como entrada un dígito decimal codificado en BCD exceso-3 y como salida la representación binaria (2 bits) de la parte entera del cociente de su división por tres. 39) Diseñar un contador cíclico de 0 a 4 utilizando dos biestables D y uno T (más significativo). coincide con el complemento a 1 del número “n” representado en ese código. los dos últimos bits de los bytes de información pasan por la siguiente secuencia: XXXXXX00 . Sin embargo el circuito propuesto no cumple las especificaciones solicitadas. Utilizar biestables tipo D. 40) Un código auto-complementario se define como aquel en el que la representación del complemento a 9 de un número decimal “n” expresado en ese código. Compruebe este hecho y realice. excepto el último. los dos números son iguales (A = B). un sistema decodificador comienza a operar o bien se detiene.

1 A.1 A. Razona la respuesta ESTADO ENTRADAS 01 A.1 C.PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ 2. seleccionar aquellos que den lugar a una cobertura de costo mínimo mediante el método de ramificación. 44) Diseñar un sistema secuencial generalizado con una entrada X y dos salidas Z1 y Z2 [X/Z1Z2] . Se pide: a) Realizar el grafo del circuito secuencial descrito.0 A.1 B. Obtener el circuito correspondiente a la mínima de estas expresiones.0 c) Dada la siguiente tabla de estados mínima.1 C.1 1 D.1 10 A. A B C D 0 D. realizado con un solo tipo de puertas. a b c d m0 b b m1 b m2 b b m3 b b b ______________________________________________________________________ Hoja 7 .1 C. El mismo entrará en servicio tras recibir la secuencia 11 en su línea X y se pone fuera de servicio tras una secuencia 00.0 46) Dada la siguiente tabla reducida de implicantes primos. b) Analizar si la siguiente tabla de estados es mínima. aplicar las reglas de asignación para dar una configuración binaria a cada estado.1 C.1 A B C X1 X2 11 B.0 C.0 B. Una vez que está en servicio el sistema tiene como misión detectar la secuencia 101 (con solapamiento).1 C. con solapamiento.0 B.0 C.1 B. Así pues la salida Z1 deberá indicar si el sistema está en servicio o no y la Z 2 indicará cuando se ha detectado la secuencia. 45) a)Realizar el diagrama de estados de un circuito que detecte (salida Z=1) la secuencia 0101. en su entrada X. Dicho sistema puede estar fuera de servicio (Z1= 0) o en servicio (Z1= 1). b) Diseñar el circuito de costo mínimo utilizando biestables tipo D y una memoria ROM del tamaño adecuado. si bien el último 1 de la secuencia de puesta en servicio no vale como primer 1 de la secuencia a detectar.0 00 A.

PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ 47) Transformar el siguiente circuito a un circuito mínimo con sólo puertas NAND. a b c f a b c b 48) Analizar y obtener el diagrama de estados del siguiente circuito: 49) Dadas las siguientes PLA y ROM. A B A B C C f0 f1 f2 0 1 2 3 4 5 6 7 f3 f4 f5 ______________________________________________________________________ Hoja 8 . obtener el circuito NAND equivalente de cada una de las funciones.

de 12 a 14 (segundo turno). y la función restante como suma de productos. ______________________________________________________________________ Hoja 9 .PROBLEMAS DE ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES I ______________________________________________________________________ 50) Convertir la siguiente red de puertas a una tal que sólo posea puertas NAND. Demostrar algebraicamente que ambos circuitos son equivalentes. Y). c) Fijándonos en los diagramas de Karnaugh ¿Cuáles serían los primos implicantes de cada función? 52) Diseñar un sumador/restador para dos números binarios de un bit (X. Utilizar bloques semi-sumadores y puertas lógicas si fuera necesario. b) Dibujar un circuito utilizando puertas NAND y el otro con puertas NOR. A B C f D E F G H I J 51) El horario de una fábrica es de ocho horas diarias. divididas en tres turnos: de 9 a 12 (primer turno). de 14 a 17 (descanso) y de 17 a 20 (tercer turno). El circuito debe contemplar una línea de control (LC) de forma que cuando LC = 1 reste y cuando LC = 0 sume. Se pretende diseñar un circuito que tenga como entradas la representación binaria de la hora actual menos nueve y que proporcione a la salida el número de turno que está trabajando (si procede) o “0” si es hora de descanso. Se pide: a) Simplificar por el método de Karnaugh la función que representa al bit más significativo de la salida como producto de sumas.