Professional Documents
Culture Documents
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
Agradecimientos
2
Alejandro Ugena Ortiz
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
RESUMEN
3
Alejandro Ugena Ortiz
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
NDICE GENERAL
1. INTRODUCCIN
1.1 Energa solar fotovoltaica
1.2 Motivacin del proyecto
1.3 Planteamiento y funcionamiento
1.4 Objetivos
10
10
21
22
23
24
25
25
27
28
28
29
30
31
32
33
33
34
35
35
35
36
36
37
3. DISEO DE HARDWARE
3.1 Diseo del generador de rampa
3.2 Diseo del generador de PWM
3.3 Microprocesador
3.4 Optoacoplador
3.5 Diseo del convertidor DC/DC
3.6 Sensor de tensin y corriente
3.6.1 Diseo del sensor de corriente
3.6.2 Diseo del sensor de tensin
4. DISEO DE SOFTWARE
4.1 Proteccin frente a sobrecarga de la batera
38
39
45
47
48
50
52
53
54
55
57
60
4
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
5. CONSTRUCCIN Y PRUEBAS
5.1 Construccin
5.2 Pruebas
6. PLANIFICACIN Y PRESUPUESTO
6.1 Planificacin
6.2 Presupuesto
6.2.1 Coste de material
6.2.2 Coste de personal
63
65
67
69
71
71
74
81
81
84
84
86
7. CONCLUSIN Y MEJORAS
88
8. ANEXOS
90
9. BIBLIOGRAFA
90
90
91
92
93
94
95
96
97
98
99
99
100
102
105
105
106
107
108
5
Alejandro Ugena Ortiz
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
ndice de figuras
Figura 1.1.a. Mapa de irradiacin solar de Europa en 2.008
11
11
11
15
16
20
24
Figura 2.2. Diagrama de bloques del sistema con el convertidor DC/DC en detalle
25
26
27
27
Figura 2.6. Diagrama de bloques del sistema con la rama de realimentacin desglosada
28
Figura 2.7. Esquema y seales que forman el modulador PWM del convertidor DC/DC
29
31
32
34
34
34
Figura 2.12. Esquema interno de las entradas y salidas del inversor 74HC04
35
36
37
Figura 3.1. Esquema jerrquico completo con todos los bloques que componen el sistema
38
39
40
43
46
Figura 3.6. Circuito de las conexiones de los puertos del micro y sus conectores
48
Figura 3.7. Circuito del optoacoplador con el acondicionamiento de seal que recibe el interruptor
de potencia
49
51
54
55
Figura 3.11. Circuito elctrico completo del sistema cargador de bateras diseado
56
57
58
61
Figura 4.4. Cdigo fuente del programa de deteccin por sobretensin (ver 8. Anexos)
62
63
6
Alejandro Ugena Ortiz
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
Figura 4.6. Cdigo fuente del programa de deteccin por sobredescarga (ver 8. Anexos)
64
Figura 4.7. Diagrama de bloques del seguidor del punto ptimo de carga
65
Figura 4.8. Cdigo fuente del programa seguidor de la potencia mxima (ver 8. Anexos)
67
Figura 4.9. Cdigo fuente para el sensor de tensin y corriente de la carga (ver 8. Anexos)
68
69
Figura 4.11. Cdigo fuente del seguidor de ancho de pulso PWM (ver 8. Anexos)
70
72
Figura 5.2. Layout del circuito: cara top (izquierda) y la cara bottom (derecha)
73
Figura 5.3. Imgenes del diseo de pistas (izquierda) y plano de masa (derecha)
73
73
Figura 5.5. Imgenes de los equipos empleados para la prueba del circuito
74
75
83
7
Alejandro Ugena Ortiz
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
ndice de tablas
Tabla 1.1. Tensin de trabajo del sistema fotovoltaico segn la potencia demandada
18
Tabla 1.2. Relacin del voltaje y el estado de carga de una batera genrica de 24V
19
47
Tabla 3.2. Ganancia del AD620 en funcin del valor de RG, y valores que recibe el ADC
segn la corriente de carga
53
54
Tabla 4.1. Resumen de las variaciones del funcionamiento del algoritmo MPPT implantado
66
71
Tabla 5.2. Resumen de los valores reales obtenidos frente al valor PWM de consigna
75
84
84
84
85
85
85
85
86
86
87
8
Alejandro Ugena Ortiz
Diseo de un circuito cargador de bateras para panel solar con seguimiento del punto ptimo de carga
ndice de grficas
Grfica 1.1. Curvas I-V para distintos valores de irradiancia solar a 25 C
16
Grfica 1.2. Curvas I-V para distintas temperaturas de la clula y misma radiacin solar
17
17
44
Grfica 3.2. Simulacin de las seales de entrada y salida del generador de la PWM
46
49
Grfica 3.4.a. Simulacin de las seales de entrada y salida del convertidor DC/DC reductor
51
Grfica 3.4.b. Simulacin conjunta de las seales del convertidor. En rojo (Vi), simula la tensin
obtenida de los paneles solares y en azul (Vo), la tensin de carga de la batera
52
Grfica 4.1. Resumen de las variaciones del funcionamiento del algoritmo MPPT implantado 66
9
Alejandro Ugena Ortiz
Introduccin
1. INTRODUCCIN
La energa solar es una energa limpia, que utiliza una fuente inagotable y
que no cuesta, pero su mayor inconveniente radica en cmo convertirla de una
forma eficiente en energa aprovechable. La tecnologa actual en este sentido va
dirigida en dos direcciones: conversin elctrica y conversin trmica.
Debido a la tecnologa solar fotovoltaica utilizada por el cargador de batera
diseado en este proyecto, se va a analizar la conversin directa en energa elctrica.
Dando una informacin ms detallada de su efecto, sus caractersticas principales,
ventajas e inconvenientes, estado actual, aplicaciones, componentes y adems se
desglosar informacin especfica del sistema cargador de batera desarrollado.
10
Alejandro Ugena Ortiz
Introduccin
11
Alejandro Ugena Ortiz
Introduccin
Funcionamiento silencioso.
Introduccin
Introduccin
Introduccin
Introduccin
16
Alejandro Ugena Ortiz
Introduccin
Con esta ltima grfica 1.3 quedan relacionados los principales parmetros
que determinan las caractersticas tcnicas del panel fotovoltaico. Y ser bsico para
poder entender el sistema cargador de batera realizado.
17
Alejandro Ugena Ortiz
Introduccin
1.1.6.2 La batera
Las bateras, tambin llamadas acumuladores solares o fotovoltaicos, se
utilizan para almacenar la energa elctrica generada por el sistema de generadores
fotovoltaicos, con objeto de disponer de ella en cualquier momento aunque por
norma general ser en periodos nocturnos o en aquellas horas del da que no luzca el
sol.
No obstante, tambin pueden despear otras funciones: como elementos que
sirven para estabilizar el voltaje y la corriente de suministro, o para inyectar picos de
corriente en el arranque de motores.
Las bateras se componen bsicamente de dos electrodos que se encuentran
sumergidos en un medio electroltico. Los tipos de bateras ms recomendadas para
uso en instalaciones fotovoltaicas son las de tipo estacionarias de plomo cido y de
placa tubular, compuestas de un conjunto de vasos electroqumicos interconectados
de 2V cada uno, que se dispondrn en serie y/o paralelo para completar los 12, 24
48V de tensin de suministro y la capacidad de corriente en continua que se necesite
en cada caso.
En la siguiente tabla se indica el nivel del voltaje del mdulo fotovoltaico en
funcin de las necesidades de consumo de potencia que se demande.
Tabla 1.1.: Tensin de trabajo del sistema fotovoltaico segn la potencia demandada.
Estados de carga
Existen dos estados de carga extremos en el ciclo normal de la batera que se
deben tener muy presentes como son:
18
Alejandro Ugena Ortiz
Introduccin
Tensin batera
(V)
100
25,44
2,12
90
24,96
2,08
80
24,84
2,07
70
24,6
2,05
60
24,36
2,03
50
24,12
2,01
40
23,76
1,98
30
23,52
1,96
20
23,16
1,93
10
22,68
1,89
< 21
< 1,75
Tabla 1.2.: Relacin del voltaje y el estado de carga de una batera de 24V genrica.
Efectos de la temperatura
La temperatura afecta de forma importante a las caractersticas de la batera:
Introduccin
Figura 1.5.: Esquema de un sistema fotovoltaico con regulador de carga y distintos tipos
de reguladores.
Introduccin
Introduccin
general del sistema solar fotovoltaico puede llegar a suponer entre un 20% y un 40%
del coste final del sistema.
Introduccin
1.4 OBJETIVOS
23
Alejandro Ugena Ortiz
PANELES
SOLARES
CONVERTIDOR
DC/DC
REDUCTOR
BATERA
SEGUIMIENTO
DEL PUNTO
MXIMO DE
POTENCIA
24
Alejandro Ugena Ortiz
CONVERTIDOR DC/DC
Interruptor
PANELES
SOLARES
Filtro LC
SEGUIMIENTO
DEL PUNTO
MXIMO DE
POTENCIA
(MPPT)
BATERA
Figura 2.2.: Diagrama de bloques del sistema con el convertidor DC/DC en detalle.
Vi
60
Vi
24
VMOS
VMOS
24
VPWM
V
5
VPWM
t
26
Alejandro Ugena Ortiz
2.1.2 Filtro LC
Se ha reducido el valor medio de la seal de entrada gracias al interruptor,
pero la batera necesita un valor de tensin continua para cargarse.
Por este motivo se ha implantado el filtro paso bajo de segundo orden. Para
neutralizar las altas frecuencias y conseguir el valor medio de la seal de entrada
(VMOS) del filtro LC como el valor de continua a la salida (V o).
V
60
VMOS
60
Vo
VMOS
24
Vo
24
PANELES
SOLARES
ETAPA DE POTENCIA
BATERA
SEGUIMIENTO
DEL PUNTO
MXIMO DE
POTENCIA
(MPPT)
27
Alejandro Ugena Ortiz
CONVERTIDOR DC/DC
Interruptor
PANELES
SOLARES
Filtro LC
BATERA
MODULADOR
PWM
MICRO
PROCESADOR
GENERADOR
DE ONDA
TRIANGULAR
Figura 2.6.: Diagrama de bloques del sistema con la rama de realimentacin desglosada.
2.2.1 Microprocesador
Como se puede ver en la figura 2.6., el microprocesador est situado
estratgicamente en la rama de realimentacin del sistema. Esto permitir controlar
todo el circuito, comprobando que tanto la conversin DC/DC reductora como el
seguimiento del punto mximo de potencia funcionen correctamente.
Para conseguir que el microprocesador realice correctamente la bsqueda de
28
Alejandro Ugena Ortiz
la mxima potencia que es capaz de dar el panel solar fotovoltaico, es necesario que
constantemente se est midiendo la corriente que le llega a la batera. Con dicha
seal de intensidad, previamente acondicionada para que pueda ser recibida en el
microprocesador y mediante el algoritmo utilizado para implementar esta funcin,
se consigue que en todo momento la potencia extrada del panel solar fotovoltaico
sea mxima, independientemente de la tensin que est dando el panel solar.
Siempre que dicha tensin est dentro de un rango de valores que asegure el
correcto funcionamiento del cargador.
La seal de corriente se consigue a travs del medidor de corriente
desarrollado ms adelante (ver apartado 2.3).
Los convertidores usados para procesar la seal recibida y enviar otra al
modulador PWM son el ADC y DAC asociados elctricamente a los puertos del
micro deseados.
SEAL DE
CONTROL
ONDA
TRIANGULAR
29
Alejandro Ugena Ortiz
V
3
DAC
Onda
triangular
Seal de
control
Figura 2.7.: Esquema y seales que forman el modulador PWM del convertidor DC/DC.
CONVERTIDOR DC/DC
Interruptor
PANELES
SOLARES
MEDIDOR DE
CORRIENTE
Filtro LC
MODULADOR
PWM
BATERA
mide I .
o
MICRO
PROCESADOR
GENERADOR
DE ONDA
TRIANGULAR
31
Alejandro Ugena Ortiz
2.4 OPTOACOPLADOR
Filtro LC
MEDIDOR DE
CORRIENTE
BATERA
OPTOACOPLADOR
MODULADOR
PWM
mide I .
o
MICRO
PROCESADOR
GENERADOR
DE ONDA
TRIANGULAR
32
Alejandro Ugena Ortiz
33
Alejandro Ugena Ortiz
34
Alejandro Ugena Ortiz
Figura 2.12.: Esquema interno de las entradas y salidas del inversor 74HC04.
37
Alejandro Ugena Ortiz
Diseo de hardware
3. DISEO DE HARDWARE
Figura 3.1.: Esquema jerrquico completo con todos los bloques que componen el sistema.
38
Alejandro Ugena Ortiz
Diseo de hardware
) el condensador C se
carga a travs de la resistencia R hasta que su tensin llega al lmite superior del
ciclo de histresis del comparador (
momento en el que el
(3.1.)
Diseo de hardware
forma simtrica. Pero, si las necesidades del sistema llevan a implementar una
alimentacin asimtrica entre Vcc y masa, estarn obligando a cambiar ligeramente
el diseo del circuito.
En busca de conseguir que el comparador conmute la tensin de salida (Vo),
se disea un circuito que tenga un valor mayor que cero en su rama positiva (V+)
para que en la fase de descarga del condensador, pueda superar al valor de tensin
de la rama negativa (V-). La siguiente figura muestra el diseo definitivo:
Los lmites superior e inferior del ciclo de histresis estn fijados por las
resistencias
supere a
y
supere a
en el ciclo
en cada ciclo. A
//
//
//
(3.2.)
(3.3.)
40
Diseo de hardware
(3.4.)
(3.5.)
Diseo de hardware
Otro factor determinante del circuito son las caractersticas propias del
microprocesador. Su funcin controladora del sistema conlleva limitaciones
aadidas sobre el diseo. Para obtener la seal PWM (circuito que se analizar en el
siguiente punto), es necesaria la onda triangular obtenida por el multivibrador
astable y una seal de continua, enviada por el puerto DAC, la cual por
especificaciones del microprocesador podr variar entre 0V y 3V.
De este modo se pueden acotar los lmites de la seal del oscilador entre 1V
y 3V. No se ha querido disear una onda triangular por debajo de 1V para evitar que
el amplificador operacional tenga que trabajar cerca de los valores de alimentacin
(0V el inferior y 5V el superior) lo que podra provocar fallos de precisin.
En cambio, el lmite superior se ha diseado incluso unas dcimas por
encima de los 3V, que marcan la mxima tensin de salida del microprocesador.
Para el diseo habr que tener en cuenta que cuanto ms sobrepase de los 3V el
lmite superior, menor rango de ciclos de trabajo podr cubrir el interruptor de
potencia pero mayor ser la sensibilidad del control. Esto es posible gracias a que
los ciclos de trabajo que utilizar el sistema son conocidos en torno al 50% y no
sobrepasarn el 70%.
De esta manera, se aporta mayor fiabilidad y precisin al sistema.
A continuacin, se muestran los valores elegidos para cumplir con los
requerimientos y limitaciones expuestas del generador de rampa y se introducen en
las ecuaciones calculadas para resolver y obtener las caractersticas del sistema:
5;
10 ;
//
10
10 k
10//15
10 k
10 6 k
,
10 ;
(3.6.)
1,5 ;
15 ;
//
//
(3.7.)
10//10 k
10//10
15 k
5
5
k
15 k
,
42
Diseo de hardware
Para realizar el clculo del periodo (T) de la seal triangular hay que
seleccionar un valor intermedio de la resistencia variable, adems de la capacitancia
del condensador que buscar conseguir una frecuencia a la seal de 50 a 100 kHz.
De las ecuaciones expuestas se obtendr la frecuencia y los tiempos de
oscilacin de la onda controladora del sistema, como se muestra a continuacin:
3,5 ;
5;
3,5 2,2
2,2 ;
0;
3,125 ;
(3.8.)
5 1,25
5 3,125
1,25
3,5 2,2
5,34
7,06
(3.9.)
3,125 0
1,25 0
12,4
Valores de simulacin
2,83
1,3
6,33
6,3
79,2
43
Alejandro Ugena Ortiz
Diseo de hardware
Este valor de salida del comparador tambin provoca una reduccin del
lmite superior de
de 3,125V a 2,83V.
Diseo de hardware
45
Alejandro Ugena Ortiz
Diseo de hardware
La figura 3.5. muestra el diseo elctrico que relaciona las tres seales
involucradas: tensin de continua del DAC, onda triangular y seal PWM obtenida a
la salida del comparador.
Grfica 3.2.: Simulacin de las seales de entrada y salida del generador de la seal
PWM.
46
Diseo de hardware
3.3 MICROPROCESADOR
Funcin
Descripcin
VDD
Vcc
Alimentacin 5V
GND
GND
P0.1
DAC
P1.5
ADC I
P1.6
ADC V
P1.7
GND
Diseo de hardware
Figura 3.6.: Circuito de las conexiones de los puertos del micro y sus conectores de reseteo
y alimentacin.
3.4 OPTOACOPLADOR
Diseo de hardware
usar un divisor de tensin a la salida del panel solar, acompaado por un diodo y un
condensador que fijan y protegen esta alimentacin, como se puede ver en el diseo
de la figura 3.7.
Figura 3.7.: Circuito del optoacoplador con el acondicionamiento de la seal que recibe
el interruptor de potencia.
Diseo de hardware
Una vez que se han identificado los elementos que formarn el diseo del
convertidor se pasa a escoger el componente adecuado en cada caso, en funcin de
las necesidades del sistema.
A la hora de seleccionar el transistor MOS que realizar la funcin de
interruptor, se ha optado por un MOSFET de canal N (IRF540), teniendo en cuenta
que se necesita una velocidad de conmutacin alta.
Esta seleccin condiciona la configuracin del convertidor, ya que este tipo
de transistor est controlado por una seal de tensin positiva. Lo que ha obligado a
incluir una masa flotante en el circuito que servir de referencia a la tensin de
salida de las placas fotovoltaicas y a la seal de control positiva que necesita la
puerta del transistor.
La conmutacin del interruptor genera la necesidad de cerrar el circuito
durante los periodos en los que el transistor est en corte (interruptor abierto). Este
problema lo resuelve el diodo que adems se abrir cuando el interruptor est en
modo ON. El diodo BYW29E-200 se ha seleccionado por su gran capacidad de
recuperacin (20ns) y al ser un diodo de potencia soporta intensidades medias de
hasta 8A.
Por ltimo, para conseguir que el convertidor DC/DC trabaje en el modo de
conduccin continua habr que disear el filtro LC que consiga una salida con poco
rizado para se cargue la batera con una tensin lo ms continua posible.
Sabiendo que la seal generada por el interruptor oscilar a una frecuencia
50
Alejandro Ugena Ortiz
Diseo de hardware
de unos 75kHz, se ha implementado un filtro paso bajo con una frecuencia de corte
de 6,1kHz, hallada con la ecuacin 3.10.:
2 31 22
(3.10.)
1
2 0,0000261
Grfica 3.4.a.: Simulacin de las seales de entrada y salida del convertidor DC/DC reductor.
51
Alejandro Ugena Ortiz
Diseo de hardware
Grfica 3.4.b.: Simulacin conjunta de las seales del convertidor. En rojo (Vi), simula la tensin
obtenida de los paneles solares y en azul (Vo), la tensin de carga de la batera.
Diseo de hardware
(3.11.)
RG [k]
G [V/V]
Io = 2A
VADC [V]
Io = 8A
VADC [V]
50,4
0,063
0,252
0,5
99,8
0,125
0,499
0,25
198,6
0,248
0,993
0,1
495
0,619
2,475
Tabla 3.2.: Ganancia del AD620 en funcin del valor de RG y valores que recibe el
ADC segn la corriente de carga.
53
Diseo de hardware
VADC [V]
21
1,31
24
1,5
26
1,63
54
Alejandro Ugena Ortiz
Diseo de hardware
Por tanto, de una tensin variable en torno a los 24V del cargador de batera
se obtendr una tensin continua de 5V necesaria para la alimentacin y el correcto
funcionamiento de todo el circuito.
Diseo de hardware
Figura 3.11.: Circuito elctrico completo del sistema cargador de bateras diseado.
56
Alejandro Ugena Ortiz
Diseo de software
4. DISEO DE SOFTWARE
57
Alejandro Ugena Ortiz
Diseo de software
Por tanto, el primer paso para la implementacin del software al equipo ser
usar la herramienta Configuration Wizard 2 para configurar el microprocesador que
controlar el cargador de batera. Una vez generado el cdigo fuente, se han extrado
los valores ms significativos:
ADC:
void ADC_Init()
{
AMX0P
=
AMX0N
=
ADC0CF
=
ADC0CN
=
}
0x0D;
0x0F;
0xFC;
0x82;
Diseo de software
Para transmitir al ADC del micro que trabaje en modo simple hay que
unir a masa la entrada AMX0N. Para el circuito diseado ser el
puerto P1.7, expresado en la segunda lnea de la funcin ADC_Init.
DAC:
void DAC_Init()
{
IDA0CN
= 0xF2;
}
Esta asignacin tiene una triple funcin sobre el convertidor D/A que
son: habilitar el IDAO, las actualizaciones de la salida DAC se
escriban sobre IDAOH y que el fondo de escala a la salida del puerto
sea de 2mA. El puerto asignado por defecto para el DAC es el P0.1.
Voltage REF:
void Voltage_Reference_Init()
{
REF0CN
= 0x0A;
}
Puertos I/O:
void Port_IO_Init()
{
// P0.0 - Unassigned,
// P0.1 - Skipped,
// P0.2 - Unassigned,
// P0.3 - Unassigned,
// P0.4 - TX0 (UART0),
// P0.5 - RX0 (UART0),
// P0.6 - Unassigned,
// P0.7 - Unassigned,
//
//
//
//
P1.0
P1.1
P1.2
P1.3
Unassigned,
Unassigned,
Unassigned,
Unassigned,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Push-Pull,
Open-Drain,
Open-Drain,
Open-Drain,
Digital
Analog
Digital
Digital
Digital
Digital
Digital
Digital
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Digital
Digital
Digital
Digital
59
Alejandro Ugena Ortiz
Diseo de software
//
//
//
//
P1.4
P1.5
P1.6
P1.7
P0MDIN
P1MDIN
P0MDOUT
P0SKIP
P1SKIP
XBR0
XBR1
Unassigned,
Skipped,
Skipped,
Skipped,
=
=
=
=
=
=
=
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Digital
Analog
Analog
Analog
0xFD;
0x1F;
0x10;
0x02;
0xE0;
0x01;
0x40;
UART:
void UART_Init()
{
SCON0
= 0x10;
}
Diseo de software
Medir:
- Tensin de la batera.
- ndice de sobretensin.
NO
SI
ndicesobretensin ++
SI
SI
NO
ndicesobretensin = 0
BATERA OK
Figura 4.3.: Diagrama de bloques de la proteccin frente a sobrecarga de la batera.
61
Alejandro Ugena Ortiz
Diseo de software
{
sobretension++;
apwm=0;
IDAC0H=apwm;
if (sobretension==5)
{
printf("Cargador desconectado para evitar una
sobretensin\n");
}
}else sobretension=0;
while(sobretension>4&&vmed>500)
{
apwm=0;
IDAC0H=apwm;
if (vmed<512)
{
sobretension=0;
printf("Batera fuera de peligro\n");
}
}
Figura 4.4.: Cdigo fuente del programa de deteccin por sobretensin (ver 8. Anexos).
Diseo de software
Medir:
- Tensin de la batera.
- ndice de descarga.
NO
SI
ndicedescarga ++
NO
Tensinbatera > 23V?
SI
SI
NO
ndicedescarga = 0
BATERA OK
Figura 4.5.: Diagrama de bloques de la proteccin frente a sobredescarga de la batera.
63
Alejandro Ugena Ortiz
Diseo de software
{
descarga++;
apwm=170;
IDAC0H=apwm;
if (descarga==5)
{
printf("ATENCIN! Batera muy baja\n");
}
}else descarga=0;
while (descarga>4&&vmed<500)
{
apwm=170;
IDAC0H=apwm;
if (vmed>490)
{
descarga=0;
printf("Batera fuera de peligro\n");
}
}
Figura 4.6.: Cdigo fuente del programa de deteccin por sobredescarga (ver 8. Anexos).
Diseo de software
entrada del convertidor (salida de los paneles solares) est en torno a 48V, si el
PWM enva un ciclo de trabajo de 0,5 se puede asegurar que la salida del cargador
ser como mnimo de 24V. Adems se enva un mensaje de aviso para desconectar
la carga alimentada por la batera.
Del mismo modo que ocurra para la sobrecarga, se protege la batera frente
a la sobredescarga en rgimen transitorio y estacionario. De manera que si durante
los siguientes 4 segundos a la primera deteccin, el nivel de la batera vuelve dentro
de los lmites admisibles, el cargador reanudar su funcionamiento normal. En
cambio, si la sobredescarga se mantiene durante 5 segundos, el sistema continuar
enviando una seal de al menos 24V hasta que la batera se cargue por encima de los
23V que establecen el umbral de seguridad. En este momento, se habr reanudado el
seguimiento del punto ptimo del cargador.
NO
Corriente anterior es
menor o igual que actual?
SI
Aumentar valor del DAC
SEGUIMIENTO OK
Figura 4.7.: Diagrama de bloques del seguidor del punto ptimo de carga.
Alejandro Ugena Ortiz
65
Diseo de software
PMPP
IoV
IMPP o VMPP
Grfica 4.1.: Curva caracterstica P-I o P-V.
Tal y como se puede ver en la Grfica 4.1., cuando se est a la izquierda del
MPP, aumentado (disminuyendo) la corriente, aumenta (disminuye) la potencia. Sin
embargo, si est a la derecha del MPP, aumentando (disminuyendo) la corriente,
disminuye (aumenta) la potencia.
En la siguiente tabla, se muestra un resumen del funcionamiento del MPPT:
Variacin de I
Variacin de P
Siguiente variacin de I
Positiva
Positiva
Positiva
Positiva
Negativa
Negativa
Negativa
Positiva
Negativa
Negativa
Negativa
Positiva
Tabla 4.1.: Resumen de las variaciones del funcionamiento del algoritmo MPPT implantado.
Diseo de software
if (imed>=imed0)
{
apwm++;
}
else
apwm--;
//Seguidor MPPT
Figura 4.8.: Cdigo fuente del programa seguidor de la potencia mxima (ver 8. Anexos).
Diseo de software
Figura 4.9.: Cdigo fuente para el sensor de tensin y corriente de la carga (ver 8. Anexos).
Como se puede ver en las prximas lneas de cdigo, adems de obtener los
promedios de las medidas, se habilita la entrada al cdigo principal con la bandera
pflag y se inicializan las variables contadores y acumuladores de medida.
68
Alejandro Ugena Ortiz
Diseo de software
cont_segundos++;
if (cont_segundos>7200)
{
pflag=1;
cont_segundos=0;
cont_medida=0;
vmed=vmedidaTOT/50;
vmedidaTOT=0;
imed=imedidaTOT/50;
imedidaTOT=0;
}
69
Alejandro Ugena Ortiz
Diseo de software
pflag=1;
cont_segundos=0;
}
IDAC0H=apwm;
imedida=ADC0H*255+ADC0L;
}
Figura 4.11.: Cdigo fuente del seguidor de ancho de pulso PWM (ver 8. Anexos).
70
Alejandro Ugena Ortiz
Construccin y pruebas
5. CONSTRUCCIN Y PRUEBAS
5.1 CONSTRUCCIN
Componente
Modelo
Footprint
C (8)
C (1)
D (2)
D (1)
J (2)
J (1)
J (1)
J (1)
L (1)
M (1)
R (12)
R (1)
R (2)
U (1)
U (1)
U (1)
U (1)
U (1)
Condensador
Condensador de potencia
Diodo
Diodo de potencia
Conector de entrada y salida
Conector reset micro
Conector puertos micro
Conector alimentacin micro
Bobina
Transistor MOS
Resistencia
Resistencia de potencia
Resistencia variable
Amplificador operacional
Optoacoplador
Inversor
Regulador de tensin
Amplificador operacional
C
C
D1N4148
BYW29E-200
CONN_PCB_2
HEADER_2
HEADER_8X2
HEADER_5
L
IRF540
R
POT
R
LM319
4N37
74HC04
LM7805C
AD620
AX/RC05
CYL/D.725/LS.325/.040
AX/RC05
TO220AC
JUMPER500
SIP/TM/L.200/2
WALCON.100/VH/TM20ES/W.325/16
SIP/TM/L.500/5
AX/1.700X.325/.034
TO220AB
AX/RC05
AX/1.000X.300/.031
VRES10
DIP.100/14/W.300/L.800
DIP.100/6/W.300/L.375
DIP.100/14/W.300/L.800
TO220AB7805
DIP.100/8/W.300/L.400
71
Construccin y pruebas
72
Alejandro Ugena Ortiz
Construccin y pruebas
Figura 5.2.: Layout del circuito: cara top (izquierda) y plano de masa en la cara bottom (derecha).
Figura 5.3.: Imgenes del diseo de pistas (izquierda) y plano de masa (derecha) de la placa.
73
Alejandro Ugena Ortiz
Construccin y pruebas
5.2 PRUEBAS
Una vez construido el circuito impreso completo, se han realizado una serie
de pruebas para analizar el comportamiento del sistema con distintas condiciones.
Estas medidas se han llevado a cabo en el laboratorio, utilizando una fuente
de tensin que simula una diferencia de potencial similar a la generada por los
paneles solares. Al no disponer en el laboratorio de equipos capaces de dar tensiones
entre 48 y 60V, valores ms comunes de los paneles solares, se han reducido a la
mitad los valores de ensayo: la tensin de entrada del regulador estar en torno a los
24V para cargar una batera de 12V. Como se adelant en el apartado 4.5 Seguidor
bsico de ancho de pulso PWM se ha diseado un programa sencillo con el que se
compruebe que efectivamente el circuito implementado realiza la funcin de carga
de batera siguiendo el ciclo de trabajo introducido por pantalla.
Figura 5.5.: Imgenes de los equipos empleados para la prueba del circuito.
74
Construccin y pruebas
41,1 %
46,5 %
51,2 %
56,6 %
Tabla 5.2.: Resumen de los valores reales obtenidos frente al valor PWM de consigna. 75
Alejandro Ugena Ortiz
Construccin y pruebas
3,2
1,4
75,18
4,3
0,3
5,3
7,6
5,
5,
7,6
0,411
2
76,34
23
78,13
76
Alejandro Ugena Ortiz
Construccin y pruebas
3
1,4
74,07
4,3
0,3
6
6,9
6
6 6,9
0,465
2
78,13
23,4
77,52
77
Alejandro Ugena Ortiz
Construccin y pruebas
3
1,4
73,53
4,3
0,3
6,6
6,3
6,6
6,6 6,
0,512
2,8
78,13
24
77,52
78
Alejandro Ugena Ortiz
Construccin y pruebas
1,4
74,07
4,3
0,3
7,3
5,6
7,
7,
5,6
0,566
3
78,13
24,2
77,52
79
Alejandro Ugena Ortiz
Construccin y pruebas
Las figuras
Por tanto, se puede concluir que todas estas imgenes confirman el correcto
funcionamiento del seguidor de ancho de pulso PWM. A pesar de las variaciones
detectadas frente a las simulaciones realizadas, que en la mayora de los casos se
debe al comportamiento no ideal de los elementos del circuito real.
80
Alejandro Ugena Ortiz
Planificacin y presupuesto
6. PLANIFICACIN Y PRESUPUESTO
6.1 PLANIFICACIN
Planificacin y presupuesto
82
Alejandro Ugena Ortiz
Planificacin y presupuesto
83
Alejandro Ugena Ortiz
Planificacin y presupuesto
6.2 PRESUPUESTO
Cantidad
Precio unitario
Precio total
C1
0 09
0 09
C2, 3
0 13
0 26
C4
0 25
0 25
C5
0 13
0 13
C6, 7
0 15
0 30
C8, 9, 10
0 11
0 33
Diodos
Smbolo
Tipo
Cantidad
Precio unitario
Precio total
D1
BYW29E-200
0 59
0 59
D2, 3
D1N4148
0 24
0 48
Conectores
Smbolo
Tipo
Cantidad
Precio unitario
Precio total
J1
0 20
0 20
J2
0 24
0 24
J3
0 25
0 25
J4, 5
2 pines macho
0 10
0 20
84
Planificacin y presupuesto
Bobina
Smbolo
Tipo
Cantidad
Precio unitario
Precio total
L1
1 69
1 69
Transistor MOS
Smbolo
Tipo
Cantidad
Precio unitario
Precio total
M1
IRF 540
0,65
0 65
Circuitos Integrados
Smbolo
Cantidad
Precio unitario
Precio total
U1
LM319 / 2 comparadores
1 68
1 68
U2
4N37 / 1 optoacoplador
1 28
1,28
U3
74HC04 / 6 inversores
0 34
0 34
U4
2 75
2 75
U5
1 94
1 94
Resistencias
Smbolo
Cantidad
Precio unitario
Precio total
R1, 2
10k / 1/4W / 5%
0 03
0 06
R3
1,5k / 1/4W / 5%
0 03
0 03
R4
15k / 1/4W / 5%
0 03
0 03
R5
82k / 3W / 5%
0 08
0,08
R6
5,6k / 1/4W / 5%
0 03
0 03
R7
560k / 1/4W / 5%
0 03
0 03
R8, 9
1k / 1/4W / 5%
0 03
0 06
R12, 13
15k / 1/4W / 5%
0 03
0 06
R14, 15
1k / 1/4W / 5%
0 03
0 06
85
Planificacin y presupuesto
Otros componentes
Smbolo
Tipo
Cantidad
Precio unitario
Precio total
Rvar
0 78
0 78
RG
0 78
0 78
21 90
21 90
1 65
1 65
Zcalo de 6 pines
0 20
0 20
Zcalo de 8 pines
0 20
0 20
Zcalo de 14 pines
0 24
0 48
Componente
Precio total
Condensadores
1 36
Diodos
1 07
Conectores
0 89
Bobina
1 69
Transistor
0 65
Resistencias
0 44
Circuitos integrados
7 99
Otros componentes
25 99
40,08
Planificacin y presupuesto
Descripcin
Cantidad
Precio unitario
Precio total
120 horas
15,50
1.860
40 horas
15,50
620
6 horas
7,75
46,50
Prueba de montaje
6 horas
12,25
73,50
80 horas
12,25
980
3.580
Por tanto, el presupuesto final es la suma del coste total de material y coste
total de personal que asciende a 3.620,08 .
87
Alejandro Ugena Ortiz
Conclusin y mejoras
7. CONCLUSIN Y MEJORAS
Conclusin y mejoras
4.
89
Alejandro Ugena Ortiz
Anexo
8. ANEXO
90
Alejandro Ugena Ortiz
Anexo
91
Alejandro Ugena Ortiz
Anexo
92
Alejandro Ugena Ortiz
Anexo
93
Alejandro Ugena Ortiz
Anexo
94
Alejandro Ugena Ortiz
Anexo
95
Alejandro Ugena Ortiz
Anexo
96
Alejandro Ugena Ortiz
Anexo
97
Alejandro Ugena Ortiz
Anexo
98
Alejandro Ugena Ortiz
Anexo
/////////////////////////////////////
// Generated Initialization File //
/////////////////////////////////////
#include "C8051F330.h"
// Peripheral specific initialization functions,
// Called from the Init_Device() function
void Reset_Sources_Init()
{
RSTSRC
= 0x04;
}
void Timer_Init()
{
TCON
= 0x55;
TMOD
= 0x21;
TH1
= 0x2B;
TMR2CN
= 0x0C;
}
void UART_Init()
{
SCON0
= 0x10;
}
void ADC_Init()
{
AMX0P
=
AMX0N
=
ADC0CF
=
ADC0CN
=
}
0x0D;
0x0F;
0xFC;
0x82;
void DAC_Init()
{
IDA0CN
= 0xF2;
}
void Voltage_Reference_Init()
{
REF0CN
= 0x0A;
}
void Port_IO_Init()
{
// P0.0 - Unassigned,
// P0.1 - Skipped,
// P0.2 - Unassigned,
// P0.3 - Unassigned,
// P0.4 - TX0 (UART0),
// P0.5 - RX0 (UART0),
// P0.6 - Unassigned,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Push-Pull,
Open-Drain,
Open-Drain,
Digital
Analog
Digital
Digital
Digital
Digital
Digital
99
Alejandro Ugena Ortiz
Anexo
// P0.7
Unassigned,
Open-Drain, Digital
//
//
//
//
//
//
//
//
Unassigned,
Unassigned,
Unassigned,
Unassigned,
Unassigned,
Skipped,
Skipped,
Skipped,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
Open-Drain,
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P0MDIN
P1MDIN
P0MDOUT
P0SKIP
P1SKIP
XBR0
XBR1
=
=
=
=
=
=
=
Digital
Digital
Digital
Digital
Digital
Analog
Analog
Analog
0xFD;
0x1F;
0x10;
0x02;
0xE0;
0x01;
0x40;
}
void Oscillator_Init()
{
OSCICN
= 0x83;
}
void Interrupts_Init()
{
IE
= 0x87;
EIE1
= 0x08;
EIP1
= 0x08;
IT01CF
= 0x32;
}
// Initialization function for device,
// Call Init_Device() from your main program
void Init_Device(void)
{
Reset_Sources_Init();
Timer_Init();
UART_Init();
ADC_Init();
DAC_Init();
Voltage_Reference_Init();
Port_IO_Init();
Oscillator_Init();
Interrupts_Init();
}
100
Alejandro Ugena Ortiz
Anexo
//
//
//
//
//
//
//
//
#include "C8051F330.h"
#include <stdio.h>
#define LOWBYTE(v)
#define HIGHBYTE(v)
101
Alejandro Ugena Ortiz
Anexo
102
Alejandro Ugena Ortiz
Anexo
TI0=1;
PCA0MD &= ~0x40;
IDAC0H=apwm;
printf( "\n el ancho de pulso es %d", apwm);
// PROGRAMA PRINCIPAL
while (1) {
if (pflag==1)
{
printf("\n I medida=%d
apwm);
pflag=0;
imed0=imed;
V medida=%d
if (vmed<450)
// Batera excesivamente baja si la
tensin de salida es menor de 21V.
{
descarga++;
apwm=170;
IDAC0H=apwm;
if (descarga==5)
{
printf("ATENCIN! Batera muy baja\n");
}
}else descarga=0;
while (descarga>4&&vmed<500) //Asegura que la batera se
cargue correctamente.
{
apwm=170;
IDAC0H=apwm;
if (vmed>490)
{
descarga=0;
printf("Batera fuera de peligro\n");
}
}
if (vmed>550)
//Proteccin frente a sobretensiones
que superen los 26V.
{
sobretension++;
apwm=0;
IDAC0H=apwm;
if (sobretension==5)
{
printf("Cargador desconectado para evitar
una sobretensin\n");
}
}else sobretension=0;
while(sobretension>4&&vmed>500)
de batera adecuada.
{
apwm=0;
IDAC0H=apwm;
if (vmed<512)
{
103
Alejandro Ugena Ortiz
Anexo
sobretension=0;
printf("Batera fuera de peligro\n");
}
}
}
}
// FIN DEL PROGRAMA PRINCIPAL
104
Alejandro Ugena Ortiz
Anexo
}
// RUTINA DE INTERRUPCION DE LA INTERRUPCION 0. SE ACTIVA POR FLANCO
DE BAJADA
void INT0_ISR (void) interrupt 0
{
}
// RUTINA DE INTERRUPCION DE LA INTERRUPCION 1. SE ACTIVA POR FLANCO
DE BAJADA
void INT1_ISR (void) interrupt 2
{
}
Cara TOP
Cara BOTTOM
105
Alejandro Ugena Ortiz
Anexo
106
Alejandro Ugena Ortiz
Anexo
107
Alejandro Ugena Ortiz
Bibliografa
9. BIBLIOGRAFA
Instrumentacin Electrnica.
Thomson (2004).
utor: Mara
Isofotn: www.isofoton.com
Krannich: es.krannich-solar.com
Solarweb: www.solarweb.net
Wikipedia: es.wikipedia.org
108
Alejandro Ugena Ortiz