You are on page 1of 12

Multiplexores y Demultiplexores

1.
2.
3.
4.

Circuitos Multiplexores
Circuitos Demultiplexores
Circuitos Comparadores
Circuitos Aritmeticos

CIRCUITOS MULTIPLEXORES
Circuitos que envan por un solo canal de salida alguna de las informaciones presentes en
varias lineas de salida
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Circuito Multiplexor En Cascada
Ejemplo: Hacer un multiplexor de 8 entradas con multiplexores de 4 entradas
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Estudio del multiplexor 74151 con 8 entradas
Simbolo Lgico

Diagrama de conexiones
Entradas de datos Seleccin de datos
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Tabla de verdad

strobe d0

d1

d2

d3

d4

d5

d6

d7

Conclusiones
Como se puede ver en la tabla de la verdad la entrada Strobe est a 0 siempre por lo tanto lo
vamos a colocar en 0v del entrenador para ahorrar un interruptor.
La W es la negada de la Y, la casa que construye este circuito es la nica que da 2 salidas,
todas las otras dan una unia salida de datos, esta opcin te permite ahorrar el tener que poner
otro circuito integrado inversor.

CIRCUITOS DEMULTIPLEXORES
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Utilizan la funcin inversa de los demultiplexores. La informacin de la entrada se transmite a la
lnea de salida seleccionada mediante las entradas de control.
Para ver el grfico seleccione la opcin Bajar trabajo del men superior

S0

S1

S2

S3

Estudio del demultiplexor 74138 con 1 entrada y 8 salidas.


Simbolo Lgico
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Diagrama de conexiones
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Tabla de la verdad

E1

E2

E3

A0

A1

A2

D0

D1

D2

D3

D4

D5

D6

D7

Conclusiones
Este circuito hace la funcin inversa del multiplexor. Dos de sus entradas de datos sn
negadas, por lo tanto las conectaremos a la massa de 5v del entrenador para poder conseguir
1.
7447 DECODIFICADOR BCD A 7 SEGMENTS

Circuitos Comparadores
Compara 2 combinaciones binarias y nos dice si son iguales o no.

A=B

AB

AB

A1

A0

B1

B0

A0,1= B1,0

A0,1 B1,0

A0,1 B1,0

A0,1 B1,0

Estudio del circuito comparador 7485 con magnitud de 4 bits


Simbolo Lgico

Diagrama de conexiones
Entradas de datos
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Entrada Cascada de Salidas
de datos entradas
Tabla de la verdad

A3,B3

A2,B2

A1,B1

A0,B0

AB

AB

A=B

AB

AB

A=B

A3 B3

A3 B3

A3=B3

A2 B2

A3=B3

A2 B2

A3=B3

A2=B2

A1 B1

A3=B3

A2=B2

A1 B1

A3=B3

A2=B2

A1=B1

A0 B0

A3=B3

A2=B2

A1=B1

A0 B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

A3=B3

A2=B2

A1=B1

A0=B0

Conclusiones
Las 3 salidas de datos se utilizarn ms adelante para hacer el circuito en cascada, donde se
conectaran a las entradas del otro circuito.
Si nosotros ponemos el A3 ms grande que el B3, en la salida se encender la salida de A3 B3.
I asi en cada uno de los casos que se puedan encontrar en funcion de la tabla de la verdad.
Estudio del 7485 en casacada.
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Circuitos Aritmeticos
Son circuitos combinacionales que realizan operaciones matemticas.
Suma

cy

borrow

Resta

Estudio del circuito 7483, sumador completo binario de 4 bits con arrastre rapido.
Simbolo Lgico

Diagrama de conexiones
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Tabla de la verdad

Entradas

Salidas
Cin=0 C2= 0

A1/A3

B1/B3 A2/A4 B2/B4

Cin=1 C2= 1

S1/S3

S2/S4

C2/C4

S1/S3

S2/S3

C2/C4

Sumador Total

Para ver el grfico seleccione la opcin Bajar trabajo del men superior

Ci

A+B

A+B

A-B

Multiplexor de 3 canales, 4 bits y con enable.


Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Multiplexor de dos canales y un bit con enable, estilo flujo de datos.
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Multiplexor de dos canales y un bit con enable, estilo estrucural
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Demultiplexor de 3 canales y dos bits con enable
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Codificador binario 4 a 2 sin prioridad, diseo incorrecto.
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Codificador binario 8 a 3 con prioridad.
Para ver el grfico seleccione la opcin Bajar trabajo del men superior

dentro

fuera

EO

HXXXXXXX
LHXXXXXX
LLHXXXXX
LLLHXXXX
LLLLHXXX
LLLLLHXX
LLLLLLHX
LLLLLLLH

HHH
HHL
HLH
HLL
LHH
LHL
LLH
LLL

L
L
L
L
L
L
L
L

LLLLLLLL

LLL

Codificador binario 16 a 4 con interrupcin.


Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Decodificador 3 a 8

g1

g2

Entrada
(2 a 0)

Salida
(7 a 0)

XXX

HHHHHHHH

XXX

HHHHHHHH

LLL

LHHHHHHH

LLH

HLHHHHHH

LHL

HHLHHHHH

LHH

HHHLHHHH

HLL

HHHHLHHH

HLH

HHHHHLHH

HHL

HHHHHHLH

HHH

HHHHHHHL

Decodificador de BCD a siete segmentos

Entrada
(BCD)

Salida
(LED)

LLLL

HHHHHHL

LLLH

HHLLLLL

LLHL

HLHHLHH

LLHH

HHHLLHH

LHLL

HHLLHLH

LHLH

LHHLHHH

LHHL

LHHHHHH

LHHH

HHLLLHL

HLLL

HHHHHHH

HLLH

HHHLHHH

LLLL

LLLLLLL

Cudruple sumador total


Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Decodificador de 2 a 4
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Contador
Para ver el grfico seleccione la opcin Bajar trabajo del men superior
Secuenciador
Para ver el grfico seleccione la opcin Bajar trabajo del men superior

Mabel Gonzales Urmachea