You are on page 1of 27

PARCOURS DE FORMATION SIN – FPGA

Formation des enseignants.
Spécialité SIN du baccalauréat STI2D

Christian Dupaty
Professeur de génie électrique
Lycée Fourcade 13120 Gardanne
christian.dupaty@ac-aix-marseille.fr
http://genelaix.free.fr

Contrôle D’ACCES à un parking

Projet support du parcours SIN FPGA
Christian Dupaty – académie d’Aix-Marseille
christian.dupaty@ac-aix-marseille.fr http://genelaix.free.fr/

Dupaty Académie d'Aix-Marseille 3 .FPGA et Développement Durable Intégration forte Puissance de Flexibilité calcul d’emploi Adaptabilité Sécurité Faible Fiabilité consommation C.

Dupaty Académie d'Aix-Marseille 4 . • FPGA : field-programmable gate array C. Objectifs • Acquérir à travers une approche inductive les connaissances et savoir-faire permettant d’élaborer des séquences de cours/TD/TP autour des FPGA dans le cadre du programme du bac STI2D.

Choix des outils C.Dupaty Académie d'Aix-Marseille 5 .

Choix des outils • Ergonomie de ‘outil de développement .Edition graphique de machines à états .Synthèse VHDL et Verilog . HDMI.Simulateur • Polyvalence de la carte de tests .Dupaty Académie d'Aix-Marseille 6 . interrupteurs. mémoire SD… . USB.Edition de schéma . VGA. LEDs. audio et video in/out.Afficheur LCD alphanumérique .Robustesse • Prix raisonnable pour un établissement scolaire C. Ethernet.intefaces : RS232.Afficheurs 7 segments. poussoirs .

Outils de développement ALTERA C.Dupaty Académie d'Aix-Marseille 7 .

La carte DE2 C.Dupaty Académie d'Aix-Marseille 8 .

Le KIT DE2 C.Dupaty Académie d'Aix-Marseille 9 .

Dupaty Académie d'Aix-Marseille 10 .CARTE DE2 C.

Démonstrations  Controleur graphique VGA. Contrôleur de SDRAM de mémoire Flash. Lecteur de musique WMV. (En langage VERILOG) C. Clavier PS/2.Dupaty Académie d'Aix-Marseille 11 . USB et Ethernet . gestion RS-232 .

2v 90nm • 33216 Logic Elements (LEs) LUT+Bascule D • 475 (max) broches d’entrées/sorties (I/O) • 483 KBits de RAM.EP2C35 • Technologie 1. CYCLONE II . répartis en blocks de 4KBits • 35 multiplieurs 18bits x 18 bits • 4 PLL (multiplication de fréquence) • F max # 260Mhz suivant les versions.Dupaty Académie d'Aix-Marseille 12 . C.

Dupaty Académie d'Aix-Marseille 13 .Look Up Table (LUT) Principe 2 entrées Exemple : fonction NAND 0 e3 A B e3 e2 e1 e0 S 1 e2 S 0 0 x x x 1 1 MUX 1 e1 0 1 x x 1 x 1 1 e0 1 0 x 1 x x 1 1 1 0 x x x 0 A B C.

Look Up Table (LUT) 4 entrées Environ 80 transistors MOS C.Dupaty Académie d'Aix-Marseille 14 .

CYCLONE II Logic Element (mode normal) C.Dupaty Académie d'Aix-Marseille 15 .

Structure LAB (logic array bloc) EP2C35: 2100 LABs Chaque LAB contient 16 LEs C.Dupaty Académie d'Aix-Marseille 16 .

• Une carte DE2. Avec licence (gratuite) pour une utilisation avancée. pour les démonstrations avancées et les TP de configuration : • Un écran VGA pour les essais • Une souris et un clavier (connecteurs PS2) • Une source vidéo (lecteur DVD) • Un ensemble micro Haut parleur • Une prise Ethernet pour le KIT DE2 C.Dupaty Académie d'Aix-Marseille 17 . DE2-70. DE2-115 (#250€-350€) • Dans la classe.x WEB-edition pour la formation de base. Recommandations d’équipements • Pour un élève : • Un PC WINDOWS/LINUX deux cœurs (ou plus) écran 19 pouces (ou plus) • Connexion internet • Logiciel QUARTUS 10.

Dupaty Académie d'Aix-Marseille 18 .cnfm.altera.jsp • KIT DE2 : http://web.fr/ALTERA/ C. Fournisseurs • QUARTUS II : https://www.com/download/dnl-index.

Dupaty Académie d'Aix-Marseille 19 .Parcours SIN-FPGA C.

numération binaire. démultiplexage. asynchrones. BCD. monostables) – Notions sur le langage VHDL –… C. mémoires. code ASCII etc… – Fonction combinatoires – Multiplexage. codage. D.Dupaty Académie d'Aix-Marseille 20 . TIMER (astables. JK etc… – Compteur synchrone. hexadécimale. – Algèbre binaire. Prérequis Bonne connaissance de la logique combinatoire et séquentielle. décodage … – Bascules RS.

Développement d’applications sur FPGA SCHEMAS Machines à états VHDL(s) VHDL de haut niveau Symboles SCHEMA de haut niveau C.Dupaty Académie d'Aix-Marseille 21 .

apprentissage des outils – SIN FPGA 2: Description par machines à états – SIN FPGA 3: Description en langage VHDL Chaque module est accompagné d’exercices d’apprentissage et d’applications C.Dupaty Académie d'Aix-Marseille 22 . Structure pédagogique • Réaliser complètement le gestionnaire de parking en utilisant les trois outils de description : – SIN FPGA 1: description par schéma.

Gestion d’un Parking • Gérer les accès à un parking de n places. • Afficher le nombre de place disponibles dans le parking • Autoriser l’accès s’il reste au moins une place C.Dupaty Académie d'Aix-Marseille 23 .

Descriptions Comparer avec 0 Autoriser Barrière l’ouverture de la Véhicule Autoriser l’entrée barrière entrant d’un véhicule Décompter Afficher le Initialise. parking vide nombre de places Utilisateur restants Détecter la sortie Compter Véhicule d’un véhicule sortant Comparer avec le Vert : fonctions développées par nombre max de MAE places Max Bleu : fonction développée par macro-composants Rouge : fonctions développées en VHDL Orange : fonctions développées en schéma C.Dupaty Académie d'Aix-Marseille 24 .

Dupaty Académie d'Aix-Marseille 25 . Structure logique à réaliser SCHEMA VHDL MAE SCHEMA C.

Moutault http://books.goog le.Weber et S. • Consultez le livre de J. VHDL • Les TP font appels à des notions du langage VHDL.fr/books?id=AK oIOwjcqnUC C.Dupaty Académie d'Aix-Marseille 26 .

Dupaty Académie d'Aix-Marseille 27 .Merci pour votre attention C.