You are on page 1of 5

Arquitetura de Computadores I

No caso ideal, seria desejvel uma capacidade de memria indefinidamente grande, tal que
qualquer...palavra especfica estivesse disponvel de imediato...Somos...forados a reconhecer a
possibilidade de se elaborar uma hierarquia de memrias, cada uma das quais com capacidade maior
que a anterior, mas que acessvel menos rapidamente.
A. W. Burks, H. H. Goldstine e J. von Neumann
Discusso preliminar do projeto lgico
de um instrumento de computao eletrnica (1946)

Arquitetura de Computadores I
Prof. Jean M. Laine
1 Lista de Exerccios Vale 4 pontos na P1
Entrega: uma aula antes da prova 1 (Poder ser em dupla).
Ateno: resolver Lpis ou Caneta

1. Descreva as principais caractersticas da mquina de Von Neumann. Desenhe a estrutura de tal


organizao.

2. Por que as memrias so organizadas em nveis hierrquicos? Explique as


caractersticas/propriedades de cada nvel.

3. Diferencie os termos estrutura e funo no contexto da organizao de um computador.

4. Apresente um tipo de memria para as seguintes categorias: memria de leitura e escrita,


memria de leitura, memria principalmente de leitura. Descreva cada tipo de memria
escolhido.

5. Diferencie os tipos de RAM (esttica e dinmica) sobre as seguintes propriedades: custo,


tamanho, velocidade e organizao. Por falar em organizao descreva o que entende sobre o
funcionamento das RAMs estticas e dinmicas.

6. Considere uma cache com linhas de 64 bytes e uma memria principal que demora 10 ciclos
para responder a cada solicitao de memria e retornar 8 bytes como resposta. Pergunta-se:
quantos ciclos sero gastos para buscar 4 linhas do cache na memria principal?

Prof. Dr. Jean M. Laine 1


Arquitetura de Computadores I
7. Em um nvel de memria que possui uma taxa de acerto de 60%, o tempo de acesso de 9 ns,
para dados que se encontram nesse nvel, e de 60 ns, caso contrrio. Determine o tempo de
acesso mdio desse nvel.

8. Qual a largura de banda (em bytes/segundos) de um sistema de memria que transfere 32 bits
de dados por solicitao, tem uma latncia de 20 ns por operao e um tempo de pr-carga
(tempo fixo entre sucessivos acessos memria) de 5 ns entre operaes?

9. Considere uma cache com mapeamento direto, com a capacidade de 256 Kbytes e um
comprimento de linha de 64 Bytes. Pergunta-se:

a. Quantos bits sero necessrios para determinar qual byte dentro de uma linha do cache
est sendo referenciado pela operao?
b. Quantos bits devem ser utilizados para determinar a linha que pode conter os dados
dentro da cache?

10. Uma memria associativa por conjuntos contm 64 linhas agrupadas em conjuntos de 8 linhas.
A memria principal contm 4k blocos de 128 palavras cada um. Mostre o formato dos
endereos de memria principal.

11. Para uma cache com uma capacidade de 32 Kbytes, quantas linhas ela mantm para linhas com
comprimento de 32, 64 e 128 bytes?

12. Se uma cache tem a capacidade de 16KB e um comprimento de linha de 128Bytes, quantos
conjuntos tem a cache se ela for:

a. Grupo associativo de 2 linhas


b. Grupo associativo de 4 linhas
c. Grupo associativo de 8 linhas

13. Suponha que o custo de uma SRAM seja de US$ 25 por megabyte, para um tempo de acesso de
5ns, que uma DRAM custe US$ 1 por Mbyte, com um tmepo de acesso de 60ns e que espao
em disco custe US$ 10 por Gbyte, com um tempo de acesso de 7ms.
a. Para um sistema de memria com 256 Kbytes de cache SRAM, 128 Mbytes de
memria principal DRAM e 1 Gbyte de memria virtual (implementada em disco), qual
o custo total do sistema de memria e qual o custo por byte?

Prof. Dr. Jean M. Laine 2


Arquitetura de Computadores I
b. Se a taxa de acertos em cada nvel na hierarquia de memria de 80% (exceto o
ltimo), qual o tempo mdio de acesso memria?

14. Por que aumentar a quantidade de dados que pode ser armazenada no banco de registradores de
um processador geralmente melhora seu desempenho?

15. Considere uma RAM dinmica cujos dados devem ser regenerados 64 vezes por milissegundo.
Cada operao de regenerao requer 150 ns; um ciclo de memria requer 250 ns. Qual a
porcentagem do tempo total de operao da memria que consumida na regenerao dos
dados?

16. Se um sistema de memria tem uma largura de banda de 200.000.000 bytes/seg, transfere 4
bytes de dados por acesso e tem um tempo de pr-carga de 20 ns entre acessos, qual a latncia
do sistema de memria?

17. Explique o que o princpio de localidade espacial e temporal presente no subsistema de


memria dos computadores.

18. Um sistema de memria com dois nveis tem um tempo mdio de acesso de 15 ns. O nvel mais
alto do sistema de memria tem uma taxa de acertos de 85% e um tempo de acesso de 8 ns.
Qual o tempo de acesso do nvel mais baixo?

19. O que uma memria Cache? Qual a sua funo? Descreva sucintamente o seu
funcionamento.

20. Um ponto importante num projeto de memria cache o seu mapeamento com a memria
principal. Na literatura temos 3 tipos: direto, associativo e associativo por conjunto. Explique-
os, d exemplos e posicione sobre pontos fortes a fracos em cada tipo de mapeamento.

21. Em que princpio se baseia o funcionamento da memria Cache? Explique.

22. Por que o uso do cache melhora o desempenho das aplicaes?

23. Como varia o Tempo Mdio de Acesso memria em funo da Taxa de Acerto do Cache?

24. Como manter a cache sincronizada com a memria principal? Este o quinto ponto importante

Prof. Dr. Jean M. Laine 3


Arquitetura de Computadores I
num projeto de memria cache. Explique os mtodos: Write-through e Write-back.

25. Um disco rotaciona a 10.000 RPM e tem 1024 trilhas. Cada uma das quais com 4096 setores. O
cabeote comea na trilha 0 (as trilhas so numeradas de 0 a 1023). O disco ento recebe uma
solicitao para acessar um setor aleatrio, em uma trilha aleatria. Se o tempo de
posicionamento do cabeote de 2ms para cada 200 trilhas que ele precisa atravessar,
pergunta-se:
a. Qual o tempo mdio de posicionamento?
b. Qual a latncia rotacional mdia?
c. Qual o tempo de transferncia para um setor?

26. Um disco rotaciona a 15.000 RPM e tem 1024 trilhas. Cada uma das quais com 2048 setores. O
cabeote comea na trilha 0 (as trilhas so numeradas de 0 a 1023). O disco ento recebe uma
solicitao para acessar um setor aleatrio, em uma trilha aleatria. O tempo de
posicionamento do cabeote de 1ms para cada 100 trilhas que ele precisa atravessar. Calcule:
a. O tempo de posicionamento (seek).
b. A latncia rotacional mdia.
c. O tempo de transferncia para um setor.

27. Quanto tempo seria necessrio para transferir 128 Mbytes do disco IDE em uma operao de
leitura, considerando que a velocidade de rotao do mesmo 6000 rpm e que exista em cada
trilha 256 setores com capacidade de armazenar 512 bytes cada um.

28. Faa uma pesquisa e explique as diferenas entre os discos IDE, SATA, SATA2 e SCSI.
Apresente o maior nmero de detalhes possvel.

29. Se o projeto de um disco rgido pudesse ser alterado, que modificaes voc iria propor a fim
de melhorar o desempenho do mesmo?

30. Quais os problemas decorrentes do aumento da densidade na superfcie dos discos? Explique.

31. O que representa a ao de formatar um disco rgido? Porqu este procedimento necessrio?
Explique as diferenas entre formatao fsica (baixo nvel) e formatao lgica.

32. Explique o que e tambm as diferenas entre os seguintes sistemas de arquivos: FAT32,
NTFS, HPFS e EXT2.
Prof. Dr. Jean M. Laine 4
Arquitetura de Computadores I

33. Por que aumentar a associatividade de uma cache geralmente aumenta sua taxa de acertos?

34. Suponha que uma dada cache tenha um tempo de acesso (latncia de acerto da cache) de 8 ns e
uma taxa de falhas de 8%. Uma dada modificao far com que a cache diminua a taxa de
falhas para 3%, mas aumente a latncia de acertos em 15%. Sob quais condies esta
modificao resultaria em maior desempenho (tempo de acesso mdio memria mais baixo)?

35. Suponha que uma palavra de dados de 8 bits armazenada na memria tenha contedo
10101101. Use o algoritmo de Hamming para determinar os bits de verificao que sero
armazenados na memria com essa palavra de dados. Mostre como ficaria o contedo da
palavra de memria armazenada. Deixe claro todos os passos envolvidos em sua soluo.

36. Suponha que uma palavra de dados de 16 bits armazenada na memria tenha contedo
1100010010101101. Responda:

a. Usando o algoritmo de Hamming determine os bits de verificao que sero


armazenados na memria com essa palavra de dados e mostre como ficaria o contedo
da palavra de memria armazenada.
b. Supondo que a palavra sofra uma mutao (presena de erro) e tenha seu contedo
alterado para 1100010011101101 mostre a capacidade do algoritmo de Hamming em
detectar e corrigir o erro inserido nos dados.
Obs:. Deixe claro todos os passos envolvidos em sua soluo.

BIBLIOGRAFIA
BSICA
STALLINGS, W. Arquitetura e Organizao de Computadores, Oitava Edio, Rio de Janeiro: Prentice Hall
Brasil, 2010.
TANENBAUM, A. S., Organizao Estruturada de Computadores, Quinta Edio, So Paulo: Prentice Hall,
2007.

COMPLEMENTAR

MONTEIRO, M. A., Introduo Organizao de Computadores, Quinta edio, Rio de Janeiro: LTC, 2007.
PATTERSON, DAVID A.; HENNESSY, JOHN L. Computer architecture: a quantitative approach. 4rd Ed.
Elsevier Science, 2006.
WEBER, R. F., Arquitetura de Computadores Pessoais, Segunda Edio, Porto Alegre: Sagra Luzzatto,
2001.

Prof. Dr. Jean M. Laine 5