You are on page 1of 29

10100011 TN Electronique S1

Techniques
Numérique 1 Numériques
Bases de la logique
combinatoire EN1

Ce document regroupe les TD et TP du thème « Electronique Numérique n°1 » de
Semestre 1 au département Geii1 de l’IUT de Cachan.
Il sera utilisé pendant 2 semaines (une semaine = 4h de cours-TD et 3h de TP).

Comme les suivants, il comporte :
• des exercices, utilisés en TD = « Tableau Dévissé ». Cela signifie que les exercices, très
progressifs, sont conçus pour être réalisés en autonomie, sans corrigé au tableau le plus souvent.
• des textes de Travaux Pratiques, qui seront complétés par des documents/fichiers en ligne ou
disponibles sur les tables de TP. Note : le texte de TP n°2 sera distribué ultérieurement.

Ce document est accompagné de deux compilations de cours, à ramener pendant les
séances de TN « Electronique Numérique » (EN1, EN2), mais aussi pour le thème GL2.

Les TP EN auront lieu sur le kit CPLD iMaxII, conçu à l’IUT autour de la carte DE-nano d’Altera, enfichée
sur une carte d’extension adaptée à nos enseignements. Le logiciel utilisé (Quartus II) est disponible
gratuitement sur le site d’Altera.

Note : sauf cas particulier, les contrôles de connaissances ont lieu sans documents ni
calculatrice.

Copyright ©2011, A. Priou S. Moutault, IUT de Cachan (GEii1). Le contenu de ce document peut être redistribué
sous les conditions énoncées dans la Licence pour Documents Libres version 1.1 ou ultérieure.

Nom : Prénom : Groupe :

Page 1 sur 29

Où se procurer les logiciels ?

Note : Agnès Priou peut vous donner les logiciels de S1 à partir de sa clé USB. Ils sont aussi disponibles sur
le réseau de l’IUT, dans profs vers eleves\dossiers Logiciels

Le logiciel Quartus II et le simulateur Modelsim sont téléchargeables gratuitement sur le site d’Altera
(www.altera.com). Ils font plus de 3 Go !
Ils ne nécessitent pas de licence, à condition de prendre la bonne version :
• Quartus II Web Edition (en février 2011, c’est la version 10.1, en juin la version 11.0)
• Modelsim-Altera Starter Edition

Anciens utilisateurs de Quartus II : Quartus n’intègre plus de simulateur à partir de la version 10, il faut
utiliser un simulateur extérieur comme Modelsim (logiciel indépendant à installer séparément).

Manuel d’utilisation de Quartus et Modelsim disponible en ligne sur
http://formation.u-psud.fr/courses/IUTCGE1S1TN (tapez « agnes priou » sous Google).

Page 2 sur 29

dans quel ordre sont évaluées les opérations ? Quelle règle définit cet ordre ? s1=ab⋅c 3. À laquelle de ces deux expressions s1 est-elle équivalente ? s11=ab⋅c ou s12=ab⋅c 4. Son rôle est de vous orienter dans le choix des exercices à faire en priorité et de vous aider à trouver par vous-même des solutions quand vous rencontrez des difficultés. S. AgP.MANIPULATIONS LOGIQUES DE BASE I . Priou. OU. Cette expression est-elle équivalente à l'expression précédente ? a s3 b c © 2011. 10100011 TN EN1 : Bases de la logique combinatoire Exercices Auteur(s) : A. Bon travail. Écrivez l'expression logique du logigramme suivant. Le sujet est ponctué de questions d'auto-évaluation. NON 1. Dans l'expression logique ci-dessous. Moutault. En considérant que le signal s du chronogramme ci-dessous est le résultat d'un ET logique entre les signaux e1 et e2. Les réponses à ces questions sont en fin de sujet. Priou.1 ou ultérieure. Moutault Copyright © 2011. AVANT DE COMMENCER Ce sujet de travaux dirigés est construit pour être réalisé en autonomie. l'enseignant ne vous donnera aucun corrigé des exercices. S. IUT de Cachan (GEii1). SbM S1-TN-EN1-TD-2011 – 1 Page 3 sur 29 .TROIS OPÉRATEUR : ET. dessinez l'allure de s. Le contenu de ce document peut être redistribué sous les conditions énoncées dans la Licence pour Documents Libres version 1. Écrivez l'expression logique associée au logigramme suivant : aa bb s3 s2 cc 5. Bien souvent. A. e1 e2 s 2. A .

III . (a) a⋅a (d) a⋅1 (g) aa (b) aa (e) a⋅0 (h) a a (c) 0a (f) a⋅a (i) a a © 2011. a. pour chaque ligne.(a+b) = 3.b = a.. s 0 1 1 b 1 0 1 1 1 1 c b a s 0 0 0 0 0 1 a 0 1 0 3. Etc. Celle d'un opérateur à 3 entrées en comporte 8 (23)./a = a+1 = a+a = a+/a = 2. (1 ÈRE SÉRIE) Logigramme. SbM S1-TN-EN1-TD-2011 – 2 Page 4 sur 29 . (a + b). TABLES DE VÉRITÉS. b s b a s a 0 0 0 2. EXPRESSIONS (FAUSSEMENT) COMPLIQUÉES Simplifiez les équations suivantes : 1.II . a + a. s b Note : La table de vérité d'un opérateur à 2 entrées comporte 4 lignes (22) qui correspondent chacune à une combinaison différente des entrées. Expression Logigramme Table de vérité b a s a 1. expression logique et table de vérité sont trois représentations d'une même chose.LOGIGRAMMES.. AgP. s=ab⋅c b s 0 1 1 1 c 1 1 1 b a s a 4. Complétez le tableau ci-dessous en donnant. et entourez celles qui valent 1. EXPRESSIONS LOGIQUES.a = a.(/a + b) = Question d'auto-évaluation Réponse case D-5 Calculez toutes les expressions suivantes. les deux représentations manquantes.

a et b. SbM S1-TN-EN1-TD-2011 – 3 Page 5 sur 29 . 3. simplifiez l'expression de f.IV . a b a b ? s s a a b b s s © 2011. Simplifiez les expressions suivantes : aa = a/a = 2. AgP. et une sortie. appliquées en entrée d'un OU-EXCL à 3 entrées. dessinez l'allure du signal s : e1 e2 s 2. De même. VI . En supposant que le signal s du chronogramme ci-dessous est le résultat d'un OU-EXCL entre les signaux e1 et e2. Donnez la liste des valeurs qui. Lesquelles sont forcément égales à a ? (a) a  /a (c) a  0 (e) a  a (b) 1  a (d) 1  /a V . Quel est l'élément neutre pour le OU-EXCL ? Question d'auto-évaluation Réponse case D-3 Calculez les valeurs des expressions suivantes./b) . (a. Peut-on affirmer que : ab = /a/b ? 3. Faites apparaître deux opérateurs OU-EX dans l'expression de f b. peut-on affirmer que : a/b = /(ab) ? 4. UN OPÉRATEUR TRÈS UTILE : LE OU-EXCLUSIF 1./b) a.DU CHRONOGRAMME À LA FONCTION LOGIQUE Soient 3 dispositifs combinatoires à 2 entrées. s.QUELQUES PROPRIÉTÉS DU OU-EXCLUSIF 1.b + /a. A l'aide des résultats précédents. Analysez les chronogrammes ci-dessous et déterminez l'expression logique correspondant à chacun d'eux.b + a. fournissent 1 en sortie. Soit f = (/a.

c'est-à-dire la "boîte noire" avec entrées à gauche et sorties à droite . lavage = cuv pleinlavage Cette équation traduit le cahier des charges réciproque : « La vanne d'alimentation en eau d'un lave-linge est fermée si la cuve est pleine ou si on n'est pas en phase de lavage ». d. en donnant des noms explicites aux signaux correspondants . B . En analysant ce cahier des charges. • proposer une expression. © 2011. Les moteurs des essuie-glaces d'une voiture sont en fonctionnement si la commande d'essuie-glace est activée ou si les essuie-glaces ne sont pas dans leur position de repos. indicateur de phase de lavage (signal lavage). • établir le diagramme fonctionnel correspondant. SbM S1-TN-EN1-TD-2011 – 4 Page 6 sur 29 . Voici un exemple complètement traité en guise d'exemple : Cahier des charges : « La vanne d'alimentation en eau d'un lave-linge est ouverte seulement si la cuve n'est pas pleine pendant la phase de lavage ». des commandes pour des actionneurs) : commande d'ouverture de la vanne d'alimentation (signal van_ouv) Cela permet de dessiner la « boîte noire » du système : Commande vanne cuv_plein d’alimentation en eau du van_ouv lave-linge lavage Intéressons-nous maintenant à l'équation logique du système. si la machine est pleine d'eau et si la porte n'est pas ouverte.DU FRANÇAIS À L'ÉQUATION LOGIQUE Dans cet exercice. Chaque cahier des charges permet de décrire un système logique simple à réaliser. Un signal d'alarme doit retentir dans la voiture si une des situations suivantes se produit : le moteur est coupé alors que les phares sont allumé. la porte est ouverte alors que le moteur est en route. Vous pouvez maintenant traiter vous-même les cahiers des charges suivants : a. éventuellement un schéma logique. AgP. Le moteur d'une machine à laver doit être en marche si l'interrupteur de mise en route est enfoncé. elles sont issues de capteurs) indicateur de cuve pleine (signal cuv_plein). on en déduit les signaux utiles du système : Entrées du système (en général. qui réalise l'opération. b. on vous fournit des cahiers des charges sous la forme de phrases en français. Sorties du système (en général. Les feux de position d'une voiture sont allumés quand on allume les phares ou les feux de croisement. lavage Proposition réciproque : Elle concerne la commande de fermeture de la vanne (signal van_fermee) : van fermee =van ouv = cuv plein . c. On suppose que tous les signaux sont actifs à 1 (convention logique positive). Pour chaque phrase. • traiter de même la proposition réciproque. vous devez : • identifier les entrées et les sorties. On commence par traduire le cahier des charges pour faire apparaître les signaux choisis : van_ouv = 1 si cuv_plein = 0 pendant que lavage = 1 On en déduit facilement l'équation logique : van ouv=cuv plein .

AgP. essayez de simplifier (sans tableau de Karnaugh !) en regroupant certaines lignes.. TABLES DE VÉRITÉS. © 2011. c b a s c b a s 0 0 X 0 0 X X 1 0 1 X 1 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 0 1 1 1 X 0 1 1 1 0 Question d'auto-évaluation Quelles expressions correspondent à la table de vérité ci-dessous ? b a s 0 0 1 0 1 1 1 0 0 1 1 0 (a) s=a⋅ba⋅b (c) s=a (b) s=a⋅ba⋅b (d) s=b Réponse case E-4 II . écrivez l'expression logique correspondante sous la forme d'une somme de produits. C. (2 ÈME SÉRIE) Complétez le tableau ci-dessous.LOGIGRAMMES.. DE LA TABLE DE VÉRITÉ À L'ÉQUATION NON SIMPLIFIÉE I .DE LA TABLE DE VÉRITÉ À L'ÉQUATION LOGIQUE Pour chacune des tables de vérité suivantes. c b a s c b a s 0 0 0 1 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 3. 4. notamment dans la table 1 (c'est déjà fait partiellement pour les tables de vérité 3 et 4). SbM S1-TN-EN1-TD-2011 – 5 Page 7 sur 29 . Rappel : 'X' signifie « indifférent » / « quelconque » 1. 2. EXPRESSIONS LOGIQUES. Si possible.

Expression Logigramme Table de vérité b a s a 1. s 0 1 1 b 1 0 1 1 1 0 Question d'auto-évaluation Réponse case B-5 Quels chronogrammes correspondent au logigramme ci-dessous ? a b s c a a (a) (b) b b c c s s a a (c) (d) b b c c s s © 2011. SbM S1-TN-EN1-TD-2011 – 6 Page 8 sur 29 . AgP. s 0 1 1 b 1 0 1 1 1 0 b a s a 3. s b b a s a 0 0 0 2. s b b a s a 0 0 1 4.

3. 4. Pour chacune d'elles : 1..III . Écrivez cette l'expression de s pour deux des tables ci-dessous. b sel b a s a 3. (3 ÈME SÉRIE) Complétez le tableau ci-dessous. Expression Logigramme Table de vérité c b a s a 1. AgP. on tombe tout naturellement sur l'expression de la sortie complémentée s . TABLES DE VÉRITÉS.TABLE DE VÉRITÉ RÉDUITE. En écrivant l'expression des '0' de la table de vérité de la même manière qu'on en écrit les '1'. EXPRESSIONS LOGIQUES. Écrivez l'expression logique correspondante sous la forme d'une somme de produits. s=ab⋅c b s c sel b a s a s 2..LOGIGRAMMES. Cherchez la table la plus réduite en factorisant les lignes (utilisation de X) . ÉQUATION D'UNE SORTIE OU DE SON COMPLÉMENT Voici des tables de vérité correspondant à des opérateurs à 3 entrées et une sortie. s=aba⋅b s b IV . A quelle(s) condition(s) sur la table de vérité l'équation obtenue à partir des '0' est généralement plus intéressante que celle obtenue à partir des '1' ? © 2011. 2. SbM S1-TN-EN1-TD-2011 – 7 Page 9 sur 29 .

puis écrivez l'expression logique des fonctions suivantes : 1.FONCTIONS DE PLUSIEURS BITS Dressez la table de vérité. b. b. 4. parite = 0 sinon. proposez un logigramme pour la réalisation de parite. Proposez une équation pour parite en fonction de a. 0 0 0 1 0 0 0 0 0 0 1 1 0 0 1 X 0 1 0 1 0 1 0 1 0 1 1 X 0 1 1 0 1 0 0 X 1 0 0 1 1 0 1 1 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 V . SbM S1-TN-EN1-TD-2011 – 8 Page 10 sur 29 . 0 0 0 1 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 X 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 c b a s 3. b. 3. f1(a. Quel opérateur logique « de base » permet de réaliser très simplement parite (avec une seule porte) ? Donnez l’équation de parite résultante. Dessinez le système logique sous la forme d’une « boîte noire » avec ses entrées/sorties. 2. si vous « ne voyez pas ». c b a s c b a s 1. 2. 2. b et c) est impair. 5. AgP. Si cet opérateur de base n'est disponible qu'avec 2 entrées. c : parite = 1 si le nombre de '1' (parmi les entrées a. © 2011. f2(a. 1. c) = 1 si une seule des trois variables est à 1. c sous la forme d’une somme de produits. b. Aide : utilisez le raisonnement direct ou. c) calcule le nombre (1 ou 0) qui est majoritaire parmi les trois variables.FONCTIONS DE PLUSIEURS BITS On veut générer un bit de parité à partir de 3 bits a. remplissez une table de vérité. 0 0 X 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 X 0 c b a s c b a s 4. VI .

..... extraites du document Circuits logiques programmables de J..... .......................................................................................................................... on retrouve toujours les symboles du schéma ci-dessous : Annotez ce dessin pour expliquer ce que représentent les différents symboles de ce schéma 2... la programmation d'une fonction logique dans un circuit programmable ? Dessinez par exemple............ ......................................................................................................................................... ........................... .............. SbM S1-TN-EN1-TD-2011 – 9 Page 11 sur 29 .......................................................................................... AgP................... Dans les schémas internes de circuits logiques programmable (PLD)............... ................ .............................................................................................................................. ce que donnerait la programmation de l'expression logique : s = a ................................................................... sur le schéma ci-dessous........................................ Quel est l'intérêt d'un circuit programmable par rapport à l'utilisation de circuits standards (portes) ? En quoi est-ce particulièrement intéressant dans un contexte de prototypage (conception d'un prototype) ? ................................................................. Weber....... physiquement parlant.............................................................. ............................................................................... /b + b ............................................................................................. 1.............................................................................................. PLA : QUAND LA LOGIQUE DEVIENT PROGRAMMABLE I......................................... c .......................................................................... D............................................................................. © 2011.................. En quoi consiste..................................................................................................................... LES ÉLÉMENTS D'UN PLA Répondez aux questions ci-dessous après avoir lu les deux pages qui figurent en annexe du TD......................................................... ................... a b c s 3...................................................................

s1=a  b b. puis proposez une implémentation dans le PLA ci-dessous. a.II . AgP. Structure interne d'un PLA (Programmable Logic Array) © 2011. s2=a⋅bca c. s3=a  b  c d. Mettez les expressions suivantes sous forme « somme de produits ». demandez à votre prof de vous montrer comment retrouver « facilement » l'équation d'un OU- EXCL à 4 entrée. Moutault. s4=ab⋅ ab⋅d s1 a s2 b s3 c s4 d Fig. SbM S1-TN-EN1-TD-2011 – 10 Page 12 sur 29 . DE L'ÉQUATION AU PLA © S. 1. En guise d'exemple. en partant de sa définition d'opérateur « somme binaire ».

SbM S1-TN-EN1-TD-2011 – 11 Page 13 sur 29 . AgP. Quel est le nombre équivalent d'entrées dont dispose chaque porte ET de ce circuit ? b.III . De combien d'entrées et de sorties peut disposer au maximum ce circuit ? © 2011. UN CIRCUIT INTÉGRÉ Etudiez le schéma structurel du PLD 16L8 (ci-dessous). puis répondez aux questions : a.

quand la cuve est vide. quand la cuve est pleine d’eau. A partir du chronogramme ou d'une table de vérité. Le plus difficile est de « s'imprégner du contexte » : vous devez lire attentivement le cahier des charges.) I . qui marque la fin du programme. AgP. E. chronogramme éventuel. SbM S1-TN-EN1-TD-2011 – 12 Page 14 sur 29 . et reste nul jusqu’à la fin de l’essorage complet. c ou d. • cuve_pleine et cuve_vide sont deux indicateurs qui indiquent respectivement que la cuve est complètement pleine (la rotation du tambour peut commencer) et que la cuve est pratiquement vide. L'indicateur lavage vaut donc 1 de la mise en route du programme à la fin du lavage . lavage repasse à 0 dès que la vidange de la cuve commence. • Le lavage consiste à faire tourner le tambour dans la cuve pleine d'eau.HISTOIRE D'EAU La mise en route du moteur qui entraîne le tambour d’une machine à laver est commandée par une variable logique moteur : quand moteur=1. proposez une équation pour moteur. Le moteur doit tourner : • pendant le cycle de lavage.. pendant une durée imposée par une minuterie. Vous pouvez dresser la table de vérité si nécessaire. Complétez le chronogramme en dessinant celui de la variable moteur. © 2011. 1. Ne changez pas les noms des signaux pour les rendre muets ! (a. Les équations obtenues seront aussi simples que celles manipulées précédemment avec des variables muettes a.. quand moteur=0. 2. cuve_pleine et cuve_vide (voir chronogramme plus loin). équations). 3. SYNTHÈSE EN LOGIQUE COMBINATOIRE Les exercices ci-dessous décrivent un contexte réel dans lequel s'inscrit le système combinatoire à concevoir. le moteur reste à l’arrêt. • pendant le cycle d’essorage. c. La mise en rotation du moteur dépend de trois informations binaires : lavage. b. b. le moteur tourne . table de vérité. Dessinez le système logique sous la forme d’une boîte noire avec ses entrées/sorties. puis suivre la démarche indiquée (qui est toujours la même : boîte noire.

SbM S1-TN-EN1-TD-2011 – 13 Page 15 sur 29 . AgP. D souhaités : Le fonctionnement de l’affichage est le suivant : Valeur de N Catégorie N=0 affichage éteint 1  A 5  B 8  C 11  D  affichage quelconque 1. exprimé en cm . b. ce rayon est toujours inférieur ou égal à 12. Exercice de synthèse inspiré d'un devoir surveillé. N représente le rayon du melon. Complétez la table de vérité du codeur en commençant par la colonne « catégorie » (qui a été rajoutée pour faciliter le remplissage). Priou. Laissez de côté la dernière colonne (s = « sortie mystère »). c’est-à- dire le système combinatoire qui calcule les commandes des sept segments de l’afficheur en fonction de la valeur mesurée. un afficheur indique la catégorie à laquelle il appartient . e. l’afficheur reste éteint.TRI DE MELONS © A. afin de constituer des caisses de melons ayant le même calibre. ici la dimension du melon. Les sept sorties a. a n0 b commandes n1 codeur du c N des 7 LEDs n2 système de d (rayon du de l'afficheur mesure e melon) 7 segments n3 f g L’entrée du codeur est constituée des 4 bits n3. B.II . C. B. f et g du codeur sont les commandes des sept LED de l’afficheur 7 segments . n1. il faut appliquer un ‘1’ pour allumer le segment. On désire ici concevoir son codeur. C et D. Voici les 4 affichages A. N est une valeur entière codée en binaire naturel sur 4 bits. © 2011. L’afficheur du système de mesure est un afficheur 7 segments à LED. c. n0 d’un nombre N. Un système de tri pour melons répartit les fruits par catégorie en fonction de leur diamètre. Quand le melon est placé dans le système de mesure. on dispose de quatre catégories A. n2. d. En l’absence de melon.

© 2011. Une sortie du codeur a pour équation : s=n3n2⋅n1n0 n2⋅n1⋅n0 Remplissez la colonne s associée à la sortie s dans la table de vérité (à droite). 5. Proposer une réalisation des LED e et f à l'aide du PLA ci-contre. proposez une équation logique pour les sorties e et f du codeur. SbM S1-TN-EN1-TD-2011 – 14 Page 16 sur 29 . AgP. Déduisez-en quelle est la LED commandée par s. A partir de cette table de vérité. a b c d e f g s 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 2. 2. 3. Trouvez les équations des dernières sorties (vous aurez besoin pour le TP). 6. Quelle équation logique semble la plus simple à écrire : celle de d ou celle de /d ? Proposez l'équation logique la plus simple. Réalisation des LED e et f avec un PLA 4. Fig. N n3 n2 n1 n0 Catég.

2. Cas impossible. le niveau de la cuve doit être maintenu entre les deux niveaux haut et bas. Soit la cuve à liquide dessinée ci-contre. 3. Remplir. il faut Vider=1 .Q2. Remplissez la table de vérité en utilisant l'état X quand c'est possible. on ouvre une vanne. Faire le schéma du circuit qui génère le signal COUT. Proposez une équation logique pour les commandes Remplir et Vider sous forme de somme de produits. il faut Remplir=1. Ces variables valent 1 pour valider l'action correspondante : pour vider la cuve. qui possède 4 sorties de comptage Q3. Chaque vanne est commandée par une variable logique : Vider pour enlever du liquide et Remplir pour en rajouter. ou l'autre. Dessinez le système logique sous la forme d’une boîte noire en précisant ses entrées et ses sorties. nivHaut=0 si niveau < niveau Haut maximal. Priou. Le système logique à concevoir est destiné à commander le remplissage/vidage de la cuve de liquide grâce à l’action sur les deux vannes. • en fin de cycle (Cycle=0). Structure du dispositif. Fig.Q0 valent (1001)2 et le compteur est configuré en mode compteur décimal (DEC/BIN = 1). AgP.Q0 et une entrée de commande DEC/BIN. Ne rien faire.Q0 sont tous à 1 et le compteur est configuré en mode compteur binaire ( DEC/BIN =0) ou • les quatre bits Q3. que vous choisirez parmi : Vider. • nivHaut=1 si niveau  niveau Haut maximal . © 2011. A. 3. Précisez dans une colonne supplémentaire « Action à faire » l'action à réaliser. Les deux capteurs qui indiquent le niveau du liquide dans la cuve sont associés à des variables nivHaut et nivBas selon les règles suivantes • nivBas=1 si niveau  niveau Bas minimal .Q1. Pour cela. IV . Dressez le cadre de la table de vérité du système. Le compteur doit générer un signal de retenue sortante COUT (carry out). SbM S1-TN-EN1-TD-2011 – 15 Page 17 sur 29 .Q1. Il est le suivant : • en cours de cycle (Cycle=1). COMPTEUR © JO Klein On dispose d'un compteur 4 bits. COUT est à l'état haut si : • les quatre bits Q3.Q2.Q2. la cuve doit être entièrement vidée. nivBas=0 si niveau < niveau Bas minimal. pour la remplir.Q1.III . Son fonctionnement dépend d'une commande Cycle. 1.RÉGULATION © S. tant que le niveau de liquide est incorrect.

Réciproquement. un signal stop indique si oui ou non la cabine est à l'arrêt en face d'un palier. CORRIGÉ DES AUTO-ÉVALUATIONS A B C D E 1 eea eed bcad bba ee 2 aaf dcba ffb bba bc 3 be ddf ffe cd ddd 4 dde c ddd eed ad 5 abdf abc aad bgj aad © 2011. SbM S1-TN-EN1-TD-2011 – 16 Page 18 sur 29 .MONTE-CHARGE L'ouverture et la fermeture d'une porte de monte-charge est commandé par un signal logique open_door. Quand open_door est au niveau bas. lorsqu'il est actif. 4. 5. lorsqu'il est inactif. il correspond à une demande d'ouverture de la porte. Établissez. Implémentez ces équations dans le PLA ci-contre. L'utilisateur du monte-charge dispose d'un interrupteur qui génère un signal en logique positive ask_close qui. ce qui doit avoir pour effet d'ouvrir la porte. V . le moteur de la porte ouvre la porte. Si cette intensité dépasse un certain seuil. Enfin. Aide : il s'agit d'une application des lois de De Morgan. Dressez la table de vérité réduite du dispositif. correspond à une demande de fermeture de la porte. Quels sont les signaux d'entrée et les signaux de sortie de cette commande de moteur ? Dessinez la boîte noire du dispositif. On remplace alors la vanne de vidage par une autre. 1. que vaut l'expression de la commande close_door ? Exprimez close_door sous la forme d'une somme de produits. en une phrase en français. Donnez l’équation logique de _Vider et mettez-la sous la forme « somme de produits ». la loi de commande de l'ouverture de la porte. 4. Si la commande du moteur devient une commande close_door de fermeture (et non d'ouverture). dont la commande _Vider est cette fois active à l’état bas (_Vider=0 pour provoquer le vidage). AgP. 3. Déduisez en l'expression logique de la commande. Exprimez-la sous la forme d'une somme de produits. 2. c'est que la porte est bloquée par un obstacle. Quant open_door est au niveau haut. Un signal i_over_max passe alors à l'état haut. Une sonde de courant mesure l'intensité du courant qui traverse le moteur. 5. La porte ne peut évidemment s'ouvrir que si c'est le cas. le moteur ferme la porte.

Pour le jour de votre TP TN-EN1 n°2 : effectuez la préparation théorique.PLA Lisez attentivement l'« annexe PLD » du document S1-TN-EN1. S1-TN-EN1 Travail à la maison Semaine 1 I . a.(a + b) = III . (a + /b). s3=a⋅b⋅ca s1 a s2 b s3 c © 2011. s1=abc b.a + b. Puis proposez une réalisation des 3 expressions suivantes dans le PLA ci-dessous. II ./b + b + b = 2. sur le modèle de la figure 4 de l'annexe (page 22/47). s2=a⋅bb⋅c c. a.PRÉPARATION DES TP Pour le jour du TP TN-EN1 n°1 : lisez la première page du texte de TP n°1 et répondez aux questions 1 à 3.EXPRESSIONS (FAUSSEMENT) COMPLIQUÉES Simplifiez les équations suivantes : 1. AgP S1-TN-EN1-maison – 1 Page 19 sur 29 .

Ni avec GAL (gate array logic) nom déposé par la société Lattice. Un tel schéma permet de réaliser n’importe quelle fonction booléenne s(e1. Les opérateurs ET et OU sont définis avec la convention 0↔FAUX et 1↔VRAI. une valeur constante ‘1’ est appliquée à l’entrée correspondante de la porte ET. nous prendrons une convention logique positive qui associe 1 à un niveau haut (H pour high) et 0 à un niveau bas (L pour low).e2). Un opérateur ou exclusif. 5 Dans tout cet ouvrage. c’est ce que l’on appelle classiquement la première forme normale. en notant par + et ∗ les opérateurs OU et ET. 4 Que l’on ne confondra pas avec PAL (programmable array logic). pour programmable logic array4) utilise le fait que toute fonction logique combinatoire peut se mettre sous forme d’une somme (OU logique) de produits (ET logique). sauf précision contraire. pourvu qu’elle ne dépasse pas deux termes. En effet. La programmation du circuit consiste à supprimer certaines des connexions marquées d’une croix. Les circuits associent bien sûr les valeurs logiques à des niveaux électriques . e1 e2 D PL '1' xe s ne connexion modifiable An Figure 1 : Un PLA simple Le schéma de la figure 1 représente une structure de PLA simple. c’est ce que symbolise le réseau de résistances relié à cette valeur constante.e2) = e1 ∗ e1 ∗ e2 ∗ e2 + e1 ∗ e1 ∗ e2 ∗ e2 qui vaut trivialement ‘0’.. par exemple. Les grandes familles 3 Réseaux logiques programmables Un réseau logique programmable (PLA. si toutes les connexions sont présentes. etc. qui désigne les PLDs historiques de MMI.DOC Page 20 sur 29 15/04/00 . sauf précision contraire. nous utiliserons les valeurs 0 et 1 pour représenter les états possibles d’une variable binaire.. Jacquesweber cirprogiut. s s’écrit : s(e1. obéit à l’équation : e1 ⊕ e2 = e1 ∗ e2 + e1 ∗ e2 d’où la programmation du PLA de la figure 2. respectivement. de deux variables binaires e1 et e25. Si une connexion est supprimée. ou forme disjonctive.

utilise des opérateurs ET à 32 entrées et des opérateurs An OU à 8 entrées. même quand leur réalisation n’en comporte aucun. connexions programmables e1 s e2 connexions permanentes Figure 3 : symbole d'un PLA 2×46 Dans un tel schéma. dans laquelle une croix représente une connexion programmable maintenue. les notices de circuits utilisent des symboles simplifiés. Jacquesweber cirprogiut. le schéma de l’opérateur ou exclusif devient celui de la figure 4. illisible. toutes les entrées (et leurs compléments) peuvent être connectées à tous les opérateurs ET par programmation. un 16L8 par exemple. Quand il s’agit uniquement d’illustrer la structure d’un circuit programmable. dans de telles conditions. Pour éviter cet écueil. les croix qui symbolisent les fusibles ne sont même pas représentées. connexions maintenues e1 e1 ⊕ e2 e2 connexions permanentes Figure 4 : PLA 2×4 réalisant un ou exclusif 6 Le nombre 2×4 indique la dimension de la matrice de fusibles : deux lignes et quatre colonnes. 4 Les circuits programmables e1 e2 '1' e1 ⊕ e2 D PL connexion supprimée xe Figure 2 : PLA réalisant un ou exclusif ne Le plus simple des PLDs. Par référence à la première technologie utilisée.DOC Page 21 sur 29 15/04/00 . ces connexions programmables portent le nom de fusibles. pour représenter les réseaux logiques programmables. Dans cette évocation simplifiée. La figure 3 représente le PLA précédent avec ces symboles. et non la réalisation d’une fonction particulière. l’absence de croix une connexion supprimée. Un schéma tel que celui des figures précédentes deviendrait.

Page 22 sur 29 .

Priou. • TP n°2 : conception (design) avec le logiciel Quartus II d'Altera. dit « en logique câblée ». que vous devrez réaliser. en logique câblée. sur une plaque d'essai sans soudure. Synthèse proprement dite et test sur la carte CPLD iMaxII. A. nous allons aborder les aspects suivants : • TP n°1 : réalisation d'un petit système logique « à l'ancienne ». Priou. La documentation technique (datasheet) du circuit 74HCT00 est disponible sur Internet. S. Voici le genre de câblage. S. AgP. On veut réaliser en « logique câblée » l'équation simple : s = a⋅bc expression 1 Question 1 : Donnez ci-contre la table de vérité de la sortie s. 10100011 TN EN1 : logique combinatoire Travaux Pratiques n°1 : logique câblée Auteur(s) : A. IUT de Cachan (GEii1). SbM S1-TN-EN1-TP-2011 – 1 Page 23 sur 29 . Moutault Copyright © 2011. recherchez-la avec Google. le TP n°2 (sur PC) aura lieu en monôme. Dans les deux travaux pratiques du thème TN-EN1. parce que le système à réaliser sera très simple ou que vous ne disposerez pas de chaîne de synthèse sur PLD. vous serez peut-être amené un jour à utiliser quelques portes logiques de base au lieu d'un PLD. Moutault. A. On dispose uniquement de circuits intégrés (CI) 74HCT00. puis utilisation d'un simulateur pour tester le code généré. si possible simplifiée (avec un minimum de lignes) : Question 2 : Que contient le circuit intégré 74HCT00 ? (soyez précis) © 2011. Le TP n°1 est à faire en binôme. LA LOGIQUE « À L'ANCIENNE »: UN SYSTÈME EN LOGIQUE CÂBLÉE Durée de cette partie A : 2 à 3h maximum Bien que la logique moderne utilise principalement les PLD.

. SbM S1-TN-EN1-TP-2011 – 2 Page 24 sur 29 . c expression 2 Question 3 : Comment réaliser l'opérateur NON avec une porte NAND à deux entrées (deux solutions possibles) ? Question 4 : dessinez le logigramme de l'expression 2. Question 5 : Quelles broches « particulières ». en utilisant seulement des portes NAND à 2 entrées : La datasheet du CI 74HCT00 vous fournit le brochage du CI (note : broche = pin en anglais). Notez l'encoche sur le CI.b . qui signale l'emplacement de la broche 1. aucune entrée non utilisée ne soit être laissée « en l'air ». Attention : en technologie MOS (dont fait partie la famille HCT).On peut montrer en appliquant les lois de De Morgan que l'équation de s (comme n'importe quelle autre équation) peut s'exprimer avec seulement des opérateurs NAND à 2 entrées. peut-on voir apparaître ? Avec quels numéros de broche ? Quels signaux faut-il y appliquer ? Question 6 : combien de CI 74HCT00 faut-il utiliser pour réaliser le logigramme que vous avez dessiné ? Question 7 : Quel type de signal a t-on le droit d'appliquer sur les entrées du circuit ? (précisez la gamme de tension autorisée). sous la forme : s = a. Vous devez connecter ces broches non utilisées (les entrées ! pas les sorties. AgP.RÉALISATION SUR PLAQUE D'ESSAI Question 8 : Dessinez le schéma de câblage à réaliser. B . comme sur la plaque d'essai de la figure 1. qui ne figurent sur aucun logigramme.. en plaçant le boîtier du CI horizontalement.) à la masse ou à Vcc . N'oubliez pas les broches « particulières ». © 2011.

b et c. aux lignes de masse et d'alimentation que vous devez réaliser sur votre plaque d'essai sans soudure.Vous disposez d'une plaque d'essai sans soudure (souvent dite « Lapdeck »). 1. de câbles « bananes ». Pour imposer les valeurs des 3 entrées a. d'un oscilloscope avec sa sonde. Notez qu'une préparation sera à réaliser chez vous avant le TP de la prochaine semaine EN (l'enseignant vérifiera). SbM S1-TN-EN1-TP-2011 – 3 Page 25 sur 29 . dont l'allure est dessinée sur la figure 1. AgP. on les connectera successivement. b. Question 7 : Testez votre montage en déplaçant les fils a. Réglez le générateur de fonctions sur 1 kHz environ. © 2011. de petits fils déjà dénudés. d'un générateur avec sortie TTL. ainsi que tous les signaux utiles pour le test. Les 5 trous d’une barrette sont connectés Les 5 trous verticaux sont connectés Les CI DIL (Dual in Line ) sont à placer à cheval Fig. Vérifiez que le CI est bien alimenté. Retrouvez-vous la table de vérité de la question 1 ? Reliez la sortie « TTL » (numérique) du générateur de fonctions à l'entrée c et connectez les entrées a et b à la masse. La plaque d'essai sans soudure de l'IUT. Réalisez le montage de votre système en logique câblée. On visualise la sortie s. d'une alimentation continue. à l'aide de petits fils. Question 8 : A quoi ressemble s à l'oscilloscope (dessinez l'allure en précisant les niveaux) ? Question 9 : A quoi sert la sortie dite « TTL » du générateur de fonctions ? Quelle allure de signal génère t-elle ? Pourquoi faut-il l'utiliser en priorité ? Passez maintenant à la petite manipulation sous Quartus II. à l'oscilloscope à l'aide de la sonde. c.

générer le fichier de programmation du circuit logique programmable cible (PLD) (synthèse) . SbM S1-TN-EN1-TP-2011 – 4 Page 26 sur 29 .u-psud. car l'écriture de code VHDL ne sera vue qu'en S2. 2. Faisons un bref inventaire de ces outils. II .LA CHAÎNE DE SYNTHÈSE LOGIQUE : QUARTUS II D'ALTERA. On trouve sur la carte iMaxII : un oscillateur à quartz 50 MHz (horloge pour les systèmes séquentiels).LE KIT i-MAXII La carte PLD i-MaxII est la partie matérielle de cet ensemble d'outils. Altera. MODELSIM Qu'est-ce-qu'une chaîne de synthèse logique ? Une « chaîne de synthèse logique » est un ensemble de logiciels qui permet de : 1. c'est-à-dire directement sur la carte à partir d'un câble et d'une interface de programmation. vérifier sa validité par simulation (simulation) . Par exemple. Voici les outils qui nous permettront de réaliser des circuits logiques spécialisés à partir de circuits logiques programmables génériques (PLD) : • Quartus II du fondeur Altera : c'est une chaîne de synthèse complète. Nous apprécions en S1 sa fonctionnalité de générateur de code VHDL. décrire un système logique. 4. Les deux premières étapes (design. Ce circuit est « programmable in situ ». nous utilisons cette année dès le semestre 1 un simulateur indépendant très connu appelé ModelSim. et enfin assurer in situ la programmation proprement dite. 1 Tapez « agnes priou » sous Google et ouvrez le cours http://formation. • ModelSim de l'éditeur Mentor Graphics : c'est un outil de simulation indépendant élaboré. 3. AgP. Le « flot de synthèse » désigne l'ensemble des étapes qui conduisent à la réalisation d'un circuit. Voir la documentation du kit iMaxII pour plus de détails (disponible en salle de TP ou en ligne1). Vous devez parfaitement connaître ce schéma et y revenir à la fin de chaque étape. sous forme texte ou graphique (conception ou design) . I . simulation) peuvent utiliser des logiciels de différentes origines.fr/courses/IUTCGE1S1TN © 2011.PRÉSENTATION DES OUTILS DE LA LOGIQUE MODERNE Les TP des thèmes EN ont pour but de vous faire découvrir les outils matériels et logiciels que vous utiliserez tout au long de votre scolarité à l'IUT en électronique numérique. des interrupteurs et des boutons-poussoirs (entrées du système). Il est présenté figure 2. des LED et des afficheurs 7 segments (sorties du système) et des entrées/sorties de divers types. pour visualiser à l'oscilloscope ou servir d'interface avec une autre carte. Les deux dernières étapes (synthèse) se font généralement avec des logiciels spécifiques au fondeur (fabricant) du PLD cible : pour nous. Le coeur de la carte est un circuit logique programmable (CPLD) du fabricant Altera. C .

pof ou . Excel silicium Rapport de fichier . lation VHDL fichier . Active HDL FSM peut être utilisé pour générer le code VHDL d'un automate.csv synthèse avec QII (QII…) Association E/S système  Fichier de fichier . Fichier . • Fichier d'attribution des broches (. depuis la génération de code VHDL jusqu'à la synthèse et l'implantation dans le PLD. testbench VHDL.VHD) = fichier texte qui décrit le système logique. il doit utiliser celles qui sont reliées aux LED et boutons-poussoirs. SbM S1-TN-EN1-TP-2011 – 5 Page 27 sur 29 . • fichier « fusible ». souvent appelé JEDEC (pour Altera. © 2011..csv pour nous avec Altera) = fichier texte ou Excel qui oblige le compilateur de synthèse à utiliser certaines broches physiques du PLD pour les signaux logiques d'E/S de l'application. Design Code Diagramme VHDL Schéma d’états Saisie schéma Éditeur Editeur de texte Quartus II d’automate Simu- Stimuli de simulation stimuli Descr. Quels sont les principaux fichiers manipulés ? • description VHDL (fichier d'extension . Indispensable pour notre carte. 2. dans un langage spécial appelé VHDL.sof) = fichier binaire qui décrit la programmation à effectuer physiquement sur le PLD cible.do.sof (« JEDEC ») avec QII Programmateur Synthèse de PLD PLD Fig.VHD (portable) Chronogrammes Simulateur de simulation (ex : ModelSim) fichier Pin assign Compilateur de Editeur de texte. AgP. Quartus II peut réaliser la totalité de la chaîne. Flot de synthèse.. Le langage VHDL sera appris en Semestre 2. ModelSim assure la simulation seule. il a l'extension . puisque tout est précâblé autour du PLD : on ne peut pas laisser le compilateur choisir quelles broches il veut utiliser.pof broches PLD programmation ou .

PREMIERS PAS SUR QUARTUS II Rappel pratique pour le travail sur PC Votre dossier de travail (par exemple votrenom_TP_EN1) doit être dans le dossier c:\tmp de votre PC. Elle est aussi disponible en ligne sur http://formation.Semestre 1-Cachan" (http://formation. vous déplacerez votre dossier de travail dans votre compte réseau ou votre clé USB pour le sauvegarder. Attention ! N'utilisez pas d'espace ou d'accent dans vos noms de dossier ou de fichier. réalisez le schéma de la fonction logique s = a  b c jusqu'à la génération du code VHDL.u-psud. Tout ce que vous ferez lors des TP doit être dans ce dossier de travail (pas sur votre compte réseau ou votre clé USB.u-psud. Ne travaillez jamais en dehors de c:\tmp ! En fin de séance. Rapide : tapez Agnes Priou sous Google. Le dossier tmp.fr/courses/IUTCGE1S1TN). est régulièrement effacé. AgP. © 2011. D . qui ne doivent servir que de sauvegarde). lui. DESIGN SOUS QUARTUS II AVEC UN SCHÉMA En suivant les étapes utiles du tutorial Quartus II de la documentation du kit iMaxII (partie B).fr dans le cours "Techniques Numériques - DUT GEii . Vous disposez en TP de la documentation du kit iMaxII et de son logiciel Quartus II. SbM S1-TN-EN1-TP-2011 – 6 Page 28 sur 29 .

Elle sera annotée par le prof pendant les séances. Elle n’est pas destinée à l’évaluation. Elle doit être rendue à la fin des deux TP du thème (ici EN1). Date Exercice (option) Commentaires prof préparation TP n°1 (Logique cablée) Logique cablée : manip préparation TP n°2 (à faire à Préparation faite Préparation NON faite la maison) QII : schéma QII : synthèse QII : simulation QII : construction hiérarchique synthèse Tri melons Page 29 sur 29 . 10100011 TN Fiche de suivi en TP Electronique Numérique 1 Nom : Prénom : Groupe : Cette fiche individuelle de suivi en TP est utilisée par votre prof pour mieux vous connaître et vous encadrer en TP.