You are on page 1of 6

TP1: Amplificateur diffrentiel

1 Le Maximum et le Minimum de la tension diffrentielle dentre:


Estimer la tension maximale et minimale sur la grille de M1 Fig. 1 qui
garantit que ni M1 ou M2 ne sont coups.
Vrifiez vos calculs la main avec des simulations SPICE en technologie
CMOS1um en traant la variation de ID1 et ID2 en fonction de VI1

Figure 1
VDD

Plot Id(M1) and Id(M2) VDD


VDD
VDD

5 M1 M2
VDD
Vbias1 Vbias1 N_1u N_1u
Vhigh Vhigh VI1 l=2u w=10u l=2u w=10u VI2
Vbias2 Vbias2
0 2.5
Vpcas Vpcas
Fig_20_43
Vncas Vncas M6T
Vbias3 Vbias3 N_1u
Vbias3
Vlow Vlow l=2u w=20u
Vbias4 Vbias4
GND M6B

Vbias4 N_1u
.include cmosedu_models.txt l=2u w=20u

Schmatique sous LT spiceIV


2 Le Maximum et le minimum de la tension dentre en mode commun
La Figure 2 montre un amplificateur cascode repli.
En supposant que tous les MOSFET fonctionnent dans la rgion de saturation, estimer
le minimum et le maximum de la tension d'entre de l'amplificateur.
Vrifiez vos calculs la main avec des simulations SPICE en technologie CMOS1um.
Notez comment les largeurs de M5-M6 sont doubles pour couler le courant
supplmentaire de la diff-ampli. Il est important de comprendre comment les tailles
des MOSFET sont ajusts dans les miroirs de courant de sorte que les courants
rsument correctement. Les courants, comme on le voit sur la Fig. 2, sont tiquets en
supposant Vplus = Vminus.
Figure 2 amplificateur difrentiel folded cascode
3 Ampli-diff Miroir de courant PMOS comme charge
Supposons que lamp-diff sur la Fig. 3 est mis en uvre avec les tailles et les
courants de polarisation observs dans en techno CMOS1um (Iss = 40 uA). Si
la porte de M2 est maintenu 4 V, estimer lintervalle de variation de la sortie
de lampli_diff.
Vrifiez les rponses avec des simulation SPICE en techno 1um en traant la
sortie (out) en faonction de la variation de Vi1.

Figure 3 Ampli_diff miroire de courant cascode


VDD

VDD
VDD
l=2u w=30u l=2u w=30u
Plot Vout VDD P_1u P_1u
VDD VDD

VDD
M3 M4
5 Vout
M1 M2
VDD
Vbias1 Vbias1 N_1u N_1u
Vhigh Vhigh l=2u w=10ul=2u w=10u VI2
VI1
Vbias2 Vbias2
0 4
Vpcas Vpcas
Fig_20_43
Vncas Vncas M6T
Vbias3 Vbias3 N_1u
Vbias3
Vlow Vlow l=2u w=20u
Vbias4 Vbias4
GND M6B

.dc VI1 3.9 4.1 Vbias4 N_1u


.include cmosedu_models.txt l=2u w=20u

Schmatique sous LT spiceIV

4 La tension VDD minimale


Dterminez la tension VDD minimale pour le montage de la figure 3.
Vrifiez avec des simulations en spice en techno CMOS1um.
5 Analyse en mode AC
A Composante AC
Estimer les composantes alternatives des courants de drain de Ml et M2
pour le circuit de la Fig. 4 si Vi1 = 2,5 mV+ 1mV sin (2 I kHz t).
Vrifiez vos calculs la main en utilisant SPICE en traant la variation de
iD1 et iD2 en fonction du temps. (analyse transitoire).

Figure 4 : ampli-diff
VDD
Plot Id(M1) and Id(M2) VDD
VDD

VDD 5 M1 M2
VDD
Vbias1 Vbias1 N_1u N_1u
Vhigh Vhigh l=2u w=10ul=2u w=10u VI2
VI1
Vbias2 Vbias2
SINE(2.5 1m 1k) 2.5
Vpcas Vpcas
Fig_20_43
Vncas Vncas M6T
Vbias3 Vbias3 N_1u
Vbias3
Vlow Vlow l=2u w=20u
.options plotwinsize=0
Vbias4 Vbias4
GND M6B

Vbias4 N_1u
.tran 2m
l=2u w=20u
.include cmosedu_models.txt

Schmatique sous LT spiceIV

B le gain AC dun ampli_diff miroire de courent PMOS


Dterminer le gain diffrentiel ainsi que la tension de sortie diffrentielle
de lampli-diff de la figure 5.
Verifiez vos calculs la main avec des simulations Spice en traant Vout
en fonction du temps en techno CMOS50n.(donner le niveau DC du signal
de sortie ainsi que son amplitude)

Figure 5
VDD

VDD
l=100n w=5u l=100n w=5u

VDD
P_50n P_50n
Plot Vout VDD VDD VDD
M3 M4

VDD
1 Vout

VDD
Vbias1 Vbias1 M1 M2
Vhigh Vhigh Vin N_50n N_50n
Vbias2 Vbias2 l=100n w=2.5u l=100n w=2.5u
Vpcas Vpcas VI2
Fig_20_47 VI1
Vncas Vncas SINE(500m 1m 10MEG) 500m
Vbias3 Vbias3
Vlow Vlow M6T
Vbias4 Vbias4 N_50n
GND Vbias3
l=100n w=5u
.options plotwinsize=0
M6B
.tran 0 500n 300n
Vbias4 N_50n
.include cmosedu_models.txt l=100n w=5u

Schmatique sous LT spiceIV

C Frquence de coupure de lampli-diff


Estimer la frquence de coupure de lampli de la figure 5 si celui ci
alimente une capacit de charge c de 1pF. Pour cela on estime le Rout et on
dtermine la constante du temps Rout *Cout.
Vrifiez le calcul la main avec les simulations Spice en techno
CMOS50nm.
VDD

VDD

l=100n w=5u l=100n w=5u


VDD

P_50n P_50n
Plot Vout VDD VDD VDD
M3 M4
VDD

1 Vout
Cload
VDD 1p
Vbias1 Vbias1 M1 M2
Vhigh Vhigh N_50n N_50n
Vbias2 Vbias2 l=100n w=2.5u l=100n w=2.5u
Vpcas Vpcas VI2
Fig_20_47 VI1
Vncas Vncas 500m 500m
Vbias3 Vbias3 AC 1
Vlow Vlow M6T
Vbias4 Vbias4 N_50n
GND Vbias3
l=100n w=5u
M6B
.ac dec 100 10k 100MEG
.include cmosedu_models.txt Vbias4 N_50n
l=100n w=5u

5 Rapport de rejection du mode commun (RRMC)


Dmontrez que le CMRR = 20 log (Ad/Ac)=20log(gm1,2*(ro2ro4) *
2gm3,4R0. Avec R0 limpdance de sortie de la source de courant ISS.(Figure
6).
Calculer la main ce rapport pour la figure 5.
Figure 6
Simuler avec LT Spice le CMRR de lampli de la figure 5 en montrant la
variation du rapport CMRR avec la frquence en techno CMOS50n.
(simuler Voutd et Voutc et tracer la fonction 20log|Ad/Ac|).

Plot Voutd/Voutc
VDD

VDD

VDD

VDD
l=100n w=5u l=100n w=5u l=100n w=5u l=100n w=5u
VDD

P_50n P_50n P_50n P_50n


VDD VDD VDD VDD VDD
M3 M4 M8 M7
VDD

Voutd

Voutc
1

VDD
Vbias1 Vbias1 M1 M2 M6 M5
Vhigh Vhigh VI1 N_50n N_50n VI1 N_50n N_50n
Vbias2 Vbias2 l=100n w=2.5u l=100n w=2.5u l=100n w=2.5u l=100n w=2.5u
Vpcas Vpcas VI2
Fig_20_47 VI1
Vncas Vncas 700m 700m
Vbias3 Vbias3 AC 1
Vlow Vlow M6T M9
Vbias4 Vbias4 N_50n N_50n
GND Vbias3 Vbias3
l=100n w=5u l=100n w=5u
M6B M10

.ac dec 100 1k 1G Vbias4 N_50n Vbias4 N_50n


.include cmosedu_models.txt l=100n w=5u l=100n w=5u

Schmatique sous LT spiceIV