2016

UNIVERSIDAD NACIONAL DE
TRUJILLO

FACULTAD DE INGENIERIA
ESCUELA PROFESIONAL DE INGENIERIA DE SISTEMAS

ARQUITECTURA DE COMPUTADORAS

SISTEMA DE INTERCONEXIÓN
INTERNA - BUSES

DOCENTE:

CESAR ARELLANO SALAZAR

ALUMNOS:

- FLORES CANCINO, TATIANA
- LEÓN COSANATÁN, FRANK
- VERA VASQUEZ, OMAR

2016

ARQUITECTURA DE COMPUTADORAS

INDICE

INTRODUCCION…………………………………………………………..………..3
SISTEMA DE INTERCONEXIÓN INTERNA (BUSES)
INTRODUCCIÓN A LOS BUSES…………………………………………..……...5
CONCEPTOS…………………………………………………………..……………7
FUNCIONAMIENTO………………………………………..………………………7
ESTRUCTURA DE UN BUS………………………………………………………8
LA LÍNEA DE DATOS………………………………………………………9
LAS LÍNEAS DE DIRECCIÓN……………..………………………….......9
LAS LÍNEAS DE CONTROL………………………………….……….…...9
ELEMENTOS DE DISEÑO DE UN BUS
TIPO DE BUSES………………..…………………………………………………..13
METODO DE ARBITRAJE…………..……..…………………..………………….13
TEMPORIZACION……………………………….………………………………….16
ANCHURA DEL BUS………………………….………………………………..…..18
TIPO DE TRANSFERENCIA DE DATOS……………...…………………………18
CARACTERÍSTICAS Y TIPOS DE BUSES
PARALELISMO DEL BUS…………………………………………………..………21
FUNCIÓN………………………………………….………………………………….21
CICLO DE FUNCIONAMIENTO……………………………………………………22
TIPOS DE BUSES………………….………………………………………………..23
OTROS TIPOS DE BUSES...............................................................................24
TABLA COMPARATIVA DE BUSES………………………………………………29
VENTAJAS DE UN BUS……………………………………………………….……30
DESVENTAJAS DE UN BUS…….………………………………………….……..30
JERARQUIA DE BUSES
¿POR QUÉ ES NECESARIA LA JERARQUÍA DE BUSES?........................….34
VENTAJAS DE LAS JERARQUÍAS DE BUSES……………….………………..34

CONCLUSION………………………………………….…………………………….37
BIBLIOGRAFIA……………..………………………………………………………..38
LINKOGRAFIA…………………….…………………………………………………38

SISTEMAS DE INTERCONEXIÓN INTERNA 1

ARQUITECTURA DE COMPUTADORAS

INTRODUCCIÓN

Las distintas unidades funcionales de un computador necesitan comunicarse.
Deben existir, por lo tanto, líneas para interconectar estos módulos.

El bus es el elemento fundamental de interconexión en la arquitectura de von
Neumann y el encargado de comunicar estos módulos. Es un canal de
comunicación compartido que utiliza un conjunto de cables para conectar múltiples
subsistemas. Cada cable o línea transmite un único bit de información en un
determinado momento.

Los buses por tanto son el elemento permite transferir toda la información, desde
las operaciones más sencillas de la UCP, así como toda transferencia de datos entre
los distintos dispositivos conectados al sistema central. Memoria, tarjetas gráficas,
teclados, etc. En definitiva cualquier periférico o dispositivo del ordenador se
comunica a través de este elemento, esta es la razón por la que decidimos elegir
los buses del ordenador como tema de estudio. Existen dispositivos mucho más
conocidos que los buses del sistema, pero incluso la tarjeta gráfica más potente del
mercado necesitará comunicar los datos con el sistema, y no sólo eso, porqué
además serán las características del bus las que marcarán el rendimiento de dicha
tarjeta.

Por todo ello realizaremos una explicación general de la estructura de los buses.
Así como indicaremos las especificaciones necesarias para que un bus este
normalizado, y una clasificación jerárquica de los mismos. También veremos una
visión en conjunto de las características que definen un bus y que permiten distinguir
fácilmente unos de otros (la anchura del bus o número de bits o líneas de
direcciones y datos, la temporización o método de sincronización, etc.).

SISTEMAS DE INTERCONEXIÓN INTERNA 2

ARQUITECTURA DE COMPUTADORAS SISTEMA DE INTERCONEXIÓN INTERNA (BUSES) SISTEMAS DE INTERCONEXIÓN INTERNA 3 .

77 MHz) que el propio procesador 8088. Aunque lBM intentó conseguir un sistema abierto y de hacer pública todo tipo de información. SISTEMAS DE INTERCONEXIÓN INTERNA 4 . Así cuando en 1984 IBM presenta el PC AT (con el procesador Intel 80286) se rompió la aparentemente inquebrantable relación entre bus y microprocesador. El bus se controla y maneja desde la CPU. el desarrollo del bus del PC representa uno de los capítulos más oscuros en la historia del PC.33 Mhz. IBM había abierto la puerta a la posibilidad de que este último fuese más rápido que el reloj del bus. Con la evolución de los procesadores también hubo una revolución en los buses que se habían quedado obsoletos. seguramente bajo el supuesto de que nadie necesitaría esta información. Aunque en la práctica el reloj del procesador de un AT funciona a la misma velocidad que su reloj de bus. ARQUITECTURA DE COMPUTADORAS 1. El objetivo de conectar una tarjeta a un bus de expansión es que ésta funcione como si estuviera directamente conectada al procesador. Con el fin de hacer factible estas características el bus de expansión XT presentaba el mismo ancho de bus (8 bits) y operaba a la misma velocidad de reloj (4. Así pues el bus que incorporó el AT fue de un ancho de banda de 16 bits funcionando a 8. Este enfoque de diseño no oficial se denominó oficialmente ISA (Industry Standard Arquitecture) en 1988. interrumpió la documentación de los pasos exactos de las señales del bus. EI bus representa básicamente una serie de cables mediante los cuales pueden cargarse datos en la memoria y desde allí transportarse a la CPU.1 INTRODUCCIÓN A LOS BUSES A pesar de que el bus tiene una significación muy elemental en la forma de funcionamiento de un sistema de ordenador. Por así decirlo es la autopista de los datos dentro del PC ya que comunica todos los componentes del ordenador con el microprocesador.

La solución era enlazar el adaptador gráfico y otros periféricos seleccionados directamente al microprocesador. ARQUITECTURA DE COMPUTADORAS Puesto que el bus ISA ofrecía algunas limitaciones En IBM se desarrolló otro tipo de bus que funcionaba a 10 Mhz y que soportaba un ancho de banda de 32 bits. Este tipo de bus revolucionó el mercado ya que permitía una velocidad de 33 Mhz pudiéndose alcanzar una máxima de 50 Mhz y su ancho de banda era de 32 bits (aunque en su especificación 2. sin embargo la necesidad de compatibilidad con ISA hizo que este nuevo bus tuviese que cargar con la velocidad básica de transferencia de ISA (8. Pero la gran revolución estaba por llegar. La velocidad de este bus era inicialmente de 20 Mhz y funcionaba a 32 bits. Al manejarse gráficos en color se producían grandes cuellos de botella al pasar del procesador al bus ISA (el 80486 funcionaba a 33 Mhz y el bus ISA a 8.0 se alcanzan los 64 bits). Como el mercado necesitaba un bus compatible ISA que fuese más rápido. Este bus se montó en la gama PS/2.33 Mhz). Fue VESA ( un organismo de estandarización de dispositivos de vídeo) quién presentó el primer tipo de bus local. SISTEMAS DE INTERCONEXIÓN INTERNA 5 .33 Mhz). Es aquí donde surgen los buses locales. El gran problema de este bus es que no era compatible con los anteriores y necesitaba de tarjetas de expansión especialmente diseñadas para su estructura. la mayoría de fabricantes establecieron las especificaciones del bus EISA (Extended ISA) que ensanchaba la ruta de datos hasta 32 bits. aunque en la actualidad su velocidad de transferencia alcanza los 33 Mhz y su ancho de banda llega hasta los 64 bits. superó las carencias que presentaba este bus que estaba orientado al diseño de los procesadores 80486. En el año 1992 Intel presentó un nuevo bus local llamado PCI. Otra característica de este tipo de bus es la posibilidad de que se le conecten tarjetas que funcionen a distintos voltajes. Así pues el PCI se desarrolló como un bus de futuro. Se le llamo VESA LOCAL BUS (VLB). Por un lado los procesadores Intel 80486 y por otro la invasión en el mercado de los sistemas gráficos como Windows hicieron necesario la aparición de un nuevo tipo de bus que estuviese a la altura de estos hitos. que aunque no mejoró el rendimiento del VLB.

salida. Consiguientemente. y cualquier señal transmitida por uno de esos dispositivos está disponible para que los otros dispositivos conectados al bus puedan acceder a ella. Las señales digitales que se trasmiten son de datos. la memoria y los puertos de entrada. sus señales pueden solaparse y distorsionarse. solo un dispositivo puede transmitir con éxito en un momento dado. la controladora de unidad de disco. Una característica clave de un bus es que se trata de un medio de transmisión compartido. de direcciones o señales de control.  La mayoría de los buses están basados en conductores metálicos por los cuales se trasmiten señales eléctricas que son enviadas y recibidas con la ayuda de integrados que poseen una interfaz del bus dado y se encargan de manejar las señales y entregarlas como datos útiles. Un bus es en esencia una ruta compartida que conecta diferentes partes del sistema como el procesador. ARQUITECTURA DE COMPUTADORAS 1.3 FUNCIONAMIENTO  La función del Bus es la de permitir la conexión lógica entre distintos subsistemas de un sistema digital. SISTEMAS DE INTERCONEXIÓN INTERNA 6 . 1. permitiéndoles transmitir información. hasta equipos digitales completos que forman parte de supercomputadoras.2 CONCEPTOS  Un bus es un camino de comunicación entre dos o más dispositivos. Si dos dispositivos transmiten durante el mismo periodo de tiempo. enviando datos entre dispositivos de distintos órdenes: desde dentro de los mismos circuitos integrados.  Al bus se conectan varios dispositivos.

que permiten que un dispositivo periférico acceda a una CPU o a la memoria usando el mínimo de recursos. ARQUITECTURA DE COMPUTADORAS  Los buses definen su capacidad de acuerdo a la frecuencia máxima de envío y al ancho de los datos. Para poder transmitir 1 byte en 1 sola unidad de tiempo tendríamos que usar 8 líneas al mismo tiempo. pero en general podemos distinguir 3 grandes grupos de buses:  Líneas de datos  Líneas de direcciones  Líneas de control. Por lo general estos valores son inversamente proporcionales: si se tiene una alta frecuencia. de a una señal por unidad de tiempo. crecen con la frecuencia. Esto se debe a que la interferencia entre las señales (crosstalk) y la dificultad de Sesgo de reloj. A cada línea se le asigna un significado o una función particular. de manera que un bus con pocas señales es menos susceptible a esos problemas y puede funcionar a alta velocidad. Cada línea tiene un uso específico. o La cantidad de líneas del bus a medida que pasa el tiempo se va incrementando como uno de los métodos para incrementar la velocidad de transferencia de señales en el computador. una detrás de otra. SISTEMAS DE INTERCONEXIÓN INTERNA 7 . y así incrementar el desempeño. 1. en consecuencia se tardaría 8 unidades de tiempo. se deberán mandar 8 señales. Si se desea por ejemplo transmitir 1 byte. el ancho de datos debe ser pequeño. en secuencia. entre 50 y 100 líneas. y hay una gran diversidad de implementaciones.  Todos los buses de computador tienen funciones especiales como las Interrupciones y el acceso directo a la memoria. o Por cada línea se pueden trasmitir señales que representan unos y ceros.4 ESTRUCTURA DE UN BUS o El bus de sistema está constituido usualmente.

las combinaciones posibles para identificar una dirección irían del 00000000 al 11111111. y es muy influyente en el rendimiento del sistema. lo cual nos indica cuantos datos podemos transferir al mismo tiempo. pueden ser de 8. Se transmiten órdenes y señales de temporización.3 LAS LÍNEAS DE CONTROL  Estas líneas son utilizadas para controlar el uso del bus de control y del bus de datos.1 LA LÍNEA DE DATOS  Por estas líneas se transfieren los datos. ARQUITECTURA DE COMPUTADORAS o Además pueden existir líneas de alimentación para suministrar energía a los módulos conectados al bus. una parte las usa para hacer referencia a los puertos de E/S.2 LAS LÍNEAS DE DIRECCIÓN  Por estas líneas se envía la dirección a la cual se requiere hacer referencia para una lectura o escritura. 1. en consecuencia el ancho del bus de datos nos indica la cantidad de direcciones de memoria a la que podemos hacer referencia. si el bus es de 8 líneas por ejemplo.  Por ejemplo si el bus es de 8 líneas y las instrucciones son de 16 bits.  Las órdenes son muy diversas. 1. el sistema va a tener que acceder 2 veces a memoria para poder leer la instrucción. son 256 combinaciones posibles. el doble de tiempo en leer instrucciones comparando con un bus de datos de 16 líneas.4.4.4. 32 o más líneas. 1. en general el sistema no usa todas para hacer referencia a la memoria principal.  Dentro de las direcciones posibles. las más comunes son: SISTEMAS DE INTERCONEXIÓN INTERNA 8 . 16.

SISTEMAS DE INTERCONEXIÓN INTERNA 9 . ARQUITECTURA DE COMPUTADORAS  Escritura en memoria: hace que el dato presente en el bus se escriba en la posición direccionada  Lectura de memoria: hace que el dato de la posición direccionada se sitúe en el bus  Escritura de E/S: hace que el dato presente en el bus se transfiera a través del puerto de E/S direccionado  Lectura de E/S: hace que el dato presente en el puerto de E/S direccionado se sitúe en el bus  Transferencia reconocida: indica a un dispositivo que el dato que envió ha sido aceptado o que el dato que desea está disponible en el bus  Petición de bus: indica que un dispositivo necesita disponer del control del bus  Sesión de bus: indica que se cede el control del bus a un dispositivo que lo había solicitado  Petición de interrupción: indica que hay una interrupción pendiente  Interrupción reconocida: señala que la interrupción pendiente ha sido aceptada  Reloj: se utiliza para sincronizar operaciones  Reinicio: devuelve los dispositivos conectados a su estado inicial  Las señales de temporización indican la validez de los datos que están en el bus en un momento dado.  En la siguiente figura mostramos el Esquema de Interconexión de los buses en el sistema.

o En general. y que el bus tiene una capacidad máxima. la cual puede llegar a convertirse en un cuello de botella del sistema. las causantes de esto son varias. cuanto más dispositivos conectamos al bus. pero las más importantes son el tiempo de sincronización que se necesita para coordinar el uso del bus entre todos los dispositivos. disminuye el rendimiento del sistema. y puede emitir algún tipo de señal por el bus de control (señal de interrupción. señal de reconocimiento de alguna petición. etc. ARQUITECTURA DE COMPUTADORAS o Todo elemento que esté conectado al bus tiene que saber reconocer si la dirección que está en el bus de datos le corresponde. Una de las formas de tratar este problema es implementando jerarquía de buses. tiene que reconocer algunas órdenes transmitidas por el bus de control. SISTEMAS DE INTERCONEXIÓN INTERNA 10 .).

ARQUITECTURA DE COMPUTADORAS ELEMENTOS DE DISEÑO DE UN BUS SISTEMAS DE INTERCONEXIÓN INTERNA 11 .

en general.  Centralizado  Distribuido SISTEMAS DE INTERCONEXIÓN INTERNA 12 . Multiplexadas: o Pueden utilizarse para propósitos diferentes o Direcciones y datos podrían transmitirse por la misma línea si se utilizara una señal de control “Dirección Válida” o Se pone la dirección en el bus y se activa la línea de control. Dedicadas: o Están permanentemente asignadas a una función o a un conjunto de componentes del computador. o Un ejemplo típico de dedicación funcional es el uso de líneas separadas para direcciones y datos. solo una unidad puede transmitir a través del bus.2 METODO DE ARBITRAJE . sin enviar el dato al procesador. En todos los sistemas. un módulo de E/S puede necesitar leer o escribir directamente en memoria. dando un tiempo para que los distintos controladores lean el bus y comprueben si están siendo direccionados o Después de un periodo de tiempo se quita la dirección del bus y se utilizan las mimas líneas para realizar la transferencia 2. se requiere algún método de arbitraje. 2.1 TIPO DE BUSES  Las líneas del bus se pueden dividir en dos tipos genéricos:  Dedicado  Multiplexado A. Puesto que en un instante dado. hay unos pocos elementos comunes de diseño que permiten clasificarlos y distinguirlos unos de otros. Por ejemplo. exceptuando los más simples. puede necesitar el control del bus más de un módulo. ARQUITECTURA DE COMPUTADORAS Existe una gran variedad de diseños de buses pero. B.

El master que requiere el control del bus activa REQ.  BUS BUSY (BSY): Línea de bus ocupado. SISTEMAS DE INTERCONEXIÓN INTERNA 13 . A.  Protocolo en estrella (centralizado) Cada master se conecta al árbitro mediante dos líneas individuales:  BUS REQUEST (REQ): Línea de petición del bus.  Protocolo de 3 hilos (centralizado) Tenemos tres líneas de arbitraje:  BUS REQUEST (REQ): Línea de petición del bus. Un master solicita el control del bus activando REQ.  BUS GRANT (GNT): Línea de concesión del bus. el cual iniciará una transferencia hacia otro dispositivo (esclavo).  BUS GRANT (GNT): Línea de concesión del bus.  Protocolo dasisy – chain de 2 hilos (centralizado) Tenemos dos líneas de arbitraje comunes:  BUS REQUEST (REQ): Línea de petición del bus.  Puede ser un módulo separado o parte del propio procesador. También garantiza el acceso al bus sin conflictos cuando existen varios dispositivos que pueden actuar como master. La línea BSY se activa siempre que un master tiene el control del bus. Centralizado: o En un esquema centralizado hay un único dispositivo físico llamado controlador de bus o árbitro  El árbitro es el responsable de asignar tiempos en el bus. ARQUITECTURA DE COMPUTADORAS . El resto de masters propagan esta señal hasta el árbitro. El objetivo de ambos métodos de arbitraje es designar un dispositivo como “maestro del bus”.  BUS GRANT (GNT): Línea de concesión del bus.

ARQUITECTURA DE COMPUTADORAS  Protocola de 4 hilos (centralizado) Tenemos cuatro líneas de arbitraje:  BUS REQUEST (REQ): Línea de petición del bus.  Cada línea de identificación tiene asignada una prioridad. La diferencia está en que se puede solapar la transferencia del ciclo actual con el arbitraje del ciclo siguiente.  Protocolo de códigos de identificación (distribuido)  Cada master tiene un código de identificación de n bits (número máximo de posibles masters 2n) que vuelca en las líneas si quiere tomar el control del bus.  Protocolo de códigos de identificación (distribuido)  Cada master tiene un código de identificación de n bits (número máximo de posibles masters 2n) que vuelca en las líneas si quiere tomar el control del bus.  BUS ACKNOWLEDGE (ACK): Línea de confirmación. El funcionamiento de este protocolo es como el de tres hilos.  Un master que quiera tomar el control del bus deberá activar su línea y comprobar el estado de las demás. de manera que si varios masters activan sus líneas simultáneamente.  BUS GRANT (GNT): Línea de concesión del bus.  BUS BUSY (BSY): Línea de bus ocupado. SISTEMAS DE INTERCONEXIÓN INTERNA 14 . Distribuidos: cuando el control de acceso al bus se lleva a cabo entre todos los posibles masters de manera cooperativa. B.  Un master que quiera tomar el control del bus deberá escribir su código en la n líneas de arbitraje y comprobar el estado de las demás. gana el de mayor prioridad.

2.3 TEMPORIZACION El término temporización hace referencia a la forma en la que se coordinan los eventos en el bus. ARQUITECTURA DE COMPUTADORAS  Si compiten varios masters por el bus. la presencia de un evento en el bus está determinada por una señal de reloj. Tenemos dos tipos:  Síncrono  Asíncrono A. Síncrono: Con temporización síncrona. El reloj es una línea del bus a través de la que se transmite una secuencia de 1s y 0s a intervalos regulares de igual duración II. I. gana el de mayor código de identificación. El ciclo de reloj o de bus es el intervalo mínimo en el que la señal toma los dos valores posibles y define la unidad de medida del tiempo dentro del bus (time slot) III. Todos los eventos empiezan al principio del ciclo de bus SISTEMAS DE INTERCONEXIÓN INTERNA 15 .

___________________________________________________ C. ARQUITECTURA DE COMPUTADORAS B. por las que los diferentes dispositivos piden acceso al bus de forma independiente. Asíncrono: Con temporización asíncrona. Clasificación de técnicas de arbitraje:  Arbitraje en serie (DAISY CHAIN ARBITRATION).  Arbitraje paralelo centralizado: Se utilizan múltiples líneas de petición. la presencia de un evento en el bus es consecuencia y depende de que se produzca un evento previo. La línea de concesión de bus (grant) recorre los dispositivos desde el más hasta el menos prioritario. Un árbitro SISTEMAS DE INTERCONEXIÓN INTERNA 16 . Las prioridades se determinan así en función de la posición del dispositivo en el bus.

2. Una vez detectada la colisión se aplica un esquema que determine el dispositivo que será maestro de bus entre las partes en colisión.4 ANCHURA DEL BUS o La anchura de un bus es el número de líneas distintas que lo componen La anchura del bus afecta tanto a la capacidad como al rendimiento del sistema. mayor es el rendimiento del sistema. ARQUITECTURA DE COMPUTADORAS centralizado selecciona uno de entre los dispositivos que han solicitado el bus y le notifica que ahora es el maestro del bus.5 TIPO DE TRANSFERENCIA DE DATOS El tipo de transferencia es otra de las características de un bus que pueden hacerle aumentar su rendimiento o aportar al sistema funciones especiales: SISTEMAS DE INTERCONEXIÓN INTERNA 17 . Cada dispositivo solicita de forma independiente el bus. por tanto. mayor es el número de bits que se transmiten a la vez y. o Cuanto más ancho es el bus de direcciones.  Arbitraje distribuido por detección de colisión. En caso de múltiples peticiones simultáneas de bus se produce una colisión. mayor es el rango de posiciones a las que se puede hacer referencia y. por tanto. Se emplean también múltiples líneas de petición de bus. pero ahora cada dispositivo determina de forma independiente si él es el solicitante de mayor prioridad sin necesidad de un árbitro. mayor es la capacidad máxima del sistema 2.  Arbitraje distribuido por autoselección.  Dirección  Datos o Cuanto más ancho es el bus de datos.

. Implica una transferencia de datos desde el esclavo al maestro.Accesos múltiples: Consiste en un acceso de lectura o escritura en el que están implicados sucesivos datos. . El acceso solo requiere especificar una única vez la dirección y el trasiego de sucesivos datos. SISTEMAS DE INTERCONEXIÓN INTERNA 18 . ARQUITECTURA DE COMPUTADORAS .Lectura: Indica una lectura por parte del maestro de un dato que está en el esclavo.Escritura: Indica una escritura de un dato por parte del maestro en algún registro (o posición de memoria) del esclavo. El dato generalmente se escribe en la misma posición en que se lee. Una lectura simple trasladaría un dato del tamaño del bus de datos.Ciclo Lectura-Modificación-Escritura: Indica un acceso combinado de lectura y escritura sin soltar el uso del bus mientras se está modificando el dato. . Este acceso asegura al dispositivo que lo consigue su derecho exclusivo sobre el dato leído.

ARQUITECTURA DE COMPUTADORAS CARACTERÍSTICAS Y TIPOS DE BUSES SISTEMAS DE INTERCONEXIÓN INTERNA 19 .

por los que circula la información bit a bit. SISTEMAS DE INTERCONEXIÓN INTERNA 20 . por lo que es especialmente útil para microprocesadores. El bus serie Está formado únicamente por un par de hilos. El bus multiparalelo Consiste en utilizar los mismos tilos para enviar. b. en momentos distintos. Los buses de carácter general reducen el número de hilos que llegan a la CPU. B. Los buses específico. la velocidad del bus se define a través de su frecuencia (que se expresa en Hercios o Hertz). Este volumen se expresa en bits y corresponde al número de líneas físicas mediante las cuales se envía la información en forma simultánea. El término "ancho" se utiliza para designar el número de bits que un bus puede transmitir simultáneamente. 3. Por otra parte. 3. dedicados cada uno a una función permiten un diseño sencillo.2 FUNCIÓN a.1 PARALELISMO DEL BUS Normalmente. Cada vez que se envían o reciben estos datos podemos hablar de ciclo. A. ARQUITECTURA DE COMPUTADORAS Un bus se caracteriza por la cantidad de información que se transmite en forma simultánea. el bus paralelo tiene un ancho de palabra que coincide con el ancho de la información a transmitir. informaciones distintas. es decir el número de paquetes de datos que pueden ser enviados o recibidos por segundo. Un cable plano de 32 hilos permite la transmisión de 32 bits en paralelo. y que la capacidad de transferencia total sea mayor.

una computadora con un BUS de datos [data BUS] de 16 bits puede transferir 16 bits a la vez. cada una de las cuales permite enviar un mensaje. mientras que uno con un BUS de 16 bits de datos transmite 16 bits de datos simultáneamente. o Bus de ciclo partido o de paquetes El tiempo de ciclo partido se divide en una serie de ranuras. Este volumen se expresa en bits y corresponde al número de líneas físicas mediante las cuales se envía la información en forma simultánea. SISTEMAS DE INTERCONEXIÓN INTERNA 21 . Al agregarse estas placas permiten la conexión eléctrica con el BUS y se convierten en parte efectiva del sistema. Un bus se caracteriza por la cantidad de información que se transmite en forma simultánea. transmite 8 bits de datos cada vez. por ejemplo. Un cable plano de 32 hilos permite la transmisión de 32 bits en paralelo. la mayoría de los buses de los equipos informáticos pueden ampliarse mediante uno o más zócalos de expansión (conectores para placas de circuito añadidas).3 CICLO DE FUNCIONAMIENTO o Bus de ciclo completo En un bus de estas características todas las fases a realizar se efectúan una detrás de otra. ARQUITECTURA DE COMPUTADORAS 3. Estas ranuras pueden tener duración fija y predefinida. es síncrona. El término "ancho" se utiliza para designar el número de bits que un bus puede transmitir simultáneamente. sin ningún espacio entre ellas. El número de bits que pueden transferir a la vez. y en caso de utilizarse una señal de reloj. Como el BUS es parte integral de la transmisión interna de datos y como los usuarios suelen tener que añadir componentes adicionales al sistema. Un equipo con un bus de 8 bits de datos.

o La cantidad de datos enviada es bastante grande con una frecuencia moderada y es igual al ancho de los datos por la frecuencia de funcionamiento. es posible hallar la velocidad de transferencia máxima del bus (la cantidad de datos que puede transportar por unidad de tiempo) al multiplicar su ancho por la frecuencia.4 TIPOS DE BUSES Existen dos tipos primordiales de buses por el método de envío de la información: bus paralelo o serial. desde el bus del procesador. con la ayuda de varias líneas que tienen funciones fijas. En las computadoras personales. A. algunos buses están disponibles. Hay diferencias en el desempeño y hasta hace unos años se consideraba que el uso apropiado dependía de la longitud física de la conexión: para cortas distancias el bus paralelo. para largas el serial. En los computadores ha sido usado de manera intensiva. ARQUITECTURA DE COMPUTADORAS Por otra parte. los buses de discos duros. BUS PARALELO: o Es un bus en el cual los datos son enviados por bytes al mismo tiempo. es decir el número de paquetes de datos que pueden ser enviados o recibidos por segundo. la velocidad del bus se define a través de su frecuencia (que se expresa en Hercios o Hertz). tales como:  SA  EISA  BUS DE VL  PCI  PC 3. SISTEMAS DE INTERCONEXIÓN INTERNA 22 . De esta manera. tarjetas de expansión y de vídeo hasta las impresoras. Cada vez que se envían o reciben estos datos podemos hablar de ciclo.

bit a bit y se reconstruyen por medio de registros o rutinas de software. En el primer micro- computador. o En el PC IBM original. Entre las más importantes están las líneas de interrupción. sobre uno de 16 (el 8086). pero la lógica es sencilla. Es usado desde hace menos de 10 años en buses para discos duros. B. BUS SERIE: o En este los datos son enviados. DMA y los indicadores de estado. o Las Líneas de Datos trasmiten los bits. de manera que por lo general un bus tiene un ancho que es potencia de 2. ARQUITECTURA DE COMPUTADORAS o El Front Side Bus de los procesadores Intel es un bus de este tipo y como cualquier bus presenta unas funciones en líneas dedicadas: o Las Líneas de Dirección son las encargadas de indicar la posición de memoria o el dispositivo con el que se desea establecer comunicación. el bus era simplemente la extensión del bus del procesador y los demás integrados “escuchan” la línea de direcciones. Está formado por pocos conductores y su ancho de banda depende de la frecuencia. que lo hace útil en sistemas con poco poder de cómputo. o Un bus paralelo tiene conexiones físicas complejas. tarjetas de expansión y para el bus del procesador. en espera de recibir instrucciones. abaratando el producto. porque era posible usar hardware diseñado para otros procesadores. el diseño del bus fue determinante a la hora de elegir un procesador con I/O de 8 bits (Intel 8088). SISTEMAS DE INTERCONEXIÓN INTERNA 23 . o Las Líneas de Control son las encargadas de enviar señales de arbitraje entre los dispositivos.

Cuando se habla de un microprocesador de 32 bits. constituida por varios hilos conductores (en sentido físico) o varios canales (en sentido de la lógica). podrá enviar 16 bits al mismo tiempo. El número de líneas que forman los buses (ancho del bus) es fundamental: Si un bus está compuesto por 16 líneas.5 OTROS TIPOS DE BUSES Un bus se puede definir como una línea de interconexión portadora de información. ARQUITECTURA DE COMPUTADORAS 3. BUSES INTERNO: o Este mueve datos entre los componentes internos del microprocesador. El conjunto de estas líneas se denominan bus interno del microprocesador. TENEMOS: A. las señales de control (bus de control) o las direcciones de memoria (bus de direcciones). SISTEMAS DE INTERCONEXIÓN INTERNA 24 . por las diferentes líneas fluye la información. Por este bus interno circulan los datos (bus de datos). Así. llegando o abandonando los registros y las memorias. BUSES EXTERNO: o Este se utiliza para comunicar el micro y otras partes. como periféricos y memoria. por cada una de las cuales se transporta un bit de información. B. se está diciendo que el número de líneas del bus interno es de 32. o Todas las partes del microprocesador están unidas mediante diversas líneas eléctricas. o El bus interno puede compararse a los vasos sanguíneos del cuerpo humano.

“Interconexión de Componentes Periféricos”) consiste en un bus de ordenador estándar para conectar dispositivo periféricos directamente a su placa base. pero se basa en un sistema de comunicación sería muchos más rápido. En el tiempo de arranque del sistema. También existen dos niveles de señalización de voltaje:  3. identificables generalmente por su color blanco estándar. D. las placas madre cuentan con al menos 3 o 4 conectores PCI.  La interfaz PCI existe en 32 bits con un conector de 124 clavijas o en 64 bits con un conector de 188 clavijas.3 V para los ordenadores portátiles  5 V para los equipos de escritorio  El voltaje señalizado no es igual al voltaje de la fuente de alimentación de la placa madre. sino que es el umbral de voltaje necesario para el cifrado digital de los datos. SISTEMAS DE INTERCONEXIÓN INTERNA 25 . CONECTORES PCI  Por lo general. las tarjetas PCI y el BIOS interactúan y negocian los recursos solicitados por la tarjeta PCI. Estos dispositivos pueden ser circuitos integrados ajustados en ésta (los llamados “dispositivos planares” en la especificación PCI) o tarjetas de expansión que se ajustan en conectarse. No es todavía suficientemente rápido para ser usado como bus de memoria. Es un nuevo desarrollo del bus PCI que usa los conceptos de programación y los estándares de comunicación y los estándares de comunicación existentes. especialmente en tarjetas gráficas. Bus PCI o Un Peripheral Component InterConect (PCI. ARQUITECTURA DE COMPUTADORAS C. o El bus PCI permite configuración dinámica de un dispositivo periféirco. 3rd Generación I/O. Es percibido como un estándar de las placas base para PC. PCI EXPRESS o Anteriormente conocido por las siglas3GIO.

Puerto de gráficos avanzado).  Existen variantes con mayor tasa de transferencia. 5 V:  Conector PCI de 64 bits.2 el ancho del bus es de 64 bits con 66 Mhz de reloj. Dicha ranura miedo unos 8 cm y se encuentra a un lado de las ranuras PCI. ARQUITECTURA DE COMPUTADORAS Existen 2 tipos de conectores de 32 bits:  Conector PCI de 32 bits. PCI-X y PCI Express. 3.  Permite compartir interrupciones de periféricos. E. 5 V:  Conector PCI de 32 bits. y debido a su arquitectura solo puede haber una ranura. Bus AGP o AGP Accelerated Graphics Port (puerto de gráficos acelerado.3 V: Características:  Está aislado del bus del sistema pero permite a los periféricos acceder a la memoria Ram.3 V: Existen 2 tipos de conectores de 64 bits:  Conector PCI de 64 bits. en ocasiones llamado Advanced Graphics Port.  Es el usado actualmente.  Permite 5 o más conectores en placa.  Bus de datos de 32 bits a 32 bits a 33 Mhz en su versión 1.  Permite a los dispositivos realizar transferencias entre ellos y la memoria sin utilizar al microprocesador.0  La velocidad del bus se mantiene constante respecto al micro. AGP se utiliza exclusivamente para conectar trajetas gráficas. 3.  En su versión 2.  Aparece la tecnología P&P. SISTEMAS DE INTERCONEXIÓN INTERNA 26 .

 El Bus AGP sólo permite la conexión de dos dispositivos: el chipset y el chip gráfico.  Bus de direcciones de 24 bits y de datos 16 bits.3 Mhz. el bit se expandió a un bus de 16 bits y la velocidad de reloj pasó de 6 a 8 Mhz y finalmente a 8.33 Mhz. SISTEMAS DE INTERCONEXIÓN INTERNA 27 . o En 1984. F. tiene como objetivo fundamental el nacimiento de un nuevo tipo de PC. con la aparición de PC AT (el procesador Intel 286). con lo cual el chip de gráficas puede acceder rápidamente.  Frecuencia de hasta 66 Mhz y bus de datos de 32 bits. Características  Mejora el rendimiento del sistema proporcionando un camino de alta velocidad entre la controladora gráfica del PC y la memoria del sistema. permitió que los controladores conectados directamente al bus se comunicaran directamente con los otros periféricos sin tener que pasar por el procesador. Características:  Se usa en los PC con los micros 286 y su modelo AT. es decir.  Frecuencia de funcionamiento de 4.77 y 8. o El bus ISA admitió el bus maestro.  La “memoria AGP” es asignación dinámica de áreas de la DRAM del sistema. BUS ISA (arquitectura estándar de la industria) o Apareció en 1981 con PC XT fue un bus de 8 bits con una velocidad de reloj de 4. en el que se preste especial atención a dos facetas: gráficas y conectividad.77 Mhz.  Transferencia máxima de 528 MB/s. ARQUITECTURA DE COMPUTADORAS o La tecnología AGP. creada por Intel.

tarjetas gráficas. BUS MCA (ARQUITECTURA DE MICRO CANAL)  Es un bus exclusivo mejorado diseñado por IBM en 1987 para utilizar en su línea de equipos PS/2. ARQUITECTURA DE COMPUTADORAS  Problemas con algunos dispositivos. BUS EISA (ARQUITECTURA ESTÁNDAR INDUSTRIAL EXTENDIDA) El bus EISA utilizaba conectores cuyo tamaño era la mitad del conector ISA pero con 4 filas de contactos en lugar de 2.  Bus de datos de 32 bits. BUS SCSI o Una ventaja del bus SCSI frente a otros interfaces es que los dispositivos del bus se direccionan lógicamente en vez de físicamente. SISTEMAS DE INTERCONEXIÓN INTERNA 28 . Propósitos:  El direccionamiento lógico elimina la sobrecarga que el host podría tener en manejar los aspectos físicos del dispositivo como la tabla de pistas dañadas.  Elimina cualquier limitación que el pc-Bios imponga a las unidades de disco. era posible conectar una tarjeta de expansión ISA en un conector EISA.  Este bus de 16 a 32 bits no era compatible con el bus ISA y podía alcanzar un rendimiento de 20 Mb/s. tarjetas de red. discos duros. G. H. Los conectores EISA eran más profundos y las filas de contactos adicionales se encontraban ubicados debajo de las filas de contactos ISA. El controlador SCSI lo maneja. Por lo tanto. I. para direccionar 32 bits. Características del Bus MCA y EISA  Usados en los equipos 386.

 Las tarjetas y los buses incluyen electrónica adicional para ayudar a la CPU en su trabajo. Para los 486.  Acoplado directamente a la CPU. con su mismo bus de datos. con transferencia de 20 Mhz/seg. 3. BUS VLB El bus VLB es un bus de 31 bits inicialmente diseñado para permitir un ancho de banda de 33 Mhz (el ancho de banda del primer PC 486 en aquel momento).6 TABLA COMPARATIVA DE BUSES SISTEMAS DE INTERCONEXIÓN INTERNA 29 .  Los periféricos eran caros y no tuvo éxito.  Velocidad de reloj de 33 Mhz.  Nace por necesidad de acelerar los gráficos. J.3 Mhz para EISA y 10 Mhz para MCA. BUS LOCAL VESA  Nace cuando aparece Windows y su Interfaces gráficas.  El primero era de IBM y el segundo compatible con Isa. ARQUITECTURA DE COMPUTADORAS  Velocidad del reloj de 8.  Poco éxito debido a la tecnología de los nuevos modelos de 486 y la aparición de los buses PCI. K.

8 DESVENTAJAS DE UN BUS: a. ECONOMIA: i. FLEXIBILIDAD DEL SISTEMA i. 3. Facilidad para añadir nuevos componentes. VELOCIDAD MAXIMA LIMITADA I. Flexibilidad para soportar diferentes tipos de dispositivos IV.7 ENTAJAS DE UN BUS a. ii. Las mismas conexiones compartidas por múltiples componentes. Mover periféricos entre ordenadores que comparten el mismo bus. c. MANEJA LA OCMPLEJIDAD PARTIENDO DEL DISEÑO: DIVIDE Y VENCERAS. Numero de dispositivos conectables III. ARQUITECTURA DE COMPUTADORAS 3. Todo pasa a través del bus II. Más flexible: más lento. Longitud del bus II. b. SISTEMAS DE INTERCONEXIÓN INTERNA 30 . CREA UN CUELLO DE BOTELLA I. El ancho de banda del bus limita la velocidad en las transacciones entre los componentes del sistema b.

ARQUITECTURA DE COMPUTADORAS JERARQUÍA DE BUSES SISTEMAS DE INTERCONEXIÓN INTERNA 31 .

que están en la cache. al cual se pueden conectar una amplia diversidad de dispositivos. por ejemplo para un dispositivo muy lento conectado al bus de expansión la interface podría acumular una cierta cantidad de datos y luego transmitirla a través del bus del sistema. las jerarquías de buses fueron implementadas cada vez más. que entre las principales tareas está la de adaptar las velocidades de transmisión. una primera aproximación a una jerarquía de bus básica seria como la que se muestra en la figura Primero tenemos un bus local. SISTEMAS DE INTERCONEXIÓN INTERNA 32 . el controlador de la cache también puede acceder al bus del sistema. la mayor parte de los datos a los que va a acceder el procesador. entre el bus del sistema y el bus de expansión se encuentra una interface. Luego tenemos el bus del sistema. otro punto a destacar de esta parte es que los accesos a memoria por parte de la cache no van a interrumpir el flujo de datos entre procesador y cache. serán entregados a una alta velocidad. con esta implementación. al cual está conectada la memoria y por debajo el bus de expansión. También se ve la posibilidad de conectar un dispositivo de entrada salida al bus local. ARQUITECTURA DE COMPUTADORAS Para mejorar el rendimiento del bus. de alta velocidad que conecta el procesador a la cache.

Este retardo determina el tiempo que necesitan los dispositivos para coordinarse en el uso del bus. Sin SISTEMAS DE INTERCONEXIÓN INTERNA 33 . solo hay un adaptador que los une. ARQUITECTURA DE COMPUTADORAS El hecho de que cada vez más salgan al mercado dispositivos que requieren más velocidad de transmisión en los buses. Si el control del bus pasa frecuentemente de un dispositivo a otro. En general. incrementando el bus de datos de 32 a 64 bits). los retardos de propagación pueden afectar sensiblemente a las prestaciones. a más dispositivos. el cual está muy estrechamente ligado al bus local. bus puede convertirse en un cuello de botella a medida que las peticiones de transferencia acumuladas se aproximan a la capacidad del bus. más lento conectado mediante otro adaptador Si se conecta un gran número de dispositivos al bus. mayor es el retardo de la propagación. b. las prestaciones pueden disminuir. Debajo de este bus tenemos el bus de expansión. Este problema se puede resolver en alguna medida incrementando la velocidad a la que el bus puede transferir los datos y utilizando buses más anchos (por ejemplo. Hay dos causas principales: a. hizo que los fabricantes implementaran los buses de alta velocidad.

El controlador de memoria caché conecta la caché no solo al bus local sino también al bus de sistema. puesto que la velocidad de transferencia que necesitan los dispositivos conectados al bus (controladores gráficos y de video. Una estructura típica se muestra en la figura. dado que el bus ha de tener mayor longitud para poder soportar implementar un mayor número de dispositivos. las transferencias de E/S con la memoria principal a través del bus de sistema no interfieren la actividad del procesador. ARQUITECTURA DE COMPUTADORAS embargo. 4.1 ¿POR QUÉ ES NECESARIA LA JERARQUÍA DE BUSES? Cuando queremos conectar un gran número de dispositivos nos encontramos con una serie de problemas fundamentales:  La diferencia de velocidad de los dispositivos afecta negativamente al rendimiento global. SISTEMAS DE INTERCONEXIÓN INTERNA 34 . Por consiguiente. la mayoría de los computadores utilizan varios buses. normalmente organizados jerárquicamente. De esta forma. ya que mientras los dispositivos lentos realizan una única transferencia. interfaces de red) está incrementándose rápidamente.  Existe un mayor retardo de propagación. El uso de una caché alivia la exigencia de soportar los accesos frecuentes del procesador a la memoria principal. Hay un bus local que conecta al procesador a una memoria caché y al que pueden conectarse también uno o más dispositivos locales. donde se conectan todos los módulos de la memoria principal. otro dispositivo más rápido podría haber realizado muchas más. los dispositivos deberán esperar mucho tiempo para poder transmitir. es un hecho que el bus único está destinado a dejar de utilizarse.  Los buses pueden actuar de “cuello de botella” si la demanda de la transferencia es mayor que la capacidad del bus.

ARQUITECTURA DE COMPUTADORAS 4.2 VENTAJAS DE LAS JERARQUÍAS DE BUSES  El bus local entre el procesador y la caché aísla el tráfico de E/S del procesador.  Se puede transferir información entre la memoria y la E/S sin interrumpir la actividad del procesador. SISTEMAS DE INTERCONEXIÓN INTERNA 35 .  El bus de expansión reduce el tráfico en el bus del sistema.

ARQUITECTURA DE COMPUTADORAS CONCLUSION En sistemas como los PCs en los que puede haber varios buses interconectados (incluso sistemas jerárquicos) parten de la complejidad en el uso de los mismos puede quedar oculta por el sistema operativo. En cualquier caso es fundamental conocer la arquitectura del sistema y sus modos de funcionamiento. En sistemas más sencillos (algunos empotrados) es posible que no exista SO. o que esté limitado a funciones muy básicas. SISTEMAS DE INTERCONEXIÓN INTERNA 36 .

https://sites. https://www.dia. https://sites. (1992). http://www.com/2014/07/29/tipos-de-buses/ . http://www.edu. http://www.cu/BUS .es/asignaturas/pib/pib-tema-i-2en1.htm .pdf .eii. https://www.unican.fdi.frsn. Madrid: PEARSON EDUCACIÓN.edu/cruellas/std/PuestaEnPieConInternet.es/asignatu/Arq_com/Jes%C3%BAs%20Bernal/AC%20BU S. http://www.pdf .com/Presentation/aSGuest98925-1025383-estructura-de- buses/ .ucm.ecured. Málaga: IC Editorial.  Antonio Alabau Muñoz Y Juan Rivera García.us.PDF .es/profesor/mendias/512/docs/tema7.ctr.pdf . TELEINFORMATICA Y REDES DE COMPUTADORA 2° Edición.youtube.com/site/computadorasarquitectura/unidad-4-los-sistemas-de- bus . (2014).es/descargas/TRANSPARENCIAS_Tema_1_Buses_curso_04- 05_V5. EQUIPOS DE INTERCONEXION Y SERVICIOS DE RED 1° Edición.authorstream. Barcelona: BIOXAREU.  William Stalling.ac.com/watch?v=qXeqeRbTUi8 .edu. (2005). http://www.pdf .upc.pdf SISTEMAS DE INTERCONEXIÓN INTERNA 37 .ar/portalzonda/COMPUTACION/Menu/ modulo%208/curso/8-7. http://www. http://rvazquez.google. https://busesyparalelismo.ar/tecnicas3/apuntes/td3cap_5. ARQUITECTURA DE COMPUTADORAS BIBLIOGRAFIA  Enrique Bellido Quintero.pdf . BIBLIOGRAFIA .wordpress. S.google.upm.com/site/computadorasarquitectura/unidad-4-los-sistemas-de- bus .utn.unsj-cuim. http://icaro.org/Misitio/Arquitectura_de_Computadoras_files/buses1. http://people.A.eui. ORGANIZACION Y ARQUITECTURA DE COMPUTADORAS 7° Edición.