Professional Documents
Culture Documents
1 A
2 B
3 C
4 D
5 E
Sistemas Digitales y/o Electrnica Digital I, FIME UANL, M.C. Juan ngel Garza Garza, Mayo 2013.
1
Generadores de pulsos para la sincrona de los Flip Flops.
De las cinco opciones descritas a continuacin implementar por lo menos dos.
Nota: Para los alumnos del programa educativo Ingeniero en Mecatrnica se solicita la
implementacin en circuito impreso o placa pre perforada (Placa fenlica para proyectos).
1.- Eliminador de rebotes con interruptor un tiro dos polos (Flip Flop SC)
Se puede implementar usando una Test_vectors
Nand de funcin fija SN7400 o ([A,B]->[QA,QB])
programando un PLD con el siguiente [0,1]->[.x.,.x.];
cdigo. [1,1]->[.x.,.x.];
MODULE FFSC [1,0]->[.x.,.x.];
"Entradas [1,1]->[.x.,.x.];
A,B pin 1,2; [1,0]->[.x.,.x.];
"Salidas [1,1]->[.x.,.x.];
QA,QB pin 19,18 istype 'com'; [0,1]->[.x.,.x.];
equations [1,1]->[.x.,.x.];
QA=!(A&QB); [0,1]->[.x.,.x.];
[1,1]->[.x.,.x.];
QB=!(B&QA);
End
2.- Compuerta Not Schmitt Trigger retroalimentada (SN7414)
Considerar en esta opcin el uso de diferentes capacitores electrolticos para cubrir un mayor
rango de frecuencias se recomiendan probar con algunos de los siguientes valores: 47, 100,
220, 470, 1000, 2200 o 4700 F (por seguridad que puedan soportar ms de 16V), Tambin es
recomendable usar un Potencimetro multivuelta (Trim-Pot) de 1 KOhm y 0,5 Watts de 5 o 10
vueltas para el ajuste fino de la frecuencia del pulso.
Sistemas Digitales y/o Electrnica Digital I, FIME UANL, M.C. Juan ngel Garza Garza, Mayo 2013
3.- Multivibrador astable basado en el NE555 (Timer 555)
Entradas Salidas
Clear A B Q Q
L X X L H
X H X L H
X X L L H
H L
H H
L H
Esta prctica cuenta como el proyecto adicional 6 de clase.
Sistemas Digitales y/o Electrnica Digital I, FIME UANL, M.C. Juan ngel Garza Garza, Mayo 2013