RANGKAIAN KOMBINASIONAL

Rangkaian kombinasional adalah gerbang-gerbang logika yang saling terhubung

dengan sekumpulan masukan dan keluaran.

n Rangkaian m
variabel Kombinasional variabel
masukan keluaran

Prosedur Analisis

Dari sebuah rangkaian digital dibuat persamaan dari setiap output yang dimiliki.
X
T1

T2
y
T3

C1 = x.T1 + T2 + y.T3
C2 = y.T3

Prosedur Perancangan

1. Masalah ditentukan/dikondisikan
2. Variabel masukan & keluaran diberi simbol huruf
3. Tabel kebenaran yang mendefinisikan hubungan antara masukan dan keluaran
diturunkan/dibuat
4. Sederhanakan fungsi-fungsi Booelan untuk setiap keluaran
5. Gambar diagram logika
Contoh:

1. Half-Adder
- half-adder mempunyai 2 masukan:
- augend x
variabel masukan
- addend y
- half-adder mempunyai 2 keluaran:
- sum S variabel keluaran
- carry C
- Tabel Kebenaran
x y C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
- Boolean:
S = x.y + x.y = x + y
C = x.y
- Diagram Logika
x
y S

2. Full-Adder
- full-adder mempunyai 3 masukan:
- augend x
- addend y variabel masukan
- carry in z
- full-adder mempunyai 2 keluaran:
- sum S variabel keluaran
- carry C
- Tabel Kebenaran
yzy'zyzyz'x'11x11S =
Input Output xyz+xyz+xyz+xyz
x y z C S =x+y+z
0 0 0 0 0
0 0 1 0 1 yzy'zyzyz'x'1x111C = xy + xz +
0 1 0 0 1 yz
0 1 1 1 0 = xy + (xy + xy)z
1 0 0 0 1 = xy + (x + y)z
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

- Diagram Logika
x
y
S x S
y FA
z
C z C
3. Full Substractor
- masukan:
- minuend x
- subtrahend y
- previous borrow z
- keluaran
-difference D
- next borrow K

Tabel Kebenaran
Input Output
x y z K D
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Output D sama dengan output S pada Full Adder:

D x yz
Peta Karnaugh untuk output K
z 0 1
xy
00 0 1
01 1 1
11 0 1
10 0 0
sehingga K x y xz yz x( y z ) yz
Bandingkan dengan keluaran Carry (C) pada Full Adder
C xy xz yz
x( y z ) yz
Perbedaan hanya terdapat pada x pada Full Adder dan x pada Full Substractor.

Pengurang (substractor) sangat bebas digunakan sebagai fungsi digital, sebab operasi
pengurangan bisa diperoleh dengan mengkomplemenkan subtrahend (pengurang) dan
menambahkannya ke minuend.

C. FLIP-FLOP
Terdapat 2 tipe rangkaian sekuensial dan klasifikasinya tergantung pada pewaktuan
sinyalnya.
1. Sinkron (synchronous) output berubah karena pemberian pulsa clock
2. Asinkron (asynchronous) output berubah berdasarkan perubahan variabel
masukan
Flip-flop dasar / Latch
Flip-flop asinkron dibangun dari 2 gerbang NAND atau 2 gerbang NOR

Flip-flop RS
Penambahan 2 gerbang pada input latch, menjadikan flip-flop menanggapi respons
(masukan) hanya jika ada pulsa clock.

Simbol grafis:
R R Q Q

CP

S S Q Q

Tabel karakteristik
Input Output
Keterangan
S R Q(t+1)
0 0 Q(t) Tidak berubah (memori)
0 1 0 Clear/ Reset
1 0 1 Set
1 1 X Forbiden

Flip-flop D
 D R Q

S Q

D Q

CP

Tabel Karakteristik
Input Output
Keterangan
D Q(t+1)
0 0 Clear / Reset
1 1 Set

Flip-flop JK

J Q

K Q

Tabel Karakteristik

Input Output
Keterangan
J K Q(t+1)
0 0 Q(t) Tetap / memori
0 1 0 Clear
1 0 1 Set
1 1 Q (t ) Komplemen / toggle

Flip-flop T (Toggle)
 T J Q

CP

K Q

Tabel Karakteristik

Input Output
Keterangan
T Q(t+1)
0 Q(t) Tetap
1 Q (t ) Komplemen

Tabel eksitasi
Tabel-tabel karakteristik flip-flop menentukan kondisi berikutnya jika input dan
kondisi saat itu (Present State) diberikan.
Selama proses perancangan biasanya diketahui transisi yang diperlukan dari
keadaan saat itu (Present State) ke keadaan berikutnya (Next State) dan berharap
memperoleh kondisi input flip-flop yang menyebabkan transisi yang dibutuhkan.
Untuk alasan ini yang diperlukan pada perubahan keadaan yang diberikan. Tabel
ini disebut dengan tabel eksitasi flip-flop.

Tabel-tabel eksitasi flip-flop

1. RS Flip-flop

Transisi Input flip-flop

Q(t) Q(t+1) S R
0 0 0 X
0 1 1 0
1 0 0 1
1 1 x 0

2. JK Flip-flop

Transisi Input flip-flop

Q(t) Q(t+1) J K
0 0 0 X
0 1 1 X
1 0 x 1
1 1 x 0

3. D Flip-flop
 Transisi Input flip-flop
Q(t) Q(t+1) D
0 0 0
0 1 1
1 0 0
1 1 1

4. T Flip-flop

Transisi Input flip-flop

Q(t) Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0

Rangkaian Sekuensial
Rangkaian sekuensial interkoneksi antara flip-flop dan gerbang-gerbang dasar
(rangkaian kombinatorial)

K J K J

CP

RANGKAIAN
output
KOMBINATORIAL eksternal
input
eksternal

Contoh rangkaian sekuensial

Fungsi input merupakan fungsi Boolean pada variabel input FF
RA Bx
SA B x
RB A x
SB Ax
y Ax

Tabel Keadaan
Tingkah laku rangkaian sekuensial ditentukan oleh masukan, keluaran dan keadaan
flip-flopnya. Baik output maupun kondisi berikutnya adalah fungsi dari input dan
kondisi saat itu. Rangkaian sekuensial ditentukan dengan tabel keadaan (state table)
yang menghubungkan keluaran dan kondisi berikutnya sebagai fungsi masukan dan
kondisi saat itu. Pada rangkaian yang memiliki clock, transisi dari keadaan saat itu ke
keadaan berikutnya diaktifkan oleh munculnya pulsa clock.

Present State Next State

Input Output
(PS) (NS)
+
A B X A B+ Y
0 0 0 0 0 0
0 0 1 0 1 1
0 1 0 1 1 0
0 1 1 0 1 1
1 0 0 1 0 0
1 0 1 0 0 0
1 1 0 1 0 0
1 1 1 1 1 0

Diagram Keadaan
 0/0

00
1/1 1/0

1/1 01 10 0/0

0/0 0/0

11
1/0

Contoh Perancangan:
TwoBit Binary Counter

Diagram State
0

00
1 1

0 01 11 0

1 1

10
0

Tabel Keadaan

Present State Input Next State

Input Eksitasi
(PS) (NS)
QA QB I QA QB JA KA JB KB
0 0 0 0 0 0 x 0 x
0 0 1 0 1 0 x 1 x
0 1 0 0 1 0 x x 0
0 1 1 1 0 1 x x 1
1 0 0 1 0 x 0 0 x
1 0 1 1 1 x 0 1 x
1 1 0 1 1 x 0 x 0
1 1 1 0 0 x 1 x 1

Penyederhanaan dengan Peta Karnaugh

Peta Karnaugh untuk JA Peta Karnaugh untuk KA
I 0 1 I 0 1
QAQB QAQB
00 0 0 00 x x
01 0 1 01 x x
JA=QBI KA=QBI
11 x x 11 0 1
10 x x 10 0 0
Peta Karnaugh untuk JB Peta Karnaugh untuk KB
I 0 1 I 0 1
QAQB QAQB
00 0 1 00 x x
01 x x 01 0 1
JB=I KB=I
11 x x 11 0 1
10 0 1 10 x x

Rangkaian
JA QA

KA

JB QB

KB

I CP