You are on page 1of 31

Electrnica I

TRANSISTORES DE
EFEITO DE CAMPO

1-Transstores de efeito de campo


JFET, MOSFET.
2 -Circuitos de polarizao
3-Modelo equivalente para sinais de baixa
frequncia
4 -Amplificadores de baixa frequncia: ganho
de tenso, impedncias de entrada e sada

0
Vantagens

Vantagens dos FETs em relao aos BJTs:

Impedncia de entrada elevada (>107)


Menos rudo nas altas frequncias.
Menos sensveis a variaes de temperatura
Os dispositivos MOS podem ser usados para
fabricar resistncias e condensadores (o que
permite que um chipe seja constitudo somente por MOSFETs
estas propriedades fazem com que o MOSFET seja muito
utilizado nos sistemas de integrao em larga escala -VLSI)
De fcil fabrico e com uma taxa de ocupao
muito baixa (ex: existem 100 00 Mosfets num chipe)
Dispositivos preferidos de comutao j que
h cargas minoritrias na juno na altura do
corte, que no transstor bipolar so
responsveis pela diminuio lenta da corrente
1
Desvantagens

Desvantagens dos FETs em relao aos BJTs:

A resposta em frequncia afectada pela


elevada capacidade de entrada
Linearidade reduzida
Sensveis electricidade esttica

2
Fonte de Corrente controlada por tenso

Comportamento ideal de uma fonte de


corrente controlada por tenso

v1=sinal de entrada
v2=sinal de sada

gm=transcondutncia
i2
i2 = gmv1 gm =
v1

Recta de carga definida por RL e V22

v2 = RLi2 + V22

3
Fonte de Corrente controlada por tenso

v1 = V1Q + v1m senwmt

v2 = V2Q + v2 m senwmt

Ponto:
A Aproxima um interruptor aberto (i0)
B Aproxima um interruptor fechado
Q Circuito a funcionar como amplificador

Nota: Uma fonte de corrente controlada por


tenso pode funcionar como interruptor
(circuitos digitais) ou como amplificador 4

(circuitos analgicos)
Transstor JFET

Dispositivo com 3 terminais:


Dreno/Drain (D) Fonte/Source(S) e Grelha/Gate(G)
Os portadores maioritrios (electres canal N e lacunas
no canal P) fluem no canal atravs da aplicao de uma
tenso entre D e S.
Num JFET-N a tenso aplicada fora os electres a
passar da fonte (source) para o dreno (drain). Como se
v pela figura, toda a zona entre fonte e dreno so de
um nico tipo - neste caso, tipo N
Na base tipo N difundem-se duas zonas tipo P
Estas zonas vo funcionar como porta (gate)
As duas zonas so ligadas electricamente de forma a
que haja uma nica ligao ao exterior - um nico
5
terminal gate
Transstor JFET- Operao

Configurao
Source
Comum

A juno gate-source est inversamente polarizada


A tenso da gate (VGG) controla os electres que passam da
source para o drain
A corrente nesta juno - a corrente da gate -
praticamente nula: tipicamente alguns nA.
A impedncia vista da gate de um JFET
tipicamente da ordem de centenas de M
(Por comparao, a impedncia da base de um transstor bipolar
muito menor - IB da ordem das centenas de A, ou mesmo mA)
O canal entre a source e o drain do tipo N 6
Transstor JFET- Operao

+++
+++ - --
-
--

- Quando se aplica a tenso juno gate-source, a regio de


depleo aumenta, e o canal de passagem dos electres entre
a fonte e o dreno diminui
- Quanto maior for a tenso inversa maior ser a regio
de depleco.
A partir de um determinado valor de tenso inversa
aplicada, as regies de depleo tocam-se, o canal fica
fechado e a corrente interrompida

- Quando VGS=VP(tenso de pinch-off) o canal est todo


fechado no existe conduo
- Para VDS=const a ID depende de VGS por causa do
estreitamento ou alargamento do canal.

7
Transstor JFET- Operao

3 zonas de funcionamento:
- zona hmica
- zona saturada ou zona activa
- zona de disrupo

- Curto circuitando a gate com o drain VGS=0


temos uma zona de depleo mnima e se
existe VDS ento ID mxima (IDSS esse valor
limite superior de corrente).
- Quando VGS=VP(tenso de pinch-off) o canal
est todo fechado no existe conduo (nesta
altura, as zonas de depleo expandiram-se ao ponto de quase
se tocarem, formando um estreito canal que limita o nmero de
portadores que circulam entre fonte e dreno)
- Para VDS=const a ID depende de VGS por causa
do estreitamento ou alargamento do canal. 8
Zona Activa

IDSS o valor limite superior de corrente, i.e.


o valor mximo de corrente de dreno que um
JFET pode conduzir.
A zona activa do JFET a zona entre VP e
VDSmax
VP a chamada tenso de estrangulamento
VDSmx a chamada tenso de disrupo
Relembre que a mxima corrente de um JFET
obtida quando VGS=0, e que para valores
superiores de VGS (que sempre uma tenso
inversa) a corrente sempre inferior a regio
de depleo sempre maior

9
Zona hmica

Na zona hmica a tenso VDS baixa e a


corrente ID pode ser aprecivel.
Se atendermos parte inicial da curva do
JFET, verificamos que se trata de uma recta de
declive constante
Nessa zona, a chamada zona hmica, o JFET
comporta-se como uma resistncia de valor
VP
RD =
I DSS

Esse o valor da chamada resistncia hmica


do JFET, constante qualquer que seja o ponto
de funcionamento na zona hmica

A polarizao na zona hmica muito instvel

10
Caracterstica de Transferncia do JFET

no linear a corrente aumenta mais


depressa quando VGS se aproxima de zero
a representao grfica da relao ID/VGS
com VDS constante

2
VGS
I D = I DSS 1
VP

Num JFET canal N tanto VGS como Vp so


negativos enquanto num canal P so positivos
o que faz com que a expresso anterior seja
vlida para ambos.
A caracterstica de transferncia do JFET
descreve o comportamento de uma fonte de
corrente controlada por tenso.
A operao como fonte controlada constitui a
11
base dos circuitos amplifcadores com JFETs.
Anlise DC de FEts

A anlise que se vai realizar vlida para


qualquer FET
A resistncia Rs serve
para estabelecer VGS
sem requerer uma fonte
de tenso adicional

Como IG=0 VRG=0


E pela malha da grelha
vem:
VGS + RS I D = 0
VGS
ID =
RS

Pelo mtodo grfico


podemos tambm
obter o ponto Q
(VGS,ID)

12
Anlise DC de FEts

Pela malha de sada e substituindo ID obtemos


VDS.

VDD + RD I D + VDS + RS I D = 0

Mtodo numrico:
VGS
ID = ID
RS VDS
VGS
2
VGS
I D = I DSS 1
VP
VGS VP > 0
VP > VGS

13
Exemplo

VDD=15V Determine RD e RS de
modo que o ponto de
funcionamento do JFET
seja ID=3mA e VDS=7V.

10

-5

Pela malha de sada temos:


15 VDS
15 = ( RD + RS ) I D + VDS RD + RS =
ID
15 VDS
RD = RS
ID
Pela malha de entrada temos:
VGS
VGS + RS I D = 0 I D =
RS

14
Exemplo
VGS
I
D = VGS = RS * I D
RS 2
2 RS * I D

I = I 1 VGS I D = I DSS 1
D DSS V P
VP
______________ ______________
2
RS * I D ID RS * I D
I D = I DSS 1 +
I = 1 +
VP DSS VP
______________
______________
VP ID
R =
S I 1 RS = 2579 RS = 753
D I DSS
Como VGS VP > 0 RS I D VP > 0
VP 5
RS I D + VP < 0 RS < RS <
ID 0.003
RS < 1666.7 RS = 753
15 VDS 15 7
RD = RS RD = 753
ID 0.003
RD = 1913.7
15
Esquema Equivalente para Sinal

G D

Vgs gmVgs
rds

O valor de gm pode ser calculado pela seguinte


expresso:

diDS I DSS VGS


gm = = 2 . 1
dvGS VP VP

16
Exemplo
Vcc
R1 R3

Vo
Q?
JFET N C2
C1

Vs
R2 C3
R4

Para o circuito da figura:


Desenhe o equivalente para sinal
Calcule Ri e Ro
Calcule o ganho em tenso Av

G D

Vgs gmVgs
Vi R1//R2 rds R3 V0

Ri = R1 // R2 R3 << rds
Ro = R3 // rds
Vo g mVGS ( R3 // rds )
Av = = = g m ( R3 // rds ) ; g m R3
Vi VGS
17
MOSFETs

MOSFET Transstor de efeito de


campo de semicondutor metal-xido
(Metal-oxide semiconductor field effect
transistor)

H dois tipos de MOSFET:


O MOSFET de depleo
O MOSFET de enriquecimento

Tal como o JFET normal, tem uma porta


(Gate) uma fonte (Source) e um dreno
(Drain)
Porm, ao contrrio destes, a porta
isolada electricamente do canal

18
MOSFETs de Depleo

MOSFET de depleo

A camada de dixido de silcio isolante


Porta metlica
Regio P difundida - substrato
Electres que passam da fonte para o dreno
devem passar no canal entre porta e substrato P
Devido ao SiO2, a corrente na porta
praticamente nula, desprezvel qualquer que
seja a polaridade aplicada
Na figura podem ver-se dois tipos de
polarizao de um MOSFET
19
MOSFETs de Depleo
Na figura podem ver-se dois tipos de polarizao
de um MOSFET canal N (NMOS)

No primeiro caso - tenso de porta negativa


A tenso VDD fora os electres livres a fluir entre a fonte e
o dreno
Os electres passam no canal esquerda do substrato
A tenso da porta controla a largura do canal - quanto mais
negativa, mais estreito o canal, menos a corrente no dreno

Se a tenso for
suficientemente elevada,
a corrente nula.
A operao do MOSFET
de depleo com tenso
negativa equivalente a
um JFET canal N com
20
tenso VGS negativa
MOSFETs de Depleo

No segundo caso - tenso de porta positiva


Como a porta isolada, possvel aplicar tenso
positiva
A tenso de porta positiva faz aumentar o nmero
de electres livres que passam atravs do canal
Quanto maior a tenso, maior a corrente

21
MOSFETs de Depleo e Enriquecimento
Smbolos

Na figura seguinte apresentam-se os


smbolos para
MOSFETs de depleo

NMOS PMOS

MOSFETs de Enriquecimento

22
NMOS PMOS
MOSFETs de Enriquecimento

Nos MOSFETs de enriquecimento o


substrato estende-se at ao dixido de silcio.
No h neste dispositivo um canal entre a
fonte e o dreno

Quando a tenso da porta for nula, a


corrente IGS nula
Um MOSFET de enriquecimento est
normalmente desligado quando a tenso da
porta nula
23
MOSFETs de Enriquecimento

Para obter corrente, necessrio existir


uma tenso VGS positiva.
Nessa situao os electres so atrados
para a regio P, junto da porta,
combinando-se com as lacunas existentes
Para um valor V GS suficientemente
elevado, todas as lacunas prximas da
porta esto ocupadas por electres, e os
electres que continuam a fluir da fonte
para esta zona no se recombinam,
seguindo para o dreno

24
MOSFETs de Enriquecimento

O que origem a uma corrente fonte-dreno


um efeito semelhante a criar uma fina
camada tipo N prxima da camada de
dixido de silcio Camada de inverso
tipo N
O valor mnimo de VGS que permite a
conduo a tenso de limiar, VGS lim (VT)
Para MOSFETs de enriquecimento de
pequenos sinais, tem um valor tpico
VT = 1V 3V
25
MOSFETs de Enriquecimento

A figura seguinte apresenta as caractersticas


tenso corrente do transstor NMOS de
enriquecimento

VGS VT = VDS

Quando VDS=0 s existe canal de inverso


quando se verificar VGS>VT. Para VGS<VT no
h portadores mveis no dreno e ID=0.
VT uma tenso anloga tenso de
estrangulamento num JFET.
Se VGS<VT e ID=0 o MOSFET est ao corte e
corresponde a um circuito aberto. 26
MOSFETs

Na zona hmica:
VGS VT < VDS

W 2
I D = k 2 (VGS VT )VDS VDS
L

Em que:
L comprimento do canal
W largura do canal
kparmetro de processo k = DC0 / 2
Em que D a mobilidade dos electres e C0 a
capacidade da gate por unidade de rea
Na zona de saturao:
VGS VT > VDS

W 2
ID = k 2 (VGS VT )
L
27
MOSFETs

Ao contrrio do MOSFET de depleo, o


MOSFET de enriquecimento um dispositivo
de enriquecimento a tenso VGS enriquece
a condutividade.
Para VGS = 0:

JFET, MOSFET de depleo - ligados, conduzem

MOSFET de enriquecimento- desligado, no conduz

A resistncia da porta , em qualquer um


destes dispositivos, extremamente elevada -
praticamente infinita
A corrente da porta , IG, muito reduzida
pA nos MOSFET de enriquecimento

28
Exemplo

Determinar:
IDQ, (sol: 0.19mA)
VDSQ (sol: 6.45V)
29
e a tenso entre o dreno e a massa (sol:
7.4V)
Electrnica Analgica I

Bibliografia
Albert Paul Malvino, Princpios de Electrnica
pgina 421 a 455 e 467 a 487

Antnio J. G. Padilla, Electrnica Analgica


pgina 159 a 169 e 204 a 208

Jacob Millman, Arvin Grabel, Microelectronics


pgina 145 a 183

30