2009/10

009/10
Departamento de Engenharia Electrotécnica

Prof. Adjunto: Manuel F.M. Barros
partamento de Engenharia Electrotécnica

f. Adjunto: Manuel F.M. Barros

1º transístor - Bell Laboratories 1947 Museu Moores Law da Intel

1º transístor - Bell Laboratories 1947 Museu Moores Law da Intel
1º transístor - Bell Laboratories 1947 Museu Moores Law da Intel

Aula Teórica 2
¤  Manuel Barros
2009/10
[SISTEMAS
ISTEMAS DIGITAIS]
DIGITAIS] ¤  SISTEMAS DIGITAIS IPT-2013/14

[SISTEMAS DIGITAIS]
[Este conjunto de apontamentos constitui uma das referências bibliográfica principal de apoio à
onjunto de apontamentos constitui uma das referências bibliográfica principal de apoio à
1

[EsteDepartamento
a de Sistemas Digitais. Teve comode
conjunto base cadeira de Sistemas Digitais. Teve como base de inspiração a sebenta de Sistemas Digitais do
deapontamentos
Engenharia Electrotécnica
de inspiração a sebenta uma
constitui de Sistemas Digitais dobibliográfica principal de apoio à
das referências

Por onde começar ?
¤  Referências Bibliográficas.
¤  Este conjunto de
apontamentos constitui uma
das referências bibliográfica
principal de apoio à cadeira
de Sistemas Digitais.

¤  Teve como base de inspiração
a sebenta de Sistemas Digitais
do DEE da Universidade de
Coimbra do Sr. Prof. Eduardo Sá
Marta e do Prof. Nuno Horta do
Instituto Superior Técnico.

2009/10
2

Departamento de Engenharia Electrotécnica

Tributo a George Boole
¤  George Boole (1815 - 1864)
¤  Em 1847 publica um volume sob o título “The Mathematical
Analysis of Logic” em que introduz os conceitos de lógica
simbólica demonstrando que a lógica podia ser
representada por equações algébricas.
¤  Este trabalho é fundamental para a construção e
programação dos computadores electrónicos iniciada cerca
de 100 anos mais tarde.
¤  Na Álgebra de Boole existem apenas três operadores E, OU e
NÃO (AND, OR, NOT). Estas três funções são as únicas
operações necessárias para efetuar comparações ou as
quatro operações aritméticas base.
¤  Em 1937, cerca de 75 anos após a morte de Boole, Claude Claude Shannon
Shannon, então estudante no MIT, estabeleceu a relação
entre a Álgebra de Boole e os circuitos eletrônicos
transferindo os dois estados lógicos (SIM e NÃO) para
diferentes diferenças de potencial (tensão eléctrica) no
circuito.
¤  Atualmente todos os computadores usam a Álgebra de
Boole materializada em microchips que contêm milhares de
interruptores (transístores) miniaturizados combinados em
portas (gates) lógicos que produzem os resultados das
2009/10 operações utilizando uma linguagem binária.
3

Departamento de Engenharia Electrotécnica

down inside, computers work with just 0s and 1s.
Hey! You’ve already seen some of the important themes of architecture.
— We use 0 and 1 as abstractions for analog voltages.
Sistemas Digitais - introdução
— We showed how these two values can represent arbitrary numbers.
We’ll come back to number representations again in a few more weeks,
because we haven’t told you the whole story yet.
¤  UmNext
dostime
conceitos fundamentais do projeto de circuitos digitais é
we’ll interpret voltages as the logical values true and false
que os computadores
instead, e muita
and start making some da electrónica de consumo que
circuits!
nos rodeia hoje em dia, funcionam com apenas 0s e 1s.

¤  Usamos o 0 e o 1,
como
January
¤  abstrações das Introduction
22, 2003 tensões analógicas
to CS231 for analógicas 16

¤  Mostramos que estes dois valores podem representar números

¤  A representação de números (vai ser estudado mais à frente).

¤  A seguir vamos interpretar tensões (voltages) como valores
lógicos verdadeiro (true) e falso (false), e vamos começar a
construir circuitos !
2009/10
4

Departamento de Engenharia Electrotécnica

N. 0 0 Volts OR AND NOT ¤  A ALGEBRA BOLEANA ajuda-nos a simplificar as nossas funções ou 1 circuitos. 3. o circuito lógico distingue 2 intervalos ¤  As FUNÇÕES LÓGICAS podem ser facilmente mapeadas em 1. Horta 2009/10 5 Departamento de Engenharia Electrotécnica . As portas lógicas são circuitos electrónicos que operam sobre um ou 5V 1 mais sinais de entrada para produzirem um sinal de saída. 3.Ao interpretar tensões (voltagens) como valores lógicos verdadeiro (true) e falso (false) permite-nos: PORTAS LÓGICAS Exemplo ¤  Definir funções baseado nos valores lógicos – FUNÇÕES LÓGICAS. Álgebra Booleana ÁLGEBRA DE BOOLE .5V 0. que são interpretados como 1 ou 0. Setembro de 04 SISTEMAS DIGITAIS H.4 ¤  LÓGICA BINÁRIA .5V distintos de tensão. 0 Volts Simbologia (IEC 617) Exemplo 5V ≥1 & 1 ram sobre um ou 1 saída. Neto. 0 OOLE .4 circuitos de hardware.5V ngue 2 intervalos 1.5V Nas tecnologias mais comuns.

Departamento de Engenharia Electrotécnica/Informática Página 1 A +B A B A A A A.1.complementação (ou negação.M. ex: A’. em alternativa ao habitual traço: – Exemplo: A .1.PORTAS LÓGICAS ELEMENTARES sistemas A+B digitais B B Nome OR AND NOT NAND NOR XOR  Manuel A F.intersecção (ou produto lógico) F(A)=A.3 . ou inversão) F(A)= A ou F(A)  =  A’     .reunião (ou soma lógica) F(A)=A+B ¤  Funções e operadores Operadores lógicos elementares:lógicos elementares sistemas digitais Inversor (NOT) Operador E (AND) Operador OU (OR) A A. 6 1. 1. B 1A A1 .Expressões lógicas Departamento de Engenharia Electrotécnica .B A+B 0 A+B1 1 00 0 1 0 0 0 01 1 1 10 0 1 0 1 1 1 1 1 1 0 01 1 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 Nota: Nota: Ao longo deste texto vamos também se representa a  negação  pela  seguinte  notação:  ’   2009/10 Ao longo deste texto vamos também se representa a  negação  pela  seguinte  notação:  ’   ex: A’.B Expressão A+B Expressão A+B Verdade 0 0 0 0 1 1 1 0 A B A+B 0 1 1 0A .PORTAS LÓGICASBELEMENTARES B B Nome OR AND NOT NAND NOR XOR A A+B A A.B A A+B A A+B Tabela Símbolo B B B B B de Expressão Expressão Expressão Expressão Expressão Expressão VerdadeTabela A Bde A +Expressão B AExpressão .B A A+B A A+B Símbolo B B Tabela . em alternativa ao habitual traço: – Exemplo: A .2 Funções ou operações lógicas elementares: Álgebra de Boole .B A A A Tabela . 1].B .B A A A A.B Expressão A Expressão A. lógico [0. Barros A.

B+C F (A. e igual a 0 quando a outra também for igual a 0. de Boole ) é um conjunto de variáveis e constantes lógicas ligadas entre si pelos sinais das funções lógicas elementares. l si pelos sinais das funções ¤  Expressão lógicas lógica (ou elementares. e vice-versa.  B’  +  C.B. ¤  As expressões lógicas constituem um dos processos de descrever funções lógicas (outros processos: tabelas de verdade.C)  =  A’. mapas de Expressão lógica (ou de Boole ) é um conjunto de variáveis e constantes Karnaugh).  1 Duas expressões lógicas são complementares se uma delas for igual a l igual a 0.Expressões de Boole lógicas As expressões lógicas constituem um dos processos de descrever funç ¤  Expressões processos: tabelas deLógicas verdade.B.1. mapas de Karnaugh). Álgebra 1.C)  =  0  +  A  .3 . 2009/10 Duas expressões lógicas são equivalentes quando uma delas só for igua também for igual a 1. 7 Departamento de Engenharia Electrotécnica . Exemplos: F  (A.

Ex1: 1 0 1 0 A f = A’. Ta f = ab+c a b Álgebra de Boole āb e c são os termos da função.B + C F 1 1 B Onde: C 1 1 A’B e C são termos da função A’. 0 1 ¤  Representação de Circuito Lógico 0 1 ¤  Dada uma equação Booleana qualquer.C + C.B. 0 0 0 0 ā. b e c são os literais. 8 Departamento de Engenharia Electrotécnica . CircuitoéLógico possível desenhar-se o circuito lógico.B C F= ( A.B •  Circuito lógico é composto das portas lógicas relacionadas às operações que D são realizadas sobre as variáveis de 2009/10 entrada.2 Setembro de 04 SISTEMAS DIGITAIS A B C D A.C + C. D B C.B ) .C A. B e C são os literais Esquemático do circuito ¤  Ex.B.B.

K. S) = P AND NOT(S) AND K 2009/10 9 Departamento de Engenharia Electrotécnica . Álgebra de Boole ¤  EX3: Sistema de monitorização e aviso de cinto de segurança de um automóvel (retirado de “Digital design” – Frank Vahid) ¤  Objetivo ¤  Desenhar um circuito para ativar o sinal de aviso ¤  Sensores: S=1: cinto de segurança colocado corretamente K=1: chave de ignição introduzida P=1: condutor sentado ¤  Capturar a equação booleana ¤  Condutor está sentado e cinto de segurança não está colocado e a chave está inserida ¤  W(P.

K. Álgebra de Boole ¤  Cont. S) = P AND NOT(S) AND K ! ! ! 2009/10 10 Departamento de Engenharia Electrotécnica . do EX3: ¤  Converter equação W num circuito ¤  W(P.

B.C+A. D + A . (B’ + D) .B.C Mintermos ¤  forma canónica produto de somas ¤  X=(A+B+C).(A+B+C) 2009/10 Maxtermos 11 Departamento de Engenharia Electrotécnica . D ¤  Forma produto de somas ¤  (A + B + D) .C+A. C . (A’ + C + D’) .(A+B+C). B . (A’ + D) ¤  forma canónica soma de produtos ¤  X=A. Álgebra de Boole ¤  Formas algébricas das expressões lógicas ¤  Forma soma de produtos ¤  A . C + B .B.

C’ F(A.C.B.(A’+C’) 2009/10 12 Departamento de Engenharia Electrotécnica .B’.C)= (B’+C’).B. F(A.C. Álgebra de Boole ¤  Formas mínimas ¤  Forma mínima soma de produtos quando a expressão lógica é constituída por uma soma de produtos tal que o somatório do número de produtos e do número de literais é mínimo.D+B.D)= A’.(B+C).

Álgebra de Boole ¤  Postulados e teoremas da Álgebra de Boole 2009/10 13 Departamento de Engenharia Electrotécnica .

Álgebra de Boole ¤  PRINCÍPIO DA DUALIDADE ¤  Qualquer expressão válida numa álgebra de Boole tem uma expressão dual. ¤  Exemplo: x. e do limite universal 0 com o limite universal 1. que se obtém por troca do símbolo operatório + com o símbolo operatório . também válida nessa álgebra. 1=x é a expressão dual de x+0=x 2009/10 14 Departamento de Engenharia Electrotécnica .

B+A’. C . C +A’. C’ + B .C Por aplicação teorema da adjacência lógica F = A.B’. D + A . Álgebra de Boole ¤  SIMPLIFICAÇÃO ALGÉBRICA ¤  Simplificação de expressões lógicas à custa dos teoremas da álgebra de Boole ¤  Exemplo 1: F = C . B’.B’ 2009/10 15 Departamento de Engenharia Electrotécnica .C +A’.B’. C’+ A. D F = C . B’ . C’ Por aplicação da lei da absorção ¤  Exemplo 2: F = A. B. B . D + A .

12 DE BOOLE TEOREMA DA ADJACÊNCIA TEOREMA Álgebra de Boole DA ADJACÊNCIA ¤  Exemplo 3: Simplificação – Teorema da adjacência Exemplo de Simplificação Exemplo de Simplificação f = xfyz=+xxyzyz++xxz yz + xz X X Y Y = x y (=z x+yz( z) ++ xz z ) + xz Z Z F F = x y.=1 +x yxz . ÁLGEBRA DE BOOLE ÁLGEBRA .12 .Horta Neto. Neto. Horta 2009/10 16 Departamento de Engenharia Electrotécnica . N.1 + xz = x y =+ xxzy + xz X X Y Y F F Z Z Setembro de 04 Setembro de 04 SISTEMAS DIGITAISDIGITAIS SISTEMAS H.H. N.

M.por constituírem outro ponto de partida para métodos gráficos e tabulares de simplificação . Barros + A’. e C: A B C F 0 0 0 0 0 0 1 1 0 1 0 1 Nota: Se definir cada por 0 1 1 0 combinação da 1 0 0 0 tabela de verdade Tabela de 1 0 1 0 Verdade 1 1 0 1 1 1 1 0 ¤  F (A. .C’ Forma Electrotécnica/Informática Canónica PáginaSP7 ¤  F(A. C) de 3 variáveis A.B.B. Uma tabela de verdade é uma tabela em que se apresentam todas as combinações possíveis das variáveis da função juntamente com os correspondentes valores assumidos pela função Tabelas ¤ para cada uma de dessasverdade combinações.C’  Departamento + A .B. B’.B de Engenharia .B.C) = A’.por ser inclusivamente possível a partir delas passar directamente à implementação Funções Lógicas de funções lógicas com certos componentes MSI e LSI. (A’+ B+C’) . (A’+B+C) . (A’+B’+C’) Forma Canónica PS 2009/10 17 Departamento de Engenharia Electrotécnica . ¤  Outro processos de descrever funções lógicas Exemplo: A tabela de verdade seguinte descreve uma função lógica F(A. B.C) = (A+B+C) .C  Manuel F. (A+B’+C’) .

0) ou corresponde a um 0 em F. Considerando um número ímpar.um Y número e Z seja ímpar.Note: Este processo poder tornar-se muito morosa para expressões mais complexas rução da tabela de verdade a partir de uma expressão lógica plo: 1. verdade verdade ¤  Formulação verbal.Z)  =  X+YZ’  desenhe  a  tabela  de  verdad riáveis de entrada X. para descrever o comportamento 18 desejad Departamento de Engenharia Electrotécnica combinatória.Y.1 – Processo de desenho com lógica combinatória 2009/10 M. Y e Z sejaa seguinte função F(X.Y.Z) que ¤  Expressão lógica F(X. Aplicando a lei de Morgan. ão de tabelas de verdade Exemplo: rução da tabela de verdade a partir da formulação verbal Pretende-se construir a função F(X.Z) que tenha o 1’s nas variáveis de entrada valor 1 sempre que o número  de  1’s X. . .emplo: ombinação (0.0. Barros 1 Capturar a função: Criar  Departamento de Engenharia Electrotécnica/Informática uma tabela Página 8 de verdade ou equações.Z) = sistem plo: tenha o valor 1 sempre que o numero de X+YZ’ nde-se construir a função F(X.Y.2.Y. o que for natural para o problema dado. ao termo  = A+B+C Funções Lógicas o seguinte veremos que também é fácil preencher mapas de Karnaugh (a principal ¤  Construção ta gráfica de simplificação de funçõesde tabelas lógicas) a partirde de tabelas de¤  Construção de tabelas de verdade.

Converter consecutivos equação Não é necessário – já está feito. Exemplo: Problema: Detectar três uns consecutivos duma entrada com 8 bits: abcdefgh ¤  Construção de tabelas de verdade 00011101  output= 1 11110000  output= 1 ¤  Detectar três uns consecutivos duma10100011entrada  output=com 0 8 bits: abcdefgh 00011101 à output= 1 Passo 1. = abs + bcd + cde + def + efg +fgh Equação: criar termos para cada possível caso de 3 uns a(1s) Passo 2. 11110000 à output= 1 Equação: criar termos para cada possível caso de 3 uns (1s) consecutivo A tabela de verdade é demasiado grande 2^8 10100011 à output= 0 = 256y linhas. Implementar o circuito com portas lógicas: 2009/10  Manuel F. 3 Implementar um circuito baseado em portas: para cada saída criar o circuito Funções Lógicas correspondente á equação de saída. Implementar o circuito com portas lógicas: y = abc + bcd + cde + def + efg +fgh Passo 2.M. Simplifique as equações se for necessário. Capturar Capturara aa função pelapela a função tabela de verdade tabela ou equação? de verdade ou A equação. ¤  Passo 1: Passo 3. Criar uma equação para cada saída. Passo 3. 2 Converter para equações: Este passo só é necessário se a função foi captura tabelas de verdade em vez de equações. tabela de verdade é demasiado grande 2^8 = 256 linhas. Barros  Departamento de Engenharia Electrotécnica/Informática P 19 Departamento de Engenharia Electrotécnica . Converter a equação Não é necessário neste exemplo.

y ) = x ff33((xx. Neto.. y ) = 1 ff88((x8x.yy))==11 2009/10 Setembro de 04 SISTEMAS DIGITAIS H..yy))==xx ff1212((12 xx... y ) = x + y OR ff55((x5x. y ) = x f ( x..yy))==xx.N.yy))== yy ff1010((10 f 3 ( x. y ) = 0 f ( x.yy))==00 xx.yy))== yy ff1414((14 xx.Horta Horta 20 Departamento de Engenharia Electrotécnica . y AND f ( x.yy AND AND ff1515((15 xx.yy))== xx++ yy OR OR f ( x. H. Neto.yy))== xx f ( x. N. Horta Setembro Setembrodede0404 SISTEMAS SISTEMASDIGITAIS DIGITAIS H.Neto.. y ) = y ff00((x0x... y ) = x .N.3 FUNÇÕESLÓGICAS LÓGICAS--33 Função 16 ¤ EXISTEM deFUNÇÕES 2 entradas DE 2eVARIÁVEIS n saídas BOOLEANAS EXISTEM EXISTEM1616FUNÇÕES FUNÇÕESDE DE22VARIÁVEIS VARIÁVEISBOOLEANAS BOOLEANAS x y f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 f10 f11 f12 f13 f14 f15 xx yy f0f0 f1f1 f2f2 f3f3 f4f4 f5f5 f6f6 f7f7 f8f8 f9f9 f10 f10 f11 f11 ff1212 ff1313 ff1414 ff1515 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 00 00 11 00 11 00 11 00 11 00 11 00 11 00 11 00 11 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 11 00 00 11 11 00 00 11 11 00 00 11 11 00 00 11 11 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 11 00 00 00 00 00 11 11 11 11 00 00 00 00 11 11 11 11 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 11 11 00 00 00 00 00 00 00 00 11 11 11 11 11 11 11 11 ¤  Funções Funções já conhecidas já conhecidas Funções Funçõesjájáconhecidas conhecidas f ( x. y ) = y f ( x. FunçõesFUNÇÕES Lógicas FUNÇÕES LÓGICAS ..

xy.seguida as portasde OR umaeporta AND NOT. H. requerem as as Nas tecnologias menos portas NOR maisque transistores e NAND comuns (p.ex. facto. CMOS).4 ¤ FUNÇÕES FunçõesNOR NORe e NAND NAND FUNÇÕESNOR FUNÇÕES NORe NAND e NAND x y f1 f7 x 0x y 0y f1 1f1 f7 1f7 f1 ( x. N.ex.4. CMOS). Horta N. CMOS). y NAND 0 10 1 01 0 00 1 11 f ( x. as portas OR e AND é que são inversoras). NOT. y=) =x x+uma ffuncionam 7 (7x. (p. Funções FUNÇÕES Lógicas FUNÇÕES LÓGICAS . porta porta NOT. y==x x++y y NOR NOR 0 00 0 10 1 01 1 11 f 7 ( x. Horta 21 Departamento de Engenharia Electrotécnica . as Simbologia Simbologia ≥1 & portas Nas Nas NOR e NAND tecnologias tecnologias mais mais (portas comuns comuns inversoras) (p. e AND inversoras) as (portas requerem ≥ 1≥ 1 && portas NOR e NAND (portas inversoras) requerem portas não NOR e NAND (portas inversoras) requerem inversoras).ex. NOR NOR NAND NAND 2009/10 Setembro de 04 SISTEMAS DIGITAIS H. y ) como +y yporta ==x . menos menos transistores transistores que que as as portas OR e AND (portas menos transístores que asportas portasOR OReeAND AND(portas (portas não não De não inversoras).4 FUNÇÕESLÓGICAS LÓGICAS. y ) = x + y = x . y ) = x . N. Neto. facto. asas realizadas portas portas OROR e com e ANDAND éum porta é que que sãosãoNOR ou DeNAND facto. y = x + y NOR f1f(1x(. Neto. )y=) =x .é que são habitualmente habitualmente realizadas realizadas comcomum um porta porta NORNOR ouou NOR NAND habitualmente realizadas com um porta NOR ou NAND NAND seguida seguida de de uma uma NAND seguida de uma porta NOT. Horta Setembro Setembro de 04 de 04 SISTEMAS SISTEMAS DIGITAIS DIGITAIS H.xy. habitualmente DeDe facto. inversoras). y(ouNAND NAND uma porta AND) 1 11 0 10 0 00 1 01 seguida funcionam decomo funcionam uma comoporta umauma NOT porta porta OROR (ou(ou uma uma porta porta AND) AND) Funcionam seguida seguida dede como uma uma uma porta porta porta OR (ou uma porta NOT NOT 11 11 00 00 AND) seguida de uma porta NOT Simbologia ¤  Simbologia Nas tecnologias mais comuns (p. Neto.ex. as portas (portas OR CMOS).xOR y.

Neto.5 -5 -5 FUNÇÕES ¤ FUNÇÕES OU-EXCLUSIVO FUNÇÕES OU-EXCLUSIVO OU-EXCLUSIVO FUNÇÕES OU-EXCLUSIVO x y fx6 fy9 f6 f9 x y f6 f9 0 0 0 01 0 1 f ( x. entradas for verdadeira. Horta Setembro de 04 SISTEMAS DIGITAIS H. Simbologia Simbologia ¤  Simbologia Simbologia =1 =1 =1 =1 =1 =1 XOR XOR XNOR XNOR XOR XNOR 2009/10 Setembro de 04 Setembro de 04 SISTEMAS DIGITAIS SISTEMAS DIGITAIS H. Neto. yf) =( xx. N. yf) =( xx. N. y ) = x9 ⋅ y + x ⋅ y = x ⊕ y XNOR 1 0 1 0 XOR é verdadeira XOR é verdadeira se uma e se uma euma apenas apenas das 2uma das 2 1 1 10 1 0 1 XORentradas é verdadeira se uma e apenas uma das 2 1 1 0 1 entradas for for verdadeira. y⋅ )y=+ xx ⋅ y += xx⋅⊕ y =y x ⊕ y XNOR XNOR 0 1 1 1 0 1 0 0 1 0 f 9 ( x9. Neto. y ) = x6 ⋅ y + x ⋅ y = x ⊕ y XOR 0 1 01 10 1 0 f ( x. verdadeira. N. Horta H. Horta 22 Departamento de Engenharia Electrotécnica . y⋅ )y=+ xx ⋅ y += xx⋅⊕ y =y x ⊕ y XOR XOR 0 0 0 1 f 6 ( x6. FunçõesFUNÇÕES Lógicas FUNÇÕES FUNÇÕES LÓGICAS LÓGICAS LÓGICAS .

¤  Uma porta AND de N entradas tem a saída a 1 sse todas as entradas Uma porta AND de N estiverem entradas temaa 1. Simbologia ¤ Simbologia & & ≥1 ≥1 2009/10 Setembro de 04 SISTEMAS DIGITAIS H. uma entrada estiverem a 1.7 PORTASCOM ¤ PORTAS COM MAIS DE 2 ENTRADAS MAIS DE 2 ENTRADAS ¤  As operações AND e OR (e consequentemente as portas NAND e NOR)AND As operações sãoe facilmente generalizáveis OR (e consequentemente para N-entradas. Funções Lógicas FUNÇÕES LÓGICAS . N. Horta 23 Departamento de Engenharia Electrotécnica . Uma Uma¤ porta OR porta OR de de N entradas temNa entradas temmenos saída a 1 se pelo a saída a 1 seestiverem uma entrada pelo menos a 1. Neto. as portas NAND e NOR) são facilmente generalizáveis para N-entradas. saída a 1 sse todas as entradas estiverem a 1.

funções erros: de paridade um bit de paridade são usado é habitualmente muitopara utilizadas detectar erros em sistemas de de transmissão. Neto. iguais a 1 Defor ímpar. a designação OU- e facto e embora usada exclusivo As funções so é estritamente genericamente.se as 3 entradas 0 0 rem iguais a 1. 0 ¤ x1A⊕XORx2 ⊕dex3 3⊕entradas ! ⊕ x N é= verdadeirax1 ⊕ x2 se ((( ⊕ xuma ) 3 ⊕e )⊕ x N uma das 3 !apenas ) entradas for igual a 1. 24 Departamento de Engenharia Electrotécnica . N.8 ¤  FUNÇÃO FUNÇÃO OU-EXCLUSIVOOU-EXCLUSIVO FUNÇÃO COM MAIS COM OU-EXCLUSIVODE 2MAIS COM DEDE 2 ENTRADAS ENTRADAS MAIS 2 ENTRADAS 0 =1 0 =1 1 1 1 1 0 0 x ⊕ y ⊕ z = (x ⊕ y ) ⊕ z ⊕ y ⊕ z = (x ⊕ y)⊕ z 0 =1 1 0 A XOR de 3 entradas é verdadeira se uma e apenas =1 =1 1 1 1 XOR de 3 entradasuma é verdadeira se uma das 3 entradas e apenas for igual a 1. ¤  Dea função factode 2e variáveis. comunicação que requerem detecção de erros: um bit de paridade s funções 2009/10 de paridadeésão muito utilizadasusado habitualmente em sistemas de comunicação para detectar erros de quetransmissão. ou se as 3 entradas forem iguais a 1. requerem detecção ¤ deAs ara a função de 2 variáveis. Horta e erros: um bit de paridade é habitualmente usado para detectar erros de transmissão. Funções Lógicas FUNÇÕES LÓGICAS -8 FUNÇÕES LÓGICAS . facto e embora usada genericamente. embora usada genericamente. requerem detecção Setembro de 04 SISTEMAS DIGITAIS H. aou1. 1 ⊕ x ⊕ x ⊕ ! ⊕ x = ((( x ⊕ x ) ⊕ x ) ⊕ !) ⊕ x 2 3 ¤ A A de N é1verdadeira XORXOR N entradas de N entradas é2verdadeira3 se o número de o se entradas número N dea 1entradas iguais for ímpar. de paridadea são designação correta OU-exclusivo muito utilizadas parasóade em sistemas éfunção de 2correcta estritamente comunicação que variáveis. ou se as 3 entradas =1 0 1 1 ma das 3 entradas forforem igualiguais a 1. a designação OU-exclusivo só é estritamente correcta XOR de N entradaspara é verdadeira se o número de entradas iguais a 1 for ímpar.

DeMorgan.9 Funções Lógicas OM PORTAS NAND ¤  Circuitos com portas NAND onsiderada uma porta universal porque qualquer circuito digital ¤  A porta NAND é considerada penas com portas NAND. FUNÇÕES LÓGICAS .) (cont. FUNÇÕES FUNÇÕESuma LÓGICAS porta LÓGICAS .10 porque qualquer circuito digital pode ser realizadoLÓGICAS FUNÇÕES apenas com . pelo que é vantajosa a realização de circuitos x ) nand ( x3 nand x2 ) só com2 A estruturaAdo estrutura circuitodo circuito x1 x1 mantém-semantém-se Ainalterada. N.10 portas NAND. estruturax1do circuito x1 x x2 x2 x1 mantém-sex2inalterada. OR forma directamente realizável apenas com portas NAND por simples aplicação da lei de normalmente considerada. ¤  Exemplo AND de 1 entrada. produtos. pode ser transformada ser transformada numa numa forma directamente forma directamente realizável Uma realizável apenas função comapenas nacom portas representada portas NAND forma NAND depor uma por simples soma simples aplicação de aplicação da produtos. lei deserdatransformada pode lei de numa DeMorgan. inalterada. ANDCIRCUITOS COM PORTAS NAND (cont. TTL) as portas NAND são as portas mais simples = ( x1 nand atas).) Uma funçãoUma função representada representada na uma na forma de forma AND de uma soma soma de pode de produtos.ex.2 x1 x2 x2 x3 x3 x3 x3 SISTEMAS DIGITAIS H.10 universal . CIRCUITOSCIRCUITOS COM PORTAS COM PORTAS oleana é realizável apenas com portas NAND NAND (cont. Neto. f = x x f +=xxxx =+ xx xx +=xxxx =+ xx xx ⋅ = x x x ⋅x x 1 2 3 1 22 13 22 3 1 22 13 22 3 12 2 3 2 f ) =nand = ( x1x2nand = ( x1 nand x1 xx2 ()+xnand x3nand x2 =( xxx1nand x)2 + x3xx2) = x1 x2 ⋅ x3 x2 2 3 3 2 2 gias (p. em sentido DeMorgan.) NOT ição directa das operações NOT. Horta 2009/10 x3 x1 x1 x2 x3 x2 x1 x2 25 x3 x3 Departamento de Engenharia Electrotécnica x .

Horta . Neto. Neto. Horta 26 SISTEMAS DIGITAIS Departamento de Engenharia Electrotécnica H. Dual: NOT NOT Qualquer Qualquer Qualquer circuito circuito circuito pode pode pode ser serser realizado realizado apenas apenas realizadoNOT com com apenas portas portas com portas NOR. a estrutura. Horta N. um somas. H.11 ¤  Circuitos com portas NOR CIRCUITOS CIRCUITOS CIRCUITOS COM COM COM PORTAS PORTAS PORTAS NOR NOR NOR ¤  A porta NOR é considerada uma porta universal porque qualquer TOS COM PORTAS NOR circuito Dual: Dual: digital pode ser realizado apenas com portas NOT NOR. N. ircuito pode ser realizado NOR. N. Horta H. AND somas. aa transformação transformação a transformação mantém mantém mantém aa estrutura. apenas com portas OR No NoNo caso caso de dede caso aa função função a função estarestar representada representada estar como como representada umum como um AND AND AND produto produto produto a função estar representada como de dede somas. a transformação ¤  mantém Exemploa estrutura. OR OROR NOR. Funções Lógicas FUNÇÕES FUNÇÕES FUNÇÕES LÓGICAS LÓGICAS LÓGICAS -.11 11 FUNÇÕES LÓGICAS . Neto. estrutura.11 . N. g gg= ==( x(1xx+11 ++x2xx)22⋅ )(⋅x⋅ (3xx+33 ++x2xx)22=) ==( x(1xx+11 ++x2xx)22⋅ )(⋅⋅x(3xx+33 ++x2xx)22=) ==( x(1xx+11 ++x2xx)22+) ++( x(3xx+33 ++x2xx)22 ) x2 ) ⋅ ( x3 + x2 ) = ( x1 + x( x2()x⋅nor = == ( xnor 3 +x2xxx)222nor )) nor =nor ((xx1(3x+xnor xnor 2 )x + x()x3) + x2 ) 1x11 nor 3 3 nor 2x22 or x2 ) nor ( x3 nor x2 ) x1 xx11 x1 xx11 x2 xx22 x2 xx22 x1 x2 x3 xx3 x3 xx3 3 3 2009/10 x3 Setembro de 04 Setembro Setembro de 04 de 04 SISTEMAS DIGITAIS SISTEMAS SISTEMAS DIGITAIS DIGITAIS H. somas. Neto.

x2 . impli Designa-se ¤ um por mintermo(maxtermo) um termo termo de produto em que todas as variáveis aparecem de produto (soma) termo deexactamente soma em queuma vez. Horta Setembro de 04 SISTEMAS DIGITAIS 27 Departamento de Engenharia Electrotécnica . x2 . x1 m6 e 0 para 1 todas 1 0as outras. não. x2 . x2 . x2 . implicante Designa-se canónico ou(também por maxtermo termo minimal) soma canónica. x1 m7 1 1 1 x3 + x2 + x1 M7 2009/10Setembro de 04 SISTEMAS DIGITAIS H. Uma função 0 1 0 x3 . x1 m3 0 1 1 x3 + x2 + x1 M3 o índice i indica o número decimal equivalente à que o índice 1 0 0 x3 . Mintermos para 3 variáveis Maxtermos para 3 variáveis x3 x2 x1 mintermo Um mintermo x3 x2 x1representa exactamente uma maxtermo Um maxter x3 . Funções Lógicas FUNÇÕES LÓGICAS . x2 . exatamente uma vez. complementadas ou não. x1 m4 0 x3por 1 0 binária combinação + xele x1 2 +representada. M4 à combinaç 1 0 1 x3 . x2 . x1 m2 0 1 0 x3 + x2 + x1 M2 Cada mintermo é também designado por mi em queCada maxte 0 1 1 x3 . x1 combinação das variáveis binárias na tabela de combinação 0 0 0 m0 0 0 0 x + x2 + x1 M0 verdade da função. x3 + x2 + x1 M6 e 1 para tod 1 1 1 x3 . x1 m1 0 0 1 x3 + x 2 + x1 M1 Uma função de n variáveis tem 2n mintermos. 3 verdade da 0 0 1 x3 . x2 . x1 m5 1 0 vale O mintermo 1 1xpara 3 + xa2 combinação + x1 Mrepresentada 5 O maxtermo 1 1 0 x3 . N. Neto.as variáveis aparecem exacta todas em que todas complementadas as variáveis aparecem ou não.13 FUNÇÕES LÓGICAS MINTERMOS MAXTERMOS ¤  MINTERMOS e MAXTERMOS Designa-se por mintermo (também produto canónico.

DE x1 SOMAS ← m1 0 0 0 1 0 1 1 1 Uma função booleana pode ser expressa algebricamente. x1 ) = x3 . ¤  Tabela de verdade – Soma de Produtos A soma inclui todos os mintermos p x3 x2 x1 f f ( x3 . xa1função← m70. x1 ) = ( x3 + x2 + x1 ) ← M2 0 1 1 1 1 1 1 1 . x1 ) DIGITAIS = ∏ M (2.1.x 3 produto de somas. Funções Lógicas Uma função booleana pode ser expressa algebricamente. a partir da tabela de verdade. vale 1 1 0 0 0 1 1 1 1 1 1 1 ¤  Tabela de verdade – Soma de Produtos x3 x2 x1 f 1 0 0 0 0 0 Setembro de 04 0 1 f ( x3 . como uma soma de produtos. N. x1 ← m5 0 1 0 0 1 0 1 1 O produto inclui todos os maxtermos para+osx3quais . directamente a ←m 0 0 1 1 f (x 1 0 0 0 partir da tabela de verdade. x2 . Horta 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 f ( x3 . ( x3 + x2 + x1 ) ← M4 1 0 0 0 12009/10 . x1 ← m0 f (x 0 TABELA 1 0 0 DA VERDADE ↔ PRODUTO + x3 . x2 .3. x2 . x2 . TABELA DA VERDADE ↔ SOMA DE PRODUTOS TABELA DA VERDADE ↔ a partir da tabela de verdade. x2 . xSISTEMAS 2 . ( x3 + x2 + x1 ) ← M6 Setembro de 04 1 0 1 O produto inclui todos os maxtermos para os quais a função vale 0 1 1 0 0 28 1 1 1 Departamento 1 de Engenharia Electrotécnica .4. 3 2 1 como um + x . directamente Uma função booleana pode ser expr A soma inclui todos os mintermos para os quais a função vale 1. x1 ) = ∑ m(0. Neto. x2 .6 ) H.5.19 x3 x2 x1 f 0 0 1 1 f ( x3 . + x3 .x .7 ) A soma inclui todos os mintermos para os quais a função vale 1 0 0 0 1 FUNÇÕES LÓGICAS . x2 .

B.B.B.C de Karnaugh + A’. C’ = B .C’ A.C’ na formaA’. geometricamente B "adjacentes" mintermos aos quais seja aplicável o Teorema da Adja NOTA QUE: r exemplo a função cuja expressão algébrica é Lógica. A única cond nas células sua representação ondentes no Mapa aos mintermos que nãode Karnaugh fazem parte daacima cumprir seria: é adade expressão que essa correspondência seja tal que fiquem colocados em função.  C’ adjacentes.B’.B. C’ + A .B.  C’ o teorema da adjacência ¤  Paralógica ficam colocados funções em4 células deA3.C canónicaA’. A’  . no Mapa de Karnaugh No Mapainscrevendo que temos um vindol nas células a utilizar correspondentes como exemplo a correspondência células-minter sa de mintermos Karnaugh para ¤  queuma O Mapa fazem parte função deexpressão da Karnaugh de 3 variáveis pois. fazendo corresponder aos números do epresentação no Mapa de Karnaugh acima seria: B binário os respectivos equivalentes decimais.B. A 0 0 Notar 0 que.teorema portantoda (na forma mínima soma de produtos): ncia lógica é o único¤  Os teoremas necessário da Álgebra para alcançar de Boole a forma mínima . 1 usando F(A.C’ ão é representada no ¤  MapaF(A.B’.C’ a convenção de que a uma variável negada se faz corresponder o sím e que a uma variável na forma directa se faz corresponder o símbolo 1.  B’  .C)  =  A’. C’ 2009/10 C os mintermos por um código binário.C) = A’. E que. podemos repre A’. utos: 0 1 0 1 adjacência lógica aos dois últimos termos. em que as célulasesãoao "par" Bde lsdecorresponde dispostas o termo forma a possibilitarem plicação mecânica do teorema da adjacência lógica (os mintermos a que é possívelB  .  C)  =  A’  .B. para dapoderia A.B.  C  +  B  .C’ A A A.  C Mapas de Karnaugh Mapa de Karnaugh para uma função de 3 variáveis A.B.B.assim.C soma A’. B e C 0 nas células rrespondentes aos mintermos que nãoBfazem parte da expressão da função. B ae que C função se uma ilustra ser: função deum ae seguir: inscrevendo 3 variáveis A. podemos numerar os mintermos como se aminando a expressão da função podea seguir: verificar-se que é possível aplicar o teorema da 29 Departamento de Engenharia Electrotécnica 0 1 0 1 jacência lógica aos dois últimos termos.B. corresponde o termo: essões mínimas das funções lógicas. B . nemo mapa sempre de constituem a gh permite a minimizaçãoferramenta através da detecção C de mintermospara maisgráfica conveniente a minimização de expressões F(A  . função é representadalógicas.B. . de por permitirem obter de forma quase totalmente que nãoefoi sistemática possível "agrupar" relativamente expeditacom outro(s).C’ inscrevendo um l nas + A.C A.B.B’. B ja por exemplo a função cuja expressão algébrica é dada a seguirA’. B e C poderia ser: a de Karnaugh para uma dada função consiste de um quadro com tantas células quantos íveis mintermos da função.C’ produtos: C C F(A.C’  +  A.B’. "ler-se" especial adjacentes.C)  =  A’. Só deste dada a seguir modo canónica na forma será possível soma a aplicação É possível "mecânica" aplicar desse o teorema da teorema.  B  .B’. directamente do Mapa de Karnaugh: ao l isolado. B .B’. Ora pode-se e 5 variáveis strar que quando o ponto de partida é aAforma canónica soma "simplificada" de produtos oé.C A.B’.  B’  .C  +  A’.C’  +  A.C’ células correspondentes ntermos que fazem parte da expressão da funçãoSão obviamente possíveis e inscrevendo um 0outras correspondências células-mintermos.expressão "adjacentes").C  +  A’. rnaugh pas permiteconstituem de Karnaugh a minimização através daA expressão outra representação detecção simplificada gráfica para as funções pode Têmagora de mintermos lógicas.

corresponde o termo: F(A . C’ A’  .  B’  .  C 2009/10 e ao "par" de ls corresponde o termo B  . sistemas digitais e que a simplificação pode ser assinalada "agrupando" os 1s como se ilustra a seguir: Observando o Mapa de Karnaugh verifica-se que aqueles dois termos correspondem aos ls A’. B’ . C’ = pode B . portanto (na forma mínima soma de produtos): Departamento de Engenharia Electrotécnica . C’ a+ simplificação A .directamente portanto (na forma do Mapa mínima soma de Karnaugh: ao l de produtos) isolado. B . que não foi possível "agrupar" com outro(s). C’ser assinalada "agrupando" os ls como se ilustra a seguir: B 0 1 0 1 A 0 0 0 1 C ¤  A expressão A expressão simplificada "simplificada" pode agora "ler-se" é. C) = A’ . Be. C + B . Mapas de Karnaugh ¤  Nota que: ¤  Observando o Mapa de Karnaugh verifica-se que aqueles dois termos correspondem aos 1s colocados em células "adjacentes".  C’ 30 A expressão "simplificada" é. B .que colocados em células "adjacentes".

uma para cada termo desenvolvido (mintermo) possível . 3. Um Mapa de Karnaugh para uma função de 2 variáveis terá 22 = 4 células. um Mapa de Karnaugh para uma função de 4 variáveis terá 24 = ¤  Mapas 16 células. 4 e 5 variáveis Mapas de Karnaugh Um Mapa de Karnaugh para uma função de 3 variáveis requer 8 células.para etc.M. 4 e 5 variáveis B B 2 variáveis 3 variáveis A A C C 4 variáveis B A D C C E E 5 variáveis B B A A 2009/10 D D 31  Manuel F. C Mapas para funções de 2.23= 8. funções de 2. 3. Barros  Departamento de Engenharia Electrotécnica/Informática Página 12 Departamento de Engenharia Electrotécnica .

 C’ C C A’.B’ 1 1 1 1 1 1 B B A 1 1 A D D A’.D’ C B’. Mapas de Karnaugh sistemas digitais ¤  Grupos Exemplos dede de grupos adjacência adjacência de e simplificação 4 células dos em mapas de termos 4 variáveis: B.D’ C 1 1 1 1 1 1 B B A A 1 1 D D 2009/10 e em mapa de 5 variáveis: 32 C C Departamento de Engenharia Electrotécnica E E .

riáveis B e C.B’ mindo todas as outras. Barros Porventura a utilizaçãoPágina  Departamento de Engenharia Electrotécnica/Informática mais comum 13 (se bem que não a única) dos mapas de Karnaugh C C obtenção E da forma mínima somaEde produtos (FMSP) para uma função.  C’.  C’ de mintermos C que constituem o grupo de C D D ncia é equivalente ao termo obtido tomando as variáveis com ocorrências idênticas e A’.2 .C B D B D A AD 1 1 B’ D D 1. D A A Mapas de Karnaugh uma maneira geral. D) = A .  D A.Leitura de mapas de Karnaugh na forma mínima soma de produtos e ¤  Mapa em mapa de 5 variáveis de 5 variáveis: l F.  C’.M.D’ 1 1 B B 1 1 ¤  Grupos plos de grupos de adjacência de A emadjacência de 2 células mapas Exemplos deegrupos de 4 variáveis: simplificação A de adjacência dedos termos 8 células em mapas de 4 variáveis: C D A’. 1 1 B B Para chegar 1 a um processo sistemático 1 de obtenção da FMSP vamos começar por de A A grupos [de adjacência] primários : Um grupo deD adjacência diz-se primárioD se não está totalmente incluído em outro B.  C’.M. D . temos 1 1 B B Exemplos de grupos de adjacência de 4 células em mapas de 4 variáveis: 1 1 F (A .D’ grupo maior.  B’. 2009/10  Manuel F. C.  B’.D’ B C B’. 1 = A .3. B .  D’ D C C 1 1 1 1 1 1 1 1 1A’. Barros  Departamento de Engenharia Electrotécnica/Informática Págin Exemplos de grupos de adjacência de 8 células em mapas de 4 variáveis: 33 Departamento de Engenharia Electrotécnica C C . 1 1 1 1 B.D’ 1 1C B B A 1 1 1 1 11 1 A 1 1 1 1 A 1 1 1 1 D 1 1 B. a soma do grupo B.

B.  C’. 1 1 B Os grupos nos l e 3 são primários Mas nem sempre 1 1 A a FMSP consta apenas de grupos primários essenciais: será esse o caso se Grupo nº 3 1 1 em grupos primários após remoção dos ls contidos B. Mapas de Karnaugh Por outras palavras.  C.C’ D EXEMPLO: Os grupos nºs lGrupos e 3 sãoprimários primários lª tentativa de extracção dos 2ª tentativa de extracção dos essenciaisessenciais Grupos primários (só 1) (só 1) restantes ls restantes ls 1ª tentativa de extração dos restantes 1s É bem claro que um termo relativo a um grupo não-primário não deve aparecer na FMSP. na FMSP só aparecem termos correspondentes a grupos Primários 1 1 1 1 1 1 1 1 1 1de escolher 1 B 1quais os grupos primários que formam 1 B 1 B Resta o problema A A a FMSP. simplicidade decrescente a melhor hipótese a seguir é a de 2 grupos de 2. incluídos estar pelo que na por ordem de FMSP. Cada A célula l deve estar incluída1 em1pelo menos um dos grupos primários escolhidos.  C Também é bem claro que todos os grupos primários essenciais devem estar incluídos na FMSP.D Por outras palavras.  B. uma vez que os ls por ele "representados" podem ser representados pelo termo maisA’. primário.C essenciais subsistirem um ou mais ls. uma vez que os ls por ele "representados" podem ser representados pelo termo mais simples correspondente a um (ou o ) grupo primário que o inclua. Grupo nº 1 A.  D simples C C C correspondente a um (ou o ) grupo primário que o inclua.  D’ D D D Haverá muitasA. 2009/10 os 4 ls restantes (depois da remoção do grupo primário 2ª tentativa essencial)de nãoextração podem serdos restantes 1s agrupados Também é bem num grupo claro quedetodos 4. Um grupo primário diz-se essencial se incluir uma ou mais células 1 que não estão incluídas C em qualquer outro grupo primário. Este é precisamente 34 o agrupamento Mas nem sempre a FMSP constaefectuado nade apenas 2ª grupos tentativa. primários essenciais: será esse o caso se Departamento de Engenharia Electrotécnica . Grupo nº 2 A’.  B. vezes ls que está estão incluídos totalmente incluídoem no apenas um grupo primário: grupo nº3.  B’. ¤  Leitura do MK na forma mínima soma de produtos Exemplo: Haverá O grupo nº2 não muitaspois é primário. nem num grupo os grupos de 4essenciais primários mais um devem grupo de 2. na FMSP só aparecem termos correspondentes a grupos Primários sistemas digitais Resta o problema de escolher quais os grupos primários que formam a FMSP.  C. Cada célula l deve estar incluída em pelo menos um dos grupos primários escolhidos.  D’ B. B.  C’ vezes ls que estão incluídos em apenas um grupo primário: Um grupo primário diz-se essencial se incluir uma ou mais células 1 que não estão incluídas Um grupo em qualquer outro raciocínio simples permite estabelecer que a 2º tentativa fornece já a FMSP: claramente. É bem claro que um termo relativo a um grupo não-primário não deve aparecer na FMSP.

liquido os sensores l e 2 seguinte: ficamAa “1” quando molhados. também surgem casos em que para determinadas condições de entrada (que podem ¤  Condições Há então completa ocorrer) liberdade indiferentes as saídas para do circuito (Don't estabelecer valores care simplesmente conditions) para não as são utilizadas.isto é. Num  tanque  de  líquido  os  sensores  l  e  2  ficam  a  “l”  quando   Num mapa de Karnaugh.3.  C’então por d (do inglês don't care ). das variáveis de entrada nunca podem ocorrer.se tomar um (ou mais) X como l resultar na compactação de um termo combinação necessário S2=1. Sl =0 nunca surge. a funcionalidade do Condições ¤ circuito indiferentes não é afectada num MK pelos valores que as saídas possam então tomar.4 . Sl =0 nunca surge.se tomar um (ou mais) X como l resultar na compactação de um termo necessário para extrair alguns 1. EXEMPLO: Para esta combinação de entrada as saídas são indiferentes . 35 . o X é tomado como 0.3de. o procedimento a Tomar em relação aos Xs é o seguinte: . a) funcionalidade do circuito não é afectada valores quepara as quais as saídas certas possam combinações então tomar. o X é tomado como 0.1 o X é tomado S1 como l. os Exemplo variáveis valores de combinação de entrada indiferentes de entrada das que nunca saídas não pode surgir podem representam-se ocorrer (numa tabela de verdade ou num mapa de Karnaugh) por X ou então por d (do inglês don't care ).Mapas reduzidos (Variable-entered mapsdos ) ls do mapa. Departamento de Engenharia Electrotécnica . o X é tomado como l.1os valores 0 0 1 indiferentes das saídas representam-se (numa tabela de verdade ou num mapaA de0 Karnaugh) X X 1 por X ouB.C combinações. A combinação S2=1. Sensor 1 S1 sistemas digitais Para esta combinação Há pelos funções Condições Indiferentes 1. de acordo com o que seja mais vantajoso para a simplificação do circuito.3. Só um dos Xs é que é tomado a l Há então completa B liberdade para estabelecer valores para as saídas relativas a essas B’. Para Só um dos Xs é que é tomado a 1 frisar esse facto.das Para frisar esse facto. o procedimento relaçãoNum Sensora2 Tomar em S2 tanque Xs é o de aosmolhados.isto é. . de ¤  Há com acordo funções o que lógicas seja maispara as quais vantajoso para a certas combinações simplificação do circuito.caso contrário.caso contrário. C 2009/10Num mapa de Karnaugh. saídas relativas a essas combinações.Condições entrada as indiferentes lógicas saídas são (Don't care conditions indiferentes . para extrair alguns dos ls doSensor mapa. .

M 2 . FUNÇÕES cadaINCOMPLETAMENTE uma das combinações ESPECIFICADAS das entradas que nunca ocorrerão. x2 . comportamento édomúltiplo circuito de 3. Neto.7 ) 1 0 0 0 1 1 1 X 1 0 1 0 = M 1. SISTEMAS DIGITAIS )⋅ ∏ M d (0.M 2 . x2 .7 )para cada ‘X’ 1 0 0 0 Representação: Realidade o mais adequado entre Física: ‘0’ ou ‘1’. 0 0¤  0Exemplo: X A função toma o valor ‘X’existe. x1(1).. N. 0 1 0 0 Realidade Física: para os valores ‘X’donão fora existe. ∑ ∑ ‘X’ não existe. x2 .=2. apenas intervalo. Horta 36 Departamento de Engenharia Electrotécnica .por ‘-’) para 0 0¤  1Função 0 quecada uma dasse deteta combinações um numero das entradas que nunca[1-6].4H.20 FUNÇÕES INCOMPLETAMENTE ESPECIFICADAS FUNÇÕESFunção Exemplo Condições Indiferentes INCOMPLETAMENTE ESPECIFICADAS que detecta se um FUNÇÕES número.4.forax1 ) = M (1. portantoexistem podemos ‘0’ escolher ou ‘1’. 0 0 0 X Exemplo X Função – “don´tque detecta care”: não nosse um número. x 1 ) não= ∑ m (3 . x1f)(=x3 .5m ∑ ∏ ∑ ) ⋅(3.6]. é múltiplo de 3. Horta 2009/10 Setembro de 04 SISTEMAS DIGITAIS H.M d 0 . Neto.M d 0 . é múltiplo de 3.M 4 . x care”: 2 . apenas existem ‘0’ ou ‘1’.escolher 7) para cada ‘X’ 1 1 0 1 0 1 00 1 1 1 o mais adequado entre ∏ = m‘0’ 3 +oum‘1’.M d 7 1 1 0 1 f ( x3 .M 2 .M 5 .M =m 4 . no intervalo LÓGICAS [1.5Neto. x12M Representação: ∏ . para cada ‘X’ 0 0 1 x0 x x of mais A função adequado entre toma o valor ‘1’. A função toma o valor ‘X’ (às vezes também representado por ‘-’) para 3¤ x2Funções xExemplo incompletamente x1 fFunção que detecta se um número.6]. (às vezes também representado x3 x2 x1 f Realidade Física: ‘X’ não apenas existem ‘0’ ou ‘1’. no intervalo ocorrerão. 0 1 0 0 0 0 0 para X os valores fora f (do x3 .6 ) + escolher md (0.7 ) N.6 )M+d (0.M 4 . N. . preocupamos no com intervalo o [1.2portanto do intervalo. ∏ 6 + md 0 + md 7 1 1 1 X 1 = M .20é múltiplo de 3. Horta 1 1 1 X = M 1.5) ⋅ podemosM d (0.M d 7 Setembro de 04 SISTEMAS DIGITAIS H.2. x2 . ‘X’ (às ‘0’preocupamos ou vezes também representado por ‘-’) para 0 1 1 31 2 1 X – “don´t care”: não nos cada uma das combinações das entradas com o comportamento que nunca do circuito ocorrerão.M 0 . x1 ) =portantom(3podemos . especificadas no intervalo [1.7 ) 0 para osf (valores x3 . x1 ) = ∏ M (1.m 3 +5 m6 d+ Mdd07+ md 7 Setembro de 04 1 1 0 1 f ( x3 . . FUNÇÕES LÓGICAS .M .m7 )d (0.intervalo.M 5 .6].6 ) +∑ m d (0.4. 0 1 1 01 0 1 1 0 1 0 0 m3 preocupamos = nos + m6 + md 0 +com mdo7 comportamento do circuito 1 0 0 00 1 0 Representação: f ( X – “don´t x3 .

do projecto.1. habitualmente maior maior simplificação.2.1.2.x73)x=2 ∏ M (0. Neto.+6. x22. N. objectivos a soluçãohabitualmente do projecto.1. N.7 ) = ∏ M (0.21 FUNÇÕES LÓGICAS . simplificação.5) 0 01 10 1 0 1 0 1 = x2 x1 + x3 x2 0 1 1 1 1 = x=2 xx12+( xx13+x2x3 ) 0 11 01 0 1 0 1 0 = x2 ( x1 + x3 ) 1 0 0 0 0 = x2 ( x1 + x3 ) 1 10 00 1 0 0 0 0 1 0 1 0 0 x 1 10 11 0 0 1 0 1 xx22 1 1 0 1 1 f 1 11 10 1 1 X 1→ 1 x2 xx11 f 1 1 1 X →1 x1 x33 f 1 1 1 X →1 x3 2009/10 Setembro Setembro de 04 de 04 SISTEMAS DIGITAIS SISTEMAS DIGITAIS H.6. x ) = ∑ m(3.21 Condições Indiferentes FUNÇÕES LÓGICAS . Horta H. N. x3 0x2 0x1 0 f X → g→ 0 Neste caso. mais simples maior corresponde a substituir o simplificação. ‘X’ primeiro a solução por ‘0’mais simples corresponde e o segundo por ‘1’.5) 0 1 0 0 0 f → g ( x3 . escolhemos ‘0’maior ou ‘1’simplificação.7 ) = ∏ M (0. Horta 37 Departamento de Engenharia Electrotécnica . Neto. x1 ) = ∑= xm2 x(31 .4.21 FUNÇÕES INCOMPLETAMENTE ESPECIFICADAS (cont.4.5) 0 00 11 0 0 0 0 0 f → g ( x33. normalmente. a solução mais simples corresponde a substituir o primeiro ‘X’ por ‘0’ e o segundo por ‘1’. Neto.4. 0 0 1 0 0 f → g ( x . Exemplo Estratégia: objectivospara cada ‘X’ habitualmente do projecto.) FUNÇÕES INCOMPLETAMENTE ESPECIFICADAS (cont. Horta Setembro de 04 SISTEMAS DIGITAIS H. x2 . a substituir o 0 0 0 X →0 0 00 00 1 X 0 →0 0 primeiro ‘X’ por ‘0’ e o segundo por ‘1’. x33 x22 x11 f →g Neste caso. FUNÇÕES LÓGICAS . x11) = ∑ m(3. FUNÇÕES INCOMPLETAMENTE ESPECIFICADAS (cont.) Exemplo ESTRATÉGIA: Para cada Estratégia: para cada ‘X’ escolhemos ‘X’ escolhemos ‘0’ ou ‘1’ de acordo com os ¤  Exemplo Estratégia: para cada ‘X’‘0’ ou ‘1’ de escolhemos acordo ‘0’ ou comcom ‘1’ de acordo os objectivos os objetivos do projeto. x . de acordo com os x x x f →g Neste caso.) ¤  Cont.6.2.

11.13) CD CD00 0001 0111 1110 10 CD CD00 0001 0111 1110 10 CD CD00 00 01 01 11 11 10 10 AB AB 0 1 1 3 3 2 2 AB AB 0 1 3 2 AB AB 0 1 3 2 0 0 1 3 2 0 1 3 2 00 00 1 11 10 00 0 00 00 1 1 1 1 0 0 0 0 00 00 1 1 1 1 0 0 0 0 4 4 5 5 7 7 6 6 4 4 5 5 7 7 6 6 4 4 5 5 7 7 6 6 01 01 0 01 11 10 0 01 01 0 0 1 1 1 1 0 0 01 01 0 0 1 1 1 1 0 0 12 12 13 13 15 15 14 14 12 12 13 13 15 15 14 14 12 12 13 13 15 15 14 14 11 11 0 0x x1 11 1 11 11 0 0 x x 1 1 1 1 11 11 0 0 x x 1 1 1 1 8 8 9 9 11 11 10 10 8 8 9 9 11 11 10 10 8 8 9 9 11 11 10 10 10 10 x x0 00 01 1 10 10 x x 0 0 0 0 1 1 10 10 x x 0 0 0 0 1 1 CD CD 00 0001 0111 1110 10 CD CD 00 00 01 01 11 11 10 10 AB AB 0 1 3 3 2 2 AB AB 0 1 3 2 0 1 0 1 3 2 00 00 1 1 1 1 0 0 0 0 00 00 1 1 1 1 0 0 0 0 4 4 5 5 7 7 6 6 4 4 5 5 7 7 6 6 01 01 0 0 1 1 1 1 0 0 01 01 0 0 1 1 1 1 0 0 12 12 13 13 15 15 14 14 12 12 13 13 15 15 14 14 11 11 0 0 x x 1 1 1 1 11 11 0 0 x x 1 1 1 1 8 8 9 9 11 11 10 10 8 8 9 9 11 11 10 10 10 10 x x 0 0 0 0 1 1 10 10 x x 0 0 0 0 1 1 2009/10 Setembro Setembro de 04de 04 SISTEMAS SISTEMAS DIGITAIS DIGITAIS H.13) ΣmdΣ(8.13) (8.10. H.9.9.5.3.10.7.C.27 BOOLEANAS .14. =ΠM(2.7. MINIMIZAÇÃO MINIMIZAÇÃODEDE FUNÇÕES BOOLEANAS FUNÇÕES .) ¤ Funções FunçõesIncompletamente Funções Especificadas Incompletamente incompletamenteEspecificadas especificadas Exemplos: Exemplos: f(A.6.13) =ΠM(2.B.6.12). N. Neto.14.11.4.1.15)+ = Σm(0.B.12).5. Neto.27 Condições Indiferentes MÉTODO MÉTODODEDE MINIMIZAÇÃO DEDE MINIMIZAÇÃO KARNAUGH (cont.15)+ md(8.1. ΠMΠ d Md(8.C. Horta 38 Departamento de Engenharia Electrotécnica .4.3. Horta N.D) = Σm(0.D) f(A.) KARNAUGH (cont.

. se entrarem duas. 0 1 0 0 0 0 1 B A B C F 0 1 1 0 0 1 0 Exemplo 1: 1 0 0 0 0 1 1 0 0 0 1 0 C 0 0 1 1 A B F A C C 1 0 1 1 1 1 C 0 1 0 0 0 0 1 B 1 1 0 0 0 1 1 0 1 1 01 1 1 0 1 0 1 0 0 0 1 0 C A C C 1 0 1 1 Outro EXEMPLO 1 pode 1 Cser: 1 1 0 0 1 1 1 1 A B C F 0 0 0 1 Outro EXEMPLO pode ser: 0 0 1 1 A B F 0 1 0 0 0 0 1 B A B C F 0 0 0 1 0 1 1 0 0 1 0 1 0 0Exemplo 2: 1 0 A0 B 0 F 1 0 A C C. X C 0 1 1 0 1 0 0 1 0 01 0 1 1 1 B 1 C.variáveis. pois a partir daí sistemas digitais precisam de ser representados em vários "planos". X 2009/10 0 1 1 0 1 1 00 1 0 0 1 0 1 0 0 0 1 1 1 1 0 X C C C. entrada redução do tamanho do mapa: o mapa terá metade do número de células se entrar uma ¤  Utilidade variável dos e um quarto. mapas se entrarem duas. X A 1 0 1 1 1 1 C. de K.reduzidos Preenchimento dos mapas reduzidos No ¤  entanto.. Os mapas reduzidos permitem uma Mapas Reduzidos redução do tamanho do mapa: o mapa terá metade do número de células se entrar uma Utilidade dos mapas reduzidos variável e um quarto. é tão sistemáticapois a partir como daí dos M. . a minimização Os MK deixam de ser não é tão sistemática como Casosatisfatórios de apenas umanovariável acaso dosentrada partir M.de de 5K. A B C F ¤  Os mapas Preenchimento dos mapasreduzidos reduzidos0 permitem 0 0 1 uma redução do tamanho do Caso de apenas uma variável entrada 0 0 1 1 A B F mapa. Utilidade dos mapas reduzidos Os mapas de Karnaugh deixam de ser satisfatórios a partir de 5 variáveis. mesmo para o no caso precisam de ser representados casoem vários "planos". especialmente simplesOs de mapas reduzidos haver uma permitem única variável uma no mapa. partir daí precisam de ser representados em vários "planos". Os mapas de Karnaugh deixam de ser satisfatórios No entanto. a partir a minimização não de 5 variáveis. X 39 1 1 0 0 “C. mesmo para opois a caso especialmente simples de haver uma única variável entrada no mapa.X”  representa uma situação em que a função tem um valor opcional caso C seja l e tem o Departamento de Engenharia Electrotécnica 1 1 1 X valor 0 caso C seja 0.

B NAND NOU A+B NOR Inversor A NOT 2009/10 40 Departamento de Engenharia Electrotécnica . 1.B AND OU A+B OR NE A.4 .Portas lógicas Portas lógicas Embora seja possível realizar qualquer função lógica com: portas OU e portas Inversor ou então com portas E e portas Inversor utilizam-se vulgarmente (e estão disponíveis em larga variedade sob a forma de circuito integrado) outras portas lógicas. que constam da lista a seguir. ¤  Portas juntamente com os seus símbolos e expressões lógicas: Lógicas SÍMBOLO NOME SÍMBOLO EXPRESSÃO ALTERNATIVO E A.

B + A . B ) 2009/10 41 Departamento de Engenharia Electrotécnica . B + A . B) 1 1 0 A B A +B A+B NOU-EX 0 0 1 OU EX-NOR 0 1 0 1 0 0 A B 1 1 1 (= A. A+B NOR Portas lógicas Inversor NOT A ¤  Outras portas lógicas NOME SÍMBOLO TABELA DE VERDADE EXPRESSÃO A B A + B OU-EX 0 0 0 A+B EX-OR 0 1 1 1 0 1 (=A .

Símbolos Crystal/ ¤  Símbolo usados nos Transformer Piezo esquemáticos Microphone Speaker Operational Amplifiers 1 1 & & Buffer Inverter AND Gate NAND Gate !1 !1 =1 =1 OR Gate NOR Gate XOR Gate XNOR Gate 2009/10 42 Departamento de Engenharia Electrotécnica .

) Schematic Symbols Ground/Common Voltage Battery Cell Source Pushbutton Switch Lamp Diode LED Bipolar Junction Transistors Resistor Potentiometer Capacitors JFET Transistors MOSFET Transistors 2009/10 Crystal/ Transformer Piezo Microphone Speaker Operational Amplifiers 43 1 1 & & Departamento de Engenharia Electrotécnica . Símbolos ¤  Símbolo usados nos esquemáticos (cont.

hendrix.html 44 Departamento de Engenharia Electrotécnica .edu/~burch/logisim/ Tutorial (Port): http://ozark.hendrix. Simulação de Circuitos ¤  LOGISIM ¤  Site Oficial: http://ozark.7/en/html/guide/ 2009/10 index.html Tutorial (Ing): http://ozark.edu/ ~burch/logisim/docs/2.edu/~burch/ logisim/docs/2.7/ pt/html/guide/index.hendrix.

Logisim ¤  Demo (with logisim) 2009/10 45 Departamento de Engenharia Electrotécnica .

Order Number 54LS00DMQB 54LS00FMQB 54LS00LMQB DM54L performs the logic NAND function◆ able◆ Contact a National Order Number Semiconductor 54LS00DMQB Sales Office+ 54LS00FMQB 54LS00LMQB DM54LS00J DM54LS00W See NS DM74LS00M Package Number E20A J14A M Distributor for specifications◆ See NS Package Number E20A J14A M14A N14A or W14B Function Table Connection Diagram Function Table Y e AB Dual-In-Line Package Inputs Outp Y e AB A B Y Inputs Output L L H L H H A B Y H L H H H L L L H H e High Logic Level L H H L e Low Logic Level H L H H H L H e High Logic Level L e Low Logic Level TL+F+6439–1 Order Number 54LS00DMQB 54LS00FMQB 54LS00LMQB DM54LS00J DM54LS00W DM74LS00M or DM74LS00N See NS Package Number E20A J14A M14A N14A or W14B Function Table 2009/10 Y e AB Inputs Output C1995 National Semiconductor Corporation TL+F+6439 A B Y L L H L H H 46 H L H H H L Departamento de Engenharia Electrotécnica H e High Logic Level . Connection Diagram General Description Featu This device contains four independent gates each of which Y Altern Dual-In-Line Package performs the logic NAND function◆ able◆ Distri Circuitos Integrados Connection Diagram Dual-In-Line Packag ¤  74LS00 54LS00%DM54LS00%DM74LS00 Quad 2-Input NAND Gates June 1989 54LS00%DM54LS00%DM74LS00 Quad 2-Input NAND Gates General Description Features TL+F+6439 This device contains four independent gates each of which Y Alternate Military+Aerospace device (54LS00) is avail.

Circuitos Integrados ¤  74LS08 54LS08&DM54LS08&DM74LS08 Quad 2-Input AND Gates June 1989 54LS08&DM54LS08&DM74LS08 Quad 2-Input AND Gates General Description Features TL+F+63 This device contains four independent gates each of which Y Alternate Military+Aerospace device (54LS08) is avail- performs the logic AND function◆ Order able◆ Contact Number a National 54LS08DMQB Semiconductor Sales Office+54LS08FMQB 54LS08LMQB DM54LS08J DM54LS08W DM74LS08M Distributor for specifications◆ See NS Package Number E20A J14A M14A N14A or W14B Connection Diagram Function Table Dual-In-Line Package Y e AB Inputs Output A B Y L L L L H L H L L H H H H e High Logic Level L e Low Logic Level TL+F+6347–1 Order Number 54LS08DMQB 54LS08FMQB 54LS08LMQB DM54LS08J DM54LS08W DM74LS08M or DM74LS08N See NS Package Number E20A J14A M14A N14A or W14B Function Table 2009/10 Y e AB Inputs Output A B Y L L L L H L 47 H L L H H H Departamento de Engenharia Electrotécnica H e High Logic Level .