You are on page 1of 7

Universidad Tecnolgica Israel

Carrera de Electrnica - Laboratorio de Electrnica II

UNIDAD I
TRANSISTORES DE EFECTO DE CAMPO FET

1. TTULO

Prctica 1: Curva caracterstica del Transistor JFET y niveles de Operacin.

2. OBJETIVO GENERAL

Construir la curva caracterstica de un transistor FET, a travs de la aplicacin de


las leyes, teoras y modelos matemticos que rigen a stos, para comprender el
funcionamiento y comportamiento del mismo.

3. RESULTADOS DE APRENDIZAJE

Comprobar el mecanismo de conduccin de corriente de acuerdo al voltaje de


puerta (VGS).
Identificar la regin lineal en la curva caracterstica de drenaje.
Graficar la familia de curvas caractersticas de V DS, Vs, ID, para la configuracin
drenaje-fuente.

4. MARCO TERICO

TRANSISTOR DE EFECTO DE CAMPO JFET

5.1 Introduccin

El transistor de efecto de campo FET es un dispositivo de 3 terminales que se utiliza


para diversas aplicaciones, en gran parte, similares a las del transistor BJT aunque la
principal diferencia entre los dos tipos de transistores es el hecho de que el transistor
BJT es un dispositivo controlado por corriente como se describe en la figura 5.1.a,
mientras que el transistor JFET es un dispositivo controlado por voltaje como se
muestra en la figura 5.1.b. En otras palabras, la corriente I C de la figura 5.1.a es
una funcin directa del nivel de I B . Para el FET la corriente I D ser una
funcin del voltaje V GS aplicado al circuito de entrada, como se muestra en la
figura 5.1.b. En cada caso, la corriente del circuito de salida se controla por un
parmetro del circuito de entrada, en un caso es con un nivel de corriente y en el
otro, con un voltaje aplicado.1

5.2 Construccin y Caractersticas (JFET)

La construccin bsica del JFET de canal- n se muestra en la figura 5.2. Observe


que la mayor parte de la estructura es el material de tipo n que forma el canal entre
las capas integradas de material de tipo p. La parte superior del canal de tipo n se
encuentra conectada por medio de un contacto hmico a una terminal referida como

1 Teora de Circuitos y Dispositivos Electrnicos, R.L Boylestad, L. Nashelsky. 8Ed., Editorial PHH, Cap. 5,
pg.245

Pgina 1 de 7
Universidad Tecnolgica Israel
Carrera de Electrnica - Laboratorio de Electrnica II

Drenaje (D), mientras que el extremo inferior del mismo material se conecta por
medio de un contacto hmico a una terminal referida como fuente (S). Los dos
materiales de tipo p se encuentran conectados entre s y tambin con la terminal de
compuerta (G). Por lo tanto, el drenaje y la fuente se encuentran conectados a los
extremos del canal de tipo n y la compuerta a las dos capas de material tipo p. En
ausencia de potencial alguno aplicado, el JFET cuenta con dos uniones p-n bajo
condiciones sin polarizacin. El resultado es una regin de agotamiento en cada
unin como se muestra en la figura 5.2, la cual se asemeja a la misma regin de un
diodo bajo condiciones sin polarizacin. Recuerde tambin que una regin de
agotamiento es aquella regin que no presenta portadores libres y es, por tanto,
incapaz de soportar la conduccin a travs de ella.2

5. LISTADO DE MATERIALES Y EQUIPOS

Fuente de alimentacin variable DC (1V-24V).


Multmetro, con el ampermetro operativo.
Resistencias: tres (3) de 1M, tres (3) de 2k y tres (3) de 100.

Tres (3) Transistores FET canal N: 2N5951. Reemplazo el NTE312. Tambin es


vlido el 2N5951 o el 2N5953.

2 Teora de Circuitos y Dispositivos Electrnicos, R.L Boylestad, L. Nashelsky. 8Ed., Editorial PHH, Cap. 5,
pg. 247

Pgina 2 de 7
Universidad Tecnolgica Israel
Carrera de Electrnica - Laboratorio de Electrnica II

Protoboard.
Cables 24AWG.
Papel milimetrado, al menos unas 10 hojas.
Hojas cuadriculadas A4, un paquete de 50 hojas.

6. PROCEDIMIENTO

Preparatorio:

1. Simule el circuito que se ilustra en la Figura 1, en el software de simulacin


Qucs. Para la simulacin cambie las caractersticas del transistor como se
muestra en la ltima hoja de Anexos.
2. Establezca VGG de modo que VGS est en 0V.
3. Ajuste VDD por cada valor de VDS que incluye en la Tabla 1. Con la sonda de
corriente mida el valor de ID para cada valor de VDS y regstrelo en la Tabla 1.
4. Ajuste VGG para que VGS = -0,5V. Repita el paso 3 manteniendo VGG constante.
5. Repita los pasos 3 y 4 para todos los valores de VGS en la Tabla 1.
6. Con los datos de la Tabla 1, grafique las curvas caractersticas de drenaje para la
configuracin en fuente comn del transistor; utilice papel milimtrico.
Recuerde: VDS es el eje horizontal e ID, el eje vertical.

Prctica:

1. Monte el circuito en el protoboard como se ilustra en la Figura 1.


2. Establezca VGG de modo que VGS est en 0V. El ampermetro M1 debe estar en el
intervalo de miliamperios a fin de proteger el medidor.
3. Poco a poco ajuste VDD por cada valor de VDS que incluye en la Tabla 1. Observe
el valor de ID para cada valor de VDS y antelo en la Tabla 1.
4. Ajuste VGG para que VGS = -0,5V. Repita el paso 3 manteniendo VGG constante.
5. Repita los pasos 3 y 4 para todos los valores de VGS en la Tabla 1.
6. Con los datos de la Tabla 1, grafique las curvas caractersticas de drenaje para la
configuracin en fuente comn del transistor; utilice papel milimtrico.
Recuerde: VDS es el eje horizontal e ID, el eje vertical.
7. Responda las preguntas que se encuentran en el punto de Anexos del informe.

Pgina 3 de 7
Universidad Tecnolgica Israel
Carrera de Electrnica - Laboratorio de Electrnica II

7. DIAGRAMAS Y FIGURAS

Figura 1: Diagrama circuital para la obtencin de la curva caracterstica del FET.

8. TABULACIONES Y RESULTADOS

Tabla 1 Simulacin: Tabla correspondiente a los valores medidos de la Figura 1.

ID

V DS (V)
V GS
(V) 0 0.5 1 1.5 2 2.5 4.5

-0.5

-1.0

-1.5

-2.0

Pgina 4 de 7
Universidad Tecnolgica Israel
Carrera de Electrnica - Laboratorio de Electrnica II

Tabla 1 Prctica: Tabla correspondiente a los valores medidos de la Figura 1.

ID

V DS (V)
V GS
(V) 0 0.5 1 1.5 2 2.5 4.5

-0.5

-1

-1.5

-2

9. SIMULACIONES

Adjuntar el grfico de la simulacin correspondiente a la Figura 1 que se detalla en


el informe, debe observarse la lectura en los dos multmetros.

Figura 2. Con V GS=0 V y V DS =1V

Pgina 5 de 7
Universidad Tecnolgica Israel
Carrera de Electrnica - Laboratorio de Electrnica II

Figura 3 Con V GS=1 V y V DS =4.5 V

10. CLCULOS

No se necesitan para la presente prctica.

11. CONCLUSIONES Y RECOMENDACIONES

1. Exponga sus conclusiones respecto a la presente prctica.


2. Exponga sus recomendaciones respecto a la presente prctica.

12. BIBLIOGRAFA

Electrnica: Teora de circuitos y dispositivos electrnicos. Boylestad


Nashelsky. Octava Edicin. Pearson Educacin. Captulo 5

13. PREGUNTAS (Acabada la prctica en el Laboratorio)

1. Mediante la grfica obtenida. Cul es el valor de IDSS?


2. Establezca VGS = -2,5V. Qu sucede con la corriente ID? Deduzca Vp.
3. Determine ID y VDS, si VGS = -1V. Qu puede concluir con el punto de
operacin?
4. Identifique los niveles de operacin del transistor en la grfica.

Pgina 6 de 7
Universidad Tecnolgica Israel
Carrera de Electrnica - Laboratorio de Electrnica II

14. PARA LAS SIMULACIONES

Para la simulacin con Qucs realice lo siguiente:


Escoja del men del margen derecho Componentes componentes no
lineales JFET-n.
A este componente ideal realcele los siguientes cambios para que convertirlo en el
modelo del 2N5951: Haga doble click sobre el elemento para acceder a Editar
Propiedades del Componente o click derecho Editar Propiedades.

15. ANEXOS

Pgina 7 de 7