You are on page 1of 728

Springer-Lehrbuch

Weitere Bnde in dieser Reihe


http://www.springer.com/series/1183
Johann Siegl Edgar Zocher

Schaltungstechnik Analog
und gemischt analog/digital
Entwicklungsmethodik,
Funktionsschaltungen,
Funktionsprimitive von Schaltkreisen

5., neu bearbeitete und erweiterte Auage

Mit Download-Mglichkeit von ca. 300 PSpice- und


VHDL-AMS-Beispielen
Johann Siegl Edgar Zocher
Technische Hochschule Nrnberg Technische Hochschule Nrnberg
Nrnberg Nrnberg
Deutschland Deutschland

Extras unter http://extras.springer.com/2014/978-3-642-29559-1

ISSN 0937-7433
ISBN 978-3-642-29559-1 ISBN 978-3-642-29560-7 (eBook)
DOI 10.1007/978-3-642-29560-7

Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie;


detaillierte bibliografische Daten sind im Internet ber http://dnb.d-nb.de abrufbar.

Springer Vieweg
Springer-Verlag Berlin Heidelberg 2004, 2005, 2009, 2010, 2014
Das Werk einschlielich aller seiner Teile ist urheberrechtlich geschtzt. Jede Verwertung, die nicht aus-
drcklich vom Urheberrechtsgesetz zugelassen ist, bedarf der vorherigen Zustimmung des Verlags. Das
gilt insbesondere fr Vervielfltigungen, Bearbeitungen, bersetzungen, Mikroverfilmungen und die
Einspeicherung und Verarbeitung in elektronischen Systemen.

Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in diesem Werk be-
rechtigt auch ohne besondere Kennzeichnung nicht zu der Annahme, dass solche Namen im Sinne der
Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wren und daher von jedermann
benutzt werden drften.

Gedruckt auf surefreiem und chlorfrei gebleichtem Papier

Springer Vieweg ist eine Marke von Springer DE.


Springer DE ist Teil der Fachverlagsgruppe Springer Science+Business Media
www.springer-vieweg.de
Vorwort

Das Stoffgebiet der analogen und gemischt analog/digitalen Schaltungstechnik ist auer-
ordentlich umfangreich. Die hier getroffene Stoffauswahl soll wichtige Grundlagen zum
Verstndnis analoger und gemischt analog/digitaler Schaltkreise vermitteln. Fundierte
Kenntnisse der Schaltungstechnik auf Transistorebene bilden eine unverzichtbare Basis
fr die Entwicklung von Elektroniksystemen. Trotz fortschreitender Digitalisierung ist das
Thema Analoge Schaltungstechnik fr Elektronikentwickler hoch aktuell.
Der Inhalt zu den Grundlagen der analogen und gemischt analog/digitalen Schal-
tungstechnik gliedert sich in die Hauptsulen: Entwicklungsmethodik, Verstrkertechnik,
Funktionsprimitive und Funktionsschaltungen von Schaltkreisen. Funktionsprimitive sind
die Bausteine von Schaltungen. Erkennt man und kennt man die Eigenschaften der Funk-
tionsprimitive einer komplexeren Schaltung, so erschliet man sich sehr viel leichter deren
Funktionsweise. Die funktionsorientierte Vorgehensweise wird auch vielfach mit Func-
tional Design gekennzeichnet. Die Einfhrung in die Entwicklungsmethodik beinhaltet
auch eine Einfhrung in rechnergesttzte Entwurfsverfahren zur Designbeschreibung und
zur Designverifikation. Mit Orcad-Lite/PSpice (Download) steht dem Anwender ein
gngiges Toolset fr die Designbeschreibung und die Designverifikation zur Verfgung,
mit dem alle wesentlichen Funktionen nach heutigem Stand der Technik dargestellt und
verifiziert werden knnen. Fr nahezu alle behandelten Schaltungen steht ein gebrauchs-
fertiges Experiment zur Verfgung. Am Experiment lassen sich mit dem Simulator wie
in einem virtuellen Labor die Eigenschaften einer Schaltung messen. Neben der Einfh-
rung in PSpice erfolgt eine Einfhrung in die Hardwarebeschreibungssprache VHDL-AMS.
Beispiele von Modellbeschreibungen und Testbenchbeschreibungen wichtiger Funktions-
primitive und Funktionsschaltkreise erlutern die Anwendung von VHDL-AMS (siehe
Download)1 .
Nach einer Einfhrung in die Entwicklungsmethodik von Elektroniksystemen stehen
im Vordergrund die Probleme der inneren Schaltungstechnik von wichtigen Funk-
tionsbausteinen fr Elektroniksysteme und deren Zusammenschaltung zu komplexeren
Funktionseinheiten. Naturgem ist die Verstrkertechnik mit die wichtigste Analogfunk-
tion, geht es doch darum, schwache und verrauschte Signale geeignet aufzubereiten, um sie

1
Download: http://extras.springer.com/2014/978-3-642-29559-1.

V
VI Vorwort

dann der digitalen Welt wieder zufhren zu knnen. Gefrdert werden soll das Denken
in einfachen Modellen und Makromodellen, um sich ein Schaltungsverhalten durch eigenes
Abschtzen mit vereinfachten Modellen erschlieen zu knnen.
Voraussetzung fr erfolgreiches selbstndiges Entwickeln ist das Abschtzen der sta-
tischen Eigenschaften und des dynamischen Verhaltens im Frequenz- und Zeitbereich,
sowie der Schnittstelleneigenschaften von Schaltungen. Die Auswahl einer Schaltung
zur Lsung einer praktischen Aufgabenstellung erfolgt immer auf Basis von geeigneten
Funktionsprimitiven und Funktionsschaltkreisen, um bestimmte vorgegebene charakteri-
stische Eigenschaften zu erfllen. Knnen mit einer ausgewhlten Schaltung vorgegebene
Eigenschaften nicht realisiert werden, so muss auf alternative Schaltungskonzepte zurck-
gegriffen werden. An zahlreichen Praxisbeispielen wird die Zerlegung einer Schaltung in
Funktionsprimitive und die Ermittlung der Eigenschaften einer Schaltung durch Abschtz-
analyse auf der Basis vereinfachter Modelle gebt. Die Experimente und ein reichhaltiges
bungsprogramm zu allen Hauptkapiteln bieten die Mglichkeit zur Vertiefung des Lehr-
stoffs. Experiment-Workspaces, bungen und ausfhrlich ausgearbeitete Lsungen sind
ber Download erhltlich. Smtliche ber Download verfgbaren Experimente
sind unmittelbar mit der Demo-Version des Schaltkreissimulators Orcad-Lite/PSpice aus-
fhrbar. Damit kann der Anwender in ber 250 vorbereiteten Experimenten eigene
vertiefende Erfahrungen im Umgang mit einer genaueren Schaltungsanalyse zur Best-
tigung der Abschtzungen fr die Ermittlung von Schaltungseigenschaften sammeln. Um
das selbstndige Experimentieren auf Basis der vorbereiteten Beispiele zu erleichtern, wird
in die Handhabung und Funktionalitt der Schaltkreissimulation mit Orcad-Lite/PSpice
eingefhrt (funktionsorientierte Beschreibung siehe Download).
Wegen des umfangreichen Stoffgebietes werden bewusst textuelle Erluterungen so
knapp wie mglich gehalten, zugunsten der Darstellung von Sachverhalten anhand von
Ergebnissen an begleitenden Experimenten. Dank gilt dem Verlag fr die zuteilgewordene
Untersttzung und Kooperationsbereitschaft.

Altdorf, im Sommer 2003 Johann Siegl

In der 3. und 4. Auflage wurden die Kapitel neu geordnet und erweitert, so z. B. die Model-
lierung von Halbleiterbauelementen, die Abschtzanalyse. Insgesamt werden noch mehr
praktische Testschaltungen angeboten. Neu ist u. a. ein Abschnitt ber Funkempfnger,
sowie ber Pipeline Wandler und -Wandler. Die VHDL-AMS Beispiele sind auch fr
die neuere SystemVision Version verfgbar.

Altdorf, im Sommer 2010 Johann Siegl


Vorwort VII

Neu in der 5. Auflage ist ein Kapitel zur Schaltungsintegration. Der Leser soll in Grund-
begriffe, in die Vorgehensweise, in physikalische Grundlagen und in Besonderheiten des
Entwurfs integrierter Schaltungen (Full Custom IC Design) eingefhrt werden. Es geht dar-
um, die fachlichen Grundlagen fr IC-Design soweit zu beherrschen, um mit IC-Design
Experten kommunizieren zu knnen.

Nrnberg, im Sommer 2012 Johann Siegl, Edgar Zocher


Inhaltsverzeichnis

1 Einfhrung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Motivation fr die analoge Schaltungstechnik . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Wichtige Grundbegriffe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3

2 Entwicklungs- und Analysemethodik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9


2.1 Methodik zur Elektroniksystementwicklung . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.1 Prozessablauf bei der Elektroniksystementwicklung . . . . . . . . . . . . . . 10
2.1.2 Beispiele fr Anwendungen der analogen Schaltungstechnik . . . . . . 15
2.1.3 Technologien zur Realisierung von Schaltungen . . . . . . . . . . . . . . . . . 18
2.1.4 Strukturierung der Schaltungstechnik . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.1.5 Prozessablauf bei der Schaltungsentwicklung . . . . . . . . . . . . . . . . . . . 25
2.2 Schaltungsanalyse mit PSpice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.2.1 Prozessablauf bei der Schaltkreissimulation . . . . . . . . . . . . . . . . . . . . . 29
2.2.2 Beschreibung und Analyse einer Testanordnung . . . . . . . . . . . . . . . . . 34
2.2.3 DC/AC/TR-Analyse dargestellt an einer Beispielschaltung . . . . . . . . 44
2.3 Abschtzanalyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
2.3.1 Zur Systematik bei der Abschtzanalyse . . . . . . . . . . . . . . . . . . . . . . . . 56
2.3.2 Frequenzbereichsanalyse Bodediagramm . . . . . . . . . . . . . . . . . . . . . 60
2.4 Wrmeflussanalyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
2.5 Die Hardwarebeschreibungssprache VHDL-AMS . . . . . . . . . . . . . . . . . . . . . . 76

3 Modelle von Halbleiterbauelementen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93


3.1 Modellbeschreibungen von Dioden . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
3.1.1 Modellbeschreibungen einer Diode fr die Schaltkreissimulation . . 93
3.1.2 Vereinfachte Modelle fr die Abschtzanalyse . . . . . . . . . . . . . . . . . . . 102
3.1.3 Modellbeschreibung einer Diode in VHDL-AMS . . . . . . . . . . . . . . . . 104
3.2 Grundlagen des Rauschens . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
3.2.1 Zur Beschreibung von Rauschgren . . . . . . . . . . . . . . . . . . . . . . . . . . 105
3.2.2 Modellierung von Rauschquellen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

IX
X Inhaltsverzeichnis

3.3 Modellbeschreibungen fr Bipolartransistoren . . . . . . . . . . . . . . . . . . . . . . . . 112


3.3.1 Wichtige Kennlinien eines Bipolartransistors . . . . . . . . . . . . . . . . . . . 112
3.3.2 Physikalischer Aufbau und Grundmodell . . . . . . . . . . . . . . . . . . . . . . . 117
3.3.3 DC-Modellvarianten fr die Abschtzanalyse . . . . . . . . . . . . . . . . . . . 125
3.3.4 AC-Modellvarianten fr die Abschtzanalyse . . . . . . . . . . . . . . . . . . . 127
3.3.5 Rauschen eines BJT-Verstrkers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
3.3.6 Gummel-Poon Modell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
3.3.7 Verhaltensmodell in VHDL-AMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
3.4 Modellbeschreibungen von Feldeffekttransistoren . . . . . . . . . . . . . . . . . . . . . . 140
3.4.1 Aufbau, Eigenschaften und Kennlinien von Sperrschicht-FETs . . . . . 140
3.4.2 AC-Modell und Rauschen von Sperrschicht-FETs . . . . . . . . . . . . . . . 145
3.4.3 Aufbau, Eigenschaften und Kennlinien von Isolierschicht-FETs . . . . 147
3.4.4 Grundmodell eines Isolierschicht-FETs . . . . . . . . . . . . . . . . . . . . . . . . 151
3.4.5 AC-Modell und Rauschen von Isolierschicht-FETs . . . . . . . . . . . . . . . 152
3.4.6 MOSFET-Level-i Modelle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
3.4.7 Verhaltensmodell in VHDL-AMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

4 Grundlegende Funktionsprimitive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159


4.1 Passive Funktionsgrundschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
4.1.1 Funktionsgrundschaltungen mit Spannungsteilern . . . . . . . . . . . . . . 159
4.1.2 bertrager . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
4.1.3 RC-Resonator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
4.1.4 LC-Resonatoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
4.1.5 Angepasster Tiefpass/Hochpass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
4.2 Funktionsgrundschaltungen mit Dioden . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
4.2.1 Gleichrichterschaltungen und Spannungsvervielfacher . . . . . . . . . . . 174
4.2.2 Anwendungen der Diode als Spannungsquelle . . . . . . . . . . . . . . . . . . 181
4.2.3 Signaldetektorschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
4.2.4 Begrenzer-, Klemm- und Schutzschaltungen . . . . . . . . . . . . . . . . . . . . 190
4.2.5 Wirkprinzip von Schaltnetzteilen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

5 Linearverstrker und Operationsverstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199


5.1 Eigenschaften von Linearverstrkern Makromodelle . . . . . . . . . . . . . . . . . . 199
5.1.1 Grundmodell eines Linearverstrkers . . . . . . . . . . . . . . . . . . . . . . . . . . 199
5.1.2 Schnittstellenverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
5.1.3 Aussteuergrenzen eines Linearverstrkers . . . . . . . . . . . . . . . . . . . . . . 207
5.1.4 Rauschen von Verstrkern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
5.2 Rckgekoppelte Linearverstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
5.2.1 Rckkopplung allgemein und Schwingbedingung . . . . . . . . . . . . . . . 216
5.2.2 Frequenzgang des rckgekoppelten Systems . . . . . . . . . . . . . . . . . . . . 221
5.2.3 Seriengegengekoppelte LV mit gesteuerter Spannungsquelle . . . . . . . 224
5.2.4 Seriengegengekoppelte LV mit gesteuerter Stromquelle . . . . . . . . . . . 226
Inhaltsverzeichnis XI

5.2.5 Parallelgegengekoppelte LV mit gesteuerter Spannungsquelle . . . . . . 228


5.2.6 Parallelgegengekoppelte LV mit gesteuerter Stromquelle . . . . . . . . . . 232
5.3 Stabilitt und Frequenzgangkorrektur von LV . . . . . . . . . . . . . . . . . . . . . . . . . 234
5.3.1 Analyse der Schleifenverstrkung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
5.3.2 Frequenzgangkorrektur des Geradeausverstrkers . . . . . . . . . . . . . . . 236
5.3.3 Frequenzgangkorrektur am Rckkopplungsnetzwerk . . . . . . . . . . . . 240
5.4 Operationsverstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
5.4.1 Erweiterung des Makromodells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
5.4.2 Gleichtaktunterdrckung und Aussteuergrenzen von OPs . . . . . . . . 253
5.4.3 Einflsse der DC-Parameter auf die Ausgangsoffsetspannung . . . . . 257
5.4.4 Rauschen von OP-Verstrkern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
5.4.5 Slew-Rate Verhalten eines OP-Verstrkers . . . . . . . . . . . . . . . . . . . . . . 261
5.5 OP-Verstrkeranwendungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
5.5.1 Instrumentenverstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
5.5.2 Sensorverstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
5.5.3 Treppengenerator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
5.5.4 Kompressor/Expander-Verstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
5.5.5 Aktive Signaldetektoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
5.5.6 Tachometerschaltung zur analogen Frequenzbestimmung . . . . . . . . 271
5.5.7 Analoge Filterschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
5.5.8 Virtuelle Induktivitt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
5.5.9 Schmitt-Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
5.5.10 Astabiler Multivibrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
5.5.11 Negative-Impedance-Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

6 Funktionsgrundschaltungen mit BJTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281


6.1 Vorgehensweise bei der Abschtzanalyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
6.1.1 Vorgehensweise bei der DC-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
6.1.2 Vorgehensweise bei der AC-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
6.1.3 Seriengegengekoppelter Transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
6.1.4 Parallelgegengekoppelter Transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
6.2 Arbeitspunkteinstellung und Stabilitt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
6.2.1 Schaltungsvarianten zur Arbeitspunkteinstellung . . . . . . . . . . . . . . . . 288
6.2.2 Arbeitspunktbestimmung und Arbeitspunktstabilitt . . . . . . . . . . . . 294
6.3 Wichtige Funktionsprimitive mit BJTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
6.3.1 RC-Verstrker in Emittergrundschaltung . . . . . . . . . . . . . . . . . . . . . . . 302
6.3.2 RC-Verstrker in Basisgrundschaltung . . . . . . . . . . . . . . . . . . . . . . . . . 310
6.3.3 Emitterfolger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
6.3.4 Der Bipolartransistor als Spannungsquelle . . . . . . . . . . . . . . . . . . . . . 320
6.3.5 Der Bipolartransistor als Stromquelle . . . . . . . . . . . . . . . . . . . . . . . . . . 322
6.3.6 Darlingtonstufen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
6.3.7 Kaskode-Schaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 328
6.3.8 Verstrker mit Stromquelle als Last . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330
XII Inhaltsverzeichnis

6.4 Differenzstufen mit BJTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334


6.4.1 Emittergekoppelte Differenzstufen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
6.4.2 Basisgekoppelte Differenzstufen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347
6.4.3 Differenzstufen in Kaskodeschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . 356
6.5 Schalteranwendungen des Bipolartransistors . . . . . . . . . . . . . . . . . . . . . . . . . . 359
6.5.1 Spannungsgesteuerter Schalter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
6.5.2 Gegentaktschalter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
6.6 Weitere Funktionsprimitive mit BJTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 366
6.6.1 Logarithmischer Verstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 366
6.6.2 Konstantstromquellen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 367
6.6.3 Konstantspannungsquellen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
6.6.4 Schaltungsbeispiele zur Potenzialverschiebung . . . . . . . . . . . . . . . . . . 377

7 Funktionsgrundschaltungen mit FETs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381


7.1 Vorgehensweise bei der Abschtzanalyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
7.1.1 Vorgehensweise bei der DC-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
7.1.2 Vorgehensweise bei der AC-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
7.2 Arbeitspunkteinstellung und Arbeitspunktstabilitt . . . . . . . . . . . . . . . . . . . . 383
7.3 Grundschaltungen mit Feldeffekttransistoren . . . . . . . . . . . . . . . . . . . . . . . . . 391
7.3.1 Verstrkerschaltungen mit Feldeffekttransistoren . . . . . . . . . . . . . . . . 391
7.3.2 Anwendung des Linearbetriebs von Feldeffekttransistoren . . . . . . . . 402
7.3.3 Differenzstufen mit Feldeffekttransistoren . . . . . . . . . . . . . . . . . . . . . . 406
7.4 Digitale Anwendungsschaltungen mit MOSFETs . . . . . . . . . . . . . . . . . . . . . . . 410
7.4.1 NMOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 410
7.4.2 CMOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
7.4.3 Schalter-Kondensator-Technik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425

8 Funktionsschaltungen fr Systemanwendungen . . . . . . . . . . . . . . . . . . . . . . . . . . . 431


8.1 Treiberstufen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
8.1.1 Treiberstufen im A-Betrieb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 432
8.1.2 Komplementre Emitterfolger im AB-Betrieb . . . . . . . . . . . . . . . . . . . 438
8.1.3 Klasse D Verstrker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
8.2 Linearverstrker auf Transistorebene . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
8.2.1 OP-Verstrker A741 Abschtzanalyse . . . . . . . . . . . . . . . . . . . . . . . . 445
8.2.2 Zweistufiger Linearverstrker mit BJTs . . . . . . . . . . . . . . . . . . . . . . . . . 449
8.2.3 Regelverstrker mit BJTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456
8.3 Beispielschaltungen der Kommunikationselektronik . . . . . . . . . . . . . . . . . . . . 458
8.3.1 Oszillatorschaltung AM/FM modulierbar . . . . . . . . . . . . . . . . . . . . . 459
8.3.2 Spannungsgesteuerter Oszillator VCO . . . . . . . . . . . . . . . . . . . . . . . . 465
8.3.3 Phasenvergleicher . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467
8.3.4 Doppelgegentakt-Mischer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470
8.3.5 Schaltungen zur digitalen Modulation . . . . . . . . . . . . . . . . . . . . . . . . . 472
8.3.6 Bestandteile eines Funkempfngers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
Inhaltsverzeichnis XIII

8.4 PLL-Schaltkreise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484


8.4.1 Aufbau und Wirkungsprinzip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 485
8.4.2 Funktionsbausteine einer PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 487
8.4.3 Systemverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 500
8.4.4 Anwendungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 509
8.5 Beispiele von Sensorschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512
8.5.1 Optischer Empfnger als Photodetektor . . . . . . . . . . . . . . . . . . . . . . . . 512
8.5.2 Induktiver Abstandssensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514
8.6 Sekundr getaktetes Schaltnetzteil . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 517

9 Analog/Digitale Schnittstelle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521


9.1 Zur Charakterisierung einer Logikfunktion . . . . . . . . . . . . . . . . . . . . . . . . . . . 521
9.1.1 Modellbeschreibung einer Logikfunktion . . . . . . . . . . . . . . . . . . . . . . 522
9.1.2 Ereignissteuerung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 529
9.1.3 Entsprechungen zwischen Schematic- und VHDL-Beschreibung . . . 533
9.2 Digital/Analog Wandlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
9.3 Abtastung analoger Signale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537
9.3.1 Abtasttheorem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 538
9.3.2 Quantisierungsrauschen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539
9.3.3 Abtasthalteschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540
9.4 Analog/Digital Wandlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
9.4.1 Zhlverfahren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
9.4.2 Sukzessive Approximationsverfahren . . . . . . . . . . . . . . . . . . . . . . . . . . 546
9.4.3 Parallelverfahren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550
9.5 Delta-Sigma Wandler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
9.5.1 Zum Aufbau von Delta-Sigma Wandlern . . . . . . . . . . . . . . . . . . . . . . . 554
9.5.2 Rauschverhalten und Rauschformung . . . . . . . . . . . . . . . . . . . . . . . . . 561

10 Schaltungsintegration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 565
10.1 Mikroelektronische Prozesstechnologie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566
10.1.1 Planartechnik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568
10.1.2 Prinzipieller Herstellungsablauf . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570
10.1.3 Strukturierung mit Lithografie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570
10.1.4 CMOS-Prozessfolge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 571
10.1.5 Realisierung von Dielektrika, Oxid-Schichten . . . . . . . . . . . . . . . . . 579
10.1.6 Dotierverfahren, Diffusion, Ionenimplantation . . . . . . . . . . . . . . . 581
10.1.7 Abtragen von Schichten, tzen, Polieren . . . . . . . . . . . . . . . . . . . . . 582
10.1.8 Polykristallines Silizium (Poly-Si) . . . . . . . . . . . . . . . . . . . . . . . . . . . 582
10.1.9 Metallisierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 583
10.2 CMOS-Varianten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 584
10.2.1 Latchup-Effekt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 587
10.2.2 Wirkelemente im CMOS-Querschnitt . . . . . . . . . . . . . . . . . . . . . . . 589
10.2.3 CMOS-Standardprozess . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 590
XIV Inhaltsverzeichnis

10.3 Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 591


10.3.1 Layout-Regeln . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 591
10.4 Integrierte Widerstnde . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 595
10.4.1 Widerstnde, Elektrische Eigenschaften . . . . . . . . . . . . . . . . . . . . . 595
10.4.2 Ausfhrungsvarianten, Widerstandstypen . . . . . . . . . . . . . . . . . . . 597
10.4.3 Zusammenfassung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 599
10.4.4 Kontaktwiderstnde . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 600
10.5 Entwurfszentrierung, Toleranzverhalten, Matching . . . . . . . . . . . . . . . . . . . . 600
10.5.1 Entwurfszentrierung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 600
10.5.2 Toleranzverhalten, Matching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 602
10.5.3 Common-Centroid-Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 603
10.5.4 Layout-Strukturen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
10.5.5 Design-Empfehlungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
10.6 Kapazitten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 608
10.6.1 POLY-POLY Kondensator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 611
10.6.2 Multi Metall Kondensator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 613
10.6.3 Zusammenfassung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615
10.7 Integrierte Induktivitten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615
10.8 Integrierte Leitungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616
10.8.1 Allgemeines Leitungsmodell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616
10.8.2 Modell der integrierten Leitung . . . . . . . . . . . . . . . . . . . . . . . . . . . 617
10.8.3 Beispiel einer typischen Signalleitung . . . . . . . . . . . . . . . . . . . . . . 619
10.8.4 Leitungskopplung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 621
10.8.5 Zusammenfassung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622
10.9 Signal-bertragung, Elmore-Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622
10.9.1 Konventionelle Definitionen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622
10.9.2 Elmore-Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 623
10.10 Integrierte MOS-Feldeffekttransistoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 629
10.10.1 NMOS-FET Aufbau und Modell (DC) . . . . . . . . . . . . . . . . . . . . . 630
10.10.2 Zusammenfassung: NMOS-Modell Level 1 . . . . . . . . . . . . . . . . . . 635
10.10.3 PMOS-FET Aufbau und Modell (DC) . . . . . . . . . . . . . . . . . . . . . . 635
10.10.4 Zusammenfassung: PMOS-Modell Level 1 . . . . . . . . . . . . . . . . . . 637
10.11 Modellerweiterungen fr integrierte MOSFETs . . . . . . . . . . . . . . . . . . . . . . . 637
10.11.1 Body Effekt (Substratsteuereffekt) . . . . . . . . . . . . . . . . . . . . . . . . . 637
10.11.2 Temperaturverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 638
10.11.3 Subthreshold (Unterschwellstrom) Verhalten . . . . . . . . . . . . . . . . 638
10.11.4 Kurzkanal Effekte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 639
10.11.5 SPICE DC-Modell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642
10.11.6 Vergleich Lang-, Kurzkanal-Transistoren und MOS-Modelle . . . 643
10.11.7 Kapazittsmodell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 645
10.11.8 Kapazitts-Parameter im SPICE Modell . . . . . . . . . . . . . . . . . . . . 648
10.11.9 Dynamisches SPICE-Grosignalmodell . . . . . . . . . . . . . . . . . . . . . 648
Inhaltsverzeichnis XV

10.11.10 Kleinsignal- (AC-) Modell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 649


10.11.11 MOS-FET Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 650
10.12 Digitale Basiszellen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 651
10.12.1 Allgemeines Schaltermodell des MOS-FET (switch model) . . . . 651
10.12.2 Logik-Schaltermodell des MOS-FET (logic switch model),
(Tab. 10.11) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 652
10.12.3 Komplentre Schaltungsstruktur bei CMOS Logikgattern . . . . . 652
10.12.4 Beispiele von CMOS Logikgattern . . . . . . . . . . . . . . . . . . . . . . . . . 654
10.12.5 Dimensionierung von CMOS Logikgattern . . . . . . . . . . . . . . . . . 657
10.12.6 Dimensionierung beliebiger Logikgatter . . . . . . . . . . . . . . . . . . . . 661
10.12.7 Ein-, Ausgangs-, Lastkapazitten . . . . . . . . . . . . . . . . . . . . . . . . . . . 662
10.12.8 Verlustleistung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 663
10.12.9 Transmission-Gate (CMOS-Signalschalter) . . . . . . . . . . . . . . . . . 664
10.12.10 Transfer-Gate (MOS-Signalschalter) . . . . . . . . . . . . . . . . . . . . . . . 666
10.12.11 Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 667
10.12.12 D-Flip-Flop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 667
10.13 Design einer digitalen Zellbibliothek . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670
10.13.1 Konzept, Vorberlegungen zur Zell-Geometrie . . . . . . . . . . . . . . 671
10.13.2 Standard-Inverter inv1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 672
10.13.3 Ringoszillator ringo5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 681
10.13.4 NAND-Standardzelle nand2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
10.13.5 NOR-Standardzelle nor2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 687
10.13.6 D-Flip-Flop Standard-, Makro-Zelle (Kompaktdesign) dff1 . . . . 690
10.13.7 Zusammenfassung, Datenbltter . . . . . . . . . . . . . . . . . . . . . . . . . . . 696

Literaturverzeichnis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 699

Sachverzeichnis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 701
Formelzeichen

a Schalttransistor: Ausrumfaktor
A Parameter: Stromverstrkungsfaktor beim Transistor A = IC /I E
AF Parameter: Flicker Rauschen, Exponent
AL Induktivitt pro Windungsquadrat
B Parameter: Stromverstrkungsfaktor beim Transistor B = IB /I C
B Bandbreite
Br quivalente Rauschbandbreite; z. B. Bandbreite der Leistungsverstrkung
BETA PSpice-Parameter: Transkonduktanzkoeffizient, BETA = /2
BF Parameter: Maximale Stromverstrkung im Normalbetrieb eines BJT
BR Parameter: Maximale Stromverstrkung im Inversbetrieb eines BJT
bi Binrer Wert
BV Parameter: Durchbruchspannung eines pn-bergangs
C Verhltniszahl
CMRR Parameter: Gleichtaktunterdrckung
C1 Kapazitt: Referenzbezeichner
Coo Koppelkapazitt: Kurzschluss im Betriebsfrequenzbereich
CD Kapazitt: Diffusionskapazitt eines pn-bergangs
Cj Kapazitt: Sperrschichtkapazitt eines pn-bergangs
CJ0 Parameter: Sperrschichtkapazitt eines pn-bergangs bei 0 V
CJC Parameter: Sperrschichtkapazitt der CB-Diode eines BJT bei 0 V
CJE Parameter: Sperrschichtkapazitt der EB-Diode eines BJT bei 0 V
CJS Parameter: Substratkapazitt eines pn-bergangs bei 0 V
CGD Parameter: Gate-Drain Kapazitt eines FET
CGS Parameter: Gate-Source Kapazitt eines FET
CDS Parameter: Drain-Source Kapazitt eines FET
c0 Lichtgeschwindigkeit c0 = 2.997925 m/s
D Digitalwort
D1 Diode: Referenzbezeichner
dB Logarithmisches Ma einer Verhltniszahl a in dB: 20log(a)
dBm Logarithmisches Ma einer Leistung a bezogen auf 1 mW: 10log(a/1 mW)

XVII
XVIII Formelzeichen

E1 Spannungsgesteuerte Spannungsquelle: Referenzbezeichner


e Konstante: e = 2.7182818
e Elementarladung 1,602 E 19 As
EG Parameter: Bandabstand (bei Si ist EG = 1,11 eV)
F Rauschzahl
F1 Stromgesteuerte Stromquelle: Referenzbezeichner
FC Parameter: Koeffizient zur Beschreibung der Spannungsabhngigkeit der
Sperrschichtkapazitt Cj eines pn-bergangs
f Frequenz (allgemein)
fg, f1, f2 Eckfrequenzen
fT Parameter: Transitfrequenz
G1 Spannungsgesteuerte Stromquelle: Referenzbezeichner
_g Komplexe Schleifenverstrkung
gm Kleinsignalsteilheit im Arbeitspunkt
H1 Stromgesteuerte Spannungsquelle: Referenzbezeichner
I Strom; DC-Wert bzw. statischer Wert, Amplitude
I (A) Strom im Arbeitspunkt
I, I 1 Strom; komplexer Zeiger: AC-Wert
i, i1 Strom; zeitlicher Momentanwert: TR-Wert
i Zweigstrme in Vektorform; zeitlicher Momentanwert
I, I 1 Strom, Scheitelwert des zeitlichen Momentanwerts
ICB0 Parameter: Transistor-Sperrstrom von Kollektor zu Basis bei offenem Emitter
IC Schalttransistor: maximaler Strom bei bersteuerung
II0 Parameter: DC-Offsetstrom
IIB Parameter: DC-Eingangsruhestrom
Ir2 /df Rauschstromquadrat, spektrale Gre
IBV Parameter: Knickstrom beim bergang eines pn-bergangs in den Durch-
bruchbereich
IKF Parameter: Knickstrom eines pn-bergangs in Flussrichtung, oberhalb dessen
gilt der Hochstrombereich
IKR Parameter: Knickstrom der Rckwrts-Stromverstrkung eines BJT
IS Parameter: Sttigungssperrstrom eines pn-bergangs (bei Si ist in etwa IS =
1015 A)
ISC Parameter: Sttigungssperrstrom der CB-Diode beim BJT
ISE Parameter: Sttigungssperrstrom der EB-Diode beim BJT
ISR Parameter: Rekombinationssperrstrom, bei Si betrgt ISR bei Normaltempe-
ratur ca. 1 nA, sehr stark exemplarstreuungsabhngig
ISS Parameter: Sttigungssperrstrom der Substrat-Diode
I1 Stromquelle: Referenzbezeichner
J1 Sperrschicht-Feldeffekttransistor: Referenzbezeichner
k Boltzmannkonstante; k = 1.38 E 23 Ws/K
k Rckkopplungsfaktor
Formelzeichen XIX

K0 VCO-Konstante
KF Parameter: Flicker Rauschen, Koeffizient
Kd Phasendetektor-Konstante
KP Parameter: bertragungsleitwertparameter eines MOS-Transistors
L Kanallnge eines MOS-Transistors
L1 Induktivitt: Referenzbezeichner
LAMBDA Kanalngenmodulation, LAMBDA =
M Parameter: Gradationskoeffizient eines pn-bergangs
MJC Parameter: Gradationskoeffizient der CB-Diode eines BJT
MJC Parameter: Gradationskoeffizient der EB-Diode eines BJT
MJS Parameter: Gradationskoeffizient der Substrat-Diode
M (...) Modellparametersatz
M bertrager: Gegeninduktivitt
M Modulationsindex
M1 Isolierschicht-Feldeffekttransistor: Referenzbezeichner
N Parameter: Emissionskoeffizient eines pn-bergangs (idealtyp. Diode)
NR Parameter: Emissionskoeffizient eines pn-bergangs (Korrektur-Diode)
NC Parameter: Emissionskoeffizient der CB-Diode eines BJT
NE Parameter: Emissionskoeffizient der EB-Diode eines BJT
NS Parameter: Emissionskoeffizient der Substrat-Diode
p komplexe Nullstellen
i
P komplexer Zhlerausdruck in der Frequenzbereichsdarstellung
P Leistung; Mittelwert
PI Impulsverlustleistung
PN Nennverlustleistung
PV Verlustleistung
PVmax Maximal zulssige Gesamtverlustleistung
p Leistung; zeitlicher Momentanwert
Pr Rauschleistung
dP r /df Spektrale Rauschleistungsdichte
PER Parameter: Pulsperiode
PW Parameter: Pulsweite
1/Q komplexer Nennerausdruck in der Frequenzbereichsdarstellung
qi komplexe Polstellen
Q, Q0 Gte eines Resonators
Q1 Bipolartransistor: Referenzbezeichner
QDE Diffusionsladung eines BJT
q Elementarladung eines Elektrons: e = 1,6 E 19 As
rb , RB Basisbahnwiderstand eines BJT
RBM Parameter: Minimaler Bahnwiderstand eines BJT
rD Differenzieller Widerstand einer Diode im Arbeitspunkt
XX Formelzeichen

re Differenzieller Widerstand der Emitter-Basis Diode im Arbeitspunkt


r0 Early-Widerstand eines BJT
R1 Ohmscher Widerstand: Referenzbezeichner
RL Wirksamer Lastwiderstand; Zusammenfassung wirksamer Widerstnde
RS Parameter: Bahnwiderstand einer Diode
Rth Wrmewiderstand
Rth,jG Wrmewiderstand zwischen Junction und Gehuse
Rth,jU Wrmewiderstand zwischen Junction und Umgebung
Rth,GK Wrmewiderstand zwischen Khlkrper und Gehuse
rth,jG Dynamischer Wrmewiderstand zwischen Junction und Gehuse
rth,jU Dynamischer Wrmewiderstand zwischen Junction und Umgebung
s

komplexe Frequenz s = j (ohne Realteil)


s free Quantity
S1 Spannungsgesteuerter Schalter: Referenzbezeichner
T Temperatur in C bzw. absolut in K
Tj Sperrschichttemperatur eines Halbleiters
Tjmax Maximal zulssige Sperrschichttemperatur eines Halbleiters
TG Gehusetemperatur
TF Parameter: ideale Vorwrts-Transitzeit eines BJT
TR Parameter: ideale Rckwrts-Transitzeit eines BJT
TT Parameter: ideale Transitzeit einer Diode
TU Umgebungstemperatur
t Zeit
td Verzgerungszeit
tf Schaltzeit: Abschaltzeit
tp Pulsdauer
tr Schaltzeit: Einschaltzeit
T Periodendauer
U Spannung; DC-Wert bzw. statischer Wert, Amplitude
U (A) Spannung im Arbeitspunkt
U, U1 Spannung; komplexer Zeiger: AC-Wert
U 11 Spannung; komplexer Zeiger: AC-Wert zwischen Knoten 1 und 1
u, u1 Spannung; zeitlicher Momentanwert: TR-Wert
u Knotenspannung bzw. Zweigspannung in Vektorform; zeit. Momentanwert
UB,E Spannung von der inneren Basis B zum Emitter E
bertrager: bersetzungsverhltnis
Schalttransistor: bersteuerungsfaktor
UI0 Parameter: DC-Offsetspannung
Uid Eingangsdifferenzspannung
U id Eingangsdifferenzspannung; komplexer Zeiger
Ur2 /df Spektrales Rauschspannungsquadrat
Formelzeichen XXI

Ur Rauschspannung (quadratischer Mittelwert)


Up Schwellspannung eines FET (UP = VTO)
US Schwellspannung einer Diode
UT Parameter: Temperaturspannung kT/e = 26 mV bei Normaltemperatur
U1 Referenzbezeichner einer Logikfunktion
Verstrkung
v Komplexer Wert der Verstrkung
vud0 Differenz-Spannungsverstrkung bei tiefen Frequenzen
ud Komplexe Differenz-Spannungsverstrkung
vug Gleichtakt-Spannungsverstrkung
21 Komplexe Verstrkung von Knoten 1 nach Knoten 2
VA Parameter: Early-Spannung eines BJT
VAF Parameter: Early-Spannung eines BJT im Normalbetrieb
VAR Parameter: Early-Spannung eines BJT im Inversbetrieb
V1 Spannungsquelle: Referenzbezeichner
Vi Knotenpotenzial: Spannung von Knoten i zum Bezugsknoten
V Spannungen von Knoten i zum Bezugsknoten in Vektorform
VJ Parameter: Diffusionsspannung eines pn-bergangs
VJC Parameter: Diffusionsspannung der CB-Diode eines BJT
VJE Parameter: Diffusionsspannung der EB-Diode eines BJT
VJS Parameter: Diffusionsspannung der Substrat-Diode
VTO Parameter: Abschnrspannung eines FET
W Kanalbreite eines MOS-Transistors
XTI Parameter: Temperaturexponent des Sttigungssperrstroms IS
XTB Parameter: Temperaturkoeffizient der Stromverstrkung eines BJT
Z Impedanz
Z Zhlerstand
Z, Z 1 Impedanz; AC-Wert
Z id Impedanz; AC-Wert: Differenz-Eingangswiderstand
Za Impedanz; AC-Wert: Ausgangswiderstand
Z 11 Impedanz: AC-Wert zwischen Knoten 1 und 1
0 Kleinsignal-Stromverstrkungsfaktor 0 = IC /IE bei tiefen Frequenzen
0 Kleinsignal-Stromverstrkungsfaktor 0 = IC /IB bei tiefen Frequenzen
Transkonduktanzwert beim Feldeffekttransistor
 nderung einer Gre
r Permittivittszahl
0 Elektrische Feldkonstante 0 = 8,854 1012 As/Vm
Wirkungsgrad bei Treiberstufen
Kanallngenmodulation
n Ladungstrgerbeweglichkeit der Elektronen
r Permeabilittszahl
XXII Formelzeichen

0 Magnetische Feldkonstante 0 = 1,256 106Vs/Am


Tastverhltnis = tp /T
Dmpfungskonstante
Konstante = 3,1415926
Phasenwinkel
1/Q Phasenwinkel des komplexen Ausdrucks 1/Q

U 2 /U 1 Phasenwinkel des komplexen Ausdrucks U



/U

2 1
Laplacetransformierte eines Phasenwinkels
Kreisfrequenz = 2 f
n Eigenkreisfrequenz
Einfhrung
1

In der Einfhrung gilt es deutlich zu machen, wofr Kenntnisse der analogen Schaltungs-
technik bentigt werden und wie der Lehrstoff fr die Erarbeitung der Kenntnisse eingeteilt
wird. Im Weiteren erfolgt eine kurze Wiederholung von wichtigen Grundbegriffen aus den
Grundlagen der Elektrotechnik.

1.1 Motivation fr die analoge Schaltungstechnik

Die analoge Schaltungstechnik ist trotz der fortschreitenden Digitalisierung ein wichtiger
Bestandteil der Elektroniksystementwicklung. Die Physik und allgemein die Natur gibt
uns analoge Zustandsgren in Form von Temperatur, Kraft, Druck, Feuchte, Dichte,
Weg, Beschleunigung u. a. vor. Bei der Informationsbertragung ber eine Funkstrecke
oder ber eine lngere leitungsgebundene bertragungsstrecke ist am Empfangsort das
ankommende Signal sehr schwach und verrauscht. Die analoge Schaltungstechnik hilft
schwache verrauschte Signale aufzubereiten, um sie dann der digitalen Welt zufhren zu
knnen. hnliches gilt fr zumeist schwache Sensorsignale. Zusammenfassend lsst sich
feststellen: Kenntnisse der analogen Schaltungstechnik sind u. a. notwendig fr:

Frontend-Funktionen bei der Informationsbertragung Aufbereitung des Signals


fr den Transmitter (Sender), Regenerierung des Signals am Empfangsort (Empfnger).
Synchronisation autonomer Systeme z. B. Synchronisation zwischen Sender und
Empfnger, u. a. durch Phasenregelkreise (PLL: Phase Locked Loops).
Sensorelektronik Aufbereitung von Sensorsignalen; Sensoren sind Messfhler fr
physikalische Gren.
Leistungselektronik Ansteuerung von Leistungsfunktionen; Leistungsfunktionen sind
u. a. Motoren, Stellglieder, Lautsprecher.
Entwurf neuer Schaltkreiszellen fr die Integration von Schaltkreisen auf Silicium.

J. Siegl, E. Zocher, Schaltungstechnik Analog und gemischt analog/digital, Springer-Lehrbuch, 1


DOI 10.1007/978-3-642-29560-7_1, Springer-Verlag Berlin Heidelberg 2014
2 1 Einfhrung

Strungsanalyse von Elektroniksystemen Abblockmanahmen, Koppelmechanismen,


parasitre Einflsse, Einfhrung von I/O-Modellen fr die Analyse von Reflexions- und
bersprechstrungen.

In digitalen Systemen ist bei zunehmender Signalverarbeitungsgeschwindigkeit ein analoges


Grundverstndnis und eine analoge Sicht fr die bertragungswege und Kopplungswege
erforderlich. Bei hheren Signalverarbeitungsgeschwindigkeiten sind den Signalleitungen,
den Versorgungsleitungen und der Groundplane elektrische Eigenschaften zuzuordnen,
die sich beispielsweise beim Schalten eines Transistors ungnstig auswirken knnen. Als
Folge davon ergeben sich unter Umstnden Spikes (Strungen) auf Signalleitungen, Ver-
sorgungsleitungen und Groundplanes (Bezugspotenzial), die gegebenenfalls das Verhalten
des Systems beeintrchtigen.
Die Entwicklungsmethodik der analogen Schaltungstechnik unterscheidet sich grund-
stzlich von der Vorgehensweise in der digitalen Schaltungstechnik. In der digitalen Schal-
tungstechnik gibt es eine systematische Methodik zur Beschreibung von Logiksystemen
mittels synthesefhiger Hardwarebeschreibungssprachen. Die Vielfalt der Funktionspri-
mitive (u. a. Gatter, Buffer, Flip-Flops, Register, ALUs, Multiplexer, Demultiplexer) ist
begrenzt. Bei geeigneter Beschreibung des Verhaltens oder der Struktur eines Logiksystems
mittels einer Hardwarebeschreibungssprache bildet ein Logik-Synthesewerkzeug automa-
tisch die gegebene Modellbeschreibung in durch die ausgewhlte Schaltkreistechnologie
vorgegebene Funktionsprimitive ab. Die analoge Schaltungstechnik ist durch eine wesent-
lich hhere Anzahl von Funktionsprimitiven und Funktionsbausteinen gekennzeichnet. Es
gibt beispielsweise weit ber einige Hundert bekannte und bewhrte Oszillatorschaltungen.
Fr den Schaltungsentwickler stellt sich die Frage: Welche der bekannten Oszillatorschal-
tungen ist fr einen konkreten Anwendungsfall mit bestimmten Anforderungen (z. B. fr
433 MHz) geeignet? Welche Eigenschaften soll der Oszillator aufweisen und welche kon-
krete Oszillatorschaltung hilft die Eigenschaften zu verwirklichen? Fr die Beantwortung
dieser Frage gibt es noch keine systematisch automatisierbare Vorgehensweise.
Zur systematischen Einfhrung in die analoge Schaltungstechnik ist es notwendig,
zuallererst in die Analyse- und Entwicklungsmethodik einzufhren (Kap. 2). Kapitel 3
beschftigt sich mit der Modellierung von Halbleiterbauelementen. Anschlieend werden
in Kap. 4 wichtige passive Anwendungsschaltungen und Schaltungsbeispiele mit Dioden
vorgestellt und behandelt. Hier soll aufgezeigt werden, dass jede derartige Anwendungs-
schaltung bzw. dass jedes Funktionsprimitiv ein Verhalten und Eigenschaften aufweist, die
helfen, bestimmte Probleme in konkreten Anwendungen zu lsen. Eine komplexe An-
wendungsschaltung besteht aus einer Vielzahl von Funktionsprimitiven. Erkennt man die
Funktionsprimitive und kennt man deren Eigenschaften, so erschliet man sich damit
das Verstndnis um eine Schaltung. Ein Oszillator besteht beispielsweise aus folgenden
Funktionsprimitiven:

Verstrkerelement;
Frequenzbestimmender Resonator (Resonanzoszillator) oder frequenzbestimmendes
Laufzeitlied (Laufzeitoszillator);
1.2 Wichtige Grundbegriffe 3

Begrenzer (auch im Verstrkerelement enthalten);


Treiberstufe.

Die Grundlage der analogen Schaltungstechnik bildet die systematische Kenntnis wichtiger
analoger Funktionsprimitive und Funktionsschaltungen (u. a. passive Funktionsprimitive,
Diodenschaltungen, Verstrkerelemente, Konstantspannungsquellen, Konstantstromquel-
len, Rckkopplungsschaltungen).
In Kap. 5 wird in die Verstrkertechnik eingefhrt. Dies beinhaltet auch die Einfh-
rung in die Anwendung von Operationsverstrkern. Naturgem ist die wichtigste Aufgabe
der analogen Schaltungstechnik die Verstrkung kleiner verrauschter Signale und deren
Aufbereitung. Was geeignet analog aufbereitet ist, muss nicht aufwndig digital nachbear-
beitet werden. Es schliet mit Beispielen wichtiger Anwendungsschaltungen ab. In Kap. 6
erfolgt die Einfhrung in wichtige Anwendungsschaltungen mit Bipolartransistoren. In
Kap. 7 geht es um die Einfhrung in Anwendungsschaltungen mit Feldeffekttransistoren.
Kapitel 8 behandelt bergeordnete wichtige Funktionsprimitive (u. a. Differenzstufen,
Stromquellen, Spannungsquellen, Treiberstufen) von in der Praxis hufig vorkommenden
Funktionsschaltungen (u. a. Verstrker, Regelverstrker, Mischer, optische Empfnger),
mit Blickrichtung auf integrierbare Funktionsprimitive und Funktionsschaltungen. In
Kap. 9 wird die analog/digitale Schnittstelle behandelt. bungsaufgaben sind im An-
hang enthalten. Bei den bungsaufgaben geht es insbesondere um das Abschtzen von
Schaltungseigenschaften. Anhand zahlreicher praktischer Beispiele wird in ausfhrli-
chen Lsungen (siehe Download http://extras.springer.com/2014/978-3-642-29559-1)
die Abschtzmethodik fr gegebene Problemstellungen aufgezeigt.

1.2 Wichtige Grundbegriffe

Signale: Signale sind Informationstrger. Prinzipiell unterscheidet man zwischen deter-


ministischen Signalen und nichtdeterministischen Signalen (z. B. Rauschen). Determi-
nistische Signale lassen sich durch geschlossene mathematische Ausdrcke beschreiben.
Nichtdeterministsche Signale sind Zufallssignale oder stochastische Signale, die mit Mitteln
der Statistik zu behandeln sind. Rauschgren werden u. a. durch den Leistungsmittelwert
charakterisiert. Deterministische Signale weisen eine das Signal tragende physikalische
Gre auf. Dies kann eine elektrische Spannung/Strom sein. Darber hinaus gibt es
u. a. akustische Signale, optische Signale oder Signale, die einer elektromagnetischen Wel-
le aufgeprgt sind. Im Folgenden werden elektrische Signale betrachtet, deren zeitlicher
Momentanwert durch einen mathematischen Ausdruck beschrieben wird. Im mathemati-
schen Ausdruck sind Parameter enthalten. Bei einer sinusfrmigen Gre sind dies u. a.:
Amplitude, Phase, Frequenz.
Ein analoges Signal kann innerhalb gertetechnisch bedingter Grenzen jeden beliebi-
gen Wert annehmen. Im Gegensatz dazu wird ein diskretes Signal innerhalb bestimmter
vorgegebener Grenzen nur mit diskreten Werten beschrieben. Ein binres Signal ist ein
diskretes Signal, das nur zwei Werte 0 oder 1 annehmen kann. Abbildung 1.1 zeigt
4 1 Einfhrung

D(0)
D(1)
D(2)
D(3)
D(4)
D(5)
D(6)
D(7)

1V

0,5V

0V
0s 0,1ms 0,2ms 0,3ms 0,4ms 0,5ms

Abb. 1.1 Zeitdiskretisierte sinusfrmige Halbwelle dargestellt mit 8 binren Signalen D(0)D(7)

ein zeitdiskretisiertes Signal dargestellt mit 8 binren Signalen. Damit lassen sich 28 = 256
Amplitudenstufen realisieren.
Grundstzlich ist einem Signal eine Signalquelle zugeordnet. Durch Auswahl der Signal-
quelle und durch geeignete Wahl der Parameter der Signalquelle wird eine bestimmte
Signalform eingestellt. Eine besondere Bedeutung haben periodische, insbesondere si-
nusfrmige Signalquellen als Testsignale fr analoge Schaltungen (Signalgeneratoren).
Prinzipiell lsst sich ein periodisches Signal immer im Zeitbereich (Oszilloskop) und im
Frequenzbereich (Spektrumanalysator) darstellen.

Experiment 1.2-1: AD-DA-Wandler.

Spannungen und Strme im Zeitbereich: Eine sinusfrmige Wechselspannung mit einem


Gleichspannungsanteil (DC-Anteil) wird folgendermaen dargestellt.

u(t) = U (DC) + U (AC) sin (t u ). (1.1)

u(t): zeitlicher Momentanwert der Spannung;


U (DC) : Gleichspannungsanteil;
U (AC) : Wechselspannungsamplitude;
f: Signalfrequenz; = 2f;
u : Nullphasenwinkel;
u /: Verzgerungszeit des ersten Nulldurchgangs;
In der Regel wird auf eine besondere Kennzeichnung des Gleichspannungsanteils (DC)
bzw. der Wechselspannungsamplitude (AC) durch den hier verwendeten hochgestellten
Index verzichtet. In Abb. 1.2 ist der zeitliche Momentanwert einer sinusfrmigen Wech-
selspannung mit Gleichspannungsanteil dargestellt. Der Effektivwert einer sinusfrmigen
1.2 Wichtige Grundbegriffe 5

3V

U (AC)

2V

U (DC) 1V

0V
0s 0,4ms 0,8ms 1,2ms 1,6ms 2,0ms

u/ T=1/f

Abb. 1.2 Zeitlicher Momentanwert einer sinusfrmigen Spannung mit DC-Anteil

Im u t = U sin t u ;

j t u
u t = U Im e ;

Re
j u j t
u t = Im U e e ;
u t

U j t
u t = Im U e ;

Abb. 1.3 Komplexer rotierender Zeiger mit der Abbildung auf die Imaginrachse


Wechselspannung ergibt sich aus der Amplitude mit Ueff = U / 2. Ohne besondere Kenn-
zeichnung stellt bei sinusfrmigen Gren der Grobuchstabe die Amplitude (Spitzenwert)
dar. Nichtsinusfrmige periodische Signale lassen sich nach Fourier durch berlagerung
vieler sinusfrmiger Signale mit im Allgemeinen unterschiedlichen Amplituden und unter-
schiedlichen Nullphasenwinkeln darstellen (Spektrum). Typische Signale sind: Tonsignale
(Frequenzbereich von 50 Hz bis 20 kHz), Videosignale (Frequenzbereich bis 5 MHz),
Sensorsignale und insbesondere Datensignale mit unterschiedlichen Kurvenformen und
Bitraten. Unter einem Bit versteht man eine binre Einheit, die 0 oder 1 sein kann.

Komplexe Darstellung von Spannungen und Strmen: Mit Hilfe der Beziehung e j =
cos + j sin lsst sich der zeitliche Momentanwert einer sinusfrmigen Spannung durch
die Projektion eines rotierenden komplexen Zeigers auf die Imaginrachse darstellen
(Abb. 1.3).
6 1 Einfhrung

Abb. 1.4 Schaltung mit zwei R2


unabhngigen Signalquellen
und einem Verstrkerelement 10k
I1 R1
1 4

10k 2
Ri Ui
U1 3
1000 U i
U3 U2

In Abb. 1.3 bleibt der DC-Anteil unbercksichtigt. Zum praktischen Rechnen wird in der
Regel nur die komplexe Amplitude U bentigt. Komplexe Zeiger lassen sich wie Vektoren
behandeln. Zwei komplexe Amplituden gleicher Frequenz ergeben die komplexe Summe
im Zeigerdiagramm. Ein wesentlicher Vorteil der komplexen Darstellung von Spannungen
und Strmen u. a. ist, dass deren zeitliche Ableitung durch die Multiplikation mit j
vereinfacht wird.

berlagerungssatz: Bei linearen oder linearisierten Schaltungen mit mehreren unabhn-


gigen Signalquellen kann der berlagerungssatz angewandt werden. Im Beispiel (Abb. 1.4)
ist eine Schaltung mit zwei unabhngigen Signalquellen U1 , U3 und einer spannungsge-
steuerten Quelle (gesteuert durch Ui ) gegeben. Bei Anwendung des berlagerungssatzes
wird zunchst die Signalquelle U3 ausgeschaltet und die Wirkung von U1 auf den Ausgang
betrachtet, dann wird die Wirkung von U3 bei ausgeschalteter Signalquelle U1 ermittelt.
Die gesteuerte Quelle ist in beiden Fllen wirksam.
Im Folgenden werden die beiden Teillsungen ermittelt, zunchst die Wirkung von U1
bei abgeschalteter Signalquelle U3 :
U 3 = 0, U i  U 1 und Ri sehr hochohmig:

U 1 /R1 = U 2 /R2 ; U 2 /U 1 = R2 /R1 . (1.2)

Sodann gilt es die Wirkung von U3 bei abgeschalteter Signalquelle U1 zu betrachten:

U 1 = 0, U i  U 3 :
(1.3)
U 3 /R1 = (U 3 + U 2 )/R2 ; U 2 /U 3 = (R2 /R1 + 1).
1.2 Wichtige Grundbegriffe 7

Abb. 1.5 Zur Ermittlung einer Zx


Zweigimpedanz in einem R2
Schaltkreis
10k
I1 R1
1 4 U R2 = 1001 U i
1k 2
Ri Ui
U1
U2
1000 U i

Durch berlagerung der beiden Teillsungen erhlt man die Gesamtlsung fr die
Ausgangsspannung U2 :

U 2 = U 1 R2 /R1 U 3 (R2 /R1 + 1). (1.4)

Knotenspannungen, Zweigstrme und Zweigimpedanzen: Knoten-Differenzspan-


nungen sind Zweigspannungen von einem Netzknoten zu einem anderen. Knotenspan-
nungen oder Knotenpotenziale sind Spannungen von einem Netzknoten zum Bezugspo-
tenzial (in PSpice: Knoten 0 ist identisch mit dem Bezugspotenzial Ground). Unter einem
Zweigstrom versteht man den Strom durch einen Stromzweig von Knoten x nach Knoten y.
Im Beispiel (Abb. 1.5) ist der Strom I1 der Zweigstrom im Stromzweig von Knoten 1 nach
Knoten 4; U1 ist die Knotenspannung bzw. das Knotenpotenzial von Knoten 1 gegen das
Bezugspotenzial.
Eine Zweigimpedanz erhlt man aus dem Quotienten einer Knotenspannung und dem
betrachteten Zweigstrom. Es soll nunmehr die Zweigimpedanz Zx in der gegebenen Schal-
tung bestimmt werden. Die Zweigimpedanz bestimmt sich im konkreten Beispiel aus der
Knotenspannung Ui und dem Zweigstrom durch R2 , sie stellt eine virtuelle Impedanz
gegen das Bezugspotenzial dar.

Z x = U i /(1001 U i /R2 ) = R2 /1001. (1.5)

Fr die virtuelle Zweigimpedanz Zx = R2 /1001 ergibt sich im betrachteten Beispiel ein


Wert von ca. 10 . Vom Eingang aus gesehen wirkt die Zweigimpedanz Zx also von Knoten
4 zum Bezugspotenzial (Abb. 1.6). Je hher die Verstrkung der spannungsgesteuerten
Spannungsquelle ist (im Beispiel ist die Verstrkung 1000), um so niederohmiger wird bei
der gegebenen Schaltungsanordnung Knoten 4 durch die transformierte Zweigimpedanz
mit Zx = R2 /1001 belastet. Der Zweigstrom I1 U1 /R1 bei gengend kleinem Ui fliet
somit bei gengend hochohmigem Widerstand Ri ber R1 nach R2 und bildet dort die
8 1 Einfhrung

Abb. 1.6 Belastung von I1 I1


Knoten 4 durch R2 ; es wirkt 1 R1 4
die transformierte Zweigim-
1k
pedanz Zx
Ri Ui Z x = R 2 1001 10
U1

Zweigspannung U R2 = I 1 R2 . Mit U R2 U 2 ist schlielich U 2 = U 1 R2 /R1 . Abbildung 1.6


zeigt die Belastung von Knoten 4 mit der Zweigimpedanz Zx = R2 /1001. Der Zweigstrom
I1 fliet also in den niederohmigen Stromzweig mit der Zweigimpedanz Zx .
Insbesondere fr die Abschtzanalyse ist es wichtig den Hauptsignalweg zu finden. Dazu
bedarf es oft der Abschtzung wirksamer Zweigimpedanzen.
Ist in einer Schaltung ein Netzknoten gekennzeichnet (z. B. in Abb. 1.5 Knoten 4), so
steht implizit U4 fr die Spannung von Knoten 4 zum Bezugspotenzial. Im Beispiel ist dann
U4 = Ui . Dazu muss nicht extra der Spannungspfeil angegeben werden. Soll die Phasenlage
der Knotenspannung um 180 gedreht sein, wie z. B. bei U2 in Abb. 1.5, so lsst sich explizit
die Phasendrehung durch den gedrehten Spannungspfeil kennzeichnen. Ansonsten ergibt
sich fr U2 ein negativer Zahlenwert.
Entwicklungs- und Analysemethodik
2

Eingefhrt wird in die Entwicklungs- und Analysemethodik von analogen und gemischt
analog/digitalen Funktionsschaltkreisen fr Elektroniksysteme auf Transistorebene. Wich-
tig dabei ist die Kenntnis des allgemeinen Entwicklungsprozesses und der dafr eingesetzten
Methoden zur Beschreibung von Schaltungen und deren Verifikation.

2.1 Methodik zur Elektroniksystementwicklung

Es geht um eine Kurzdarstellung zur Einfhrung in die Elektroniksystementwicklung. Da-


bei stellen sich die Fragen, wo wird die analoge Schaltungstechnik bentigt, wie werden
derartige Schaltungen systematisch entwickelt, verifiziert und in einer Zieltechnologie
realisiert. Die analoge Schaltungstechnik behandelt die Grundlagen fr die Elektronik-
systementwicklung auf Transistorebene. Derartige Grundlagen werden bentigt fr die
Schaltungsentwicklung analoger und gemischt analog/digitaler Systeme (Mixed A/D). Die
Schaltungsentwicklung ist ein Teilgebiet der Elektroniksystementwicklung. Im Folgenden
soll die Schaltungsentwicklung im Umfeld der Elektroniksystementwicklung betrachtet
werden, dabei wird auf nachstehende Aspekte nher eingegangen:

Prozessablauf (Workflow) bei der Elektroniksystementwicklung;


Signifikante Beispiele fr Anwendungen der analogen Schaltungstechnik;
Realisierungsmglichkeiten von Schaltungen: Schaltungstechnologien;
Strukturierung der Schaltungstechnik.

J. Siegl, E. Zocher, Schaltungstechnik Analog und gemischt analog/digital, Springer-Lehrbuch, 9


DOI 10.1007/978-3-642-29560-7_2, Springer-Verlag Berlin Heidelberg 2014
10 2 Entwicklungs- und Analysemethodik

2.1.1 Prozessablauf bei der Elektroniksystementwicklung

Als erstes erfolgt eine Kurzdarstellung des Produktentwicklungsprozesses. Zur Frderung


der bersicht wird in die wesentlichen Prozessschritte und Grundbegriffe des Elektronik-
systementwicklungsprozesses eingefhrt. Bei der Entwicklung eines Hardware-Produktes
in der Informationstechnik/Elektronik werden folgende Phasen des Produktentwicklungs-
prozesses durchlaufen:

Konzeptphase Systementwurf, Systemkonstruktion, Spezifikation, Systemauftei-


lung;
Feinentwurf bzw. Subsystementwurf Schaltungsentwicklung;
Physikalischer Entwurf Layouterstellung und Erstellung der Fertigungsunterlagen
fr Labormuster;
Musterfertigung und Modulfertigung;
Modultest und Systemtest;
Vorserie Prototypfertigung, Systemprfung, Fertigungsfreigabe.

Eine Produktidee wird nach einer eingehenden Marktanalyse zu einem Entwicklungs-


auftrag. Erfahrene Systementwickler entwerfen ein Systemkonzept und spezifizieren
Anforderungen. Kritische Funktionen sind vorab in einer Machbarkeitsstudie eingehend zu
untersuchen. Insgesamt wird auf Systemebene oft durch Systemsimulation das Konzept ve-
rifiziert und dessen Machbarkeit auch insbesondere unter Kostengesichtspunkten geprft.
Nach Abschluss des Systementwurfs erfolgt der Feinentwurf. Die Funktionsblcke mssen
mit realen Schaltkreisen gefllt werden. Ist der Feinentwurf hinreichend verifiziert, so
muss der Entwurf in ein fertigbares physikalisches Design umgesetzt werden. Abbildung 2.1
erlutert den prinzipiellen Ablauf der Elektroniksystementwicklung bis zur Erstellung der
Fertigungsunterlagen in einer vorgegebenen Zieltechnologie.
Die analoge Schaltungstechnik ist Teil des Feinentwurfs insbesondere von analogen
und gemischt analog/digitalen Funktionsblcken des Systementwurfs. Sie behandelt die
innere Schaltungstechnik auf Transistorebene. Soweit mglich werden Funktionsblcke
durch vorgefertigte oder kufliche Bausteine realisiert. Sind Funktionsblcke in hohen
Stckzahlen erforderlich, so sind anwendungsspezifisch integrierte Bausteine interessant.
Die Entwicklung voll kundenspezifisch integrierter Bausteine (ASIC: Application Speci-
fic Integrated Circuit) erfordert u. a. solide Kenntnisse der analogen Schaltungstechnik.
Im Folgenden wird in die wichtigsten Begriffe des Elektroniksystementwicklungsprozesses
eingefhrt mit jeweils einer kurzen Erluterung.

Produktidee und Marketing: Ausgehend von einer Produktidee bzw. eines Verbesse-
rungsvorschlags fr ein bestehendes Produkt erstellen Marketingexperten ein Marke-
ting Requirement Document MRD. Dieses Dokument enthlt genaue Anforderungen
an ein Produkt bzw. an eine Produktweiterentwicklung, um das neue Produkt von ver-
gleichbaren Angeboten am Markt abzuheben. Eine Marktanalyse gibt Aufschluss ber die
2.1 Methodik zur Elektroniksystementwicklung 11

Marketing System- Subsystem- Physikal. Technologie


Entwurf Entwurf Entwurf

System- Fein- Layout-


entwurf entwurf erstellung
Systemkonzept Schaltungs- Layout-
festlegen idee entwurf

Produkt- System- Schaltungs- Layout- Fertig.


idee konstruktion entwurf verifikation Daten

Moduldefinition Schaltungs- Modul-


verifikation konstruktion
Spezifikation
festlegen

Systemtest- Modultest- Fertigungs- Technologie


daten daten daten

Abb. 2.1 Phasen der Elektroniksystementwicklung von der Marktanforderung (Marketing Requi-
rements) bis zur Erstellung der Fertigungsunterlagen fr die notwendigen Module; Einordnung des
Schaltungsentwurfs im Umfeld der Elektroniksystementwicklung

Marktchancen, das mgliche Marktvolumen, die Absatzchancen, die Umsatz- und Gewinn-
mglichkeiten und die dafr erforderliche Vertriebsstrategie. Die Aufgabe des Marketing
ist somit u. a. die Beobachtung des fr die Firma relevanten Marktsegmentes, Marktanfor-
derungen zu analysieren, zu definieren und eine strategische Produktplanung zu erstellen.
Nicht zuletzt gilt es auch geeignete Unterlagen zur Prsentation der Leistungsmerkmale
eines neuen Produkts aufzubereiten.

Systementwicklung: Die Systementwicklung befasst sich mit der konzeptionellen und


planerischen Umsetzung von Produktanforderungen. Eine wichtige Aufgabe ist der Ent-
wurf der Systemarchitektur und daraus abgeleitet die Systemspezifikation. Wie bereits
erwhnt, mssen vorab kritische Funktionen in einer Machbarkeitsstudie auf Risiken hin-
sichtlich der Realisierbarkeit untersucht werden. Erfahrene Systementwickler erstellen das
Systemkonzept bzw. die Systemarchitektur. Im Ergebnis werden u. a. Funktionsblcke de-
finiert und Grundanforderungen festgelegt, u. a. deren Funktionsdefinition, verfgbare
Versorgungsspannungen, maximal zulssige Stromaufnahme, maximal zulssige Verlust-
leistungsaufnahme, Temperaturbereich, Umwelteinflsse (z. B. Verschmutzung, Dmpfe,
Gase), Baugre und Bauraum. Unter Moduldefinition versteht man die Aufteilung des
Gesamtsystems in Systemmodule und damit u. a. auch die Aufteilung der Entwick-
lungsverantwortung und die Festlegung der Schnittstellen. Fr das Gesamtsystem und
die Systemmodule ist eine detaillierte Spezifikation erforderlich. Die Spezifikationsvor-
gaben legen u. a. die Modulfunktionen und deren Schnittstellen fest. Nach Festlegung
12 2 Entwicklungs- und Analysemethodik

des Systemkonzepts ist u. a. auch zu definieren, wie und mit welchen Testaufbauten die
vorgegebenen Eigenschaften getestet und berprft werden sollen. Bei einer Auftragsent-
wicklung beschreibt der Auftraggeber im Lastenheft die Gesamtheit der Anforderungen.
Im Pflichtenheft dokumentiert der Auftragnehmer, wie er die Anforderungen konkret zu
lsen gedenkt (Implementierungsspezifikation).
Nachstehend erfolgt eine kurze Erluterung der wichtigsten Punkte einer Systemspezi-
fikation oder Modulspezifikation:

Funktionsbeschreibung: Die Funktionsbeschreibung enthlt u. a. die genaue Funktions-


definition, sowie deren Ein- und Ausgnge. Die Verhaltensbeschreibung im Allgemeinen
oder die bertragungsfunktion im Besonderen bestimmen u. a. die Festlegung der
Funktion eines Systemmoduls.
Rahmenbedingungen: Die Einhaltung von vorgegebenen Grenzdaten, wie z. B. die ma-
ximal zulssige Stromaufnahme, die maximal zulssige Leistungsaufnahme und der
verfgbare Bauraum sind zu beachten. Weiterhin sind das Masse/Versorgungssystem
und die vorgesehenen Versorgungsspannungen als Vorgaben zu definieren.
Schnittstellenbeschreibungen: Hier gilt es die Interaktionsstellen eines Systems oder
eines Systemmoduls (u. a. Ports), deren Eigenschaften und Signalformen, deren
Grenzwerte und Ansteuerbedingungen festzulegen.
Aufbau- und Verbindungstechnik: Darunter versteht man die Festlegung des Systemauf-
baus bzw. des Aufbaus eines Systemmoduls. Es muss klar sein, in welcher Technologie
ein Systemmodul gefertigt werden soll und wie der Gesamtaufbau des Systems erfolgt.
Strukturbeschreibung: In einer hierarchischen Darstellung wird das Zusammenwirken
von Systemmodulen und Teilfunktionen beschrieben.
Systemumgebung: Darunter versteht man den Temperaturbereich, den ein System oder
ein Systemmodul ausgesetzt ist, sowie die mgliche Strahlenbelastung oder weitere
Umwelteinflsse in Form von z. B. chemischen Belastungen. Nicht zuletzt gilt es An-
forderungen an die Elektromagnetische Vertrglichkeit zu beachten. Ein System oder
ein Systemmodul darf andere Systeme in nicht unzulssiger Weise beeinflussen.

Systemkonstruktion: Der Systemkonstrukteur definiert den mglichen Einbauplatz und


den mechanischen Aufbau eines Produkts. Aus Sicht des Elektronikentwicklers spielen u. a.
auch Khlmanahmen fr die Elektronik eine wichtige Rolle (s. Abschn 2.4). Insbesondere
bei hohen Packungsdichten bereitet die geeignete Verlustleistungsabfuhr oft erhebliche
Probleme.

Feinentwurf: Hier sind die Vorgaben der Systemkonzeptersteller im Rahmen eines


Feinentwurfs umzusetzen. Der Schaltungsentwurf stellt den Feinentwurf von Elektronik-
systemmodulen dar. Ausgehend von der vorgegebenen Modulfunktion, den Schnittstellen-
bedingungen und sonstigen Spezifikationsvorgaben gilt es eine dafr geeignete Schaltung
auszuwhlen und die Schaltung an die gegebenen Anforderungen anzupassen, um die Spe-
zifikationsvorgaben erfllen zu knnen. Nach Auswahl einer geeigneten Schaltungsidee
2.1 Methodik zur Elektroniksystementwicklung 13

ist der Schaltungsentwurf so auszulegen, dass vorgegebene Eigenschaften erfllt werden


knnen. Die Schaltungsauslegung erfolgt zumeist auf Basis von Abschtzungen des Schal-
tungsentwicklers. Der Schaltungsentwurf wird bei analogen und gemischt analog/digitalen
Systemen im Allgemeinen durch einen Schaltplan (Schematic) beschrieben. Anhand von
geeigneten Testanordnungen wird der Schaltungsentwurf verifiziert. Zunchst erfolgt die
Schaltungsverifikation durch Schaltkreissimulation und damit verbunden die Optimierung
der Dimensionierung mit Blickrichtung auf u. a. Parameterstreuungen (Exemplarstreu-
ungen), Temperatureinflsse und Alterungseffekte von verwendeten Komponenten. Ein
wichtiger Punkt vor Abschluss des Feinentwurfs eines Systemmoduls ist die Festlegung des
modulspezifischen Testkonzepts. Nicht zuletzt ist genau zu definieren, was wie und unter
welchen Bedingungen mit welchen Testaufbauten die vorgegebenen Eigenschaften getestet
und berprft werden sollen.

Layoutentwurf und Modulkonstruktion: In dieser Phase geht es um die Erstellung des


physikalischen Entwurfs unter Bercksichtigung von Vorgaben durch den Schaltungs-
entwickler betreffs der Gestaltung des Masse-Versorgungssystems, der Platzierung und der
Layoutgestaltung kritischer Schaltungsfunktionen. Elektroniksysteme werden zumeist auf
Baugruppentrgern realisiert. Basis eines Baugruppentrgers ist eine Leiterplatte (PCB:
Printed Circuit Board). Dazu muss die symbolische Schaltungsbeschreibung in die phy-
sikalische Beschreibung einer Zieltechnologie umgesetzt werden. Die zweidimensionale
Abbildung der physikalischen Beschreibung ist das Layout eines Schaltungsentwurfs. Hier-
zu werden Werkzeuge fr die Layouterstellung verwendet, das sind u. a. Layout-Editoren
bzw. Auto-Router. Nach Erstellung des Layouts eines Schaltungsentwurfs sind die Ein-
baupltze der Schaltkreisfunktionen und die Verbindungsleitungen bekannt. Insbesondere
bei hheren Frequenzen ergeben sich zustzliche parasitre Einflsse durch die Aufbau-
technik und durch die Verbindungsleitungen, die in einer Schaltungsverifikation unter
Bercksichtigung dieser Einflsse analysiert werden mssen. Schlielich bentigt der Bau-
gruppentrger Befestigungselemente und z. B. eventuelle spezielle Khlmanahmen, die in
der Modulkonstruktion beschrieben werden.

Fertigungsdaten: In einem Fertigungsdatensatz sind alle fr die Fertigung eines System-


moduls erforderlichen Unterlagen enthalten. Bei einer Elektronik-Baugruppe ist dies u.
a. die Stckliste, der Dokumentensatz fr die Erstellung der Leiterplatte, sowie der Do-
kumentensatz fr die Entwurfsbeschreibung und der Testvorgaben. Der Layoutdatensatz
enthlt im engeren Sinn alle fr die Fertigung einer Leiterplatte erforderlichen Fertigungs-
daten, u. a. Dokumentensatz mit Layoutdaten im geeigneten Datenformat, Filmdaten,
Bohrlochdaten, Bestckdaten.

Prototypenfertigung: Nach Erstellung der physikalischen Designdaten fr die im System


bentigten Baugruppen erfolgt die Musterfertigung und anschlieend die Musterprfung.
Vor einer Fertigungsfreigabe wird das Konzept nach einer Prototypenfertigung einer ein-
gehenden Erprobung durch Systemtests unterzogen. Abbildung 2.2 zeigt den prinzipiellen
14 2 Entwicklungs- und Analysemethodik

Teile- Modul- Modul- System- Vertrieb


logistik fertigung test test
Fertigungs- Modultest- Systemtest-
daten daten daten

Assemblie- Modul- System-


rung test integration
ASICs Bonden, Ge- Statische Modul-
husetechnik Messungen integration
Bestckung Dynamische System-
Modul- Produkt
Messungen verifikation
trger Lten

Musterprfung
(Sichtprfung)
Kauf-
festlegen
teile

Abb. 2.2 Phasen der Prototypenfertigung eines Elektroniksystems; Modulfertigung, Modultest bis
zur Systemintegration und den Systemtests

Ablauf einer Prototypenfertigung. Mit Blickrichtung auf den Prozessablauf, dargestellt in


Abb. 2.2, werden im Folgenden die wichtigsten Begriffe der Prototypenfertigung erlutert.

Teilelogistik: Ausgangspunkt der Fertigung eines Elektroniksystemmoduls sind der Bau-


gruppentrger (nackte Leiterplatte), die elektronischen und elektromechanischen Bauteile
als Kaufteile und die anwendungsspezifisch integrierten Bausteine (ASIC). Die Teilelogistik
kmmert sich um die Verfgbarkeit der erforderlichen elektrischen, elektromechanischen
und mechanischen Teile in der erforderlichen Qualitt. Application Specific Integrated
Circuits werden insbesondere bei hherem Stckzahlbedarf von Systemmodulen verwen-
det, um den Platzbedarf sowie die Kosten zu reduzieren und die Zuverlssigkeit zu erhhen.
Komplette Systemmodule lassen sich anstelle des Aufbaus auf einer Leiterplatte direkt als
integrierter Baustein (IC) realisieren. Dazu muss der Schaltungsentwurf in eine geeignete
ASIC-Technologie abgebildet werden.

Modulfertigung: Die Modulfertigung bzw. Baugruppenfertigung verbaut die im Ferti-


gungsdatensatz vorgegebenen Bauteile. Dafr werden verschiedene Techniken eingesetzt.
Unter Assemblierung versteht man allgemein das Zusammenfgen von Komponenten zu
einem Subsystemmodul. Assemblierungstechniken sind u. a. Bonden, Kleben, Lten. Je
nach Anforderung knnen ungehuste Halbleiterbauelemente auf einem Submodultrger
montiert und dann speziell abgedeckt bzw. gehust werden. blicherweise werden nackte
Halbleiter in ein Gehuse montiert und ber Bondverbindungen angeschlossen. Unter
Bestckung versteht man den Montagevorgang von Bauteilen auf dem Baugruppentrger.
2.1 Methodik zur Elektroniksystementwicklung 15

Dieser Vorgang lsst sich mit Bestckautomaten automatisieren. Beim Ltvorgang werden
die Anschlsse von Bauteilen mit den auf dem Baugruppentrger gegebenen Anschlusspads
verbunden. Man unterscheidet Schwall-Lten und Reflow-Lten. Beim Reflow-Lten wird
eine Ltpaste auf den Baugruppentrger aufgedruckt. Der Ltvorgang erfolgt bei Einhal-
tung eines bestimmten Temperaturprofils in einem Durchlaufofen. Beim Schwall-Lten
durchluft die bestckte Baugruppe ein Schwall-Ltbad.

Musterprfung: Als erstes erfolgt eine Sichtprfung der gefertigten Baugruppe. Dazu ver-
wendet man u. a. automatische Sichtprfungsgerte mit komplexer Bildverarbeitung. Vor
der Weiterverarbeitung mssen Systemmodule einem eingehenden elektrischen Test un-
terzogen werden. Man unterscheidet grundstzlich zwischen statischen Messungen und
dynamischen Messungen. Statische Messungen sind erste einfache Tests, u. a. Strom-
aufnahme, Leistungsaufnahme und die berprfung von Arbeitspunkten. Dynamische
Messungen sind weitergehende Messungen zur Ermittlung von Systemeigenschaften im
Zeitbereich oder im Frequenzbereich.

Systemintegration und Systemverifikation: Unter Systemintegration versteht man den


Zusammenbau von Systemmodulen zu einem System. Das zusammengefgte System muss
einem eingehenden Test unterzogen werden. In Systemmessungen werden die Eigenschaf-
ten eines Systems in der Gesamtheit analysiert und berprft inwieweit die erwarteten
Spezifikationsdaten auch unter gegebenen Umweltbedingungen und Fertigungsstreu-
ungen erfllt sind. Dazu zhlen auch Tests, um nachzuweisen, dass geltende Vorschriften
(u. a. VDE-Vorschriften, CE-Kennzeichnung) eingehalten werden. Nach erfolgreichen Tests
anhand einer Prototypenserie erfolgt schlielich die Produktfreigabe.

2.1.2 Beispiele fr Anwendungen der analogen Schaltungstechnik

Anhand von signifikanten Anwendungen wird aufgezeigt, wo die analoge Schaltungstechnik


trotz fortschreitender Digitalisierung unverzichtbar ist.
Wie bereits erwhnt, gibt uns die Physik analoge Gren vor. Fr die elektronische
Sensorsignalaufbereitung sind im Allgemeinen Kenntnisse der analogen Schaltungstechnik
erforderlich. Ein Tonsignal am Mikrofonausgang ist analog. Das Signal am Antennenfu-
punkt bei einer Funkstrecke ist sehr schwach und verrauscht, dasselbe gilt am Ende einer
lngeren leitungsgebundenen bertragungsstrecke. Bei hheren Taktfrequenzen in Logik-
systemen gengt es nicht, das System auf rein logischer Ebene zu betrachten. Die Signal-
treiber bilden mit den Verbindungsleitungen und den Signaleingngen wiederum eine
bertragungsstrecke. Reflexionsstrungen und bersprechstrungen knnen auftreten.
Zweifellos ist heute die Analogtechnik zunehmend auf sogenannte Frontend-Funktionen
beschrnkt. Abbildung 2.3 verdeutlicht die Frontend-Funktionen bei der Informati-
onsbertragung, bei der Messwertaufnahme (Signalaufnahme durch Sensoren) und bei
16 2 Entwicklungs- und Analysemethodik

System Trans- System


Receiver
A mitter bertragungsstrecke B

b
Anwendungsschnittstelle

Messen Signalverar-
Signalaufbe-
beitung
Sensoren reitung

Signalver-
Eingreifen verarbeitendes
System mit
Treiberstufen
Aktuatoren Steuerfunktion

Abb. 2.3 Frontend-Funktionen; a Informationsbertragung; b Messaufnahme und Stellfunktio-


nen: Signalaufnahme (analog), Signalaufbereitung (analog/digital), Signalverarbeitung (digital) und
Einwirken in einen Prozess (meist analog)

Leistungsfunktionen (Ansteuerung von Aktuatoren). Auch bei digitaler Informations-


bertragung ist das Signal am Empfangsort quasi analog. Es muss erst regeneriert und
aufbereitet werden bevor es digital weiter verarbeitet werden kann. Bei Bitraten oberhalb
ca. 100 MBit/s ist die Digitaltechnik ohne ein Basiswissen der analogen Schaltungstechnik
nicht zu beherrschen.
Im Frequenzbereich unterhalb einigen Megahertz knnen viele Analogfunktionen durch
Standard-ICs (beispielsweise u. a. mit Operationsverstrkern) realisiert werden. Der An-
wender braucht dabei kein sehr tiefes Verstndnis ber das Innenleben dieser Standard-ICs.
Bei Anwendungen, die keine Massenstckzahlen ermglichen, knnen mit zunehmender
Frequenz oberhalb des Megahertz-Bereichs zunehmend weniger allgemeine Standard-ICs
fr Analogfunktionen eingesetzt werden. Der Anwender muss sich aus Funktionsgrund-
schaltungen die geforderte Schaltungsfunktion realisieren. Bietet ein Anwendungsbereich
hohe Stckzahlen, so werden zumeist von Halbleiterherstellern integrierte Funktions-
bausteine fr den Anwendungsbereich angeboten oder der Anwender entwickelt selbst
einen vollkundenspezifisch integrierten Funktionsbaustein. Insbesondere fr die Entwick-
lung von vollkundenspezifisch integrierten Funktionsbausteinen sind solide Kenntnisse der
analogen Schaltungstechnik auf Transistorebene erforderlich.
Die Signalbertragung bei einem bertragungssystem gem Abb. 2.3a kann u. a.
erfolgen ber eine Funkstrecke, eine Infrarotstrecke, eine Ultraschallstrecke oder eine
leitungsgefhrte Strecke. Wird ein Plastik-Lichtwellenleiter als bertragungsmedium ver-
wendet, so bentigt man einen dafr geeigneten optischen Sender (Transmitter) und
Empfnger (Receiver). Den beispielhaften Schaltplan eines optischen Empfngers zeigt
Abb. 2.4. Auf die Schaltung wird spter noch detailliert eingegangen (s. Abschn. 8.5.1).
Hier geht es zunchst nur darum, in einem praktischen Projektbeispiel das Ergebnis einer
Schaltungsentwicklung im Prototypenstadium vorzustellen.
2.1 Methodik zur Elektroniksystementwicklung 17

Abb. 2.4 Auszug aus dem Schaltplan eines optischen Empfngers fr Plastik-Lichtwellenleiter;
(Bildquelle: Dipl.-Ing. (FH) E. Bluoss, FH Nrnberg)

Hinsichtlich der Aufbautechnik ist in besonderem Mae auf das Masse/


Versorgungssystem zu achten. Die Massefhrung auf der Leiterplatte ist sorgfltig elek-
trisch mit dem Modulgehuse zu verbinden. Als Modulgehuse verwendet man im
Experimentierstadium oft ein Standard-Weiblechgehuse. Abbildung 2.5 zeigt den
praktischen prototypischen Aufbau eines optischen Empfngers.
Ein weiteres praktisches Beispiel aus dem Bereich Sensorelektronik zeigt einen induk-
tiven Abstandssensor (Abb. 2.6). Die Induktivitt ist Teil eines Parallelresonanzkreises.
Die Eigenschaften des Parallelresonanzkreises werden bei Annherung eines metallischen
Gegenstandes verndert. Das magnetische Feld des Resonanzkreises erzeugt im angen-
herten metallischen Gegenstand einen Wirbelstrom, der Wirbelstromverluste verursacht,
die wiederum sich u. a. als Bedmpfung des Resonanzkreises bemerkbar machen. Mittels
einer geeigneten Sensorschaltung kann ein Sensorsignal erzeugt werden, das im Idealfall
proportional zur Entfernung des metallischen Gegenstandes ist. Derartige Sensoren wer-
den in anderer Ausprgung u. a. auch als Drehratensensor in Anti-Blockier-Systemen
(ABS-Systemen) eingesetzt. Eine Prinzipschaltung der Sensorelektronik fr induktive
Abstandssensoren behandelt Abschn. 8.5.2.
18 2 Entwicklungs- und Analysemethodik

Abb. 2.5 Praktischer Aufbau eines optischen Empfngers fr Plastik-Lichtwellenleiter; (Bildquelle:


Dipl.-Ing. (FH) E. Bluoss, FH Nrnberg)

Abb. 2.6 Induktiver


Abstandssensor; (Bildquelle:
Leoni AG, Nrnberg)

2.1.3 Technologien zur Realisierung von Schaltungen

Die abstrakte Beschreibung einer Schaltung mittels z. B. eines Schaltplans gilt es in einer
vorgegebenen Zieltechnologie physikalisch zu realisieren. Vorgestellt werden die wich-
tigsten Schaltungstechnologien zur Realisierung von Funktionen fr elektronische und
informationstechnische Gerte und Systeme.

1. Leiterplattentechnik (PCB: Printed Circuit Board Technik) auf einem geeigneten


Trgermaterial (Beispiel: Handelsname FR4) werden in einer oder mehreren Lagen
Leitungsstrukturen durch Photo/tztechnik aufgebracht. Die Leiterplatte wird dann
mit bedrahteten oder mit oberflchenmontierten Bauteilen (SMD: Surface Mounted
Devices) bestckt. Abbildung 2.6 zeigt ein praktisches Beispiel.
2.1 Methodik zur Elektroniksystementwicklung 19

SMD-Kapazitt
Dickschichtschaltung
Integrierter Widerstand,
realisiert durch aufgedruckte
Widerstandspasten

Integrierter Schaltkreis,
gehuselos montiert

Zweilagen-Verbindungs-
leitungen, realisiert durch auf-
gedruckte Leiterpasten und Iso-
lationspasten

Abb. 2.7 Ausschnitt einer Schaltung zur Getriebesteuerung realisiert in Dickschichttechnologie;


(Bildquelle: Firma Temic, Nrnberg)

Abb. 2.8 Integrierte Schaltung; a Integrierter Funktionsbaustein; b Verdrahtungsebene auf Silizium;


(Bildquelle: Firma Temic, Nrnberg)

2. Hybrid-Schaltungstechnik Dickschicht- oder Dnnfilmtechnik auf Keramiksubstra-


ten (Al2 O3 ); Leitungen, Widerstnde und evtl. Kapazitten werden aufgedruckt,
die brigen Bauteile diskret bestckt und im Reflow-Ltverfahren mit Anschlusslei-
tungen verbunden. In Abb. 2.7 ist der Ausschnitt eines praktischen Beispiels fr
eine Hybridschaltung dargestellt. Die Dickschichttechnik eignet sich insbesondere
fr die Realisierung von Leistungsfunktionen mit speziellen Anforderungen (z. B.
Treiberstufen im Automotive-Bereich).
3. Monolithisch integrierte Schaltungstechnik alle passiven und aktiven Schaltungs-
elemente werden auf einem Halbleitergrundmaterial (z. B. Silizium) integriert. In
Abb. 2.8a ist ein integrierter Funktionsbaustein mittels Bondverbindungen in die um-
liegende Schaltung eingebaut. Bei hohem Stckzahlbedarf werden soweit wie mglich
integrierte Funktionsbausteine eingesetzt. Falls keine Standard-Bausteine (z. B. Chip-
satz) verfgbar sind, mssen Funktionsbausteine anwendungsspezifisch entwickelt
werden.
20 2 Entwicklungs- und Analysemethodik

Tab. 2.1 Diskrete Schaltkreiselemente


Schaltkreiselement Symbol Package Footprint

R ... Widerstand

C ... Kondensator

L ... Induktivitt

... gekoppelte
Induktivitten

D ... Diode

Q ... Bipolartransi-
stor

J ... JFET

M ... MOSFET

2.1.4 Strukturierung der Schaltungstechnik

Bauelemente sind die Basis der analogen und gemischt analog/digitalen Schaltungstechnik.
Tabelle 2.1 zeigt wichtige diskrete Schaltkreiselemente. Jedes diskrete Schaltkreiselement
wird durch verschiedene Sichten (Views) reprsentiert. Eine Reprsentation ist ein das
2.1 Methodik zur Elektroniksystementwicklung 21

Abb. 2.9 Beispiele von Gehuseformen (Packages); a Bedrahtete Aufbautechnik (TO92, TO220,
DIP16); b oberflchenmontierte Aufbautechnik (SOT23, SOT323, SOT363). Die Darstellungen sind
nicht mastblich

Schaltkreiselement charakterisierendes Symbol. Ein Symbol steht fr eine bestimmte


Schaltkreisfunktion. Symbole werden fr die Schaltplaneingabe bentigt. Daneben ist
dem Schaltkreiselement eine Bauform (Gehuse: Package) bzw. eine zweidimensiona-
le Abbildung der Gehuseform in Form des Footprints (Physical View im Layout)
zugeordnet.
Das physikalische Verhalten eines Schaltkreiselements beschreibt ein Modell. Das Mo-
dell wird durch Modellparameter charakterisiert. Im Modell sind die physikalischen
Eigenschaften des Schaltkreiselements (z. B. darstellbar durch Kennlinien) abgebildet.
Aus Schaltkreiselementen werden Funktionsprimitive und Funktionsschaltkreise gebildet,
denen man wiederum ein Funktionsmodell zuordnen kann.
Beispiele mglicher Gehuseformen von diskreten Schaltkreiselementen sind in Abb. 2.9
dargestellt. Grundstzlich unterscheidet man zwischen der bedrahteten und der oberfl-
chenmontierten Aufbautechnik (SMD: Surface Mounted Devices). Je grer die Gehuse-
form ist, um so gnstiger kann die Wrmeableitung vom aktiven Schaltkreiselement zur
Umgebung gestaltet werden.
Die Bezeichnung Schaltkreisfunktion stellt einen unscharfen berbegriff dar. Einem
geeignet beschalteten integrierten Operationsverstrker kann beispielsweise eine Schalt-
kreisfunktion zugeordnet werden. Im Prinzip lsst sich allgemein eine Funktion in jeder
Hierarchiestufe durch ein Symbol reprsentieren. Dem Operationsverstrker selbst ist ein
Symbol bzw. ein Gehuse zugeordnet. Vielfach knnen mehrere Schaltkreisfunktionen
in einem Gehuse untergebracht sein. Die Abbildung von Schaltkreisfunktionen re-
prsentiert durch Symbole in ein bestimmtes Gehuse beschreibt das Mapping. Das
Mapping definiert also die Abbildung der Symbole und deren Schnittstellen in ein Ge-
huse auf die Schnittstelle des Gehuses (Abb. 2.10). Dabei wird auch die Vertauschbarkeit
von Symbolen und von Symbolpins festgelegt. Die Vertauschbarkeit von Symbolen und von
Symbolpins erleichtert oft die Erstellung des geometrischen Layouts, um berkreuzungen
von Signalleitungen zu vermeiden.
In der hier vorgenommenen Stoffauswahl geht es vornehmlich um die Vermittlung von
Kenntnissen ber wichtige analoge und gemischt analog/digitale Funktionsschaltkreise. Im
Folgenden wird eingeteilt in:

Schaltkreiselemente (z. B. R fr Widerstand, L fr Induktivitt, C fr Kapazitt, K fr


gekoppelte Induktivitten, D fr Diode, Q fr Bipolartransistoren, J fr Sperrschicht-
Feldeffekttransistoren, M fr Isolierschicht-Feldeffekttransistoren);
22 2 Entwicklungs- und Analysemethodik

Abb. 2.10 Mapping:


Zuordnung der Symbole von 1 14
Schaltkreisfunktionen auf ein
Dual-Inline-Package mit 2 13
Anschlussbezeichner (TLE2084
Operational Amplifier)
3 12

VCC 4 11 VEE

5 10

6 9

7 8

Funktionsprimitive bzw. Funktionsgrundschaltungen (z. B. kapazitive Spannungs-


teiler, Verstrkergrundschaltungen bzw. Verstrkerelemente, Konstantstromquellen,
Konstantspannungsquellen, Darlingtonstufen, Kaskodestufen, Differenzstufen, elektro-
nische Strombegrenzungen);
Funktionsschaltkreise (z. B. Verstrker, beschaltete Operationsverstrker, Treiber-
stufen, Mischer, Oszillatorschaltungen, Phasenregelkreise bzw. PLL-Schaltkreise,
Analog/Digital-Wandler, Digital/Analog-Wandler);
Systemmodule (z. B. Optischer Empfnger, berlagerungsempfnger, Sensorelektro-
niksystem z. B. zur Kraft-, Druck-, Beschleunigungs-Erfassung).

Einige passive Funktionsprimitive gebildet aus passiven Schaltkreiselementen werden im


Abschn. 4.1 vorgestellt und erlutert. Abschn. 4.2 enthlt eine Auswahl von Dioden-
schaltungen als Funktionsgrundschaltungen fr bestimmte Anwendungen. Ein kapazitiver
Spannungsteiler kann beispielsweise als Impedanztransformator wirken, wenn bestimmte
Randbedingungen eingehalten werden. Damit lsst sich eine niederohmige Schnittstelle
auf eine hochohmige Schnittstelle transformieren (Funktion: Impedanztransformation).
Kapitel 6 und 7 behandeln u. a. Funktionsprimitive bzw. Funktionsgrundschaltungen ge-
bildet mit Bipolartransistorschaltungen bzw. Feldeffekttransistorschaltungen. In Kap. 8
wird in weitere wichtige Funktionsprimitive und Funktionsschaltungen eingefhrt, wie sie
in vielen Anwendungen, u. a. auch in integrierten Schaltungen dafr gegeben sind.
Abbildung 2.11 zeigt die Schaltung des altbekannten integrierten Operationsverstrkers
uA741 als Auszug aus einem Datenblatt. Die Schaltung in Abb. 2.12 besteht aus folgenden
Funktionsprimitiven:

Differenzstufen (s. Abschn. 6.4):


Kaskode-Differenzstufe mit Q1 bis Q4;
Basisgekoppelte Differenzstufen Q5,Q6; Q8,Q9; Q10,Q11; Q12,Q13;
2.1 Methodik zur Elektroniksystementwicklung 23

Abb. 2.11 Schaltplan eines integrierten Standard-ICs (uA 741: Datenblattauszug)

ri 1 -
----------------- 1 + R7 R8
R7 Q g m Q16
16
U2 U2
U0 0 7V 1 + R7 R8
R8

Abb. 2.12 Beispiel fr eine Teilschaltung, die eine Konstantspannungsquelle als Funktionsprimitiv
darstellt (s. Abschn. 6.3.4)

Stromquellen (s. Abschn. 6.6.2): die basisgekoppelten Differenzstufen wirken als


Stromquellen;
Konstantspannungsquelle mit Q16, R7, R8 (s. Abschn. 6.3.4 und 6.6.3);
Darlingtonstufe mit Q15, Q17 und R12 (s. Abschn. 6.3.6);
Treiberstufe mit Q14, Q20 (s. Abschn. 8.1.1);
Elektronische Strombegrenzung mit Q18, R9, Q22, R11.

Differenzstufen, Konstantstromquellen und Konstantspannungsquellen werden in Kap. 6


eingehend behandelt. Mit diesem Kenntnisstand (u. a. Darlingtonstufe) und dem fr
Treiberstufen in Abschn. 8.1 ist die Schaltung in Abb. 2.11 relativ leicht zu verstehen
(s. Abschn. 8.2).
24 2 Entwicklungs- und Analysemethodik

UB+
Q8 Q9

+ Q1 Q2 -
U1
Ix I 0 tanh U 1 52mV
Q3
Q4
I0 +
Ix Ix
Q7 U1

-
Q5 Q6

R1 R3 R2
1k 50k 1k UB-

Abb. 2.13 Spannungsgesteuerte Stromquelle als Funktionsmodell oder Makromodell fr die erste
Stufe der Schaltung in Abb. 2.11

Die Grundlagen zur analogen Schaltungstechnik konzentrieren sich daher vornehmlich


auf das Verstndnis der Eigenschaften von Funktionsprimitiven und Funktionsschaltkrei-
sen. Sie bilden die Basis fr die Entwicklung von Funktionsschaltungen als den Bausteinen
fr Elektroniksystemmodule. Am Beispiel des Schaltkreises von Abb. 2.11 wird die schon
mehrfach getroffene Aussage deutlich: kennt man die Eigenschaften der Funktionspri-
mitive, so erschliet man sich sehr viel leichter das Verstndnis der Schaltung. Dazu sei
beispielhaft die Teilschaltung mit Q16, R7, R8 in Abb. 2.11 herausgegriffen.
Die Teilschaltung stellt eine Konstantspannungsquelle zur Vorspannungserzeugung fr
Q14 und Q20 dar. Die Spannungsquelle lsst sich durch die Leerlaufspannung und den In-
nenwiderstand charakterisieren, wobei der Innenwiderstand mglichst niederohmig sein
soll. Der Teilschaltung kann demnach ein Makromodell bestehend aus der Konstantspan-
nungsquelle U0 und einem Innenwiderstand ri zugeordnet werden (s. Abb. 2.12). Die
gewnschten Ersatzwerte U0 und ri ergeben sich durch geeignete Dimensionierung der
Teilschaltung. In Abschn. 6.6.3 wird auf diese Schaltung nher eingegangen.
Die gesamte erste Stufe mit Q1 bis Q9 der Schaltung von Abb. 2.11 lsst sich durch ei-
ne spannungsgesteuerte Stromquelle darstellen, wobei die Strombertragungsfunktion als
bekannt vorausgesetzt wird. Abbildung 2.13 zeigt die Beschreibung der ersten Stufe durch
eine spannungsgesteuerte Stromquelle mit gegebener Strombertragungsfunktion. Auch
hier gilt: kennt man das Funktionsmodell der Teilschaltung gem Abb. 2.13, so erschliet
man sich das Verhalten der ersten Verstrkerstufe in Abb. 2.11 mit insgesamt neun Bipo-
lartransistoren. Bei der Erarbeitung der Grundlagen zur Schaltungstechnik muss es also
2.1 Methodik zur Elektroniksystementwicklung 25

darum gehen, mglichst viele derartiger Funktionsprimitive bzw. Funktionsschaltkreise zu


verstehen, um dann geeignete Funktionsmodelle oder Makromodelle zuordnen zu knnen.
Die hier beschriebene beispielhafte Zerlegung eines Funktionsschaltkreises in Funkti-
onsprimitive gilt im Prinzip fr alle Funktionsschaltkreise. Wesentliche Aufgabe des hier
vorliegenden Lehrbuches ist es, diese Sichtweise und Vorgehensweise herauszuarbeiten und
zu frdern. Allgemein stellt sich nunmehr die Frage, wie kommt man zu Schaltungen fr
einen bestimmten Funktionsbaustein. Als Beispiel sei hier ein Oszillator herausgegriffen.
Im Falle eines FM-Tuners mit einer Zwischenfrequenz von 10,7 MHz hat der Oszillator
Schwingungen im Frequenzbereich von ca. 96 MHz bis 118 MHz zu erzeugen. Der Os-
zillator muss ber die Abstimmspannung einstellbar sein und mittlere Anforderungen
hinsichtlich des Phasenrauschens erfllen. Von den weit ber 100 bekannten und bewhr-
ten Oszillatorschaltungen kommen fr den geforderten Frequenzbereich mit den gegebenen
Anforderungen nur noch wenige in Betracht. Dazu bedarf es der Kenntnis mglicher Oszil-
latorschaltungen und deren Eigenschaften, die u. a. den Einsatzbereich definieren. Anders
als bei digitalen Schaltungen ist hier eine automatisierte Schaltungssynthese nicht mglich.
Die Schaltungssynthese in der analogen Schaltungstechnik beschrnkt sich auf die Dimen-
sionierung und Optimierung einer gegebenen ausgewhlten Schaltung, um vorgegebene
Eigenschaften zu erfllen.

2.1.5 Prozessablauf bei der Schaltungsentwicklung

Der systematische Ablauf (Designflow oder Workflow) der Schaltungsentwicklung und die
dafr erforderliche Entwicklungsumgebung im Rahmen eines virtuellen Elektroniklabors
bzw. eines realen Elektroniklabors wird aufgezeigt. Abbildung 2.14 skizziert die prinzipielle
Vorgehensweise bei der Schaltungsentwicklung eines Funktionsbausteins.
Der Systementwickler legt in seinem Systemkonzept die Anforderungen an den Funk-
tionsbaustein fest. Er definiert verfgbare Versorgungsspannungen, deren Stabilitt, den
zulssigen Leistungsverbrauch, die Umgebungsbedingungen, die Schnittstellenbedin-
gungen und nicht zuletzt die eigentliche Schaltungsfunktion. Diese Spezifikation stellt
den Ausgangspunkt fr den Schaltungsentwickler im Rahmen des Feinentwurfs dar. Er
whlt mit seiner Erfahrung oder eventuell unter Zuhilfenahme eines Informationssy-
stems fr bewhrte Funktionsschaltungen eine geeignete Schaltung aus und dimensioniert
sie gem der gegebenen Anforderungen. Als nchstes gilt es die ausgewhlte Schal-
tung der Anwendung anzupassen, sie zu optimieren, zu verifizieren und zu prfen, ob
die geforderten Eigenschaften erzielt werden. Dies geschieht als erstes per Schaltkreissi-
mulation. Ein Schaltkreissimulator stellt ein virtuelles Elektroniklabor dar. So wie im
realen Labor Messgerte zur Verifikation der Schaltungseigenschaften zur Verfgung ste-
hen, bietet ein Schaltkreissimulator verschiedene Analysemethoden zur Designverifikation
anhand einer Testanordnung (Testbench). Kritische Schaltungen werden experimentell
so aufgebaut, dass der Aufbau auch der Zieltechnologie entspricht, um parasitre Eigen-
schaften der Aufbautechnik hinreichend genau zu erfassen. Durch geeignete Messungen
26 2 Entwicklungs- und Analysemethodik

Idee Spezifikation Erfahrung


der Schaltung
Recherchen
Literatur
Auswahl&Entwurf
der Schaltung

Experimentelles Rechner-
Vorgehen simulation

 Bauelemente auswhl.  Modelle definieren


 Schaltung aufbauen  Schaltung eingeben
 Versorgungsspannung  Versorgungsspannung Entwurfsmodifikation
und Signalquellen einstellen und Eingangssignale def.
 Messung durchfhren  Simulation durchfhren
 Ergebnisse protokoll.  Ergebnisse protokoll.

Spezifikation
erfllt
N
J
Funktionale Verifik.
abgeschlossen

Abb. 2.14 Ablauf einer Schaltungsentwicklung: Funktionale Verifikation

erfolgt die Schaltkreisverifikation und Optimierung, solange bis die Spezifikationsvorga-


ben eingehalten werden knnen. Neben der elektrischen Analyse gilt es auch in einer
Wrmeflussanalyse die Verlustleistungsabfuhr von kritischen Bauelementen zu betrachten.
Darber hinaus ist gegebenenfalls in einer Strungsanalyse das mgliche Strpotenzial eines
Schaltungsaufbaus zu untersuchen, um einschlgige Vorschriften einhalten zu knnen.
Nach erfolgreicher Schaltungsverifikation (Funktionale Verifikation) wird der Entwurf
in die Zieltechnologie umgesetzt und der Prototyp verifiziert. Um den Einfluss von Bau-
teilstreuungen studieren zu knnen, muss die messtechnische Verifikation anhand einer
Vorserie an mehreren Entwicklungsmustern eingehend studiert werden. Den Ablauf fr
den Aufbau von Prototypen und die Prototypenverifikation zeigt Abb. 2.15.
Zur Verifikation von Musteraufbauten bzw. Testbenches ist ein Elektroniklabor erfor-
derlich. Den prinzipiellen Aufbau eines Elektroniklabors zeigt Abb. 2.16; es besteht im
Allgemeinen aus:

Versorgungsspannungsquellen (Power-Supplies) fr Gleichspannungen (DC-Span-


nungen);
Signalquellen (Sinus-Quellen u. a. modulierbar) fr Frequenzbereichs- und
Transienten-Analyse (AC- und TR-Analyse);
2.1 Methodik zur Elektroniksystementwicklung 27

Abb. 2.15 Schaltungsverifi-


Funktionale
kation am Prototyp realisiert in Verifikation
der Zieltechnologie

Layout erstellen

Redesign
Technologie

Muster prfen

Spezifikation N
erfllt
J
Entwicklung
abgeschlossen

Funktionsgeneratoren (Signalquellen mit Dreieck-, Rechteck-, Trapez-, Sinus-


Kurvenform) fr TR-Analyse;
DC-Multimetern fr DC-Analyse;
AC-Multimetern fr Breitband-AC-Analyse;
Oszilloskop fr TR-Analyse;

Eingangssignale Versorgungsspg. Analyseart


Sinusgenerator Powersupply DC-Multimeter
Amplitude; Frequenz, Versorgungsspannung, Spannungen, Strme,
Modulationsart, ... ; Strombegrenzung; Widerstnde, ... ;

Wobbelgenerator Netzwerkanalysator
Amplitude; Frequenzbe- AC-Messg.: Amplitude,
reich, Modulationsart, ... ; Phase, (Bodediagramm);

Funktionsgenerator Testobjekt Oszilloskop


Kurvenform, Amplitude; Musterplatine TR-Messungen: Zeitli-
DC-Offset, Frequenz, ... ; cher Momentanwert
Schaltung festlegen
Patterngenerator Spektrumanalysator
Bitmuster, Amplitude; Spektralanayse im Fre-
Bitfrequenz, ... ; quenzbereich;

Abb. 2.16 Prinzipieller Aufbau eines Elektroniklabors zur Schaltungsverifikation


28 2 Entwicklungs- und Analysemethodik

Spezialmesssysteme sind:

Spektrumanalysator fr die Frequenzbereichsanalyse linearer und nichtlinearer Schal-


tungen dargestellt wird das Frequenzspektrum ber einen bestimmten Frequenzbe-
reich (Spektralanalyse mit Spektraldarstellung);
Netzwerkanalysator fr die lineare komplexe AC-Analyse (u. a. auch Vektorvolt-
meter), damit lassen sich bertragungsfunktionen, Verstrkungsfrequenzgnge und
Impedanzverlufe nach Betrag und Phase darstellen;
Rauschmessplatz zur Ermittlung der Rauschzahl.

Fr den experimentellen Aufbau wird eine Schaltung oft auf einer Testplatine (z. B. Lochra-
sterplatine) erstellt. Die Testplatine wird in einem Testadapter gefasst. Mit dem Testadapter
erhlt man definierte Anschlussbedingungen fr die Testsignale. Die zu untersuchende
Schaltung zusammen mit der Spannungsversorgung und den Eingangssignalen bildet einen
Testaufbau bzw. eine Testbench. Man unterscheidet im wesentlichen drei Analysearten:

DC-Analyse (DC: DirectCurrent): Gleichspannungs- und Gleichstromanalyse mit DC-


Multimetern; Ergebnis der DC-Analyse sind die Betriebspunkte bzw. Arbeitspunkte der
verwendeten Schaltkreiselemente. Ein Bipolartransistor, der verstrken soll, muss im
Normalbetrieb arbeiten. Im Normalbetrieb muss der Transistor einen Arbeitspunkt-
strom aufweisen. Zudem ist zu prfen, ob die Ausgangsspannung des Transistors mittig
zum Aussteuerbereich ist.
AC-Analyse (AC: AlternateCurrent): Lineare Frequenzbereichsanalyse mit dem Netz-
werkanalysator; Ergebnis sind Frequenzgnge von bertragungsfunktionen, Ver-
strkungen oder von Schnittstellenimpedanzen. Eine Spektralanalyse nichtlinearer
Schaltungen im Frequenzbereich erfolgt mit dem Spektrumanalysator (Darstellung von
Frequenzspektren).
TR-Analyse (TR: Transient): Zeitbereichsanalyse der zeitlichen Momentanwerte von
Signalen linearer und nichtlinearer Schaltungen mit dem Oszilloskop. Bei Definition
einer Signalperiode und periodischer Fortsetzung der definierten Signalperiode kann
prinzipiell das Ergebnis der Zeitbereichsanalyse mittels Fouriertransformation in eine
Spektraldarstellung im Frequenzbereich transformiert werden.

2.2 Schaltungsanalyse mit PSpice

Die Schaltungsanalyse ermittelt systematisch die Eigenschaften von Funktionsschaltkrei-


sen. Fr eine gegebene Anforderung ist ein fr die Realisierung der Anforderung geeigneter
Funktionsschaltkreis auszuwhlen und so zu dimensionieren, dass die gestellten Anforde-
rungen erfllt werden knnen. Die Kenntnis der Eigenschaften von Funktionsschaltkreisen
hilft bei der richtigen Auswahl eines Schaltkreises. Die handwerkliche Vorgehensweise
2.2 Schaltungsanalyse mit PSpice 29

zur Ermittlung der Eigenschaften von Schaltungen ist der Kern dieses und der folgenden
Abschnitte. Soweit sinnvoll, wird das Grundprinzip der Vorgehensweise am Beispiel von
PSpice aufgezeigt (Spice: Simulation Program with Integrated Circuits Emphasis, Univer-
sity of California, Berkeley). Die Vorgehensweise unterscheidet sich nicht prinzipiell von
anderen Toolsets zur Schaltkreisdefinition und Schaltkreisverifikation. Insofern haben
die Ausfhrungen allgemeinen Charakter.

2.2.1 Prozessablauf bei der Schaltkreissimulation

Vorgestellt wird der Prozessablauf und die dafr erforderlichen Werkzeuge zur Design-
definition und Designverifikation mittels Schaltkreissimulation. In einem virtuellen
Elektroniklabor lassen sich die Eigenschaften von Schaltungen verifizieren.
Eine Testanordnung, geeignet beschrieben durch einen Schaltplan lsst sich mittels
Schaltkreissimulation verifizieren. Ein Schaltkreissimulator weist ebenfalls die drei wichtig-
sten genannten Analysearten auf. In der Regel geht die Schaltkreissimulation immer dem
praktischen Experiment voraus. Mittels Schaltkreissimulation gewinnt man ein tieferes
Verstndnis der Eigenschaften der zu untersuchenden Schaltung. Insbesondere gilt es, das
funktionale Verhalten einer gegebenen Schaltung zu analysieren und die Auswirkungen von
Parameterstreuungen auf die geforderten Eigenschaften einer Schaltung zu studieren. Alle
hier beschriebenen Experimente werden mit dem Schaltkreissimulator Orcad-Lite/PSpice
(registered Trademarks of Cadence Design Systems) verifiziert. Die notwendigen Softwa-
remodule eines virtuellen Labors und den Prozessablauf zur Verifikation einer Schaltung
mittels eines Schaltkreissimulators zeigt Abb. 2.17.

Experiment 2.2-1: Linearverst Designbeispiel fr den Prozessablauf.

In einem ersten Experiment soll beispielhaft die Vorgehensweise zur Beschreibung und
Verifikation einer Schaltung praktisch dargestellt werden. In dem Beispiel geht es nicht
darum die Schaltung zu verstehen, vielmehr liegt das Augenmerk auf den Werkzeugen
zur Schaltungsdefinition, zur Schaltkreissimulation und zur Darstellung der gemessenen
Ergebnisse. Auf die Schaltung selbst wird in Abschn. 8.2.1 nher eingegangen.
Der in Abb. 2.17 skizzierte Designflow ist bei allen EDA-Systemen (EDA: Electronic
Design Automation) hnlich. Die Schaltungsdefinition oder Designdefinition erfolgt mit
einem Werkzeug zur symbolischen Beschreibung eines Schaltplans ( Capture bzw. Schema-
tic). Dazu werden Symbole fr Schaltkreiselemente bentigt, die in einer Symbol-Library
(hier: .olb) abgelegt sind. Die Erstellung und Bearbeitung von Symbolen ermglicht der
Symbol Editor. ber bestimmte Attribute am Symbol wird die Referenz vom Symbol zu
einem dazu gltigen Modell aufgelst. Komplexere Modelle bzw. Modellparameterstze
sind in einer Model Library (hier: .lib) hinterlegt. Im projektspezifischen Workspace
werden alle projekt- und designspezifischen Objekte (hier: .opj, .dsn, .sim, .net, .dat,
u. a.) abgelegt, dies gilt auch fr designspezifische Symbole und Modelle. Die Design-
Hierarchie mit/Project/Design/Schematic/Page ist aus Abb. 2.17 zu entnehmen. Ein Project
30 2 Entwicklungs- und Analysemethodik

*.olb
"Setup" Design Manager; Symbole Symbol Editor
Voreinstel- Schaltplaneingabe:
lungen, u.a.: (Capture bzw. Schematic);
capture.ini Property Editor *.lib Modell
Modelle Generator/Editor

Workspace
Design-Hierarchie:
*.opj, *.dsn,
*.sim, *.net Project (*.opj)
...
Design (*.dsn)
"Setup" Schematic
Schaltkreissimulator
Voreinstel- Page
(Spice-Simulator)
lungen, u.a.
pspice.ini

Workspace
*.out, *.dat,
...

Ergebnisdarstellung
(Waveform-Analyzer)

Abb. 2.17 Softwaremodule eines virtuellen Labors und Prozessablauf mit Schaltplaneingabe,
Schaltkreissimulator und graphischer Ergebnisdarstellung mit Design-Hierarchie

kann aus mehreren Designs bestehen, ein Design wiederum aus mehreren Schematics, ein
Schematic verteilt sich auf ein oder mehrere Pages. Der Design Manager ist ein Project-
Browser; er stellt in einer Baumstruktur alle Design-Ressourcen dar, u. a. lassen sich
Objekte auswhlen und darauf verfgbare Methoden anwenden. Alle Voreinstellungen
(z. B. Librarypfade, Fenstergestaltung, Schriftarten und Schriftgren) sind im Setup
definiert. Die Grundvoreinstellungen werden im .ini File bzw. in der Registry festgelegt.
Im ersten Schritt muss ein Projekt ber das Men <File/New/Project> in einem, dem
Projekt zugeordneten Workspace mit der Option Analog or Mixed A/D angelegt wer-
den ( .opj). Dabei ist der Workspacepfad zu definieren. Soll auf ein existierendes Projekt
( .opj) zugegriffen werden, so ist dieses mit <File/Open/Project> zu ffnen. Die Definiti-
on der Schaltung erfolgt durch die Schaltplaneingabe in einem Designsheet (Arbeitsblatt)
eines Designs ( .dsn), bestehend aus Schematic mit zugeordneter Page. Je nach Auswahl
des Design Manager Fensters oder des Fensters zur Schaltplaneingabe erscheinen unter-
schiedliche Taskleisten mit unterschiedlichen Funktionen. Bei Auswahl des Fensters zur
Schaltplaneingabe ist eine zustzliche Taskleiste am rechten Rand verfgbar, ber die
wesentliche Funktionen zur Erstellung des Schaltplans aufgerufen werden knnen. Abbil-
dung 2.18 zeigt links die Oberflche des Design Managers, rechts die Schaltplaneingabe mit
zugehrigen Taskleisten.
2.2 Schaltungsanalyse mit PSpice 31

Design Manager Schaltplaneingabe Taskleisten bei aktiver


(hier: inaktiv) (hier: aktiv) Schaltplaneingabe

Abb. 2.18 Orcad-Lite/PSpice-A/D Bedienoberflche: links Design-Manager mit Design-Ressourcen,


rechts Schaltplaneingabe Designsheet (Schematic Linearverst mit Page1)

Jedes Schaltkreiselement, jede Schaltkreisfunktion wird durch ein Symbol reprsen-


tiert. Symbole fr gegebene Schaltkreiselemente knnen aus einer Symbol Library ( .olb)
ausgewhlt und in das Designsheet instanziiert werden; sie werden dann zu einer Desi-
gninstanz. ber die Instanziierungsfunktion (Place Part) der Taskleiste am rechten
Rand der Schaltplaneingabe lassen sich Symbole auswhlen und instanziieren. Wird ein
Symbol aus einer Symbol Library in einem Designsheet instanziiert, so wird das Symbol zu
einer Designinstanz mit eigenem Namen (Reference bzw. Reference-Designator, z. B. R21).
Abbildung 2.19 zeigt die aktive Instanziierungsfunktion in der rechten Taskleiste und die
Auswahl einer Symbol Library (z. B. eval.olb). Dazu mssen die verwendeten Symbol Lib-
raries registriert sein. Die Registrierung erfolgt u. a. im .ini File. Eine Nachregistrierung
ist ber Add Library im Place Part Men mglich (s. Abb. 2.19).
Der Schaltplan besteht aus den instanziierten Symbolen und den Verbindungen zwischen
den Anschlusspins (Schnittstellen) der Symbole. Fr die Definition der Verbindungen steht
die Funktion Place Wire zur Verfgung. Sie befindet sich direkt unterhalb der Place
Part Funktion in der Taskleiste am rechten Rand des Fensters zur Schaltplaneingabe.
Alle instanziierten Symbole sind im Design Cache aufgelistet.
Jedem Symbol muss ein Modell zugeordnet sein. Neben den Intrinsic-Modellen eines
Schaltkreissimulators gibt es nutzerspezifische oder projektspezifische Modelle. Die Ei-
genschaften der PSpice-Modelle werden durch Modellgleichungen und Modellparameter
festgelegt. Modellparameterstze sind in einer Model Library ( .lib) abgelegt. Die Bear-
beitung eines Modellparametersatzes erfolgt mit dem Model Editor. Bestimmte Attribute
am Symbol referenzieren auf ein Modell bzw. auf einen Modellparametersatz, der in
32 2 Entwicklungs- und Analysemethodik

Place Part (Instanziierung)

Abb. 2.19 Orcad-Lite/PSpice-A/D Schaltplaneingabe mit Auswahl einer Symbol Library aus der
Schaltkreisfunktionen reprsentiert durch ein Symbol instanziiert werden

einer registrierten Model Library verfgbar sein muss. Die Bearbeitung von Attributen
u. a. an Symbolen, an Symbolpins und an Verbindungsnetzen erfolgt mit dem Property
Editor.
Nach Fertigstellung der Schaltungsdefinition im Schematic wird beim Aufruf des
Simulationsprozesses zunchst die Datenbasis fr den eigentlichen Simulationsprozess auf-
bereitet, u. a. wird eine textuelle Netzliste ( .net) erstellt. Der Simulator bentigt neben der
Netzliste Angaben ber was/wie simuliert werden soll (u. a. Analyseart). Die Definition
dieser Angaben erfolgt im Simulation Profile bei Aufruf der entsprechenden Funktion zur
Festlegung des Simulation Profile ( .sim). Die ntigen Einstellungen lassen sich ber ein
Men vornehmen, s. Abb. 2.20. Konkret wird im Beispiel eine AC-Analyse ausgewhlt.
Dazu muss u. a. der Frequenzbereich und der Sweep Type (hier: logarithmisch) definiert
werden.
Nachdem alle Vorgaben vollstndig und gltig sind (Netzliste und Simulation Profile)
kann der eigentliche Simulationsprozess durchgefhrt werden. Der Start der Simula-
tion erfolgt durch Bettigung des Funktionsknopfs rechts neben der Definition des
Simulation Profile. Die Ergebnisse des Simulationsprozesses sind bei einer analogen
Schaltkreissimulation Knotenspannungen und Zweigstrme.
Alle Knotenspannungen und Zweigstrme werden vom Schaltkreissimulator in ein
Ausgabe-File ( .dat) geschrieben. Die tabellenartig vorliegenden Simulationsergebnisse
in Form der Knotenspannungen und Zweigstrme knnen nun mittels des Waveform-
Analyzers (in PSpice: Probe) graphisch dargestellt werden. Damit lassen sich Ergebnis-
spalten (Knotenspannungen und Zweigstrme) aus der Ergebnistabelle auswhlen und
2.2 Schaltungsanalyse mit PSpice 33

Definition des Simulation Profile

Abb. 2.20 PSpice A/D: Definition des Simulation Profile

Aufruf der "Simulation Output Variables"

Abb. 2.21 Waveform-Analyzer und Auswahl von Knotenspannungen und Zweigstrmen zur
Definition eines darzustellenden Ausdrucks (Trace Expression)

zu einem gltigen Ausdruck formen, s. Abb. 2.21. Der Waveform-Analyzer ist eine Art
Tabellen-Calculator mit graphischer Darstellungsmglichkeit.
Das Ergebnis der Simulation schlielich zeigt Abb. 2.22. Die Genauigkeit der Schaltkreis-
simulation hngt von der Modellgenauigkeit der verwendeten Modelle fr die Instanzen
eines Schaltkreises ab. Effekte die in Modellen der Schaltkreiselemente nicht abgebildet
sind, lassen sich somit durch die Simulation nicht erfassen. Gegenber dem messtech-
nischen Experiment hat der Simulationsprozess den Vorteil, dass gezielt Einflussgren
auf das Schaltungsverhalten studiert werden knnen. Beispielsweise kann bei einer Transi-
34 2 Entwicklungs- und Analysemethodik

Abb. 2.22 Ergebnisdarstellung des ausgewhlten Ausdrucks V(2)/V(1 +)

storschaltung speziell der Parameter Sperrschichtkapazitt auf das Schaltungsverhalten


untersucht werden. Eine derartige Separierung eines einzelnen Parameters ist im prakti-
schen Aufbau unmglich. Ein weiterer Vorteil ist, dass man an alle Knotenspannungen
und Zweigstrme ideal heran kommt, was im praktischen Aufbau so nicht gegeben
ist. Die Schaltkreissimulation dient vor allem dazu, sich ein tieferes Verstndnis ber das
Schaltungsverhalten und deren Einflussgren nach vorangegangener Abschtzanalyse zu
erarbeiten.

2.2.2 Beschreibung und Analyse einer Testanordnung

Unabhngig von den eingesetzten Werkzeugen wird die Systematik zur Beschreibung von
Schaltungen aufgezeigt, so dass eine Schaltung mit einem virtuellen Elektroniklabor
anhand einer Testanordnung verifizierbar ist. Allgemein ist bei der Schaltungsanalyse
eine dimensionierte Schaltung vorgegeben. Gesucht werden die Eigenschaften der Schal-
tung. Die Eigenschaften lassen sich u. a. charakterisieren durch das Schnittstellenverhalten
(z. B. Schnittstellenimpedanzen) und durch das bertragungsverhalten (z. B. Verstrkung
im Frequenzbereich und Zeitbereich). Im Gegensatz dazu sind bei der Schaltungssynthese
die Eigenschaften vorgegeben, gesucht ist die Dimensionierung einer Schaltung so, dass
die gewnschten Eigenschaften eingehalten werden. Basis der Schaltungssynthese ist die
Schaltungsanalyse. Eine geschlossene Synthese lsst sich in der analogen Schaltungstechnik
im Allgemeinen nur fr regulre Schaltungsstrukturen vornehmen (z. B. Filterstrukturen);
u. a. helfen Optimierungsalgorithmen regulre Schaltungsstrukturen so zu dimensionie-
ren, dass geforderte Eigenschaften erfllt sind. Dazu muss eine Zielfunktion vorgegeben
2.2 Schaltungsanalyse mit PSpice 35

Schaltung
(S)

Signalquellen und
Modelle
Versorgungs- Testbench (M)
spannungen (E)

Schaltungsanalyse
 DC - Analyse (Analyse bei f = 0);
 AC - Analyse (lineare Frequenzbereichsanalyse);
 TR - Analyse (Zeitbereichsanalyse).

Abb. 2.23 Prinzipielle Vorgehensweise bei der Schaltungsanalyse

werden, weiterhin sind geeignete Schaltungsparameter als Optimierungsparameter zu


definieren.

Prinzipielle Vorgehensweise bei der Schaltungsanalyse: Gegeben sei eine dimensionierte


Schaltung. Die Aufgabe ist gestellt, diese Schaltung mittels eines Schaltkreissimulators zu
analysieren. Dazu sind folgende Teilschritte erforderlich:

a) Definition der Schaltung (S) mit der Schaltplaneingabe Capture;


b) Festlegung der Modelle (M) durch Referenz auf Modelle bzw. Modellparameterstze;
c) Festlegung der Signalquellen (E) und Versorgungsspannungen mit der Schaltplanein-
gabe Capture;
d) Festlegung der Art der Analyse (DC-, AC-, TR-, Rauschanalyse) im Simulation Profile.

Die prinzipielle Vorgehensweise bei der Schaltungsanalyse per Schaltkreissimulation zeigt


Abb. 2.23. Diese Konstellation bildet eine Testanordnung bzw. eine Testbench. Die Be-
schreibung einer Schaltung (S) und deren Signalquellen (E) bzw. Versorgungsspannungen
kann erfolgen durch:

Symbolische Beschreibung mittels eines Schaltplans (z. B. mit Capture in .dsn mit
Schematic und Page);
Nutzung einer Hardwarebeschreibungssprache (z. B. VHDL-AMS: Strukturbeschrei-
bung);
Textuelle Beschreibung mittels einer Netzliste ohne Graphiksymbole (z. B. in .net).

Symbole fr Schaltkreiselemente: In der analogen Schaltungstechnik ist die symbolische


Beschreibung mittels Schaltplan blich. Jedes in einem Design verwendete Schaltkreisele-
ment, jede Schaltkreisfunktion wird durch ein Symbol reprsentiert. Abbildung 2.24
zeigt einige Symbole fr unabhngige Quellen mit Referenzbezeichner und den sichtbar
geschalteten Attributen am Symbol.
36 2 Entwicklungs- und Analysemethodik

Abb. 2.24 Beispiele von Symbolen fr Spannungsquellen und Stromquellen aus der SOURCE-
Library fr die DC-, AC- und TR-Analyse mit Parametern zur Definition u. a. der ausgewhlten
Signalformen

Symbole fr Schaltkreiselemente bzw. Schaltkreisfunktionen werden aus einer Symbol


Library ausgewhlt, sie sind dann im Designsheet nach der Instanziierung als Designinstanz
gegenstndlich mit einem eigenen Referenzbezeichner (Reference bzw. Reference-
Designator). Der Referenzbezeichner kennzeichnet das jeweilige Schaltkreiselement u. a. in
der Netzliste und in der Stckliste (BOM: Bill of Material). Einige PSpice-Symbol-Libraries
( .olb) sind:

ABM Analogue Behavioral Modelling: enthlt u. a. funktional gesteuerte Quel-


len; z. B. stellt das Symbol EValue eine spannungsgesteuerte Spannungsquelle mit
einer bertragungsfunktion definiert durch einen Ausdruck (Expression) dar; GVa-
lue ist entsprechend eine funktional spannungsgesteuerte Stromquelle (s. Beispiel in
Abb. 2.13).
ANALOG: beinhaltet u. a. die Schaltkreisprimitive, wie z. B. R, L, C, T (Transmission
Lines), K (gekoppelte Elemente) und linear gesteuerte Quellen: E, G, H, F.
EVAL: enthlt physikalische Bauteile, wie z. B. die Diode 1N4148, den Transistor 2N2222
und darber hinaus digitale Bausteine wie z. B. Gatter, Flip-Flops, Register, Zhler.
SOURCE-Library: hier finden sich Symbole fr Signalquellen (Spannungsquellen und
Stromquellen), sowie Symbole fr Versorgungsspannungen.
USER: anwendungsspezifisch, enthlt die fr die Ausfhrung der Experimente erforder-
lichen Symbole, wie z. B. fr Operationsverstrker und experimentspezifische Dioden
und Transistoren.

Wie spter noch gezeigt wird hngen am Symbol und an den Symbolpins sichtbare
und unsichtbare Attribute. Attribute werden bentigt, um u. a. eine Designinstanz zu
kennzeichnen, um komponentenspezifische Eigenschaften festzulegen, wie z. B. Bauteil-
werte und um Referenzen zum Modell oder Referenzen zum Footprint auflsen zu knnen.
2.2 Schaltungsanalyse mit PSpice 37

2.0V
V2

1.5V

1.0V

0.5V

V1
0V
0s 0.2 s 0.4 s 0.6 s 0.8 s 1.0 s

TD TR PW TF PER

Abb. 2.25 Zeitverlauf einer trapezfrmigen Impulsquelle VPULSE mit den Parametern V1, V2, TD,
TR, TF, PW, PER

Symbole fr gesteuerte Quellen: Im Gegensatz zu den funktional gesteuerten Quellen


(z. B. EValue, GValue) in der ABM-Library sind die proportional gesteuerten Quellen (E,
G, H, F) in der ANALOG-Library abgelegt. Mit funktional gesteuerten Quellen lassen sich
u. a. nichtlineare bertragungseigenschaften darstellen.

Symbole fr unabhngige Quellen (Eingangssignale und Versorgungsspan-


nungen): Abbildung 2.24 zeigt die Symbole der wichtigsten Signalquellen bzw. der
Versorgungsspannungen entnommen aus der SOURCE-Library.
In Abb. 2.25 ist beispielhaft der Zeitverlauf einer trapezfrmigen Impulsquelle aufge-
zeigt. Wie bereits dargelegt, bilden die Eingangssignale (E) zusammen mit der Schaltung
(S) eine Testanordnung. Die Aufgabenstellung definiert die Art und Weise der zu un-
tersuchenden Eigenschaften einer Schaltung. Speziell bei der TR-Analyse sind vielfltige
Testsignal- bzw. Eingangssignalformen, je nach Problemstellung, erforderlich. Die Art des
Eingangssignals wird durch das instanziierte Symbol aus der SOURCE-Symbol-Library
festgelegt. Durch Attribute am Symbol lassen sich die Signalparameter definieren; der DC-
Wert gilt fr die DC-Analyse, der AC-Wert fr die AC-Analyse. Darber hinaus ist fr die
TR-Analyse die Kurvenform (u. a. Sinusquelle VSIN : VAMPL-Amplitude, VOFF-Offset,
FREQ-Frequenz; pulsfrmige Signalquelle VPULSE: V1-Amplitude, V2-Amplitude, Ein-
schaltverzgerung TD, Anstiegszeit TR, Pulsdauer PW, Abfallzeit TF, Pulsperiode PER)
festzulegen. Wie in Abb. 2.25 fr den Zeitverlauf einer pulsfrmigen Spannungsquel-
le VPULSE, lassen sich in hnlicher Weise mit entsprechenden Attributen am jeweiligen
38 2 Entwicklungs- und Analysemethodik

Abb. 2.26 Schaltung mit


Eingangssignal und a
Versorgungsspannung,
Schematicdarstellung (a) mit
zugehriger Netzliste (b)

b Design- Verbin- Attribut-Eintrge


instanz dungen in der Netzliste
C_C1 N3 N2 1u
R_RG N1 N3 100
D_D1 N2 0 D1N4148-X
R_R1 N2 N+ 4.3k
V_VB+ N+ 0 DC 5V AC 0
V_V0 N1 0 DC 0V AC 0.1V
+ SIN 0V 0.1V 10kHz 0 0 0

Symbol der Signalquelle andere Zeitverlufe von Spannungsquellen und Stromquellen


definieren und parametrisieren.

Symbolische Beschreibung einer Schaltung: In der Schaltplaneingabe werden Symbole


in das Designsheet (Arbeitsblatt) instanziiert. Ist dem Schaltkreiselement ein reales Bauteil
zugeordnet, so spricht man von einer physikalischen Instanziierung, ansonsten von ei-
ner virtuellen Instanziierung. Bei einer virtuellen Instanziierung muss in einem spteren
Prozessschritt vor Erstellung des physikalischen Layouts ein physikalisches Bauteil zugeord-
net werden. Ein reales (physikalisches) Bauteil bzw. Part ist charakterisiert u. a. durch einen
Part-Identifier, ein Datenblatt, durch das Gehuse (Package) und durch die zweidimensio-
nale Abbildung des Gehuses (Footprint) mit Anschlussflchen (Pads). Wie Symbole in das
Gehuse abgebildet werden beschreibt das Mapping. Das instanziierte Symbol wird dann zu
einer Designinstanz gekennzeichnet durch einen designspezifischen Referenz-Bezeichner
(Reference-Designator). Im Weiteren mssen die Anschlsse der Symbole verbunden wer-
den. Signalquellen werden ebenfalls in Form von Symbolen dargestellt und geeignet mit in-
stanziierten Schaltkreiselementen verbunden. Abbildung 2.26 zeigt eine Beispielschaltung.
Sie enthlt die Designinstanzen V0, VB+, RG, R1, C1 und D1, sowie die Netze N1, N2,
N3, N+ und das Groundnetz 0 des Bezugspotenzials. Dem Kondensator C1 muss zu-
nchst kein physikalisches Bauteil zugeordnet werden. Fr das Schaltungsverhalten gengt
es den Kapazittswert von 1 F anzugeben. Soll ein Boardlayout erstellt werden, ist aller-
dings zwingend vorher ein physikalisches Bauteil der Instanz C1 zuzuordnen. Im Beispiel in
Abb. 2.26 angegeben ist auch die Netzliste ( .net) als Ausgangsbasis fr die Schaltkreissimu-
lation. Die Netzliste enthlt pro Zeile eine Designinstanz. Zeilen mit + beginnend stellen
2.2 Schaltungsanalyse mit PSpice 39

a b Cp c
R
M(R): [R; LS; LSZ; CP]
L SZ R LS L SZ

CP
L
M(L): [L; RS; CP]
L RS

CP
C
M(C): [C; RS; LS; CP]
LS C RS

M RS Li N:1

L 1 N U2 U2

N:1 : Streufaktor => 0


A
Modellparametersatz:

A RS
M(D): [IS; N; ISR; NR;
D
ID d iD IKF; RS; TT; CJ0; VJ;
K UD TT --------
- Cj
dt M; BV; IBV; NBV;

K IBVL; NBVL]

Abb. 2.27 Modelle von Schaltungselementen; a Symbol; b Ersatzschaltbildmodell; c Modellpara-


metersatz

Fortsetzungszeilen dar. Jede Designinstanz beginnt mit der Kennung (R fr Widerstnde,


C fr Kapazitten, L fr Induktivitten, D fr Dioden, Q fr Bipolartransistoren, V fr
Spannungsquellen, u. a.) gefolgt von einem Referenzbezeichner (z. B. C_C1). In der zwei-
ten Rubrik sind die den Anschlusspins des Symbols zugeordneten Netze aufgefhrt. In der
dritten Rubrik schlielich sind Attribut-Eintrge enthalten, die u. a. je nach Designinstanz
den Widerstandswert, den Kapazittswert, den Modellnamen oder Attribute zur Definition
der Kurvenform einer Signalquelle festlegen.

Modelle: Zur Schaltungsanalyse bentigt man fr jedes Schaltungselement ein fr den


jeweiligen Betriebsfrequenzbereich geeignetes Modell. Je nach Bauform ist es besonders bei
hheren Frequenzen von groer Wichtigkeit das reale Verhalten der Bauteile einschlielich
der Zufhrungsleitungen und parasitrer Effekte zu bercksichtigen. In Abb. 2.27 sind
40 2 Entwicklungs- und Analysemethodik

R1

100
Abb. 2.28 Beispiel einer Designinstanz mit Intrinsic-Modell ohne Modell-Parametersatz mit dem
Instanzbezeichner R1 und dem sichtbarem Value-Attribut 100

beispielhaft Modelle fr die Bauteile R, L, C, K, D dargestellt. Die Modelle fr Dioden und


Transistoren (D, Q, J-FET, M-FET) werden in Kap. 3 behandelt. Darber hinaus gibt es
Makromodelle (s. Kap. 5) zur Beschreibung des funktionalen Verhaltens eines Schaltkreises
oder einer Schaltkreisfunktion.
Das System zur Schaltkreissimulation findet das einem Schaltkreiselement zugeord-
nete Modell ber die Modell-Referenz. In Orcad-Lite/PSpice wird die Modell-Referenz
definiert und aufgelst durch spezielle Attribute am Symbol. Der Attribut-Name: Imple-
mentation mit dem Attribut-Wert in Form des Modellnamens fr einen gltigen Modell-
Parametersatz in einer registrierten Model Library legt beispielsweise die Referenz zu dem
Modell-Parametersatz fest. In hnlicher Weise finden sich am Symbol Attribute zur Festle-
gung der Referenz zu einem Part, einem Package (Gehuse) oder einem Footprint. Die
Modell-Referenz legt in der Regel nur den Modellnamen fest. In den dem System bekann-
ten (registrierten) Model Libraries wird dann nach dem Modell mit dem Modellnamen
gesucht, um es dann in die Beschreibung des Schaltkreises einbinden zu knnen.
Bei Makromodellen wird eine Schaltungsfunktion im Wesentlichen durch funktional ge-
steuerte Quellen beschrieben. Ein Makromodell fr Linearverstrker bzw. fr Operations-
verstrker wird in Kap. 5 behandelt. Grundstzlich kennt der Schaltkreissimulator Spice
vier verschiedene Arten von Modellen fr Schaltkreiselemente bzw. Schaltkreisfunktionen:

Intrinsic-Modelle ohne Parametersatz mit Wertangabe durch das Value-Attribut am


Symbol (z. B. bei R-, L-, C-Wert). Abbildung 2.28 zeigt einen Widerstand mit dem
Instanzbezeichner R1 und dem Wert des Value-Attributs. Die Modellgleichung ist im
Simulator hart codiert. Von auen kann nur der Wert ber das Value-Attribut am
Symbol eingegeben werden. Widerstnde, Kondensatoren, Induktivitten u. a. weisen
im Allgemeinen Intrinsic-Modelle ohne Parametersatz und damit ohne parasitre
Eigenschaften auf.
Intrinsic-Modelle mit Parametersatz, hier wird ber die Modell-Referenz am Symbol
auf einen Parametersatz in einer registrierten Model Library referenziert. Die Modell-
gleichungen sind auch hier hart codiert. Dioden-Modelle und Transistor-Modelle sind
Intrinsic-Modelle mit Referenz zu einem Modell-Parametersatz. In PSpice ist der Wert
des Implementation-Attributs mit dem Modellnamen zu belegen. Der Wert des Im-
plementation Type-Attributs muss PSpice Model sein. Der Modell-Parametersatz selbst
ist in einer registrierten Model Library abzulegen. Die Registrierung erfolgt u. a. im Se-
tup oder im Simulation Profile unter dem Men Libraries. Abbildung 2.29 zeigt die
Diode 1N4148 mit dem Instanzbezeichner D1. Unter dem Modellnamen D1N4148-X ist
in einer registrierten Library .lib beispielsweise der angegebene Modell-Parametersatz
abzulegen.
2.2 Schaltungsanalyse mit PSpice 41

D1

D1N 4148
.model D1N4148-X D(Is=0.002p N=1.0 Rs=5.5664 Ikf=44m Xti=3 Eg=1.11 +Cjo=4p
M=.3333 Vj=.5 Fc=.5 Isr=0.5n Nr=3 Bv=20 Ibv=100u Tt=11.54n)

Abb. 2.29 Beispiel einer Designinstanz D1 mit Intrinsic-Modell mit Referenz auf den angegebenen
Modell-Parametersatz D1N4148-X, abzulegen in einer .lib

RHF 1 CP
HF
RX = 1k @C F
LSZ = 10n L SZ 1 RX LS L SZ 2
LS = 2n a 1 2 3
b
CP = 10 p @L SZ @R X @L S @L SZ

Abb. 2.30 Beispiel eines Widerstandssymbols mit Referenz auf ein parametrisierbares Schematic-
Modell fr einen Widerstand mit Hochfrequenzeigenschaften

***** HF-Widerstand
RHF 1 .SUBCKT RHF a b
+ PARAMS: RX=1k LSZ=10n LS=2n CP=10p
HF LSZ1 a 1 {LSZ}
RX = 1k RX 1 2 {RX}
LSZ = 10n LS 2 3 {LS}
LS = 2n LSZ2 3 b {LSZ}
CP = 10 p CP 1 3 {CP}
.ENDS RHF

Abb. 2.31 Beispiel eines Widerstandssymbols mit Referenz auf ein parametrisierbares Subcircuit-
Modell fr einen Widerstand mit Hochfrequenzeigenschaften

Schematic-Modelle, das sind symbolisch beschriebene Ersatzschaltbilder. In Abb. 2.30


ist fr den Widerstand RHF1 ein Ersatzschaltbild-Modell dargestellt. Die Auflsung
der Referenz vom Symbol auf die Ersatzschaltung ermglichen die Implementation-
Attribute am Symbol. Im Beispiel ist die Ersatzschaltung parametrisierbar. Die Werte
der Ersatzschaltbildelemente werden ber Attribute am Symbol definiert. Die in Kap. 5
eingefhrten Makromodelle sind u. a. symbolisch beschriebene Ersatzschaltbildmodelle.
Subcircuit-Modelle, das sind textuell beschriebene Ersatzschaltbilder. Im Beispiel
von Abb. 2.31 beschreibt eine textuell dargestellte parametrisierbare Subcircuit-
Beschreibung die dem Widerstand zugeordnete Ersatzschaltung. ber die Imple-
mentation-Attribute am Symbol wird auf das Subcircuit-Model in einer registrierten
Model Library .lib referenziert. Textuell beschriebene Ersatzschaltbilder sind leichter
austauschbar, weil ohne systemspezifische Graphik.

Attribute an Symbolen: Wichtig fr das Verstndnis von rechnergesttzten Entwurfsme-


thoden ist das Attribut-Konzept. Allgemein lassen sich an Objekte (u. a. Symbolkrper,
Symbolpins, Netze) Attribute anfgen, um Eigenschaften und Merkmale von Objek-
ten zu definieren, die u. a. zur Identifikation, zur Kennzeichnung, zur Auflsung
42 2 Entwicklungs- und Analysemethodik

Attribut-Name Attribut-Wert
R1 Reference R1
Value 100
PSpice Template R^@REFDES %1 %2 @VALUE
100 ... ...

Abb. 2.32 Beispiel von Attributen am Symbol fr einen Widerstand

Attribut-Name Attribut-Wert
Reference D1
Value -
D1 Implementation D1N4148-X
Implementation Path -
Implementation Type PSpice Model
D1N 4148 PSpice Template D^@REFDES %1 %2 @MODEL
... ...

Abb. 2.33 Beispiel von Attributen am Symbol einer Diode mit Referenz auf einen Modell-
Parametersatz mit dem Namen D1N4148-X

von Referenzen zu anderen Objekten und zur Steuerung nachgeordneter Prozesse oder
fr Check-Funktionen in nachgeordneten Prozessen bentigt und verwendet werden.
Ein Attribut (auch Property genannt) hat einen Attribut-Eigner (z. B. Symbolkrper),
einen Attribut-Identifier (auch Attribut-Name genannt) und einen Attribut-Wert. Viele
Attribute von Objekten sind im Schaltplan nicht sichtbar, um die Lesbarkeit des Schalt-
plans nicht zu beeintrchtigen. Attribute werden wiederum durch Attribute charakterisiert,
um deren Eigenschaften (Typ, Darstellungsart: Font, Ausrichtung, Lage im Bezug
zum Eigner, Sichtbarkeit, u. a.) festzulegen. Die Festlegung der Attribute erfolgt oft
ber ein Attribut-Dictionary. Mit dem Value-Attribut wird der Bauteilwert fr ein
Intrinsic-Modell ohne Referenz auf einen Modell-Parametersatz festgelegt. Das PSpice
Template-Attribut steuert den Eintrag von Attributen und die Formatierung des Eintrags
in die Netzliste (s. Netzliste in Abb. 2.26). Schlielich dienen das Implementation-Attribut
(auch Model -Attribut genannt), das Implementation Path-Attribut und das Imple-
mentation Type-Attribut zur Auflsung der Referenz zu einem Modell-Parametersatz,
einem Schematic-Modell oder zu einem Subcircuit-Modell. Weitere Attribute werden
u. a. zur Auflsung der Referenz zu einem physikalischen Part oder zu einem Foot-
print fr die Erstellung des Layouts bentigt. Im Folgenden sind einige Symbole dargestellt
mit Angabe der wichtigsten Attribute u. a. zur Auflsung der Modell-Referenz fr die
Schaltkreissimulation. Wie bereits erwhnt, sind nicht alle Attribute am Symbol sichtbar;
viele sind versteckt angefgt, sie werden erst sichtbar bei Auswahl des Attribut-Eigners
und Aufruf des Attribut-Editors. In Abb. 2.32 sind wichtige Attribute an einem Standard-
Widerstand ohne Referenz auf ein Modell dargestellt. Der Widerstand referenziert auf
ein Intrinsic-Modell und verwendet keinen Modellparametersatz. Aufgrund des PSpice-
Template Attributs wird folgender Eintrag in die Netzliste: R_<Wert Reference-Attr.>
<Netzname an Pin1> <Netzname an Pin2> <Wert Value-Attr.> generiert.
Wichtige Attribute einer Diode mit Referenz auf einen Modell-Parametersatz sind in
Abb. 2.33 dargestellt. Das Value-Attribut bleibt unbesetzt, es wird nicht ausgewertet.
2.2 Schaltungsanalyse mit PSpice 43

Attribut-Name Attribut-Wert
Reference RHF1
Value -
RHF 1 Implementation RHF-Schematic-Model
HF Implementation Path .\RHF1\RHF-SCHEMATIC-MODEL.dsn
Implementation Type Schematic View
RX = 1k PSpice Template -
LSZ = 10n RX 1k
LS = 2n LS 2n
CP = 10 p LSZ 10n
CP 10p
... ...

Abb. 2.34 Beispiel von Attributen eines speziellen Widerstandssymbols mit Referenz auf ein
Schematic-Modell mit dem Namen RHF-Schematic-Model fr einen Widerstand mit Hochfre-
quenzeigenschaften. Achtung: die Pin-Namen am Symbol mssen konsistent zu den Pin-Namen im
Schematic-Modell sein

Die Festlegung der Modell-Referenz erfolgt durch die drei Attribute Implementation,
Implementation Path und Implementation Type. Bei Referenz zu einem Modell-
Parametersatz in einer dem System bereits bekannten Model Library wird der Wert des
Implementation Path Attributs nicht ausgewertet. Bei gegebenem Namen des Modell-
Parametersatzes (Wert des Implementation-Attributs) sucht das System automatisch
nach Modell-Parameterstzen mit dem definierten Namen in allen registrierten Model
Libraries. Eine Registrierung einer Model Library kann unter dem Menpunkt Librari-
es im Simulation Profile erfolgen. Zunchst wird in Model Libraries des Workspaces
gesucht, sodann in den brigen registrierten Model Libraries. Enthlt keine dem System
bekannte (registrierte) Model Library einen Modell-Parametersatz mit dem angegebenen
Namen, so erfolgt eine Fehlermeldung. Zur Beschleunigung der Suche wird ein Suchin-
dex ( .ind) automatisch aufgebaut, in dem alle Namen der Modell-Parameterstze in den
registrierten Model Libraries erfasst sind.
Aufgrund des PSpice Template Attributs wird mit D @REFDES nach der Kennung D
fr die Diode der aktuelle Wert des Reference-Attributs in die Netzliste eingetragen.
Sodann folgen in der Netzliste die Netznamen an Pin1 und Pin2. Mit @MODEL erfolgt
an dieser Stelle der Eintrag des aktuellen Werts des Implementation-Attributs in die
Netzliste.

Parametrisierbare Schematic- und Subcircuit-Modelle: Fr parametrisierbare


Schematic-Modelle oder Subcircuit-Modelle mssen zustzlich am Symbol Attribu-
te fr Modellparameter angefgt werden. In der Modelldefinition (s. Abb. 2.30, 2.31) sind
Platzhalter (z. B. @RX, @LS, @LSZ, @CP bzw. {RX}, {LS}, {LSZ}, {CP}) eingefhrt fr Werte
von Modell-Parametern, die von Attributen an der Designinstanz am Symbol aktuell besetzt
werden. Damit lassen sich bei Mehrfachinstanziierungen des Symbols in einem Design an
jeder Designinstanz unterschiedliche Werte von Modell-Parametern festlegen, bei Verwen-
dung eines gemeinsamen Modells. Abbildung 2.34 zeigt ein spezielles Widerstandssymbol
mit Referenz auf ein parametrisierbares Schematic-Modell und den dafr erforderlichen
Attributen. Der Wert des Implementation-Attributs muss mit dem Schematic-Namen
44 2 Entwicklungs- und Analysemethodik

Attribut-Name Attribut-Wert
Reference RHF1
Value -
Implementation RHF
RHF 1 Implementation Path -
HF Implementation Type PSpice Model
RX = 1k PSpice Template X^@REFDES %a %b @MODEL
PARAMS: RX=@RX LS=@LS
LSZ = 10n CP=@CP LSZ=@LSZ
LS = 2n RX 1k
CP = 10 p LS 2n
LSZ 10n
CP 10p

Abb. 2.35 Beispiel von Attributen eines speziellen Widerstandssymbols mit Referenz auf ein
Subcircuit-Modell fr einen Widerstand mit Hochfrequenzeigenschaften. Achtung: die Pin-Namen
a und b am Symbol mssen konsistent zu den Pin-Namen im Modell (s. Abb. 2.31) und im
Template-Attributeintrag sein

der Modellbeschreibung belegt sein. Im Implementation-Path-Attribut wird der Pfad


zum Designsheet ( .dsn) des Schematic-Modells festgelegt. Das Beispiel verwendet mit .\
eine relative Pfadangabe, relativ zum Workspace. Das Schematic-Modell ist demnach im
Unterverzeichnis RHF1 vom Workspace abzulegen. Im Implementation-Type-Attribut
ist der Typ mit Schematic-View zu besetzen. Das Value- und das PSpice-Template-
Attribut ist hier nicht relevant, es wird nicht ausgewertet. Speziell bei Schematic-Modellen
und Subcircuit-Modellen ist auf die Konsistenz der Pin-Namen am Symbol, in der
Modell-Definition und im PSpice Template-Attribut zu achten. Pin-Namen am Symbol
sind Attribute, deren Eigner der Pin am Symbol ist, nicht der Symbolkrper.
In Abb. 2.35 ist ein spezielles Widerstandssymbol dargestellt mit Referenz auf ein
Subcircuit-Modell. Aus dem Bild sind die dafr erforderlichen Attribute zu entnehmen.
Wichtig dabei ist auch hier insbesondere das PSpice Template-Attribut, es steuert und
formatiert den Eintrag verfgbarer Attribute in die Netzliste. Eine Subcircuit-Instanz
beginnt mit der Kennung X gefolgt vom Reference-Designator. Im Weiteren ms-
sen die Parameter des Modells definiert werden. ber @MODEL wird der Wert des
Implementation-Attribut und damit der Name des Subcircuit-Modells in die Netzliste
eingetragen.

Zusammenfassung: Ein genaues Verstndnis des Attribut-Konzeptes von Design-


Objekten in rechnergesttzten Entwurfsmethoden ist unverzichtbar fr das erfolgreiche
Arbeiten mit den Designwerkzeugen. Wichtig fr die Schaltkreissimulation ist eine korrek-
te Netzliste. Mit dem PSpice-Template-Attribut wird der Eintrag von Attributen in die
Netzliste gesteuert.

2.2.3 DC/AC/TR-Analyse dargestellt an einer Beispielschaltung

Anhand von sehr einfachen Beispielschaltungen wird in die Analysemethodik des Schalt-
kreissimulators PSpice eingefhrt. Dabei geht es um ein grundstzliches Verstndnis
darber was hinter dem Bildschirm bei der Schaltkreissimulation abluft. Ohne ein
2.2 Schaltungsanalyse mit PSpice 45

Abb. 2.36 Einfache UB


nichtlineare Schaltung mit der
Mglichkeit der Einstellung R1
eines Arbeitspunktes RG C1 4 3k
ID
100 1
U0 D1 UD

grundstzliches Verstndnis der zugrundeliegenden Verfahren knnen die Methoden und


deren Steuerparameter nicht richtig gewhlt und definiert werden. Der Aufwand fr die
Schaltungsanalyse hngt von der Schaltungsart und Analyseart ab. Prinzipiell lassen sich
Schaltungen einteilen in:

Lineare Schaltungen: z. B. passive Filterschaltungen mit R, L, C, lineare bertrager.


Linearisierte Schaltungen: Das sind im Grunde nichtlineare Schaltungen, die im Ar-
beitspunkt linearisiert werden. Der Arbeitspunkt wird durch eine DC-Analyse bestimmt.
Die Linearisierung gilt im Allgemeinen nur fr einen kleinen Aussteuerbereich um
den Betriebspunkt bzw. Arbeitspunkt. Damit knnen Schaltungen im Frequenzbe-
reich mit den herkmmlichen Methoden fr lineare Schaltungen (komplexe Rech-
nung, Bodediagramm, Laplace-Transformation) berechnet werden. Abbildung 2.38
verdeutlicht die Vorgehensweise bei einer AC-Analyse von linearisierten Schaltungen
im Frequenzbereich. Ein wichtiges Werkzeug u. a. zur Veranschaulichung des Fre-
quenzgangverhaltens einer Schaltung ist das Bodediagramm. Fr lineare Schaltungen
anwendbar ist auch die Laplace-Transformation, um vom Frequenzbereichsverhalten
auf das Zeitbereichsverhalten schlieen zu knnen.

Beispiel zur Linearisierung von nichtlinearen Schaltungen: Im Arbeitspunkt (nach DC-


Analyse) werden alle nichtlinearen Kennlinien linearisiert (Taylor-Reihe erster Ordnung
mit konstantem Term und linearem Term). Die Linearisierung und Aufteilung in eine DC-
Lsung und in eine AC-Lsung veranschaulicht das Beispiel in Abb. 2.36. Im Flussbereich
gilt nherungsweise fr die Diode:
   
UD
ID = IS exp 1 = ID(A) + UD /rD . (2.1)
N UT
Dabei ist rD der differenzielle Widerstand der Diode im Arbeitspunkt (s. Gl. in Abb. 2.37).
DC-Lsung und AC-Lsung lassen sich getrennt ermitteln. Die Gesamtlsung entsteht
durch berlagerung der Teillsungen.
Das Verhalten der Beschaltung und der Diode bei DC-Analyse ergibt sich aus:
UB UD
1) ID = ;
R1 (2.2)
2) ID = f (UD ).
46 2 Entwicklungs- und Analysemethodik

ID Linearisierung im A AC
UB i = I D + iD
-------- AC Arbeitspunkt:
R1 ID A
rD = U T I D

A
ID AC
UD

A
UD UB
UD t
uD

t
Abb. 2.37 Graphische Lsung zur Arbeitspunktbestimmung der Diodenschaltung mit Wechsel-
spannungsaussteuerung im Arbeitspunkt

Schaltung
(S)

Versorgungs- DC -Modelle
spannungen (M(DC))

DC - Analyse
ergibt Arbeitspunkt

N
Lineare
Schaltung
Linearisierung im
Arbeitspunkt
J

Sinusfrmige AC - Modelle (M (AC))


Signale nach Linearisierung

AC - Analyse:
 Verstrkung
 Ein-/Ausgangs-
Widerstand

Abb. 2.38 Vorgehensweise bei der AC Analyse; die AC-Analyse ist eine lineare Analyse
2.2 Schaltungsanalyse mit PSpice 47

Damit sind zwei Bestimmungsgleichungen fr zwei Unbekannte ID , UD gegeben. Ist of-


fensichtlich die Diode im Flussbereich betrieben, so reduziert sich mit UD = 0,7 V das
Gleichungssystem auf eine Bestimmungsgleichung (Gleichung 1) von (2.2)) fr den gesuch-
ten Arbeitspunkt ID(A) . Im Arbeitspunkt kann eine Linearisierung der nichtlinearen Schal-
tung vorgenommen und eine lineare AC-Analyse durchgefhrt werden. Abbildung 2.37
veranschaulicht die Arbeitspunktbestimmung anhand einer graphischen Lsung.

Nichtlineare Schaltungen: Speziell bei Grosignalaussteuerungen oder bei Schaltungen,


deren Schaltungsfunktion die Nichtlinearitt voraussetzt, muss das nichtlineare Verhal-
ten der Schaltungselemente bercksichtigt werden. Die Berechnung des dynamischen
Verhaltens von nichtlinearen Schaltungen durch die TR-Analyse ist im Allgemeinen sehr
aufwndig. Erforderlich ist die zeitkontinuierliche Lsung nichtlinearer Differenzialglei-
chungssysteme. Dies realisiert ein Simulator zu diskreten Zeitpunkten so, dass Lsungen
fr zeitkontinuierliche Vorgnge mit hinreichender Genauigkeit zu diesen ausgewhlten
Zeitpunkten ermittelt und dargestellt werden knnen.

Bei der Abschtzung des Schaltungsverhaltens begngt man sich hufig damit, die Ab-
schtzwerte des eingeschwungenen Zustands von Ausgleichsvorgngen zu ermitteln. Das
dynamische bergangsverhalten kann oft nur sehr nherungsweise abgeschtzt werden.
Nur bei linearen oder linearisierten Schaltungen lsst sich fr eine Induktivitt jL und
fr eine Kapazitt 1/jC (AC-Analyse) bei harmonischer Anregung schreiben es kann die
komplexe Rechnung angewandt werden. Ansonsten muss fr den Zusammenhang zwischen
Spannung und Strom fr eine Induktivitt uL = L (diL /dt) bzw. fr eine Kapazitt iC =
C (duC /dt) (TR-Analyse) geschrieben werden. Eine Analyse nichtlinearer Schaltungen im
Frequenzbereich ist allgemein mit Spice-basierten Simulatoren nicht mglich. Nichtlineare
Eigenschaften lassen sich im Frequenzbereich im eingeschwungenen Zustand z. B. mit der
Harmonic Balance Methode ermitteln (in PSpice nicht verfgbar). Signalquellen erzeugen
dabei diskrete Frequenzen (Frequenzspektrum) an jedem Netzknoten. Daraus lassen sich
Verzerrungen aufgrund von Nichtlinearitten ermitteln.
Anhand einer einfachen Beispielschaltung sollen die drei wichtigsten Analysearten mit
PSpice durchgefhrt werden. Die Diode D1 bringt eine Nichtlinearitt ein, insofern handelt
es sich in der Beispielschaltung um eine nichtlineare Schaltung. Als erstes wird eine DC-
Analyse zur Bestimmung des Arbeitspunktes der gegebenen Schaltung durchgefhrt.

DC-Analyse am Beispiel: Die DC-Analyse ermittelt das statische Verhalten von Schal-
tungen (s. Abb. 2.39). Mgliche Kapazitten bleiben unbercksichtigt, Induktivitten
stellen einen Kurzschluss dar. Im konkreten Beispiel wurde der Wert des DC-Attributs
der Signalquelle auf 1,7 V gendert.
Die Festlegung der Analyseart erfolgt im Simulation Profile (s. Abb. 2.39). Im dann
erscheinenden Menpunkt Simulation Settings zur Einstellung der Analyseart ist die
Analyse Bias Point gem Abb. 2.39 einzustellen. Im Abb. 2.39 ist das Ergebnis der
Arbeitspunktbestimmung in der Schaltung dargestellt. Zur Einblendung der DC-Werte
der Knotenspannungen und Zweigstrme ist im Schaltplan in der Taskleiste V bzw. I
zu aktivieren.
48 2 Entwicklungs- und Analysemethodik

Funktionsknpfe zur Darstellung der Knoten-


spannungen und Zweigstrme im Schaltplan

Abb. 2.39 Designbeispiel: Arbeitspunktbestimmung Bias Point

Abb. 2.40 Schaltplan: nderung des Widerstandswertes nderung des Value-Attributes

Experiment 2.2-2: ErstesDesign_mit_Vorstrom DCAnalyse mit Ermittlung des


Arbeitspunktes; Auswahl und Einstellung des Simulation Profile.

In der gegebenen Beispielschaltung soll nun der Widerstand R1 von 100  auf 200 
gendert werden. Dazu ist das Value-Attribut am Symbol des Widerstandes neu zu de-
finieren (s. Abb. 2.40). Mit Doppelklick der linken Maustaste auf das Value-Attribut am
Symbol erscheint ein Men zur nderung des Value-Attributes. Nach Eintrag des neuen
Widerstandswertes wird das Men mit OK abgeschlossen. Der neue Wert ist dann gltig.

AC-Analyse am Beispiel: Die Einstellungen zur AC-Analyse sind in Abb. 2.41 dargestellt.
Im Beispiel ist der DC-Wert der Eingangsspannung V1(DC) = 1,8 V, also wird die Diode im
2.2 Schaltungsanalyse mit PSpice 49

Abb. 2.41 Zur Festlegung der AC-Analyse der Beispielschaltung: Frequenzbereich von 100 Hz bis
100 MHz; Sweep-Mode: Dekadisch mit 21 Punkten pro Dekade

Experiment 2.2-3: ErstesDesign_mit_Vorstrom Auswahl und Einstellung des Simula-


tion Profile fr AC-Analyse; zur Festlegung der AC-Analyse ist der Frequenzbereich und
der Sweep-Mode zu definieren.

Flussbereich betrieben. Der Strom im Arbeitspunkt betrgt bei R1 = 200  ca. 5 mA. Im
Arbeitspunkt des Flussbereichs der Diode D1 erfolgt dann die Linearisierung (s. Abb. 2.37).
Das setzt allerdings auch voraus, dass um den Arbeitspunkt entsprechend nur mit kleinen
Signalamplituden ausgesteuert wird. Signalverzerrungen knnen dabei nicht bercksichtigt
werden.
Im Arbeitspunkt der Diode mit einem Arbeitspunktstrom von ca. 5 mA betrgt der
differenzielle Widerstand ca. rD = UT /ID(A) = 5 . Unter Bercksichtigung des Bahnwider-
standes RS von 5,6  ergibt sich im unteren Frequenzbereich an der Diode ein Span-
nungsabfall von ca. 5 mV bei einer Signalamplitude von 100 mV. Bei hheren Frequenzen
schliet die Diffusionskapazitt CD den differenziellen Widerstand rD kurz, es verbleibt der
Bahnwiderstand RS von ca. 5,6  (siehe Ergebnis der AC-Analyse im Experiment).

TR-Analyse am Beispiel: Aufwndiger ist die TR-Analyse zur Ermittlung des zeitlichen
Momentanwerts von Knotenspannungen und Zweigstrmen. Im Prinzip sind nichtlinea-
re Differenzialgleichungssysteme fr diskrete Zeitpunkte zu lsen. Als Parameter fr die
Transientenanalyse ist der zu analysierende Zeitbereich, die Auflsung und die maximale
Zeitschrittweite anzugeben.
Im Beispiel in Abb. 2.42 weist das Eingangssignal einen sinusfrmigen Verlauf mit 1
V Amplitude und einem DC-Wert von 0,7 V auf. Die positiven Signalamplituden steuern
die Diode in den Flussbereich aus. Allerdings ist der Strom im Flussbereich durch den
Vorwiderstand begrenzt. Der maximale Flussstrom bei einer Signalamplitude von 1 V
betrgt hier ca. 10 mA. Fr Aussteuerungen unterhalb der Schwellspannung ist die Diode
gesperrt, es fliet der Sperrstrom. Das Ergebnis der TR-Analyse zeigt Abb. 2.42 unten.
50 2 Entwicklungs- und Analysemethodik

100

10mA
I D1
0A

-10mA
2.0V
u1
1.0V
u2
0V
0s 100 s 200 s 300 s 400 s 500 s

Abb. 2.42 Zur Festlegung der TR-Analyse mit Ergebnisdarstellung

Experiment 2.2-4: ErstesDesign_mit_Vorstrom Auswahl und Einstellung des Simula-


tion Profile fr TR-Analyse.

TR-Analyse allgemein: Zur Vermittlung eines Grundverstndnisses soll das numerische


Lsungsverfahren fr nichtlineare Schaltungen skizziert werden.
Dem Schaltkreissimulator PSpice liegt als Verfahren zur Lsung nichtlinearer Differen-
zialgleichungssysteme die MNA-Methode (MNA: Modified Nodal Analysis) zugrunde. Der
grundlegende Algorithmus des Lsungsverfahrens fr nichtlineare Differenzialgleichungs-
systeme im Zeitbereich ist in Abb. 2.43 skizziert. Der Anwender eines Schaltkreissimulators
sollte eine Vorstellung von dem zugrundeliegenden numerischen Lsungsverfahren haben.
Aus dem skizzierten Algorithmus zur quasi zeitkontinuierlichen Lsung eines Netzwerks
nach der MNA-Methode gewinnt man ein Grundverstndnis fr das zugrunde liegende
Lsungsverfahren bei der TR-Analyse. Allgemein muss klar sein, dass bei ungeeigneten Mo-
dellen oder der Vorgabe von nicht passend gewhlten Steuerparametern die Lsung falsch
sein kann. Um so mehr ist eine Problemabschtzung durch den Anwender unverzichtbar.
2.2 Schaltungsanalyse mit PSpice 51

Festlegungen: Schaltung: (S), Eingangssignale: (E) definiert in *.net;


Modelle definiert in *.lib;
TR-Analyse Zeitsteuerung: hmax, Tmax; definiert in *.sim;
Ergebnisse: Knotenpotenziale, Zweigstrme: z(tn) = [V(tn),I(tn)].
Anmerkungen: n: Zeitschritt, i: Iterationsschritt.
DC-Lsung: BEGIN Schaltkreisanalyse von (S, E, hmax, Tmax):
1
Lsung bei t = 0; z0 = Anfangsbedingungen;
BEGIN i = 0
Repeat
i = i + 1;
Aufstellen der Netzwerkmatrix A und der Erregung b
mit Linearisierung der Modellgleichungen;
i
iterative Lsung von A z 0 = b;
i i+1
Until z 0 z 0 Eps
END
END
Zeitschleife BEGIN t = h 1 ; n = 1;
TR-Lsung:
FOR t T max DO
BEGIN i = 0
Repeat
i = i + 1;
Aufstellen der Netzwerkmatrix A und der Erregung b
mit Linearisierung der Modellgleichungen;
i
iterative Lsung von A z n = b;
i i+1
Until z n z n Eps
END
Bestimmung von hn;
t n + 1 = t n + hn ; n = n + 1;
END

Abb. 2.43 Algorithmus zur quasi zeitkontinuierlichen Lsung eines Netzwerks nach der MNA-
Methode

Das gegebene Netzwerkproblem wird zeitdiskret zu den Zeitpunkten tn gelst. Die


Schrittweitensteuerung erfolgt ber die Zeitschrittweite hn . Zunchst wird das Netz-
werkproblem bei t = 0 unter Bercksichtigung von Anfangsbedingungen von Netzwerk-
elementen (Initial Conditions) gelst (DC-Lsung). Anfangsbedingungen lassen sich bei-
spielsweise an einem Kondensator in Form einer Spannung oder an einer Induktivitt in
Form eines Stromes angeben. Die Festlegung erfolgt mittels eines Instanz-Attributs am
jeweiligen Symbol. Fr jeden diskreten zeitlichen Momentanwert tn ist das nichtlineare
Netzwerkproblem iterativ zu lsen, bis der Lsungsvektor |zn(i) zn(i+1) | < Eps eine gege-
bene Abbruchschranke unterschreitet. Der Lsungsvektor beinhaltet die Knotenpotenziale
und Zweigstrme einer gegebenen Schaltung. Nichtlinearitten werden fr jeden Iterati-
52 2 Entwicklungs- und Analysemethodik

V(t)

hn h max t
tn tn + 1

Abb. 2.44 Zur adaptiven Schrittweitensteuerung bei numerischen Lsungsverfahren

Abb. 2.45 Einfaches Beispiel


zur Aufstellung der C1
Netzwerkmatrix: Formulierung
von Knoten-
1 R2 2
Admittanzgleichungen
entsprechend der
I0
Knotenpunktgleichungen fr R1 D1 C2
Knoten 1 und 2

onsschritt i linearisiert, so dass im Prinzip das nichtlineare Differenzialgleichungssystem in


ein lineares Gleichungssystem A zn(i) = b bergefhrt wird.
Bei adaptiver Schrittweitensteuerung hngt die Zeitschrittweite hn von der nderungs-
geschwindigkeit der Signale ab. Oft wird eine Maximalschrittweite (hmax : Maximum Step
Size) vorgegeben, um zu verhindern, dass kurzzeitige schnelle nderungen bersprun-
gen werden. Die adaptive Schrittweitensteuerung veranschaulicht Abb. 2.44. Nicht alle
ermittelten Lsungsvektoren werden in den Ergebnisspeicher ( .dat) eingetragen; Print-
Step bestimmt in welchen zeitlichen Abstnden Lsungsvektoren in den Ergebnisspeicher
eingetragen werden. Die Schrittweitensteuerung der zeitdiskreten Lsung stellt ein be-
sonderes Problem dar. Wenn sich die Signale des zugrundeliegenden Netzwerks langsam
ndern, kann die Schrittweite gro gewhlt werden. Bei schnellen Signalnderungen ist die
Schrittweite vom System automatisch geeignet zu reduzieren. Wie schon dargelegt, kann
der Anwender eine maximale Schrittweite hmax vorgeben, um zu vermeiden, dass bei der
automatischen Steuerung schnelle Signalnderungen bersprungen werden.
Zur Veranschaulichung der Aufstellung der Netzwerkmatrix wird ein Beispiel betrachtet.
Das Beispiel in Abb. 2.45 enthlt mit der Diode D1 ein nichtlineares Schaltkreiselement.
Die Netzwerkgleichung fr die Kapazitt C1 lautet im Zeitbereich mit dt = hn fr den
Strombeitrag der Kapazitt an Knoten 1 und Knoten 2:


C1 C1 C1
hn U
hn
V1 C1 ,n1
duC1 = hn
i C1 = C1 ;
C1
; A z (i) = b.
dt C1 V C1 n
2 UC1 ,n1
hn hn hn
(2.3)
2.2 Schaltungsanalyse mit PSpice 53

ID
I eq
D g eq UD i i i i
g eq U D n + I eq n = I D n;

ID
ID = f UD

i
ID
i d
g eq = f UD ;
dU i
UD
i UD
UD i i i i
I eq = f U D g eq U D ;

i
I eq

Abb. 2.46 Zur Linearisierung der Diode mit ID = f(UD ) im Flussbereich

Nichtlineare Schaltkreiselemente, wie z. B. Dioden mssen linearisiert werden. Abbil-


dung 2.46 zeigt die prinzipielle Vorgehensweise bei einem Iterationsschritt i zu einem
Zeitschritt n.
Zum Zeitschritt n sind die Knotenspannungen Vn 1 bzw. Zweigstrme In 1 des Zeit-
schritts n 1 als gegeben vorauszusetzen. Im Iterationsschritt i wird die Diode durch
(i) (i)
einen Diodenstrom Ieq,D1 und durch die Steilheit geq,D1 dargestellt (siehe Linearisierung der
Diode D1 in Abb. 2.46). Damit erhlt man fr die Beispielschaltung folgende Knoten-
Admittanzgleichungen entsprechend der Knotenpunktgleichungen fr die Netzknoten 1
und 2:
C1 C1
G1 + G2 + G2
hn hn

V1

C1 C C V2
(i) 1 2
G2 G2 + geq,D1 + +
hn hn hn
C1
I0 + UC1 ,n1
hn

= . (2.4)
C1 C2
(i)
Ieq,D1 UC1 ,n1 + UC2, n1
hn hn
54 2 Entwicklungs- und Analysemethodik

g(z)
1
1 g 1 2
g z = z z
z

z(2) z(3)
0 z(4) z
z(1)

Abb. 2.47 Newton-Methode zur Lsung eines nichtlinearen Gleichungssystems

Im Allgemeinen lsst sich u. a. nach der Newton-Methode fr eine nichtlineare Gleichung


g(z) nach endlich vielen Iterationsschritten die Nullstelle von g(z) finden. In Abb. 2.47
ist beispielhaft eine nichtlineare Gleichung skizziert mit dem Verfahren zur iterativen
Bestimmung der Lsung g(z) = 0.
Das Aufstellen der Netzwerkmatrix wird ber die Netzliste gesteuert. Jedes Schalt-
kreiselement wird entsprechend seiner Anbindung an die Netzwerkknoten in die Netzwerk-
matrix eingetragen. Abbildung 2.48 zeigt einige Schaltkreiselemente und deren Vorschrift
zur Eintragung in die Netzwerkmatrix gem der Stellung im Netzwerk. Probleme er-
geben sich bei einigen Schaltkreiselementen, wie z. B. einer Spannungsquelle oder auch
bei Induktivitten. Neben der Formulierung der Netzwerkgleichungen in Form der
Knoten-Admittanzgleichungen (Abb. 2.48) als Knotenpunktgleichungen, gibt es die For-
mulierung der Netzwerkgleichungen mittels Maschen- Impedanzgleichungen gem den
Maschengleichungen von Zweigen.
Whrend Knoten-Admittanzgleichungen im Lsungsvektor die gesuchten Kno-
tenpotenziale enthalten, befinden sich bei den Maschen-Impedanzgleichungen die
Zweigstrme des Schaltkreiselementes im Lsungsvektor als unabhngige Vernderliche.
Spannungsquellen und Induktivitten werden beispielsweise in Form der Maschen-
Impedanzgleichungen in die Netzwerkmatrix eingetragen. Abbildung 2.48 zeigt fr einige
ausgewhlte Schaltkreiselemente die Eintrge in die Netzwerkmatrix in Form von Knoten-
Admittanzgleichungen bzw. in Form von Maschen-Impedanzgleichungen. Auf der
rechten Seite der Netzwerkgleichungen (RHS) in Abb. 2.48 sind bekannte Gren, bzw.
2.2 Schaltungsanalyse mit PSpice 55

j
I1 n I2 n I3 n I4 n I5 n
R C L V0 I0
1 2 3 4 5

Knoten-Admittanzgleichungen Maschen-Impedanzgleichungen
Element
V J V J
typen
I E I E

Vj,n V1,n RHS Vj,n V1,n I1,n RHS


Lj 1/R -1/R Lj 1
R
L1 -1/R 1/R L1 -1
W1 1 -1 -R

Vj,n V2,n RHS


C- C C- U
Lj ----- ------ -----
hn hn hn C, n 1
C
C-
L2 ----- C-
----- C- U
-----
hn hn hn C, n 1

Vj,n V3,n I3,n RHS


Lj 1
L L3 -1
W3 1 L-
-1 ----- L- I
-----
hn h n L, n 1

Vj,n V4,n I4,n RHS


Lj 1
V0 L4 -1
W4 1 -1 V0

Vj,n V5,n RHS


I0 Lj I0
L5 -I0

Abb. 2.48 Knoten-Admittanzgleichungen und Maschen-Impedanzgleichungen fr ausgewhlte


Schaltkreiselemente und deren Eintragung in die Netzwerkmatrix gem der Stellung im Netzwerk;
RHS: rechte Seite der Gleichung; Lj, L1, L2, . . . : Knoten-Admittanzgleichungen; W1, W2, . . . :
Maschen-Impedanzgleichungen
56 2 Entwicklungs- und Analysemethodik

Gren, die aus dem vorhergehenden Zeitschritt bekannt sind. Das MNA-Verfahren er-
laubt beide Eintragungsmglichkeiten. Somit stellen sich nicht die erwhnten Probleme fr
z. B. Spannungsquellen. Darber hinaus lassen sich gesteuerte Quellen in hnlicher Weise
in die Netzwerkmatrix eintragen.
Zur Veranschaulichung der Bildung von Maschen-Impedanzgleichungen soll in der
Beispielschaltung in Abb. 2.45 die Stromquelle durch eine Spannungsquelle mit der
Spannung U0 und dem Zweigstrom I0 (in die Quelle flieend) ersetzt werden. Die zwei vor-
handenen Knoten-Admittanzgleichungen sind um eine Maschen-Impedanzgleichung
zu ergnzen. Nach entsprechender Umformung erhlt man das nachstehend skizzierte
Gleichungssystem fr das Testbeispiel.
C1 C1
G + G2 + G2 1
1 hn hn V1

G C1 (i)
G2 + geq,D1 +
C1
+
C2
0 V2
2
hn hn hn
I0
1 0 0
C1
UC1 ,n1
hn

= I (i) C1 U C2
UC2 ,n1 . (2.5)
eq,D1 h C1 ,n1 +
n h n
U0

Die hier gezeigten einfachen Beispiele mgen aufzeigen, wie die Schaltkreissimulation
vonstatten geht und welcher Aufwand sich dabei hinter dem Bildschirm verbirgt. Selbst-
verstndlich ist diese kompakte Darstellung nur ein erster Einstieg in die numerische
Analyse von nichtlinearen Schaltkreisen.

2.3 Abschtzanalyse

2.3.1 Zur Systematik bei der Abschtzanalyse

Ziel und Zweck der Abschtzanalyse ist es, die geeignete Dimensionierung von Schalt-
kreisfunktionen zu untersttzen, sowie die Ergebnisse der Simulation und Ergebnisse
aus Messungen zu kontrollieren. Fr eine Vor-Analyse oder Abschtzanalyse von
Eigenschaften einer Schaltkreisfunktion bedient man sich vereinfachter Analysen auf Basis
vereinfachter Modelle.

Zur Abblockung von Schaltkreisfunktionen: Eine Schaltkreisfunktion muss im Allge-


meinen mit einer Vorspannung versorgt werden, damit die Schaltkreiselemente in einem
geeigneten Arbeitspunkt betrieben werden. Die Zufhrungsleitung der Versorgungsspan-
nung weist mit Lngsinduktivitten und Querkapazitten parasitre Elemente auf, die am
Einspeisepunkt der Versorgungsspannung an der Schaltkreisfunktion zu einer komplexen
2.3 Abschtzanalyse 57

UB
i VDD
CB u

Schaltkreisfunktion

GND

Abb. 2.49 Zur Abblockung einer Schaltkreisfunktion

Z 21
100 kapazitiv
1 2
10 CB
induktiv
1

Serienresonanz
f in Hz
0,01k 0,1k 1k 10k 100k
Abb. 2.50 Betrag des kapazitiven Widerstandes Z21 einer Kapazitt CB mit parasitren Elementen

Versorgungsimpedanz fhren. Bei Stromnderungen i am Einspeisepunkt der Versor-


gungsspannung ergeben sich demnach strende nderungen in der Versorgungsspannung.
Dies kann zu Fehlfunktionen der Schaltkreisfunktion fhren. Um die Spannungsnde-
rungen u bzw. Strspannungen am Versorgungseingang einer Schaltkreisfunktion so
klein wie mglich zu halten, ist jede Schaltkreisfunktion mit einem geeigneten Abblockkon-
densator am Einspeisepunkt der Versorgungsspannung zu beschalten. Abbildung 2.49 zeigt
schematisch die Abblockung des Einspeisepunktes VDD der Versorgungsspannung UB ei-
ner Schaltkreisfunktion mit CB . Der Abblockkondensator wirkt als lokale Ladungsquelle.
Schnelle Stromnderungen knnen darber auf kurzem Weg versorgt werden.
Als Abblockkapazitt verwendet man in der Regel am Eingang einer Baugruppe einen
220 F Elko und im Inneren der Baugruppe an einzelnen Schaltkreisfunktionen jeweils
einen 100 nF Keramik-Kondensator in SMD-Bauform. Wegen der geringen Eigenindukti-
vitt dieses Kondensators erzielt man eine breitbandige Abblockwirkung. Allerdings sind
die Werte der Abblockkondensatoren von der Betriebsfrequenz abhngig.
Abblockkondensatoren stellen fr die Betriebsfrequenz einen Kurzschluss dar. Sie sorgen
dafr, dass die Versorgungsimpedanz am Einspeisepunkt mglichst niederohmig ist. Jedoch
ist zu bercksichtigen, dass aufgrund der Zuleitungsinduktivitt und der parasitren inne-
ren Induktivitt der kapazitive Widerstand eines realen Kondensators eine Serienresonanz
aufweist. Oberhalb der Serienresonanz verliert der Abblockkondensator seine Abblockwir-
kung. Abbildung 2.50 zeigt beispielhaft den Frequenzgang des kapazitiven Widerstandes
58 2 Entwicklungs- und Analysemethodik

Tab. 2.2 Typische Werte fr Abblockkondensatoren


Anwendungsfrequenzbereich Wert des Abblockkondensators
10 kHz (NF) 10 F
1 MHz (Mittelwellenbereich) 100 nF
100 MHz (UKW-Bereich) 1 nF
1000 MHz (UHF) 100 pF

zwischen den Klemmen 1 und 2 einer Kapazitt CB mit parasitren Elementen (u. a.
Zuleitungsinduktivitten, innere Induktivitt, innere ohmsche Verluste).
Fr die Frequenzbereichsanalyse (AC-Analyse) wirken die Abblockkondensatoren als
Kurzschluss. Tabelle 2.2 zeigt typische Werte fr Abblockkondensatoren, sie sind so gro
wie ntig und so klein wie mglich je nach Anwendungsfrequenzbereich zu whlen.
Wie schon erwhnt, macht der Abblockkondensator die Versorgungsimpedanz wie-
der niederohmig. Er stellt gleichsam eine lokale Ladungsquelle dar, so dass kurzzeitige
Last-Stromnderungen aus dieser lokalen Ladungsquelle versorgt werden. Bei einem In-
duktivittsbelag der Versorgungsleitung von ca. 1 nH/mm und einer Leitungslnge von 1 m
ergibt sich eine Induktivitt von 1000 nH. Verursacht ein Funktionsbaustein eine Strom-
nderung von 20 mA innerhalb von 10 ns, so ergibt sich dabei eine Strspannung auf der
Versorgungsleitung von:
i
u = 1000nH = 2V. (2.6)
t
Eine Strspannung von 2 V auf der Versorgungsleitung ist unakzeptabel. Geeignet gewhlte
Abblockkondensatoren vermeiden diese Strspannungen.

DC-Analyse: Bei Abschtzung der DC-Analyse werden die DC-Eigenschaften der Schalt-
kreiselemente zugrunde gelegt. Eine Induktivitt ist ein Kurzschluss, eine Kapazitt ein
Leerlauf, ein pn-bergang eines Si-Halbleiterbauelements in Flussrichtung ist eine Span-
nungsquelle mit 0,7 V Spannung, ein pn-bergang eines Si-Halbleiterbauelements in
Sperrrichtung ist eine Stromquelle (ca. 1 nA Sperrstrom bei Normaltemperatur und
ca. 1 A Sperrstrom bei 100 C).
Die DC-Abschtzanalyse soll Abb. 2.51 veranschaulichen. Dem Beispiel liegt eine einfa-
che Verstrkerschaltung zugrunde. Die Versorgungsspannung betrgt 15 V. Die Kapazitten
C11 und C12 sind Abblockkondensatoren fr den Betriebsfrequenzbereich von 100 MHz
(s. Tab. 2.2). Die Drosselspule L1 ist ein Kurzschluss. Der pn-bergang des Bipolartran-
sistors Q1 stellt von Knoten 3 nach Knoten 1 im Flussbereich eine Spannungsquelle von
0,7 V dar. Damit ist eine einfache Analyse mglich. Bei gengend groer Stromverstr-
kung des Bipolartransistors ist der Basisstrom vernachlssigbar. Fr die Knotenspannungen
erhlt man U3 = 2,3 V und U1 = 1,6 V. Somit ergibt sich fr den Emitterstrom IE = 2 mA.

AC-Analyse: Hier mssen die fr die Schaltkreiselemente geltenden Ersatzschaltungen


fr den Betriebsfrequenzbereich der Schaltkreisfunktion verwendet werden. Abblockkon-
densatoren sind im Betriebsfrequenzbereich ein Kurzschluss, Drosselspulen ein Leerlauf.
2.3 Abschtzanalyse 59

a b
15V 15V
L1 L1
2 2
C11 R13 C11
1n 1n R13
12k Q1 12k Q1

C12 3 C12 3
820 p 1 820 p 1

R11 R12 R11 R12


2 2k 820 2 2k 820

Abb. 2.51 Beispiel fr eine DC-Abschtzanalyse; a Verstrkerelement mit Q1 inklusive Manahmen


zur Arbeitspunkteinstellung; C11 und C12 sind Abblockkondensatoren, L1 ist eine Drosselspule;
b Vereinfachung der Schaltung: C11, C12 hochohmig, L1 Kurzschluss

a b
L29 C tune
15V 4
C29
2 re 100r e
2 4
L1
R13 C32 C29
12k Q1 C32 5 6p
5 6p
3 1
L29 C tune
1
C31 + C D Q1
C31 re
R11 R12 50 p
2 2k 12 p 820

Abb. 2.52 Beispiel fr die AC-Abschtzanalyse eines Rckkopplungspfades; a Verstrkerelement mit


Q1 inklusive Beschaltung fr einen Colpitts-Oszillator; b Vereinfachung des Rckkopplungspfades
von Knoten 2 nach Knoten 1

Ein pn-bergang eines Halbleiterelementes in Flussrichtung wird durch den differenzi-


ellen Widerstand ersetzt. So ist zwischen Emitter und Basis eines Bipolartransistors im
Normalbetrieb der differenzielle Widerstand re = 26 mV/IE wirksam. Als Beispiel fr die
AC-Abschtzanalyse soll der Rckkopplungspfad der Schaltung in Abb. 2.51a in Erwei-
terung zu dem fr die DC-Abschtzanalyse behandelten Beispiel untersucht werden. Die
Induktivitt L1 ist jetzt ein Leerlauf. Der Knoten 3 (Basisknoten) ist mit GND verbun-
den. Unter Bercksichtigung der Beschaltung mit C31, C32, C29, L29 und Ctune erhlt
man das in Abb. 2.52b) skizzierte AC-Ersatzschaltbild fr die Rckkopplungsschleife. Es
60 2 Entwicklungs- und Analysemethodik

besteht aus einem Parallelresonanzkreis gebildet aus L29, Ctune und der Ersatzkapazitt
der Reihenschaltung aus C31 , C32 und C29. C31 bercksichtigt die Diffusionskapazi-
tt des pn-bergangs zwischen Emitter und Basis des Bipolartransistors. Der kapazitive
Spannungsteiler aus C31 und C32 wird mit dem differenziellen Widerstand re des Bipolar-
transistors belastet. Die Belastung durch R12 kann demgegenber vernachlssigt werden.
Im Vorgriff auf das Verhalten eines kapazitiven Spannungsteilers (Abschn. 4.1.2) transfor-
miert dieser den ohmschen Widerstand re an der Schnittstelle von Knoten 1 nach GND auf
den fr das Beispiel geltenden Wert (100re ) zwischen der Schnittstelle von Knoten 2 nach
GND. Das Beispiel zeigt die vorteilhafte Anwendung der Transformationseigenschaft eines
kapazitiven Spannungsteilers, auf den bei passiven Funktionsgrundschaltungen nher ein-
gegangen wird. Der Bipolartransistor Q1 bildet im Beispiel mit dem Parallelresonanzkreis
am Ausgangsknoten 4 und dem kapazitiven Spannungsteiler einen Colpitts-Oszillator.

TR-Analyse: Bei der TR-Analyse mssen fr nichtlineare Schaltungen Differenzialglei-


chungen gelst werden. In der Regel begngt man sich mit der Analyse des eingeschwunge-
nen Zustands fr einen stationren Wert des Eingangssignals. In diesem Fall kann wiederum
eine DC-Analyse vorgenommen werden. Somit umgeht man die Formulierung und Lsung
von Differenzialgleichungen.

2.3.2 Frequenzbereichsanalyse Bodediagramm

Das Bodediagramm ist ein Hilfsmittel zur Veranschaulichung des Frequenzgangs eines
gegebenen Ausdrucks bei der AC-Analyse linearer oder im Arbeitspunkt linearisierter Schal-
tungen. Es ist vor allem hilfreich zum Abschtzen eines Frequenzverlaufs. Der Ausdruck
fr einen Frequenzgang einer konkreten Schaltung kann beispielsweise sein ein:

Verstrkungsfaktor bzw. bertragungsfaktor;


Eingangs-/Ausgangs-Impedanzverlauf.

Zunchst wird beispielhaft das Ergebnis eines Frequenzgangverlaufs dargestellt und


das zugehrige Bodediagramm betrachtet. Abbildung 2.53 zeigt den Frequenzgang der
Verstrkung einer Schaltung nach Betrag und Phase.
Es handelt sich um den Frequenzgang einer Verstrkerschaltung mit einem Bipolar-
transistor. Bei der Skizzierung des Bodediagramms geht es oft nicht um den genauen
Frequenzgangverlauf. Vielmehr steht im Vordergrund die Ermittlung des asymptotischen
Verhaltens und der zugehrigen Eckfrequenzen, dargestellt im Betragsverlauf und im
Phasenverlauf. Im Abb. 2.53 sind neben dem realen Verlauf des Frequenzgangs der Ver-
strkung die Asymptoten und Eckfreqenzen skizziert. Die Frequenzganganalyse mit dem
Bodediagramm ermittelt diese Asymptoten und Eckfrequenzen.

Verallgemeinerung eines Frequenzgangausdrucks: Gemeinhin lsst sich ein Frequenz-


gangausdruck T(s) in normierter Form auf eine Polynomdarstellung bringen bzw. in
2.3 Abschtzanalyse 61

1,0k
U2 U1
100

1,0
-100d

-150d
U2 U1

-200d

-250d
10Hz 1,0kHz 100kHz 10MHz

Abb. 2.53 Beispiel des Frequenzgangs der Verstrkung; Betragsverlauf und Phasenverlauf

m
U b0 + b1 s + + bm s
U1 U2 T s = ------2- = ---------------------------------------------------
-;
U1 a0 + a1 s + an s
n

Pi s s p1 s p2 s pm
T s = -----------------------; T s = k ------------------------------------------------------------------------------
-;
Qj s s q1 s q2 s qn

mit: s = j ; m n Nullstellen: p 1 p m Polstellen: q 1 qn

Abb. 2.54 Zur Polynomdarstellung eines Frequenzgangausdrucks

Polynomform als rationale Funktion formulieren. Dabei muss der Grad des Zhler-
polynoms m stets kleiner gleich dem Grad des Nennerpolynoms n sein. Abbildung
2.54 zeigt einen Funktionsblock, dessen Verhalten durch die bertragungsfunktion
bertragungsfunktion T(s) charakterisiert wird.
Wegen dieser Eigenschaft kann man einen Frequenzgangausdruck in Primitivfaktoren
zerlegen. Als Primitivfaktoren werden allgemein zweckmig drei Grundtypen eingefhrt.
Bei den nachstehenden Betrachtungen wird s = j gesetzt. Die Grundtypen knnen als
Zhlerausdruck P i oder als Nennerausdruck 1/Qi auftreten.
Primitivfaktor Typ1:

j 1 1
Pi = ; = . (2.7)
i Qi (j/i )
62 2 Entwicklungs- und Analysemethodik

Pi 1 Qi
1 i
i
10 10

1 10 100 1 10 100
1 1
x x

0,1 ----- = 1 0,1


----- = 1
i i
Pi 1 Q
i
90o

1 10 100 1 10 100

x x
-90 o -90o

Abb. 2.55 Asymptotisches Verhalten des Primitivfaktors Typ1 ohne Eckfrequenz

Die Asymptoten des Primitivfaktors vom Typ1 sind in Abb. 2.55 dargestellt. Bei der
Bezugskreisfrequenz = i weist dieser Primitivfaktor den Betrag 1 auf.
Ansonsten erhht sich der Betrag des Zhlerausdrucks Pi um den Faktor 10 bei zehn-
facher Frequenz, bzw. erniedrigt sich der Betrag von 1/Qi entsprechend bei Erhhung der
Frequenz um eine Dekade. Die Phase ist frequenzunabhngig + 90 bzw. 90 . Eine
Eckfrequenz zur Bereichsunterscheidung liegt bei diesem Primitivfaktortyp nicht vor.
Als nchstes werden Primitivfaktoren vom Typ2 betrachtet, deren Zhlerausdruck P i
bzw. Nennerausdruck 1/Qi wie folgt aussieht, dabei ist i eine Bezugskreisfrequenz.
Primitivfaktor Typ2:
j 1 1
Pi = 1 + ; = . (2.8)
i Qi 1 + (j/i )

In diesem Fall ist eine Bereichsunterscheidung zu treffen. Bei  i ist in beiden Fllen
der Betrag 1 und die Phase 0 . Bei i erhht sich der Betrag des Zhlerausdrucks
Pi bzw. erniedrigt sich der Betrag von 1/Qi um den Faktor 10 bei zehnfacher Frequenz (1
Dekade). Die Phase des Ausdrucks ist dann + 90 bzw. 90 . Der Sonderfall = i stellt
die Eckkreisfrequenz dar. Bei der Eckkreisfrequenz ist der Zhlerausdruck 1 + j bzw. der
Nennerausdruck 1/(1 + j). Damit betrgt die Phase bei der Eckkreisfrequenz + 45 bzw.
45 . Im Gegensatz zu Primitivfaktoren vom Typ1 weisen Primitivfaktoren vom Typ2
eine Eckfrequenz auf, dort wo der Realteil des Zhler- bzw. Nennerausdrucks gleich dessen
Betrag des Imaginrteils ist (Abb. 2.56).
Schlielich werden Primitivfaktoren vom Typ3 betrachtet. Sie enthalten einen quadra-
tischen Frequenzterm im Zhlerausdruck P i bzw. Nennerausdruck 1/Qi . Die allgemeine
normierte Form ist aus der folgenden Gleichung zu entnehmen.
2.3 Abschtzanalyse 63

Pi 1 Qi
i ----- = 1
10 10 i

1 10 100 1 10 100
1 1
x x

0,1 ----- = 1 0,1


i
1 i
Pi 1 Q
i
90o 90 o

1 10 100 1 10 100

x x
o o
-90 -90

Abb. 2.56 Asymptotisches Verhalten des Primitivfaktors Typ2 Eckfrequ. bei = i

Primitivfaktor Typ3:

P i = 1 + j/i tan + (j/i )2 ;


(2.9)
1/Qi = 1/(1 + j/i tan + (j/i )2 ).

Primitivfaktoren vom Typ3 weisen eine Eckfrequenz auf, dort wo der normierte quadra-
tische Term gleich 1 ist. Bei der Eckfrequenz verbleibt dann der Ausdruck j tan bzw.
1/(j tan ). Die Bereichsunterscheidung erfolgt unterhalb bzw. oberhalb der Eckkreisfre-
quenz, gegeben mit = i . Die Phase unterhalb der Eckfrequenz betrgt 0 , bei der
Eckfrequenz liegt die Phase bei + 90 bzw. 90 . Oberhalb der Eckfrequenz ist die Phase
des Zhlerausdrucks + 180 und des Nennerausdrucks 180 . Der Betrag des Zhleraus-
drucks Pi nimmt oberhalb der Eckfrequenz um den Faktor 100 zu, der von 1/Qi um den
Faktor 100 ab, bei Erhhung der Frequenz um den Faktor 10 (Abb. 2.57).
Die Typ3-Primitivfaktoren nehmen eine gewisse Sonderstellung ein. Es gilt diesen
Typ nher zu betrachten. Das Beispiel in Abb. 2.58 zeigt eine bertragungsfunktion mit
Primitivfaktor Typ3. Im Beispielist: i = (103 /s); tan = 0,1.
Die Eckfrequenz ergibt sich fr die Kreisfrequenz bei der man fr den quadratischen
Term - 1 erhlt. Dies ist hier bei i = 103 /s der Fall. Durch Koeffizientenvergleich des
in Abb. 2.58 gegebenen Ausdrucks mit dem normierten Ausdruck in Gl. (2.9) erhlt man
tan = 0,1. Der Frequenzgang des Beispiels ist in Abb. 2.59 dargestellt. Es ist zu beach-
ten, dass auf der Abszisse die Frequenz und nicht die Kreisfrequenz aufgetragen ist. Die
Amplitude bei der Eckfrequenz betrgt 1/( tan ).
64 2 Entwicklungs- und Analysemethodik

Pi 2 1 Qi
i ----- = 1
10 10 i

1 10 100 1 10 100
1 1
x x

0,1 ----- = 1 0,1 2


1 i
i
Pi 1 Q
i
180o 180o

1 10 100 1 10 100

x x
-180o -180o

Abb. 2.57 Asymptotisches Verhalten des Primitivfaktors Typ3 Eckfrequ. bei = i

Abb. 2.58 bertragungsfunktion mit 1/Qi = 1/(1 + j/i tan + (j/i )2 )

Experiment 2.3-1: Bode_Primitivfaktor3 Beispiel einer bertragungsfunktion nach


Typ3.

Ist tan < 1 so ergibt sich eine berhhung bei der Eckfrequenz. Bei tan > 1 stellt sich
keine berhhung ein, in diesem Fall liee sich der Primitivfaktor Typ3 in ein Produkt aus
zwei Primitivfaktoren vom Typ2 umwandeln.

Impedanznomogramm fr Induktivitten und Kapazitten: Bei der Bestimmung von


Eckfrequenzen mssen Frequenzen ermittelt werden, fr die u. a. mit R = 1/(i C)
der kapazitive Widerstand 1/(i C) gleich einem gegebenen ohmschen Widerstand R ist.
Zur Abschtzung von gegebenen komplexen Teilausdrcken werden die Impedanzverlufe
von Induktivitten L und Kapazitten 1/(C) bentigt. Beispielsweise ist eine charak-
teristische Frequenz (Eckfrequenz) gesucht, fr die R = 1/(i C) bzw. R = i L oder
0 L = 1/(0 C) gilt. Die Impedanzverlufe von Induktivitten und Kapazitten knnen
aus dem Nomogramm in Abb. 2.60 entnommen werden.
2.3 Abschtzanalyse 65

100

1 tan
U2 U1
1,0

10m
i

100

1,0
1Hz 10Hz 100Hz 1kHz 10kHz

Abb. 2.59 Betrag der bertragungsfunktion gem Primitivfaktor Typ3


100M

0.
H

1f
1M

F
10M
H

1f
0k

F
10

10
kH

fF
10

1M
10
H

0f
1k

F
1p
0H

F
10

100k
10
H

pF
10

10
0p
1H

10k
H
1n
0m

F
10
10

H
m
n
10

1k
10

H
1m
0n
F

H
1u

0u
F

10

100
10

uH
uF

10
10

H
0u

1u
F

10
H
1m

0n
F

10
10

nH
m

10
F

1
10

H
0m

1n
F

H
0p
10

100m
1Hz 10Hz 100Hz 1kHz 10kHz 100kHz 1MHz 10MHz 100MHz 1GHz

Abb. 2.60 Impedanz-Nomogramm fr XC = 1/(C) und XL = L


66 2 Entwicklungs- und Analysemethodik

Abb. 2.61 Bestimmung des


Bodediagramms fr einen
RC-Tiefpass

U1 U2

Damit lassen sich sehr einfach die Impedanzwerte abschtzen, bzw. die charakte-
ristischen Eckfrequenzen ermitteln. Fr eine Eckfrequenz gilt z. B. R = 1/(i C). Ist
beispielsweise R = 1 k gegeben und C = 16 nF, so erhlt man als charakteristische Eckfre-
quenz aus dem Nomogramm fi = 10 kHz. Ist die charakteristische Frequenz zu bestimmen,
fr die 1/(0 C) = 0 L, so liegt bei L = 160 H und bei C = 160 pF diese charakteri-
stische Frequenz bei 1 MHz. Derartige Abschtzungen werden im Weiteren bentigt. Aus
dem Impedanz-Nomogramm lassen sich graphisch die Impedanzwerte fr Induktivitten
und Kapazitten bestimmen. Darber hinaus lassen sich charakteristische Eckfrequenzen
ermitteln.
Nach der allgemeinen Betrachtung ber hufig vorkommende typische Primitivfakto-
ren von komplexen Frequenzgangdarstellungen und deren Ermittlung der Eckfrequenzen
zur Bereichsunterscheidung werden in konkreten Beispielen die Asymptoten bekannter
Primitivfaktoren angewandt und daraus der Gesamtausdruck gebildet.

Erstes Beispiel: Anhand einer einfachen Schaltung soll die Vorgehensweise zur Dar-
stellung des asymptotischen Verhaltens des Frequenzgangs eines komplexen Ausdrucks
betrachtet werden. Gegeben sei die passive Schaltung bestehend aus einem RC-Glied, das
Tiefpassverhalten aufweist (Abb. 2.61).

1. Schritt: Netzwerkanalyse der Schaltung zur Bestimmung des gewnschten Ausdrucks.


Hier sei nach der bertragungsfunktion T = U2 /U1 und dem Eingangswiderstand Z 11
gefragt.

Ergebnis der Netzwerkanalyse sind die beiden Zielfunktionen. Sie ergeben sich in der
folgenden Form:

 
U 1/(jC) 1
T= 2 = ; Z 11 =R 1+ . (2.10)
U1 R + 1/(jC) jCR
2.3 Abschtzanalyse 67

Abb. 2.62 Asymptotisches


Verhalten der gesuchten f = f g bzw. R = 1 gC
bertragungsfunktion
T 0,01 0,1 1 10 100

1 f fg
------
0,1
Q1 f fg
1
------
0,01
Q1 f fg

f fg
-45o

-90o

2. Schritt: Im zweiten Schritt muss der zu untersuchende Ausdruck normiert und in


bekannte Primitivfaktoren zerlegt werden.

1
1 1 1 j
T= = = = e j1/Q1 = |T| e T ;
1 + jCR 1 + j/g Q1 Q1

1 + j/g 1
Z11 1 j( + ) (2.11)
= = P1 = |P 1 | e P 1 1/Q2 ;
R j/g Q2 Q2
1 1
mit: g = bei R = .
RC C

Es ergibt sich fr die bertragungsfunktion T ein Primitivfaktor 1/Q1 ; fr den Eingangs-


widerstand P1 und 1/Q2 . Betreffs der Typisierung der Primitivfaktoren gilt: Primitivfaktor
1/Q1 ist vom Typ2; Primitivfaktor P1 ist vom Typ 2; Primitivfaktor 1/Q2 ist vom Typ1.

3. Schritt: Zur Bestimmung des asymptotischen Verhaltens der Primitivfaktoren wird


eine Bereichsunterscheidung unterhalb und oberhalb der Eckfrequenz vorgenommen.
Grenzbetrachtung des Primitivfaktors 1/Q1 :

1/Q1 :  g : |1/Q1 | = 1; 1/Q1 = 0 ;

g : |1/Q1 | = g /; 1/Q1 = 90 ;

= g : |1/Q1 | = 1/ 2; 1/Q1 = 45 .

Damit erhlt man den in Abb. 2.62 skizzierten Frequenzgang.


68 2 Entwicklungs- und Analysemethodik

Abb. 2.63 Asymptotisches


Z 11' 1
Verhalten des -----------
- ------ 1+ j
Eingangswiderstandes R Q2 g

100
P1 f fg

10

1
P1 f fg
f fg
1 -
-----------------
0,1 j g
Z
0

-45o

-90o
f fg

T = 1/Q1 Als nchstes werden die Primitivfaktoren des Ausdrucks fr Z11 /R betrachtet.
Die Grenzbetrachtung des Primitivfaktors P1 ergibt:

P1 :  g : |P 1 | = 1; P 1 = 0 ;

g : |P 1 | = /g ; P 1 = 90 ;

= g : |P 1 | = 2; P 1 = 45 .

Der Primitivfaktor 1/Q2 weist keine Eckfrequenz auf:

1/Q2 : unabhangig von ist: |1/Q2 | = g /; 1/Q2 = 90 ;


bei = g ist: |1/Q2 | = 1; 1/Q = 90 .
2

Die ermittelten Asymptoten werden nun in ein Bodediagramm eingetragen. Dazu ist die
Frequenzachse als Abszisse logarithmisch aufzutragen. Ebenso wird die Ordinate des zu
untersuchenden Ausdrucks im logarithmischen Mastab eingeteilt. Die ermittelten Asymp-
toten stellen einfach zu skizzierende Geraden bzw. Grenzwerte dar. Abbildung 2.63 zeigt
das asymptotische Verhalten des Frequenzgangverlaufs der Eingangsimpedanz.
Besteht der betrachtete Ausdruck aus dem Produkt mehrerer Primitivfaktoren, so er-
folgt in einem 4. Schritt die berlagerung der Primitivfaktoren zum Gesamtausdruck.
Der Gesamtausdruck wird durch Schaltkreissimulation in nachstehendem Experiment
bestimmt.

Experiment 2.3-2: Bode_TP1 Bodediagramm Tiefpass.


2.3 Abschtzanalyse 69

1,0
U2 U1

100m
fg = g 2

10m
-0o
U2 U1
-25o
o
o
= 45
-50

-75o
-90o
10Hz 1,0kHz 100kHz

Abb. 2.64 Ergebnis Tiefpass: Betrags- und Phasenverlauf der bertragungsfunktion

C1 R2 R3

160n 100k 100k


U1 R1 Ux 100 U x C2 U 1 Uy C3 U2
1, 6ny 160 p
100k

Abb. 2.65 Verstrkerschaltung mit zwei Stufen jeweils realisiert durch eine gesteuerte Spannungs-
quelle; am Eingang liegt eine kapazitive Einkopplung vor

Experiment 2.3-3: Bode_Verst1 Beispielschaltung mit PSpice mit f1 = 10 Hz, f2 = 1


kHz, f3 = 10 kHz.

Mit dem Ergebnisdarsteller Probe kann der Betrag des Verhltnisses der Knotenspannungen
V (2)/V (1) und die Phase mit P(V (2)/V (1) graphisch veranschaulicht werden (s. Abb. 2.64).

Zweites Beispiel: In einem weiteren Beispiel soll die Vorgehensweise zur Ermittlung des
Bodediagramms aufgezeigt werden. Das Beispiel ist bewusst so gewhlt, dass die typische
Vorgehensweise klar wird. Es handelt sich um eine zweistufige Verstrkerschaltung mit
vorgeschaltetem Hochpass. Die Verstrkung der ersten Stufe betrgt 100, die der zweiten
Stufe 1; deren Verhalten wird beschrieben durch spannungsgesteuerte Spannungsquellen.

1. Schritt: Der erste Schritt ist die Ermittlung des zu untersuchenden Ausdrucks. Gege-
ben sei folgender Ausdruck als Ergebnis der Netzwerkanalyse der Beispielschaltung in
Abb. 2.65:
70 2 Entwicklungs- und Analysemethodik

100 P1
vu
10

1 10 100 1000
1
2 1 3 1 1

0,1 1 Q1 1 Q2 1 Q3

+90
vu
1 10 100 1000
0

-90

Abb. 2.66 Asymptotisches Verhalten der Primitivfaktoren des betrachteten Beispiels

100 j R1 C1
vu = . (2.12)
(1 + j R1 C1) (1 + j R2 C2) (1 + j R3 C3)

Der Ausdruck stellt die Verstrkung U2 /U1 der zweistufigen Verstrkerschaltung dar. Die
Teilausdrcke (s. untere Zeile in Gl. (2.13)) werden auf eine normierte Form gebracht. Ziel
ist es, einen gegebenen Ausdruck in bekannte (normierte) Teilausdrcke (Primitivfaktoren
genannt) zu zerlegen.

2. Schritt: Obiger Ausdruck lsst sich auf die nachstehende normierte Form bringen und
in Primitivfaktoren zerlegen.

100 j/1 100 P 1


vu = = ;
(1 + j/1 ) (1 + j/2 ) (1 + j/3 ) Q1 Q2 Q3
(2.13)
mit : 2 = 100 1 ;
3 = 1000 1 .

Die asymptotischen Frequenzverlufe der Primitivfaktoren (Teilfaktoren) sind bekannt, sie


lassen sich einzeln darstellen.

3. Schritt: Als nchstes erfolgt wiederum die Grenzbetrachtung der Primitivfaktoren


(Asymptoten). Dabei wird jeder Primitivfaktor unterhalb, oberhalb und bei der
mglichen Eckfrequenz betrachtet (Abb. 2.66).

4. Schritt: Es folgt die berlagerung der Primitivfaktoren beschrieben durch deren asym-
ptotisches Verhalten (s. Abb. 2.67). Die berlagerung der Primitivfaktoren fhrt zum
Gesamtergebnis des gesuchten Frequenzgangs.
2.4 Wrmeussanalyse 71

100
vu
10
1 10 100 1000
1
2 1 3 1 1

0,1
v
u
+90o
+45o
1 10 100 1000 1
0
-45o
-90o

-180o

Abb. 2.67 berlagerung von Teilausdrcken fr das betrachtete Beispiel

2.4 Wrmeussanalyse

Neben der Analyse des elektrischen Verhaltens von Schaltkreisen gilt es, u. a. das thermische
Verhalten der verwendeten Bauelemente zu analysieren. Je hher die Betriebstemperatur
eines Bauelementes ist, desto geringer wird dessen Lebensdauer. In einem Elektroniksystem
muss ein Wrmestau durch geeignete Khlmanahmen verhindert werden. Dazu ist die
Leistungsbilanz insbesondere von jenen Bauelementen zu analysieren, die eine signifikante
Leistung aufnehmen.

Leistungsbilanz: Allgemein nimmt ein Bauelement eine Signalleistung P1 an dessen Ein-


gngen auf und gibt eine Leistung P2 an den Ausgngen ab. Darber hinaus muss das
Bauelement in einem geeigneten Arbeitspunkt betrieben werden und nimmt dabei eine
Versorgungsleistung PVersorg. auf. Die Differenz zwischen der aufgenommenen Leistung und
der abgegebenen Leistung wird im Inneren des Bauelements in die Wrmeverlustleistung
PV umgewandelt. Die Wrmeverlustleistung ist in geeigneter Weise an die Umgebung
des Bauteils abzufhren, um eine unzulssige Erwrmung zu vermeiden. Abbildung 2.68
veranschaulicht den Sachverhalt betreffs der Leistungsbilanz.
Die vom Bauelement aufgenommene Leistungsdifferenz PV (t) ist allgemein zeitab-
hngig. Damit erwrmt sich das Bauelement auf die Temperatur T(t) und gibt eine
Wrmeleistung an die kltere Umgebung ab. Im stationren Zustand ist die aufgenom-
mene Wrmeverlustleistung zeitunabhngig. Es liegt ein thermisches Gleichgewicht vor.
72 2 Entwicklungs- und Analysemethodik

P Versorg
P V = P Versorg + P 1 P 2

P1 Bauelement P2

Abb. 2.68 Zur Leistungsbilanz eines elektronischen Bauteils

Abb. 2.69 Lastminderungs- P Vmax


kurve im stationren Zustand
mit Wrmebergangswider- P VN
stand T jmax T N
R th, jG = -----------------------------
P VN

TN T jmax TG

Die Wrmeverlustleistung muss vom Innern des Bauelementes ber Wrmestrahlung,


Wrmeleitung oder Wrmestrmung (Konvektion) an die Umgebung abgefhrt werden.
Die aktive Zone im Innern des Halbleiterbauelementes (u. a. Transistor oder Chip) wird
vereinfachend mit Junction gekennzeichnet. Ihr wird die Temperatur Tj zugeordnet.
Aus dem Datenblatt eines Bauelementes ist die maximal zulssige Temperatur Tjmax zu
entnehmen, sie hngt ab vom Halbleiterbasismaterial. Bei Silicium liegt dieser Grenzwert
bei ca. 150 bis 175 C. Der Grenzwert ist auch von der verwendeten Technologie abhngig.
Weiterhin ist im Datenblatt angegeben die maximal zulssige Gesamtverlustleistung PVmax ,
auch Ptot genannt. Sie ist abhngig von der Gehusetemperatur TG des Bauelementes. Die
zulssige Gesamtverlustleistung bei der Temperatur TG = TN (oft 298 K oder 25 C) wird
auch mit Nennbelastbarkeit oder Nennverlustleistung PVN bezeichnet.
Es entsteht ein Wrmestrom von der Wrmequelle (Junction) im Innern des Halblei-
ters nach auen und damit auch ein Temperaturgeflle. Wenn die Gehusetemperatur TG
grer als TN ist, vermindert sich die im stationren Zustand dem Bauelement zufhrbare
maximale Verlustleistung PVmax (s. Lastminderungskurve in Abb. 2.69). Die vorgegebenen
Grenzwerte drfen im Betrieb nicht berschritten werden.
Das eigentliche Halbleiterbauelement umgibt ein Gehuse. Die zugefhrte elektrische
Leistung PV wird im Bauelement in Wrmeleistung umgewandelt und im stationren Fall
ber das Gehuse mit der Temperatur TG an die Umgebung mit der Temperatur TU in einem
gewissen Abstand vom Gehuse abgefhrt. Dabei spielt die Wrmeleitfhigkeit zwischen
Junction und Gehuse, sowie zwischen Gehuse und Umgebung eine entscheidende
2.4 Wrmeussanalyse 73

Rolle. Der Wrmewiderstand Rth,jG ist gleich der Temperaturdifferenz zwischen der aktiven
Zone Tj und dem Gehuse TG bezogen auf die abfhrbare Verlustleistung PVmax . Die
abfhrbare zulssige Verlustleistung PVmax ergibt sich nach Abb. 2.69 bei TG > TN aus:

Tjmax TG
PV max = PVN . (2.14)
Tjmax TN

Die Wrmeabfuhr lsst sich durch einen eventuell vorhandenen Khlkrper verbessern.
Mit Khlkrper erhlt man einen geringeren Wrmewiderstand Rth,jU . Die Wrmeabstrah-
lung kann u. a. begnstigt werden durch eine schwarze Oberflche. Zur Verbesserung der
Konvektion ist eine Geblse- oder Wasserkhlung vorteilhaft.

Thermische Ersatzschaltung im stationren Zustand: Im stationren Zustand ist die


Verlustleistung PV konstant. Beim Transistor ist die Verlustleistung im Arbeitspunkt
nherungsweise
(A)
PV = UCE IC(A) ; (2.15)

durch das Produkt der Ausgangsspannung UCE und dem Strom IC im Arbeitspunkt gege-
ben. Der Wrmebergangswiderstand Rth,JU von der aktiven Zone des Halbleiterelementes
zur Umgebung bestimmt bei gegebener Umgebungstemperatur TU die Temperatur Tj im
Innern des Halbleiters.

Tj = TU + PV Rth,jU . (2.16)

Bei maximaler Umgebungstemperatur TUmax und der gegebenen Gesamtverlustleistung


muss gelten:

Tjmax > TU max + PV Rth,jU ; (2.17)

damit der Grenzwert Tjmax nicht berschritten wird. Fr den Wrmetransport gelten
folgende Entsprechungen einer elektrischen Ersatzanordnung nach Abb. 2.70:

Wrmetransport Elektrische Ersatzanordnung


Verlustleistung PV Strom I
Temperaturunterschied T Spannungsdifferenz U
Wrmewiderstand Rth Widerstand R
Wrmekapazitt Cth Kapazitt C

Daraus lsst sich eine thermische Ersatzanordnung fr ein Bauelement angeben. Im


stationren Zustand kann die Wrmekapazitt entfallen.
Der Wrmewiderstand Rth in K/W charakterisiert den Widerstand fr die Wrmeabfuhr
von einer Schnittstelle zu einer anderen. Bei gegebener Verlustleistung ergibt sich aus dem
74 2 Entwicklungs- und Analysemethodik

R th, JG R th, GK R th, KU

Umgebung
PV

Tj TG TK TU

T = 0K
Abb. 2.70 Thermische Ersatzschaltung fr ein Bauelement im stationren Zustand; J Junction,
G Gehuse, K Khlkrper, U Umgebung

Wrmewiderstand das Temperaturgeflle. Das Temperaturgeflle Tj TG von der aktiven


Zone (Junction) zur Gehuseoberflche bestimmt sich damit aus:

Tj TG
PV = . (2.18)
Rth,JG

Der Wrmebergangswiderstand Rth,JG ist aus dem Datenblatt zu entnehmen. Nimmt die
Gehuseoberflche nicht die Umgebungstemperatur an, so ist zustzlich ein Wrmewider-
stand Rth,GU zu bercksichtigen. Der Wrmewiderstand Rth,jU ist die Summe aus den beiden
genannten Wrmebergangswiderstnden.

Rth,jU = Rth,jG + Rth,GU . (2.19)

Fr ein Bauelement ohne Khlkrper findet man den Wrmewiderstand Rth,jU ebenfalls
im Datenblatt. Mit Khlkrper wird der Gesamtwrmewiderstand

Rth,jU = Rth,jG + Rth,GK + Rth,KU . (2.20)

Der Wrmebergangswiderstand Rth,GK liegt typisch im Bereich 0 bis 2 K/W. Er hngt


ab von der Oberflchenbeschaffenheit zwischen Gehuse und Khlkrper. Mittels einer
Wrmeleitpaste kann Rth,GK klein gehalten werden. Die Wrmeableitung eines Khlkr-
pers wird bestimmt von der Khloberflche AK und einem von der Beschaffenheit eines
Khlkrpers abhngigen Konvektionskoeffizienten K . Es gilt
1
Rth,KU = . (2.21)
K A K

Der Konvektionskoeffizient K betrgt bei ruhender Luft ca. 10 bis 20 W/(m2 K). Fr einen
Luftstrom von 10 m/s liegt dann der Konvektionskoeffizient bei ca. 100 W/(m2 K).

Verlustleistung im Pulsbetrieb: Aufgrund der gegebenen Wrmekapazitt eines Kr-


pers kann die Verlustleitung im Pulsbetrieb grer sein, als die maximale statische
Gesamtverlustleistung. Die Wrmekapazitt wirkt wie ein Kondensator in der elektrischen
2.4 Wrmeussanalyse 75

R th, JG R th, GK R th, KU

Umgebung
PV ( t ) C th, j C th, G C th, K

Tj TG TK TU

T = 0K
Abb. 2.71 Thermische Ersatzanordnung eines Bauelementes mit Bercksichtigung der Wrmeka-
pazitten

Abb. 2.72 Beispiel eines


Wrmewiderstands im
Pulsbetrieb

Ersatzanordnung. hnlich wie der Kondensator keine schnellen Spannungsnderungen


zulsst, verhindert die Wrmekapazitt schnelle Temperaturnderungen. Somit wirkt
die Wrmekapazitt integrierend. Die thermische Ersatzanordnung ist also um die
Wrmekapazitten Cth,i zu ergnzen (Abb. 2.71).
Wird in einem Bauelement bei Impulsbetrieb nur kurzeitig Verlustleistung umgesetzt, so
ist im Allgemeinen eine hhere Leistung vertrglich. Dies ist um so mehr der Fall, je krzer
das Zeitintervall ist, in dem Leistung umgesetzt wird. Bei Leistungshalbleitern findet man
im Datenblatt ein Diagramm ber den dynamischen Wrmewiderstand rth,jG bzw. rth,jU .
Die Angaben hngen ab von der Impulsdauer tp und von dem auf die Periodendauer T
bezogenen Tastverhltnis v = tp /T. Ein Beispiel fr den Wrmewiderstand im Pulsbetrieb
zeigt das Abb. 2.72. Die mittlere Verlustleistung ist bei gegebener Pulsleistung PI :

PV = v PI . (2.22)
76 2 Entwicklungs- und Analysemethodik

Bei Pulsbetrieb gilt hnlich wie in Gl. (2.17)

Tjmax > TU max + PI rth,jU . (2.23)

Hufig findet man im Datenblatt eines Halbleiterbauelements ein Diagramm ber den
Wrmewiderstand Rth,jG bzw. rth,jG . Weiterhin ist oft der Pulsleistung PI eine Gleichstrom-
verlustleistung PV(DC) berlagert. In diesem Fall bestimmt sich die Grenzbedingung fr die
Temperatur in der aktiven Zone des Bauelements gem der nachstehenden Beziehung:

Tjmax > TU max + (PV(DC) + v PI ) Rth,GU + PV(DC) Rth,jG + PI rth,jG . (2.24)

Die Wrmeverteilung im Kristall des Halbleiterbauelements ist bei Belastung nicht gleich-
mig, sondern hngt ab vom Strom und der angelegten Spannung. Bei greren
Spannungen verndert sich mit steigendem Temperaturgradienten im Kristall der am
Stromfluss beteiligte Querschnitt im Halbleiter, so dass es zu einer vom Arbeitspunkt ab-
hngigen Zunahme bzw. zu einer spannungsabhngigen Zunahme des Wrmewiderstandes
Rth,jG bzw. rth,jG kommt. Dieser Effekt fhrt auch zu einer Abnahme der maximal zulssi-
gen Gesamtverlustleistung PVmax . Mittels eines Korrekturfaktors KU kann dieser Einfluss
bercksichtigt werden.
(U ) (U )
Rth,jG = KU Rth,jG ; bzw. rth,jG = KU rth,jG . (2.25)

Ohne Bercksichtigung dieser Stromeinschnrung ist KU = 1, wie in Gl. (2.24) angenom-


men.

2.5 Die Hardwarebeschreibungssprache VHDL-AMS

Der Vorteil einer Hardwarebeschreibungssprache liegt in der standardisierten, flexiblen,


graphik- und systemunabhngigen Beschreibungs- und Modellierungsmglichkeit von
Schaltkreisfunktionen und deren Komponenten. Die Hardwarebeschreibungssprache
VHDL-1076-1993 (VHD L: VHSIC Hardware Description Language; VHSIC: Very High
Scale Integrated Circuits) bietet eine standardisierte Beschreibung von Modellen fr Lo-
gikfunktionen und Logiksysteme mit der Mglichkeit der Systemverifikation. VHDL wird
darber hinaus vielfach als Input fr die Logiksynthese verwendet. In neueren Schalt-
kreissimulatoren ist es mglich, mittels der analogen Erweiterung VHDL-AMS (AMS:
Analog Mixed Signal) der weit verbreiteten Modellierungssprache VHDL fr Logiksysteme
eigene analoge und gemischt analog/digitale Modelle zu definieren, einzubinden und bei
der Schaltkreisverifikation zu bercksichtigen. Bei der Verifikation von Logiksystemen wer-
den keine Netzwerkgleichungen auf der Basis von Knotenspannungen und Zweigstrmen
gelst. Vielmehr beschrnkt man sich auf die Ermittlung von Ereignissen und Folgeereignis-
sen ausgehend von den Anfangsereignissen gegeben durch ein Stimuli fr eine Schaltung.
Man nennt diese Vorgehensweise Ereignisgesteuerte Designverifikation. Die Beschrei-
bung des analogen Teils fhrt auf Differenzial-Algebraische-Gleichungssysteme (DAE:
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 77

Digitaler Analoger
Modellteil Modellteil

Abb. 2.73 Datenaustausch zwischen analogen und digitalen Modellteilen

Inputs: Schaltung S mit Modellen fr Komponenten,


Delays der Schaltkreisfunktionen und Subcircuits: ScD,
Eingangs-Ereignisse (vom Stimuli): IE
Results: Logikzustnde von Netzen in Abhngigkeit von t.
PROCEDURE EventScheduling (S; ScD; t)
Event-Queue: EQ,
BEGIN
EQ = IE; -- Anfangsereignisse
WHILE EQ ist nicht leer DO
BEGIN
Zeitschritt tn fr nchstes Ereignis in EQ;
P = alle Ereignisse von EQ zum Zeitpunkt tn;
FOR all P(j) DO
BEGIN
F(j) = Folgeereignisse von P(j); -- Folgeereignisbestimmung
FOR all F(j) deren Zustand sich ndert DO
F(i), tn+ScD(i) in EQ; -- Eintrag der Folgeereignisse
END
END
END
Abb. 2.74 Algorithmus fr die ereignisgesteuerte Logiksimulation (digitaler Systemteil)

Differential Algebraic Equations) unter Bercksichtigung von Knotenspannungen und


Zweigstrmen. Seit 1999 gibt es mit dem IEEE-Standard 1076.1 als Erweiterung vom
bisherigen Standard-VHDL neue port-Typen, neue Objekte und Datentypen, neue State-
ments, sowie neue Attributdefinitionen. Die analoge Erweiterung von VHDL bentigt einen
Simulator mit einem neuen zustzlichen Algorithmus zur Lsung der analogen Modell-
gleichungen. Die digitalen Modellteile werden wie bisher mit einem ereignisgesteuerten
Logiksimulator behandelt. Beim Zusammenwirken von analogen und digitalen System-
funktionen mssen zwischen den analogen Modellteilen und den digitalen Modellteilen
Ereignisse bzw. Signale ausgetauscht werden. Dem analogen Modellteil werden die auf
die analoge Schnittstelle gewandelten digitalen Schnittstellen-Signale bermittelt, dem di-
gitalen Modellteil die digitalisierten analogen Verlufe. Abbildung 2.73 verdeutlicht den
Datenaustausch.

Digitaler Modellteil: Den Ablauf der Logiksimulation des linken Blocks in Abb. 2.73
zeigt Abb. 2.74. Ausgangspunkt ist eine Schaltung beschrieben durch ein VHDL-Modell.
78 2 Entwicklungs- und Analysemethodik

Eingangsereignis Ausgangsereignisse

IN1 OUT1
Digitale
OUT2
IN2 Modell-
beschreibung OUT3

t t
t0 t0

Abb. 2.75 Prinzip der digitalen Modellbeschreibung mit funktionsspezifischen Delays

Weiterhin mssen die Eingangsereignisse in Form eines Stimuli fr das Modell bekannt
sein. Jede Schaltkreisfunktion reagiert auf Eingangsereignisse verzgert. Die Delays der
Schaltkreisfunktionen mssen im Modell enthalten sein. Der Logiksimulator verwaltet ei-
ne Ereignistabelle (Event-Queue). Ein Ereignis stellt einen Signalwechsel dar. Zunchst
werden die Anfangsereignisse in die Ereignistabelle eingetragen. Die Modelle der Schalt-
kreisfunktionen reagieren auf die Anfangsereignisse mit verzgerten Folgeereignissen, die
wiederum in die Ereignistabelle eingetragen werden und erneut Folgeereignisse generieren.
Die Abarbeitung der Ereignisse erfolgt solange, bis die Simulationszeit abgelaufen ist, oder
die Ereignistabelle leer ist. Man spricht von einer ereignisgesteuerten Logiksimulation, bei
der keine zeitkontinuierlichen Netzwerkgleichungen gelst werden.
Das Modell eines digitalen Schaltkreises beschreibt die Wirkung von Eingangsereignissen
auf die Ausgnge. Durch die Modellbeschreibung werden fr Eingangsereignisse die daraus
resultierenden Folgeereignisse am Ausgang bestimmt. Abbildung 2.75 stellt das Grundprin-
zip einer digitalen Modellbeschreibung dar. Die Verwaltung der Ereignisse erfolgt dabei im
Simulator. Fr die Modellbeschreibung von Logikfunktionen bietet VHDL eine Reihe von
Sprachkonstrukten an (u. a. Concurrent Signal Assignment, Process, Component In-
stantiation). Ereignisse sind nur Signalen zugeordnet. Nur sie werden in der Ereignistabelle
des Simulators erfasst. Ein Signal entspricht einem Netz in der Schematic-Darstellung. Ei-
nem Signal ist ein Name, ein Wert und einem Signalwechsel eine Zeit zugeordnet. Prinzipiell
unterscheidet man zwischen Verhaltens- und Strukturmodellen.

Analoger Modellteil: Ein VHDL-AMS-Schaltkreissimulator muss fr den analogen Teil


ein Gleichungssystem lsen, bestehend aus charakteristischen Beziehungen (simultaneous
statements) in der allgemeinen Form:

g(u, u, i, i, s, s, ain , ain , aout ) = 0. (2.26)

Dabei sind u die zeitlichen Momentanwerte der Knotenspannungen bzw. Knoten-


Differenzspannungen und deren mgliche zeitliche Ableitungen u, i sind die Zweigstrme
mit deren mglicher zeitlicher Ableitung i, s sind die zustzlichen inneren Gren (free
QUANTITY) mit deren mglicher zeitlicher Ableitung s, ain bzw. ain und aout sind
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 79

Eingangs- bzw. Ausgangsgren von Funktionsblcken. Allgemein lassen sich demnach


in VHDL-AMS folgende zeitkontinuierliche Gren einfhren:

Knotenspannungen bzw. Knoten-Differenzspannungen (Differenzgren): u;


Zweigstrme (through QUANTITY bzw. Flussgren): i;
Zustzliche innere Gren (free QUANTITY): s;
Eingangsgren (QUANTITY . . . IN): ain ;
Ausgangsgren (QUANTITY . . . OUT): aout .

Allgemein unterscheidet man in Analogsystemen zwischen konservativen Syste-


men und nichtkonservativen Systemen. Die Knotenspannungen und Knoten-
Differenzspannungen, sowie die Zweigstme (Flussgren) zwischen Knoten in einem
elektrischen Netzwerk bilden ein konservatives System. Deren Zusammenhnge werden
durch die Knoten- und Maschenregeln, sowie durch den Energieerhaltungssatz definiert.
Der VHDL-AMS-Simulator bildet aus den Modellgleichungen ein Gleichungssystem, um
alle unbekannten Gren zu ermitteln. Bei nichtkonservativen Systemen werden die
Funktionsblcke im Allgemeinen durch ihr Verhalten beschrieben. Die bertragungsfunk-
tion eines regelungstechnischen Systemblocks ist ein typisches Beispiel hierfr. An den
Klemmen treten gerichtete rckwirkungsfreie Signale auf. Es gelten keine impliziten Ne-
benbedingungen (z. B. Energieerhaltungssatz). Das Ausgangsverhalten wird fr gegebene
Eingangsgren bestimmt.
Auf den Ablauf der Schaltkreissimulation des analogen Teils wird spter noch eingegan-
gen. Zunchst wird die Einfhrung in VHDL-AMS beschrnkt auf die Modellbeschreibung
und Schaltungsbeschreibung als Ausgangspunkt fr die Schaltkreissimulation. Die Modell-
beschreibung beeinflusst ganz erheblich die Effizienz des Lsungsverfahrens. Ungeeignete
bzw. unvollstndige Modellbeschreibungen fhren zu einem nicht lsbaren System. Eine
notwendige Bedingung fr die Lsbarkeit des Systems ist, dass die Unabhngigkeit der
charakteristischen Beziehungen bzw. Gleichungen gegeben sein muss. Dazu ist u. a. erfor-
derlich, dass die Anzahl der charakteristischen Beziehungen gleich der Anzahl der Zweige
mit Flussgre (through Quantity), plus der Anzahl der inneren Gren (free Quan-
tity), plus der Anzahl der nichtkonservativen OUT-Klemmen ist. Mit anderen Worten
konkreter ausgedrckt: Es mssen gengend unabhngige Netzwerkgleichungen fr die
eingefhrten Netzwerkgren (Spannungen, Strme u. a.) und gengend unabhngige
Gleichungen zur Charakterisierung der Funktionsblcke formuliert werden.
Basis fr das Strukturmodell eines analogen Schaltkreises sind die ueren und inne-
ren Knoten, reprsentiert durch Terminals. Mathematische Gleichungen beschreiben das
Verhalten der Schaltkreiselemente zwischen den Terminals. Terminals stellen die ue-
ren und inneren Knoten in einem konservativen System dar. Am Beispiel des Modells fr
einen Widerstand in Abb. 2.76 mit parasitren Elementen soll ein analoges Strukturmodell
mit den dafr erforderlichen Sprachkonstrukten erlutert werden.
80 2 Entwicklungs- und Analysemethodik

uC
iC Cp iR = uR R
du C
i 1 L SZ iR R i Ls L L SZ i 2 iC = C
S dt
pin1 n1 n2 n3 pin2
i L = --1- u L dt
u LS 1 uR u LS u LS 2 L

Abb. 2.76 Zur Modellbeschreibung fr einen Widerstand mit parasitren Elementen mit ueren
und inneren Knoten, den Knoten-Differenzspannungen, den Zweigstrmen und den Simultaneous
Statements; pin1, n1, n2, n3, pin2 sind Terminals

Terminals: Die allgemeine Definition eines Terminals lautet:


terminal name_list : nature_name;
Terminals definieren Anschlsse. Einem Terminal kann eine Nature zugewiesen wer-
den. Natures definieren physikalische Eigenschaften von Terminals. In der skizzierten
Definition wird die Potenzialdifferenz und der Fluss (erzeugt durch die Potenzialdifferenz)
festgelegt, u. a. auch ein Referenzknoten:
nature scalar_nature_name is
type_name across
type_name through
reference_node_name reference;

Libraries und Packages: Die gezeigten Festlegungen fr eine Nature und weitere De-
klarationen werden u. a. zweckmig in einem Package zusammengefasst. Eine Library
enthlt gebrauchsfertige Deklarationen, Funktionen und Prozeduren. Ein Package ist ein
Teil einer Library. Um die Library fr eine Modellbeschreibung verfgbar zu machen, ist
im Kopf der Modellbeschreibung folgendes Konstrukt zu verwenden:
library library_name1, library_name2, ...;
use package_name;
Mit Use wird ein bestimmtes Package eingebunden, das in einer Library enthalten ist.
Ein Beispiel fr ein Package mit u. a. Typ-Deklarationen zeigt:
package electrical_systems is
-- subtype declarations
subtype voltage is real tolerance "default_voltage";
subtype current is real tolerance "default_current";
subtype charge is real tolerance "default_charge";
subtype resistance is real tolerance "default_resistance";
subtype capacitance is real tolerance "default_capacitance";
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 81

...
-- use of UNIT to designate units
attribute UNIT of voltage : subtype is "volt";
attribute UNIT of current : subtype is "ampere";
attribute UNIT of charge : subtype is "coulomb";
attribute UNIT of resistance : subtype is "ohm";
attribute UNIT of capacitance : subtype is "farad";
...
-- nature declarations
nature electrical is
voltage across
current through
electrical_ref reference;
...
end package electrical_systems;

Branch Quantities: Besitzen die Terminals pin1, n1, n2, n3 und pin2 im Bei-
spiel in Abb. 2.76 die Nature electrical, so lassen sich mit Branch Quantities die
Knoten-Differenzspannungen und Zweigstrme definieren. Allgemein gilt:
quantity [across_aspect] [through_aspect] terminal_aspect;
Im Beispiel liegen folgende Branch Quantities vor:
quantity v across pin1 to pin2;
quantity vc across ic through n1 to n3;
quantity vls1 across i1 through pin1 to n1;
quantity vls2 across i2 through n3 to pin2;
quantity vls across ils through n2 to n3;
quantity vr across ir through n1 to n2;

Free Quantities: Neben den Branch Quantities knnen Free Quantities eingefhrt
werden. Eine Free Quantity wird definiert durch:
quantity name_list: real_type_name [:=expression];
Damit ist es u. a. mglich Gren von nichtkonservativen Systemen zu erfassen. Sie
knnen aber auch als zustzliche abgeleitete Gren in konservativen Systemen einge-
fhrt werden, deren Verlauf durch den Simulator ermittelt werden soll. Ein Beispiel dafr
wre in Abb. 2.76 die Summe der beiden Zweigstrme durch den Widerstand R und die
Kapazitt CP . Ein weiteres Beispiel wre die Bestimmung der Verlustleistung als Produkt
von Knoten-Differenzspannung und Zweigstrom als abgeleitete Gre. Da der Datentyp
nicht, wie bei den Branch Quantities, von einem Terminal abgeleitet werden kann, muss
er bei der Deklaration explizit angegeben werden.

Entity: Das Modell in Abb. 2.76 soll ein neues Schaltkreiselement werden. Dazu ist fr das
neue Schaltkreiselement eine neue Entity (Funktionseinheit) zu definieren. Eine Enti-
ty entspricht einem Symbol in der Schematic-Darstellung. Sie legt die Schnittstellen des
Modells nach auen fest. Im Beispiel soll zustzlich neben pin1 und pin2 die Tempera-
tur temp als Schnittstellengre eingefhrt werden, um die Temperaturabhngigkeit des
82 2 Entwicklungs- und Analysemethodik

Widerstandes beschreiben zu knnen. Der Entity wird ein Name (im Beispiel R_temp) zu-
geordnet, anschlieend erfolgt die Schnittstellenfestlegung in der Port-Deklaration. Hier
ist temp eine nichtkonservative Schnittstellengre, pin1 und pin2 sind konservative
Anschluklemmen. Die Festlegung der Entity fr das Beispiel in Abb. 2.76 lautet:
entity R_temp is
port (quantity temp : in temperature;
terminal pin1, pin2 : electrical);
end R_temp;
Die Quantity temp vom Subtype temperature reprsentiert einen zeit- und wert-
kontinuierlichen Temperaturverlauf. Eine Free-Quantity in der Port-Festlegung einer
Entity besitzt hnlich wie ein Signal eine Wirkungsrichtung (Mode). Im Beispiel ist der
Mode gleich IN.

Generic-Attribute: In der Weise, wie an ein Symbol Attribute angehngt werden knnen,
lassen sich der Entity Attribute anfgen, die dann bei der zugehrigen Modellbeschrei-
bung verwendbar sind. Das folgende Beispiel zeigt eine Entity-Deklaration fr einen
einfachen Widerstand (ohne parasitre Elemente), bei dem der Wert des Widerstandes als
Generic-Attribut bergeben wird:
entity Resistor is
generic (
r_val : real); -- Value of the resistor
port (terminal pin1, pin2 : electrical);
end Resistor;
ber Generic-Attribute ist es mglich, u. a. Modellparameter an die Modellbeschreibung
zu bergeben.

Quantity-Attribute: Quantities sind analoge (physikalische) Gren. hnlich wie bei den
Signalen in digitalen Systemen lassen sich fr die analogen Quantities Attribute anhngen,
mit denen Eigenschaften, u. a. auch Filter-Eigenschaften einer Gre festgelegt werden
knnen. Es gibt eine groe Vielfalt mglicher Attribut-Anwendungen. Einige Beispiele fr
Attribute von Quantities sind:
quantity_namedot Ableitung nach der Zeit

quantity_nameinteg Integral von t=0 bis zum


Simulationszeitpunkt

quantity_nameltf(num,den) Laplacetransformierte mit


num = Zhler und den = Nenner

Architecture: In der Architecture wird die eigentliche Modellbeschreibung fr eine


Entity festgelegt. Allgemein gilt fr die Architecture-Beschreibung:
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 83

architecture architecture_name of entity_name is


{declaration_part}
begin
{simultaneous_statement}
end architecture_name;
Unter Verzicht auf die Temperatur als Schnittstellengre lsst sich die Modellbeschreibung
fr das Beispiel in Abb. 2.76 wie folgt formulieren:
architecture R_HF of resistor is
-- inner terminals
terminal n1, n2, n3 :electrical;
-- branch quantities
quantity v across pin1 to pin2;
quantity vc across ic through n1 to n3;
quantity vls1 across i1 through pin1 to n1;
quantity vls2 across i2 through n3 to pin2;
quantity vls across ils through n2 to n3;
quantity vr across ir through n1 to n2;
-- free quantities
quantity i : current;
begin
ic == Cp * vcdot;
vls1 == Lsz * i1dot;
vls2 == Lsz * i2dot;
vr == R * ir;
vls == Ls * ilsdot;
i == ic + ir;
end R_HF;
Im ersten Teil der Architecture werden die nicht in der Entity erklrten inneren Kno-
ten deklariert, sowie alle analogen Gren in Form der Branch Quantities und Free
Quantities. Danach erfolgt die Beschreibung der Modellgleichungen durch Simultaneous
Statements zwischen Begin und End.

Simultaneous Statements: Das Konstrukt fr einfache Simultaneous Statements lau-


tet allgemein:
[label:] simple expression == simple expression [tolerance
string_expression];
Damit lassen sich mathematische Ausdrcke fr analoge Gren einfhren. Darber hinaus
gibt es bedingte Simultaneous Statements der Form:
[label:] if boolean_expression use
{simultaneous_statement}
{elsif boolean_expression use
{simultaneous_statement}}
{else {simultaneous_statement}]
end use [label];
Mit Hilfe von bereichsabhngigen Simultaneous Statements knnen in Abhngigkeit
von einer Bedingung verschiedene Simultaneous Statements ausgewhlt werden. Damit
lassen sich in der Modellbeschreibung fr ein Schaltkreiselement fr unterschiedliche Be-
reiche spezielle mathematische Gleichungen formulieren. Ein weiteres wichtiges Konstrukt
84 2 Entwicklungs- und Analysemethodik

Abb. 2.77 Testanordnung fr R1


eine Diodenschaltung 1 2

V1 D1

ist das Simultaneous Case Statement, bei dem in Abhngigkeit von einem Ausdruck
unterschiedliche Simultaneous Statements ausgefhrt werden:
[label:] case expression use
when choice {|choice} =>
{simultaneous_statement}
{when choice {|choice} =>
{simultaneous_statement}}
end case [label];
Zur Beschreibung des analogen Verhaltens mit Hilfe sequentieller Statements steht das
Konstrukt Simultaneous Procedural Statement zur Verfgung. hnlich wie bei dem
Process-Konstrukt bei digitalen Systemen gilt zwischen Begin und End in dem
Simultaneous Procedural Statement eine sequentielle Ordnung.
[label:] procedural [is]
{declaration_part}
begin
{sequential_statement}
end procedural [label];
Im Rahmen der Grundlagen zur analogen Schaltungstechnik ist eine ausfhrliche Ein-
fhrung in Hardwarebeschreibungssprachen nicht mglich. Vielmehr mgen einfache
Beispiele veranschaulichen, wie mit der Hardwarebeschreibungssprache VHDL-AMS ei-
ne Testbench fr eine Schaltung (Abb. 2.77) beschrieben wird, um diese mit einem dafr
geeigneten Schaltkreissimulator verifizieren zu knnen. Dabei ergeben sich Analogien zur
Schematic-Darstellung, die herausgestellt werden sollen.

Beschreibung einer Testschaltung: Abbildung 2.77 zeigt eine Testanordnung fr eine


Diodenschaltung. Diese Schaltung soll nunmehr beispielhaft mit der Hardwarebeschrei-
bungssprache VHDL-AMS beschrieben werden.
Zunchst bentigt man eine Modellbeschreibung in VHDL-AMS fr die in der Test-
bench verwendeten Schaltkreiselemente. Abbildung 2.78 zeigt die Modellbeschreibung
eines idealen Widerstandes. Fr die Modellbeschreibung werden Library-Funktionen be-
ntigt, die in den obersten Zeilen durch Library bzw. use eingebunden werden. Die
Entity-Declaration entspricht dem Symbol mit den Anschlusspins definiert in der Port-
Declaration. Im Beispiel werden als Terminal die Anschlusspins pin1 und pin2 vom
Typ electrical festgelegt. So wie am Symbol die Schnittstellen in Form der Anschluss-
pins festgelegt werden, so sind in der Port-Declaration ebenfalls die Schnittstellen der
Entity erklrt. Der Widerstandswert wird in Form eines Generic-Attributs innnerhalb
der Entity-Declaration definiert. Wie man sieht, entsprechen Generic-Attribute den
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 85

library IEEE, Disciplines;


use Disciplines.electromagnetic_system.all;
use IEEE.math_real.all;
entity Resistor is
generic (
r_val : real); -- Value of the resistor
port (terminal pin1, pin2 : electrical);
end entity Resistor;
architecture resistor0 of Resistor is
quantity v across i through pin1 to pin2;
begin -- resistor0
assert r_val > 0.0 report "Negative resistor value!"
severity WARNING;
assert r_val/=0.0 report "Value of resistor is 0!"
severity WARNING;
i == v/r_val;
end architecture resistor0;

Abb. 2.78 Modellbeschreibung eines Widerstandes in VHDL-AMS

Symbol-Attributen (z. B. Value-Attribut) an einem Symbol fr ein Schaltkreiselement. Die


Architecture-Beschreibung legt das elektrische Verhalten fest, das einer Entity zuge-
ordnet ist, hnlich wie das Symbol auf ein Modell referenziert. In der Architecture sind
die Modellgleichungen allerdings nicht in Form von hart codierten Intrinsic-Modellen
gegeben, vielmehr kann der Anwender eigene Modelle mit speziellen Effekten festlegen und
einfhren. Mit der Deklaration
quantity v across i through pin1 to pin2;

wird die Knoten-Differenzspannung v von pin1 nach pin2 in Form einer Differenz-
gre und der Zweigstrom i von pin1 nach pin2 in Form einer Flussgre definiert.
ber Assert-Anweisungen lassen sich Warnungen bzw. Fehlerhinweise u. a. bei Be-
reichsberschreitungen ausgeben. Die Warnung wird ausgegeben, wenn die angegebene
Bedingung nicht wahr ist. Die eigentliche Modellgleichung fr einen idealen Widerstand
lautet:
i == v/r_val;
Damit wird das Verhalten des Widerstandes festgelegt.
Als nchstes bentigt man eine Modellbeschreibung fr die Diode der Testschaltung in
Abb. 2.77. Die beispielhafte Modellbeschreibung einer Diode zeigt Abb. 2.79. Als Schnitt-
stelle der Diode nach auen werden in der Port-Declaration innerhalb der Entity mit
Terminal die Anschlussklemmen anode und cathode festgelegt.
ber Generic-Attribute in der Entity-Declaration sind die Modellparameter fr das
Diodenmodell erklrt und vorbesetzt. In der Architecture-Beschreibung lsst sich das
elektrische Verhalten durch die Modellgleichungen fr die Halbleiterdiode festlegen.
Dazu kann u. a. eine Ladung (qc) definiert und deren Ableitung (qc dot) gebildet werden.
Zwischen den Anschlusspins anode und cathode werden mit
quantity vd across id, ic through anode to cathode;
86 2 Entwicklungs- und Analysemethodik

library IEEE, DISCIPLINES;


use IEEE.math_real.all;
use DISCIPLINES.electromagnetic_system.all;
entity Diode is
generic (
iss : real := 1.0e-14;
n, rs : real := 1.0;
tt, cj0, vj : real := 0.0);
port (terminal anode, cathode : electrical);
end entity Diode;
architecture level0 of Diode is
quantity vd across id, ic through anode to cathode;
quantity qc: charge;
constant vt : real := 0.0258; -- thermal voltage
begin -- Level0
id == iss * (exp((vd-rs*id)/(n*vt)) - 1.0);
qc == tt*id - 2.0*cj0 * sqrt(vj**2 - vj*vd);
ic == qc'dot;
end architecture level0;

Abb. 2.79 Modellbeschreibung einer Diode (level0) in VHDL-AMS

library IEEE, DISCIPLINES;


use IEEE.math_real.all;
use DISCIPLINES.electromagnetic_system.all;
entity v_dc is
generic (
dc_value : real := 0.0); -- Voltage level
port (
terminal plus, minus : electrical); -- plus and minus pin
end entity v_dc;
architecture v_dc_simple of v_dc is
quantity v across i through plus to minus;
begin
v == dc_value;
end architecture v_dc_simple;

Abb. 2.80 Modellbeschreibung einer DC-Quelle in VHDL-AMS

die Spannung vd von anode nach cathode und die beiden Zweigstrme id und ic
von anode nach cathode als Flussgren definiert. Die Modellgleichungen der Diode
lauten schlielich:
id == iss * (exp((vd-rs*id)/(n*vt)) - 1.0);
qc == tt*id - 2.0*cj0 * sqrt(vj**2 - vj*vd);
ic == qc'dot;
mit vt als Konstante (Temperaturspg.) im Deklarationsteil der Architecture definiert
und den Modellparametern iss, rs, n, tt, cj0, vj, erklrt und mit Default-Werten
vorbesetzt in der Generic-Deklaration der Entity.
Als drittes Schaltkreiselement der Testschaltung in Abb. 2.77 muss neben dem Modell
fr den Widerstand und die Diode ein Modell fr die Spannungsquelle eingefhrt werden.
Abbildung 2.80 zeigt das Modell fr eine DC-Spannungsquelle. Die Anschlussklemmen
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 87

library disciplines;
use disciplines.Electromagnetic_system.ALL;
library my_lib;
entity diode_dc_test_testbench is
end diode_dc_test_testbench;
architecture structure of diode_dc_test_testbench is
terminal n1, n2 : electrical;
begin -- structure
D1: entity my_lib.Diode (level0)
generic map (
iss => 1.0E-15; n => 1.0; rs => 5;
tt => 20.0E-9;
cj0 => 5.0E-12; vj => 0.7)
port map (n2, electrical_ground);
R1: entity my_lib.Resistor (resistor0)
generic map (
r_val => 100.0) -- R-Value
port map (n1, n2);
V1: entity my_lib.v_dc (v_dc_simple)
generic map (
dc_value => 1.0) -- DC-Value
port map (n1, electrical_ground);
end architecture structure;

Abb. 2.81 Modellbeschreibung der Testbench fr die Diodenschaltung in Abb. 2.77

der Spannungsquelle werden als Terminal vom Typ electrical mit plus und minus
deklariert. Die bergabe des DC-Wertes der Spannungsquelle erfolgt ber ein Generic-
Attribut.
Nachdem nunmehr fr alle drei verwendeten Schaltkreiselemente der Testanordnung in
Abb. 2.77 geeignete Modelle eingefhrt sind, ist die eigentliche Testbench zu beschreiben.
Die Modelle fr den Widerstand, die Diode und die Spannungsquelle sind in der Library
my_lib abgelegt. Die Beschreibung der Testanordnung in Abb. 2.77 mittels VHDL-
AMS ist in Abb. 2.81 dargestellt. Neben den Standard-Libraries und Packages muss die
Library my_lib eingebunden werden. Die Entity der Testbench weist keine Schnittstelle
nach auen auf. Die Modellbeschreibung der Testbench selbst erfolgt mittels Com-
ponent Instantiation in der Architecture. Dazu werden die in der Library my_lib
abgelegten Komponenten D1, R1 und V1 in der Architecture-Beschreibung der Testan-
ordnung instanziiert, hnlich wie dies in der Schaltplaneingabe auch geschieht. Bei der
Instanziierung muss ber das Port-Mapping festgelegt werden, welcher Anschluss der
Komponente mit welchem Netzknoten der Schaltung verbunden werden soll. Dieser
Vorgang entspricht der Verdrahtung in der Schematic-Darstellung. Neben der Zuordnung
der Anschlsse erfolgt in generic map die Festlegung der Instanz-Attribute, hnlich
den Symbol-Attributen. Damit ist klar, dass sich mit einer Hardwarebeschreibungsspra-
che auch Schaltungen und Testanordnungen beschreiben lassen, analog zur symbolischen
Darstellung in der Schaltplaneingabe.
88 2 Entwicklungs- und Analysemethodik

library IEEE, Disciplines;


use IEEE.Math_real.all;
use disciplines.Electromagnetic_system.ALL;
entity V_DCSweep is
generic (
vramp_start : real := 0.0; -- Ramp start voltage
vramp_end : real := 1.0; -- Ramp end voltage
risetime : real := 10.0; -- time to reach vramp_end in sec
falltime : real := 0.0;
delay : time := 1.0 ns);
port (
terminal plus, minus : electrical);
end entity V_DCSweep;
architecture VDCSweep0 of V_DCSweep is
quantity v across i through plus to minus;
signal vsig : real := 0.0;
begin
vsig <= vramp_start, vramp_end after delay;
v == vsig'ramp(risetime, falltime);
end architecture VDCSweep0;

Abb. 2.82 Modellbeschreibung einer DCSweep-Spannungsquelle

Abb. 2.83 Erweitertes


Widerstandsmodell mit
Cp L
Bezeichnung der Netzknoten pin1 L SZ 1 R S L SZ 2 pin2
n1 n2 n3

Die einfache DC-Spannungsquelle soll als nchstes durch eine DCSweep-


Spannungsquelle ersetzt werden. Dazu ist ein Modell fr die DCSweep-Spannungsquelle
zu erstellen (Abb. 2.82). In der Testbench ist dann an Stelle von V1 folgender Eintrag zu
ndern:
V1: entity my_lib.V_DCSweep (VDCSweep0)
generic map (
vramp_start => -10.0, -- Ramp start voltage
vramp_end => 1.0, -- Ramp end voltage
risetime => 100.0)
port map (n1, electrical_ground);
Die DCSweep-Spannungsquelle enthlt eine Rampenspannung, die im Beispiel bei 10 V
startet und bis 1 V verndert wird. Die nderungsgeschwindigkeit ist mit 100s sehr langsam
gewhlt, um dynamische Effekte zu vermeiden.
Das ideale Widerstandsmodell soll nunmehr gem Abb. 2.83 erweitert werden. Das
erweiterte Modell in Abb. 2.83 beinhaltet zustzlich Induktivitten und eine parasitre
Kapazitt. Die Ersatzschaltung weist zwei uere und drei innere Knoten auf.
Die zugehrige VHDL-AMS Beschreibung zeigt Abb. 2.84. In der Entity werden die
ueren Anschlussklemmen pin1 und pin2 vom Typ electrical als Terminal de-
klariert. ber Generic-Attribute lassen sich in der Entity die Induktivitten Lsz, Ls,
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 89

library ieee, disciplines;


use disciplines.electromagnetic_system.ALL;
entity resistor is
generic (
Lsz : real := 0.0; -- Zuleitungsinduktivitaet
Ls : real := 0.0; -- innere Induktivitaet
Cp : real := 0.0; -- Kapazitaet
R : real := 0.0); -- Widerstand
port (
terminal pin1, pin2 : electrical);
end entity resistor;
architecture level1 of resistor is
terminal n1, n2, n3 : electrical;
quantity i : real;
quantity v across pin1 to pin2;
quantity vc across ic through n1 to n3;
quantity vlsz1 across ilsz1 through pin1 to n1;
quantity vlsz2 across ilsz2 through n3 to pin2;
quantity vls across ils through n2 to n3;
quantity vr across ir through n1 to n2;
begin -- level1
ic == Cp * vc'dot;
vlsz1 == Lsz * ilsz1'dot;
vlsz2 == Lsz * ilsz2'dot;
vr == R * ir;
vls == Ls * ils'dot;
i == ic + ir;
end architecture level1;

Abb. 2.84 Modellbeschreibung eines realen Widerstandes mit parasitren Eigenschaften

die Kapazitt Cp und der Widerstand als Attribute mit Wertvorbesetzungen einfhren.
In der Architecture mssen die inneren Knoten n1, n2 und n3 als Terminal
vom Typ electrical deklariert werden. Im Weiteren sind die Quantities zu deklarieren.
Die eigentliche Modellbeschreibung erfolgt zwischen Begin und End innerhalb der
Architecture.
Um das neu eingefhrte Widerstandsmodell testen zu knnen, bentigt man dafr eine
eigene Testbench mit geeigneter Spannungsquelle. Als Spannungsquelle wird eine AC-
Quelle eingefhrt. hnlich wie das Symbol der AC-Spannungsquelle in PSpice bentigt
man Attribute zur Festlegung der Eigenschaften der Spannungsquelle, sie werden durch
Generic-Attribute deklariert. Mit
quantity phase_rad : real;
wird eine free-Quantity festgelegt, die bei der Verhaltensbeschreibung der Spannungs-
quelle bentigt wird.
Die Modellbeschreibung einer Testbench fr den realen Widerstand angesteuert mit
einer AC-Spannungsquelle zeigt Abb. 2.85. Wie blich weist die Entity der Testbench
in Abb. 2.86 keine Anschlussklemmen nach auen auf. In der Architecture wird ein
innerer Knoten node deklariert. Ansonsten erfolgt die Festlegung der Testbench wie
90 2 Entwicklungs- und Analysemethodik

library ieee, disciplines;


use ieee.math_real.ALL;
use disciplines.electromagnetic_system.ALL;
entity V_AC is
generic (
freq : real; -- frequency, [Hertz]
amplitude : real; -- amplitude, [Volt]
phase : real; -- initial phase, [Degree]
offset : real; -- DC value, [Volt]
df : real; -- damping factor, [1/second]
ac_mag : real; -- AC magnitude, [Volt]
ac_phase : real); -- AC phase, [Degree]
port (terminal
plus, -- positive pin
minus : electrical); -- minus pin
end entity V_AC;
architecture behave of V_AC is
quantity v across i through plus to minus;
quantity phase_rad : real; -- effective phase
-- Declaration of signal in frequency domain for AC analysis
quantity ac : real spectrum ac_mag, math_2_pi*ac_phase/360.0;
begin
phase_rad == math_2_pi *(freq * NOW + phase / 360.0);
-- The item "ac" will be active only in AC analysis.
v == offset + amplitude * sin(phase_rad) * EXP(-NOW * df) + ac;
end architecture behave;

Abb. 2.85 Verhaltensmodell einer AC-Spannungsquelle

gehabt ber Component Instantiation. Die Modelle fr den realen Widerstand und fr
die AC-Spannungsquelle mssen in der Library my_lib abgelegt sein.
Die vorgestellten Beispiele sollen einen Eindruck vermitteln von den Mglichkei-
ten der Schaltungs- und Modellbeschreibung mittels der Hardwarebeschreibungssprache
VHDL-AMS. Mit einem geeigneten Schaltkreissimulator lassen sich die so beschrie-
benen Schaltungen und Modelle simulieren und verifizieren. Die Ergebnisse und die
Ergebnisdarstellung sind vergleichbar mit den Mglichkeiten von PSpice.
ber die Download-Funktion sind zahlreiche Beispiele mit VHDL-AMS Modellbe-
schreibungen u. a. von hier vorgestellten Testschaltungen verfgbar. Die Beispiele wurden
mit SystemVision (registered Trademark der Firma MentorGraphics) erstellt und getestet.
Fr die Beispiele stehen mit SystemVision ausfhrbare Workspaces zur Verfgung. Im
Unterverzeichnis hdl eines Workspaces finden sich die .vhd Quellen.
Ohne auf Hardwarebeschreibungssprachen weiter im Detail einzugehen, soll im Fol-
genden vornehmlich die symbolische Beschreibung von Schaltungen verwendet werden.
Dazu bentigt man ein Toolset mit u. a. einer graphischen Schaltplaneingabe (Capture).
ber die Download-Funktion steht ein derartiges Toolset in Form von Orcad-Lite/PSpice
zur Verfgung (Orcad and PSpice are registered Trademarks of Cadence Design Systems,
Orcad-Lite or Orcad-Demo is not for commercial use). In der ber Download erhltli-
2.5 Die Hardwarebeschreibungssprache VHDL-AMS 91

library disciplines;
use disciplines.Electromagnetic_system.ALL;
library my_lib;
entity resistor_ac_testbench is
end entity resistor_ac_testbench;
architecture structure of resistor_ac_testbench is
terminal node : electrical;
begin
R1 : entity my_lib.Resistor (level1)
generic map (
Lz => 20.0e-9,
Li => 5.0e-9,
Cp => 16.0e-12,
R => 1000.0)
port map (node, electrical_ground);
V_AC1 : entity my_lib.V_AC (behave)
generic map (
freq => 1000.0,
amplitude => 10.0,
phase => 0.0,
offset => 2.0,
df => 0.0,
ac_mag => 10.0,
ac_phase => 0.0)
port map (node, electrical_ground);
end architecture structure;

Abb. 2.86 VHDL-AMS Modellbeschreibung fr eine Testbench zur berprfung des Verhaltens des
realen Widerstands

chen Kurzeinfhrung werden die wichtigsten Funktionen von Orcad Lite/PSpice vorgestellt
und erlutert. Die Beispiele sind auch mit aktuell verfgbaren Versionen ausfhrbar. Die
hier beschriebene Funktionalitt stellt den heutigen Stand der Technik dar. Insofern haben
die Darstellungen prinzipiellen Charakter. Es geht um ein funktionales Grundverstnd-
nis zur rechnergesttzten Schaltkreisdefinition und Schaltkreissimulation. Um sich mit
der Schaltkreisanalyse mittels Schaltkreissimulation vertraut zu machen, wird das einfache
Beispiel in Abb. 2.77 gewhlt. Am konkreten Beispiel werden die wesentlichen Funktionen
erlutert. Selbstverstndlich kann die Kurzdarstellung eine ausfhrliche Beschreibung (in
Help-Funktion: u. a. Learning Capture) nicht ersetzen. Die Kurzdarstellung soll den An-
wender soweit einfhren, dass er anhand von ihm bekannten Experimenten arbeitsfhig
und experimentierfhig ist.
Modelle von Halbleiterbauelementen
3

Zur Analyse von Schaltungen werden Modellbeschreibungen der verwendeten Halb-


leiterbauelemente bentigt. Die Genauigkeit einer Analyse durch Schaltkreissimulation
hngt ganz wesentlich von der Modellgenauigkeit der verwendeten Komponenten ab.
Hinreichend vertiefte Kenntnisse ber Modellbeschreibungen, insbesondere von Halb-
leiterbauelementen sind daher unverzichtbar. Werden wesentliche Eigenschaften fr die
Anwendung in den Modellen nicht erfasst, so ist das Analyseergebnis falsch.

3.1 Modellbeschreibungen von Dioden

Eine Diode ist ein Halbleiterbauelement bestehend aus einem pn-bergang. Der
p-Anschluss ist die Anode (A), der n-Anschluss die Kathode (K). Unterhalb einer be-
stimmten Schwellspannung ist der pn-bergang gesperrt. Die Schwellspannung betrgt
bei Silicium als Halbleitermaterial ca. 0,7 V. Erreicht die uere Spannung nicht die
Schwellspannung der Diode, so bildet sich eine von beweglichen Ladungstrgern freie
Raumladungszone. Oberhalb der Schwellspannung wird die Raumladungszone abgebaut,
es kommt ein Stromfluss zustande.

3.1.1 Modellbeschreibungen einer Diode fr die Schaltkreissimulation

Schaltkreissimulatoren basierend auf der Hardwarebeschreibungssprache VHDL-AMS er-


lauben die Formulierung der Modellgleichungen durch den Anwender. Im Gegensatz
dazu sind die Modellgleichungen fr eine Diode im Schaltkreissimulator Spice hart co-
diert. Die individuellen Eigenschaften einer Diode lassen sich durch Modellparameter
einstellen. Der Modell-Parametersatz einer Diode ist in einer Model-Library .lib abgelegt.
Die Charakterisierung einer Diode in Spice erfolgt durch das hart codierte Intrinsic-
Modell. Das Intrinsic-Modell bentigt einen Modell-Parametersatz. Das System findet
den Modell-Parametersatz durch Auflsung der Referenz vom Symbol der Diode auf den

J. Siegl, E. Zocher, Schaltungstechnik Analog und gemischt analog/digital, Springer-Lehrbuch, 93


DOI 10.1007/978-3-642-29560-7_3, Springer-Verlag Berlin Heidelberg 2014
94 3 Modelle von Halbleiterbauelementen

A i
R S : Bahnwiderstand
RS
i D : Diodenstrom
di D
iD di D TT -------- : Verzgerte Stromkomponente
uD TT -------- Cj dt
dt
C j : Sperrschichtkapazitt
K

Abb. 3.1 Modell einer Diode mit Bahnwiderstand RS, verzgerter Stromkomponente charakterisiert
durch TT und Sperrschichtkapazitt Cj

Modell-Parametersatz, der in einer registrierten Model-Library abgelegt sein muss. Da-


zu mssen bestimmte Properties am Symbol geeignet besetzt sein (siehe Abschn. 2.2.2).
Im Folgenden soll das Modell einer Diode und deren Modellparameter erlutert wer-
den (Abb. 3.1). Gleiches gilt im Prinzip in erweiterter Form fr Bipolartransistoren bzw.
Feldeffekttransistoren.
Die Gleichung fr den Strom im obigen Dioden-Modell lautet:
diD duD
i = iD + TT + Cj . (3.1)
dt dt
Der Strom iD ist der Diodenstrom, eingeteilt in Flussbereich und Sperrbereich. Die durch
den Parameter TT charakterisierte verzgerte Stromkomponente setzt einen dynamischen
Stromfluss voraus, wirkt also im Flussbereich. Die Sperrschichtkapazitt Cj stellt die Ka-
pazitt der Raumladungszone bei Sperrbetrieb dar. Die Sperrschichtkapazitt ist zudem
abhngig von der Sperrspannung.

Ermittlung der statischen Kennlinie einer Diode: Die statische Kennlinie einer Diode ist
mit Testanordnung in Abb. 3.2 dargestellt. Entscheidend dabei sind die Modellparameter,
mit denen das Verhalten einer Diode im Durchlassbereich (Abb. 3.2), im Hochstrombereich,
im Sperrbereich und im Durchbruchbereich (Abb. 3.3) festgelegt wird. Von besonderer
Bedeutung sind das Temperaturverhalten und Exemplarstreuungsschwankungen, die bei
Anwendungen zu bercksichtigen sind.

Experiment 3.1-1: Diode_Testbench_Kennl DCSweep-Analyse zur Darstellung der


Kennlinie einer Diode bei einer Temperatur von 40 C, 25 C und 125 C.

Das Verhalten einer Silicium-Diode im Flussbereich bei unterschiedlichen Temperaturen


ist aus Abb. 3.2 zu entnehmen. Der Temperaturkoeffizient der Schwellspannung betrgt
ca. 2 mV/ C. Die Schwellspannung liegt typisch bei Normaltemperatur bei ca. 700 mV.
Die Kennlinie im Sperrbereich zeigt Abb. 3.3. Im gegebenen Beispiel stellt sich bei ca.
20 V der Durchbruchbereich ein. Der Sperrstrom ist spannungsabhngig und liegt bei
Normaltemperatur im Bereich nA.
3.1 Modellbeschreibungen von Dioden 95

40mA

ID ID
30mA U1 D
Flussbereich

20mA

125oC
10mA
25oC
Sperrbereich
-40oC
0A
0V 200mV 400mV 600mV 800mV
Schwellspannung bei 25oC

Abb. 3.2 Kennlinie einer Diode im Flussbereich bei einer Temperatur von 40 C, 25 C und 125 C
mit zugehriger Testschaltung

-0nA
Durch-
ID Sperrbereich
bruch-
bereich
-2nA

-4nA

-6nA

-8nA

-10nA
-24V -16V -8V 0V

Abb. 3.3 Kennlinie einer Diode im Sperrbereich mit Durchbrucheffekt

Idealtypische Diode: Der idealtypische Diodenstrom ist mit den Parametern IS und N
definiert durch:
   
UD kT
ID = IS exp 1 ; UT = . (3.2)
N UT q
96 3 Modelle von Halbleiterbauelementen

10mA
ID A A
ID + ID
8mA
RS
A
6mA UT
D 26mV
A r D = --------- = --------------
UD + UD A 1mA
K ID
4mA
US 0 7V
K
2mA
A
ID
0A
0V 200mV 400mV 600mV 800mV

Abb. 3.4 Diodenkennlinie im Flussbereich mit Linearisierung in einem gegebenen Arbeitspunkt

UT ist die Temperaturspannung, sie betrgt bei T = 300 K ca. 26 mV; k ist die Boltzmann-
konstante und q die Elementarladung.
Fr die Temperaturabhngigkeit des Transportsttigungssperrstroms IS gilt nherungs-
weise:
 (XTI/N)  
T q EG(T0 ) (T/T0 1)
IS(T) = IS exp . (3.3)
T0 N kT
mit den zustzlichen Parametern T0 (Normaltemperatur), T (Analysetemperatur), XTI
und EG (Bandabstand). Der Transportsttigungssperrstrom IS betrgt bei Silicium bei
Normaltemperatur ca. 1015 A. Im Arbeitspunkt ID(A) im Flussbereich lsst sich die Kennlinie
linearisieren (siehe Abb. 3.4):

ID = ID(A) + ID ; ID = UD /rD . (3.4)

wobei rD der differenzielle Widerstand im Arbeitspunkt ist.

rD = UT /ID(A) ; UT = (kT)/q = 26 mV|Normaltemperatur . (3.5)

Im Flussbereich ist die Diode nherungsweise eine Spannungsquelle mit dem Innenwider-
stand rD (bei RS = 0) siehe dazu Abb. 3.4. Der differenzielle Widerstand rD im Arbeits-
punkt im Flussbereich stellt insbesondere bei der AC-Analyse einen Ersatzwiderstand fr die
idealtypische Diode dar. Betrgt der Strom im Arbeitspunkt beispielsweise 1 mA, so ist der
differenzielle Widerstand rD = 26 .

Diode mit Rekombinationssperrstrom: Um das reale Sperrverhalten der Diode be-


schreiben zu knnen, bentigt man eine Korrektur-Diode zur Charakterisierung des
3.1 Modellbeschreibungen von Dioden 97

Abb. 3.5 Realer Sperrstrom


einer Diode (Auszug aus dem
Datenblatt der Diode 1N4148
(1) UR = 75 V, (2) UR = 20 V

Rekombinationssperrstroms im Sperrbereich mit den Parametern ISR, NR, VJ und M:

Idealtypische Diode Korrektur-Diode f ur den Sperrbereich


         M2
UD UD UD 2
ID = IS exp 1 + ISR exp 1 1 + 0,005 .
N UT NR UT VJ
(3.6)

Der reale Sperrstrom einer Diode liegt bei Normaltemperatur etwa im nA-Bereich, bei
100 C betrgt der Sperrstrom ca. A. Der Auszug aus dem Datenblatt der Diode 1N4148
in Abb. 3.5 zeigt die starke Temperaturabhngigkeit des Rekombinationssperrstroms. Er ist
darber hinaus auch stark abhngig von Exemplarstreuungen.
Die Modellgleichung der Korrekturdiode bercksichtigt die Spannungsabhngigkeit im
Sperrbereich. Der Hauptparameter fr den Rekombinationssperrstrom ist ISR, er ist stark
temperaturabhngig. Whrend sich die Modellgleichung fr die idealtypische Diode aus
dem physikalischen Verhalten eines pn-bergangs ergibt, stellt die Modellgleichung fr den
Rekombinationssperrstrom eine Nherung dar, um das reale Verhalten im Sperrbereich
hinreichend genau zu beschreiben. Fr die Nherung gibt es unterschiedliche Anstze. In
Gl. (3.6) ist ein beispielhafter Nherungsausdruck fr das Verhalten der Korrektur-Diode
im Sperrbereich angegeben.

Statische Modellparameter einer Diode: Abb. 3.6 zeigt schematisch die statische Kennli-
nie einer Diode mit den drei Bereichen:

Flussbereich (idealtypischer Bereich: IS, N);


Hochstrombereich (oberhalb IKF: Hochstromeinfluss);
Sperrbereich (ISR, NR, M, VJ) (Tab. 3.1):
98 3 Modelle von Halbleiterbauelementen

Abb. 3.6 Schematisch ID


skizzierte Kennlinie einer
Diode bei UD > 0 mit IKF RS
Modellparametern
N
NR

ISR
UD

IS

Tab. 3.1 Parameter Name Bedeutung typ. Wert


IS Transportsttigungssperrstrom 1015 A
N Emissionskoeffizient 1
RS Ohmscher Widerstand 10 
ISR Rekombinationssperrstrom 109 A
NR Emissionskoeffizient 2
IKF Knickstrom 10 mA

Weitere Parameter sind erforderlich, um u. a. die Temperaturabhngigkeit von IS und ISR zu


beschreiben. Gem Gl. (3.7) gilt fr den Sperrstrom demnach (mit UR als Sperrspannung
der Diode):
  M/2
UR 2
ID,R = IS + ISR 1+ + 0,005 . (3.7)
VJ

Diode mit Durchbrucheffekt: Bei hheren Sperrspannungen berlagert sich zustz-


lich der Durchbruchstrom im Sperrbereich. Der bergang vom Sperrbereich zum
Durchbruchbereich ist in Abb. 3.7 dargestellt, mit BV : Durchbruchspannung.
Im Durchbruchbereich gilt nherungsweise fr den Strom ID, BR :
 
UR BV
ID, BR = IBV exp . (3.8)
NBV UT
Es sei nochmals darauf hingewiesen, dass UR die Sperrspannung ist. In der obigen Glei-
chung weisen also UR und BV positive Zahlenwerte auf. Im Durchbruchbereich ist die
Diode eine Spannungsquelle mit niederohmigem Innenwiderstand.

Diode mit Sperrschichtkapazitt: Zur Beschreibung des dynamischen Verhaltens der


Diode mssen parasitre Effekte bercksichtigt werden. Nherungsweise gilt fr die
Sperrschichtkapazitt der Raumladungszone im Sperrbetrieb der Diode:
 
UD M
Cj = CJO 1 . (3.9)
VJ
3.1 Modellbeschreibungen von Dioden 99

Abb. 3.7 Durchbruchkenn- ID


linie einer Diode mit den BV UD
Parametern IBV, BV und NBV
ISR

IBV

Abb. 3.8 Sperrschichtkapa- Cj


zitt eines pn-bergangs mit
den Parametern: CJO, VJ, M

CJO

VJ UD

Die Sperrschichtkapazitt ist also abhngig von der anliegenden Sperrspannung. Mit grer
werdender Sperrspannung erhht sich die Raumladungsweite des pn-bergangs, damit
verringert sich die Sperrschichtkapazitt. Dieser Effekt wird ausgenutzt bei Varakterdioden
bzw. Kapazittsdioden. Der Arbeitspunkt von Kapazittsdioden muss also im Sperrbereich
liegen. Abbildung 3.8 zeigt den typischen Verlauf der Sperrschichtkapazitt in Abhngigkeit
von der Sperrspannung. Die Wirkung der Raumladungszone ist bis zur Diffusionsspannung
VJ (typisch 0,7 V) gegeben.
Zur Ermittlung der Sperrschichtkapazitt ist eine dafr geeignete Testanordnung zu
whlen (siehe Abb. 3.9). In der Testschaltung wird eine Rampenspannung von 20 V/20 ns
im Sperrbereich der Diode angelegt. Dabei ist:

duD
iD Cj . (3.10)
dt
Bei einem Anstieg der Sperrspannung von 20 V/20 ns erhlt man einen Strom von 1 mA
pro 1 pF. Mit zunehmender Sperrspannung verringert sich der kapazitive Strom aufgrund
geringer werdender Sperrschichtkapazitt.
100 3 Modelle von Halbleiterbauelementen

Abb. 3.9 Kapazitiver Strom 20mA


einer Diode in Sperrrichtung 20V
bei Anlegen einer Rampen-
ID
u1
u1
spannung von 20 V/20 ns mit 15mA
zugehriger Testschaltung;
1 mA entspricht 1pF 0ns 20ns t
Sperrschichtkapazitt 10mA

5mA

0A
0s 4ns 8ns 12ns 16ns

Experiment 3.1-2: Diode_Testbench_CJ TR-Analyse zur Bestimmung der Sperr-


schichtkapazitt einer Diode.

Dem Beispiel liegt eine Diode mit Cj0 = 20 pF zugrunde. Das Testergebnis (Abb. 3.9) zeigt,
dass bei 0 V Sperrspannung dieser Wert nherungsweise erreicht wird. Ansonsten redu-
ziert sich mit zunehmender Sperrspannung die Sperrschichtkapazitt. Bei einer Varak-
tordiode aktordiode wird die dargestellte Vernderung der Sperrschichtkapazitt ausge-
nutzt, um mit einer in Sperrrichtung wirkenden Steuerspannung eine einstellbare Kapazitt
zu erhalten (spannungsgesteuerte Kapazitt).

Diode mit Diffusionskapazitt: Im Flussbereich wirkt eine verzgerte Stromkomponente


(Abb. 3.1). Sie beschreibt die Trgheit der Minorittsladungstrger im Flussbereich. Daraus
abgeleitet ergibt sich die Diffusionskapazitt CD
diD duD
TT = CD ;
dt dt

diD TT
CD = TT = . (3.11)
duD rD im Arbeitspunkt I (A)
D

Dabei ist rD der differenzielle Widerstand der Diode im Arbeitspunkt nach Gl. (3.5). Bei
Aussteuerung der Diode in den Flussbereich wird der pn-bergang mit frei beweglichen
Ladungstrgern besetzt, es erfolgt ein Abbau der Raumladungszone. Beim Umschalten
in den Sperrbereich mssen die berschssigen beweglichen Ladungstrger aus dem pn-
bergang abgefhrt werden, um wiederum eine von beweglichen Ladungstrgern freie
Raumladungszone aufzubauen. Dazu ist ein Ausrumstrom erforderlich. Es macht sich
ein Speichereffekt bemerkbar, der durch den Parameter TT charakterisiert wird. Eine
Testschaltung soll den Parameter TT erlutern (siehe Abb. 3.10). Bei Ansteuerung mit einem
Rechteckimpuls wird bei positiver Signalamplitude (5,7 V) die Diode in den Flussbereich
ausgesteuert. Es fliet ein Strom von ca. 5 mA. Nach Umschaltung der Signalspannung
auf 0 V bleibt die Diode in Flussrichtung, solange nicht die berflssigen Ladungstrger
aus dem pn-bergang ausgerumt sind (Speicherzeit). Es fliet ein Ausrumstrom von ca.
3.1 Modellbeschreibungen von Dioden 101

Abb. 3.10 Testschaltung zur Bestimmung der Speicherzeit einer Diode mit Angabe des Modellpa-
rametersatzes der Diode

Experiment 3.1-3: Diode_Testbench_TT Ermittlung der Speicherzeit.

8.0mA
Flussstrom
4.0mA I(D1)

0A
Ausrumstrom
-4.0mA
6.0V
V(1)
4.0V
Speicherzeit
2.0V
V(2)
0V
0s 100ns 200ns 300ns 400ns

Abb. 3.11 Ergebnis der Testschaltung zur Ermittlung der Speicherzeit einer Diode

0,7 mA. Erst wenn eine von beweglichen Ladungstrgern freie Raumladungszone aufgebaut
werden kann, geht die Diode ber in den Sperrbereich. Die Speicherzeit hngt wesentlich
vom Parameter TT ab, siehe Abb. 3.11.

Model Editor: Mit dem in Orcad-Lite/PSpice verfgbaren Model Editor in Abb. 3.12 ist
es mglich, neue Diodenmodelle zu entwickeln. Anhand der charakteristischen Kennlini-
en lassen sich unmittelbar die elektrischen Eigenschaften ermitteln und veranschaulichen.
Im einzelnen knnen dargestellt werden: der idealtypische Bereich inklusive Hochstrom-
bereich, der Sperrbereich, der Durchbruchbereich, der Verlauf der Sperrschichtkapazitt
und das Speicherverhalten.
102 3 Modelle von Halbleiterbauelementen

Abb. 3.12 Model Editor: Entwicklung eines neuen Diodenmodells D1N4148-Y mit Darstellung der
Parameter und Charakterisierung der Eigenschaften anhand von Kennlinien

3.1.2 Vereinfachte Modelle fr die Abschtzanalyse

Fr die Abschtzung der Eigenschaften von Schaltungen mit Dioden bentigt man
vereinfachte Modelle, die abhngig vom Betriebsbereich sind. Man unterscheidet den
Flussbereich, den Sperrbereich und den Durchbruchbereich. Im Flussbereich ist die Di-
ode nherungsweise Spannungsquelle (0,7 V), im Sperrbereich Stromquelle (nA bis A)
und im Durchbruchbereich wiederum Spannungsquelle.

Vereinfachtes Modell der Diode im Flussbereich: Als nchstes sollen vereinfachte Modelle
der Diode fr die DC- bzw. AC-Analyse betrachtet werden. Wird die Diode nur in einem
Arbeitspunkt des Flussbereichs betrieben, so gilt das in Abb. 3.13 skizzierte vereinfachte
Modell. Dabei ist US die Schwellspannung der Diode, rD der differenzielle Widerstand
gltig im Arbeitspunkt und CD die Diffusionskapazitt ebenfalls gltig im Arbeitspunkt.

Vereinfachtes Modell der Diode im Sperrbereich: Im Sperrbereich stellt die Diode eine
Stromquelle mit dem Sperrstrom (typisch nA, bei hohen Temperaturen bis zu ca. 1 A
bei Silizium), bzw. einem Sperrwiderstand (typisch M) und einer Sperrschichtkapazitt
(typisch einige pF) dar. Das vereinfachte Ersatzschaltbild einer Diode im Sperrbereich ist
aus Abb. 3.14 zu entnehmen.
3.1 Modellbeschreibungen von Dioden 103

Modell fr DC-Analyse Modell fr AC-Analyse


A A A ID
ID
RS RS
A
A
D UD A
rD = U T I D UD rD C D = TT r D
K U S = 0 7V
K K

Abb. 3.13 Vereinfachtes Modell einer Diode im Flussbereich, linearisiert im Arbeitspunkt mit dem
Strom I (A) D

Modell fr DC-Analyse Modell fr AC-Analyse


K ID R
K ID R
K
D UR UR ri M Cj
A
A A

Abb. 3.14 Vereinfachtes Modell einer Diode im Sperrbereich

Vereinfachtes Modell der Diode im Durchbruchbereich: Im Durchbruchbereich wirkt


die Diode als Spannungsquelle (Durchbruchspannung) mit niederohmigem Innenwider-
stand. Abbildung 3.15 zeigt ein vereinfachtes Ersatzschaltbild der Diode im Durchbruch-
bereich.
Kann im Betriebspunkt nicht eindeutig ein Arbeitsbereich zugeordnet werden, so ist bei
der TR-Analyse der vollstndige Modell-Parametersatz zugrunde zu legen. Die prsentierte
Kurzdarstellung des Diodenmodells mit den wichtigsten Effekten dient dem Verstndnis
mglicher Ersatzschaltbilder und der Modellparameter. Wichtig fr den Schaltungsent-
wickler ist die Kenntnis des Modells und mit welchen Parametern welche Effekte wie
beeinflusst werden knnen.

Modell fr DC-Analyse Modell fr AC-Analyse


K K I
I DA BV D BV

K RS RS
D
ri
A U RA UR
ri
U BV
A
A
Abb. 3.15 Vereinfachtes Modell einer Diode im Durchbruchbereich
104 3 Modelle von Halbleiterbauelementen

3.1.3 Modellbeschreibung einer Diode in VHDL-AMS

Abschlieend zum Thema Modellbeschreibungen einer Diode soll ein Diodenmodell mit
der Hardwarebeschreibungssprache VHDL-AMS vorgestellt werden (Abb. 3.16). Dieses
Modell basiert auf dem im Abschn. 3.1.1 vorgestellten Modell. In der Architecture wird
ein innerer Knoten node deklariert. Die Gren Cj, Cd und qc stellen eine free Quantity

library IEEE, DISCIPLINES;


use IEEE.math_real.all;
use DISCIPLINES.electromagnetic_system.all;
use DISCIPLINES.thermal_system.all;
use DISCIPLINES.physical_constants.all;
entity Diode is
generic ( iss, n, rs, isr, nr : real;
Cj0, Vj, M, Fc, tt : real;
bv, ibv, nbv : real;
eg, xti, temp, af, kf : real);
port (terminal anode, cathode : electrical);
end entity Diode;
architecture level1 of Diode is
terminal node : electrical;
constant vt : real := temp * physical_K / physical_Q;
quantity Cj : capacitance := cj0;
quantity vd across ic, id through node to cathode;
quantity vr across ir through anode to node;
quantity v across anode to cathode;
quantity qc : charge;
begin
junction_capacitance : if (vd >= (Fc*Vj)) use
Cj == Cj0/((1.0-Fc)**(1.0+M))*(1.0-Fc*(1.0+M)+M*vd/Vj);
else Cj == Cj0*(1.0 - vd/Vj)**(-1.0*M);
end use junction_capacitance;
vr == ir * rs; vd == v - vr;
if (vd >= 0.0) use
id == iss*(exp((vd)/(n*vt))-1.0);
elsif (vd < 0.0) and (vd > -1.0*bv) use
id == iss*(exp((vd)/(n*vt))-1.0)+isr*(exp(vd/(nr*vt))-1.0);
elsif (vd = -1.0*bv) use
id == -1.0*ibv;
else id == -1.0*ibv*(exp(-1.0*(vd+bv)/(nbv*vt))-1.0);
end use;
if vd < vj use
qc == tt*id - Cj*((vd-vj)*(-1.0*vj/(vd-vj))**M/(M-1.0));
else
qc == tt*id;
end use;
ic == qc'dot;
end architecture level1;

Abb. 3.16 Verhaltensmodell einer Diode dargestellt mit VHDL-AMS


3.2 Grundlagen des Rauschens 105

dar. Mit if Abfragen wird das Verhalten der Diode abhngig von verschiedenen Bereichen
definiert.
Das Modell enthlt alle in Abb. 3.1 skizzierten Eigenschaften mit Bahnwiderstand,
idealtypischem Verhalten des pn-bergangs, realem Sperrstrom, Durchbrucheffekt,
Sperrschichtkapazitt und Speicherverhalten. Das Beispiel zeigt deutlich, dass sich mit
VHDL-AMS anwendungsspezifische Modelle formulieren lassen.
Mgliche Erweiterungen der Modellbeschreibung knnten u. a. Spezialeinflsse in
Form eines zustzlichen, durch einfallendes Licht generierten Sperrstroms sein (Photoef-
fekt). Weiterhin liee sich das Modell um eine Beschreibung fr die Wrmeflussananalyse
ergnzen.

3.2 Grundlagen des Rauschens

Elektronische Bauteile, wie z. B. Widerstnde, Dioden, Transistoren weisen innere Rausch-


quellen auf. Schwache Signale knnen im Rauschen verschwinden. Insbesondere bei der
Verarbeitung schwacher Signale ist eine Rauschanalyse unverzichtbar.

3.2.1 Zur Beschreibung von Rauschgren

Ein typisches Rauschsignal einer Rauschquelle ist in Abb. 3.19 dargestellt. Bei der Rausch-
analyse ist die komplexe Rechnung, die harmonische Signale voraussetzt, nicht anwendbar.
Rauschgren ndern statistisch verteilt Amplitude (Amplitudenrauschen) und Phase
(Phasenrauschen); sie werden durch ihre Rauschleistung beschrieben. Die spektrale
Rauschleistungsdichte ist der Rauschleistungsbeitrag Pr in einem kleinen Frequenz-
bereich
f bezogen auf den betrachteten Frequenzbereich. Rauschgren werden mit
U r / Hz beschrieben. Dies stellt eine spektrale Rauschspannung dar, wobei U r der qua-
dratische Mittelwert (entsprechend dem Effektivwert) ist. Den zeitlichen Momentanwert
einer Rauschgre zeigt beispielhaft Abb. 3.17. Die Amplitude und Phase der Rauschgre
ist statistisch verteilt, wobei oft eine Gau-Verteilung fr die Amplitude angenommen wird.
Man kann sich die Rauschgre aus einem komplexen Zeiger entstanden denken, dessen
Amplitude und Phase sich statistisch verndert. Ein verrauschtes sinusfrmiges Signal

ur

Abb. 3.17 Rauschgre im Zeitbereich betrachtet


106 3 Modelle von Halbleiterbauelementen

Abb. 3.18 Signal U s und Im


berlagerte Rauschgre in der
komplexen Ebene betrachtet berlagerte Rauschgre mit statistisch
verteilter Amplitude und Phase
Us
s Re

wrde sich in der komplexen Ebene durch berlagerung eines komplexen Zeigers fr
die Sinusgre und einer statistisch vernderlichen Strgre darstellen (Abb. 3.18). Der
zeitliche Momentanwert ist im Sinne der komplexen Darstellung die Projektion auf die
reelle Achse bzw. Imaginrachse.
Widerstnde weisen ein thermisches Rauschen auf. Die spektrale verfgbare Rauschlei-
stungsdichte bei thermischem Rauschen betrgt:

dPr /df = kT. (3.12)

sie ist frequenzunabhngig, aber direkt proportional zur absoluten Temperatur T in


Kelvin; k ist die Boltzmannkonstante (k = 1,38 E-23 Ws/K). Das verfgbare spektrale
Rauschspannungsquadrat an einem Widerstand R betrgt damit (bei maximal abgegebener
Leistung):
2
(Ur /2) Ur2
= kTR; = 4kTR. (3.13)
df df

Das absolute Rauschspannungsquadrat ergibt sich durch Integration ber die Bandbreite B:

(Ur2 /df )df = 4kTRB = Ur2 . (3.14)
B

Da jedes bertragungssystem eine endliche Bandbreite aufweist, erhlt man immer eine
frequenzabhngige Bewertung einer Rauschgre und damit einen endlichen Beitrag zur
Bildung des mittleren Rauschspannungsquadrats nach Gl. (3.14). Abbildung 3.19 zeigt

Abb. 3.19 Widerstand mit Pr


Rauschgre so beschaltet, dass
maximale Rauschleistung
R
abgegeben wird
R

2
Ur
3.2 Grundlagen des Rauschens 107

Abb. 3.20 Schnittstelle mit PS


optimalem Leistungsfluss 1
(PS : Signalleistung) bei ZG
gegebener Leistungsanpassung *
Z 11' = Z G

U0

1'

einen ohmschen Widerstand mit innerer Rauschquelle. Bei Beschaltung wird an einen
Verbraucher eine Rauschleistung abgegeben.
Allgemein wird an einer Schnittstelle grtmgliche Wirkleistung bei Leistungsanpas-
sung bertragen. Der Leistungsfluss ist dann optimal, wenn der Quellwiderstand gleich
dem konjugiert komplexen Schnittstellenwiderstand ist (Abb. 3.20): Z G = Z 11 .
Als erstes Experiment-Beispiel zum Thema Rauschen wird die Schaltung in Abb. 3.21
betrachtet. Der Widerstand R1 weist thermisches Rauschverhalten auf. Die frequenzab-
hngige Bewertung der Rauschgre erfolgt durch den nachgeschalteten Kondensator. Die
Ergebnisse dazu sind aus Abb. 3.21 zu entnehmen.

1,0

2
40,7n Ur 2
--------
- df = U r = 190nV
df
10n
2
Ur df mit Frequenzbewertung

100p

1,0p
10Hz 1,0kHz 100kHz

Abb. 3.21 V(ONOISE): Spektrale Rauschspannung an Knoten 2 in V /( Hz); SQRT(s(V
(ONOISE)2 )) ist das Ergebnis der Integration am Summenpunkt 2; Schematic zum Experiment
RNoise mit rauschenden Widerstand

Experiment 3.2-1: RNoise Schaltung mit rauschendem Widerstand und frequenzab-


hngiger Bewertung.
108 3 Modelle von Halbleiterbauelementen

Im Beispiel betrgt die spektrale Rauschspannung des Widerstandes mit dem Wert 100 k:

Ur2 40,7nV
= . (3.15)
df Hz

Die Kapazitt bewertet die verfgbare spektrale Rauschspannung des Widerstands fre-
quenzabhngig. Aufintegriert ber die Frequenz ergibt sich eine absolute Rauschspannung
am Ausgang in Hhe von ca. 190 nV.
Neben dem thermischen Rauschen weisen Halbleiterbauelemente Schrotrauschen und
Funkelrauschen auf. Das Schrotrauschen und Funkelrauschen aufgrund des Basisstroms
eines Bipolartransistors betrgt beispielsweise:

Ir2 /df = 2qIB + (KF IBAF )/f . (3.16)

Der Funkelrauschbeitrag ist proportional 1/f; KF ist eine Funkelrauschkonstante und AF


ein Funkelrauschexponent; IB ist der Basisstrom; q die Elementarladung (1,6E-19As). All-
gemein erhlt man die Rauschleistung durch Integration ber die Bandbreite B aus der
spektralen Rauschleistungsdichte:

(dPr /df )df . (3.17)
B

Grundstzlich weist ein Verstrker viele innere Rauschquellen auf. Jeder Widerstand,
jeder Transistor, jede Diode bringt Rauschquellen ein. Am Ausgang sind die Rauschbei-
trge der einzelnen Rauschquellen aufzusummieren, wobei jede Rauschquelle durch die
frequenzabhngige Beschaltung eine frequenzabhngige Bewertung erfhrt. Mit der Sum-
me der Rauschquadrate der einzelnen Rauschbeitrge am Ausgangssummenpunkt ergibt
sich die mittlere Rauschspannung durch:


Ur = Uri2 . (3.18)

3.2.2 Modellierung von Rauschquellen

Im Folgenden geht es um die Darstellung des Rauschens durch geeignete Rauschquellen. Die
inneren Rauschquellen eines Verstrkers lassen sich zu einer quivalenten Rauschspan-
nungsquelle und einer Rauschstromquelle zusammenfassen, die am Eingang wirken. Diese
3.2 Grundlagen des Rauschens 109

Abb. 3.22 quivalente P r1 Pr zus


Rauschquellen des Verstrkers
am Eingang beschreiben das 1
Zusatzrauschen
RG
U0

Rauschquellen des Verstrkers beschreiben das Zusatzrauschen Pr, zus aufgrund der Verstr-
kereigenschaften. Abbildung 3.22 zeigt eine Ersatzanordnung fr einen idealen rauschfreien
Verstrker mit vorgeschalteten Rauschquellen.
Wie bereits erwhnt, sind die Rauschquellen des Verstrkers im Allgemeinen frequenz-
abhngig (z. B. 1/f Rauschen). Eine frequenzabhngige Rauschspannungsquelle lsst sich
ebenfalls durch ein Makromodell in PSpice darstellen. Basis der Rauschquelle ist ein
rauschender Widerstand RN 0. Der Rauschbeitrag von RN 1 wird durch ein geeignetes Netz-
werk frequenzabhngig bewertet. Das Subcircuit-Modell hierzu ist in Abb. 3.23 angegeben.

Experiment 3.2-2: VNoise Testschaltung mit rauschender Spannungsquelle mit 1/f


Anteil.

***** Rauschspannungsquelle b a
.SUBCKT VNOISE1 a b
2
+ PARAMS: VVal=10nV F0=1kHz U r / df
***** Basis-Rauschquelle
RN0 1 0 {4*1.38E-23*300/(VVal*VVal)}; Rauschender Widerstand
VN0 1 0 DC 0 ; Sensor-Spannungsquelle fr den Rauschstrom von R
FN0 4 0 VN0 1 ; Stromgesteuerte Stromquelle mit Gain=1
***** 1/f Anteil
RN1 2 0 {4*1.38E-23*300/(VVal*VVal)}; Rauschender Widerstand
VN1 2 0 DC 0 ; Sensor-Spannungsquelle fr den Rauschstrom von R
FN1 3 0 VN1 1 ; Stromgesteuerte Stromquelle mit Gain=1
CN1 3 0 {1/(6.28*F0)} ; Kapazitt fr Eckfrequenz F0
RX1 3 0 1G ; Hilfswiderstand (ohne Einfluss)
GN1 4 0 3 0 1 ; Spannungsgesteuerte Stromquelle mit Gain=1(1/Ohm)
***** Umwandlung in eine Rauschspannungsquelle
VSense 4 0 DC 0 ; Sensor-Spannungsquelle fr den Gesamtrauschstrom
HN a b Vsense 1 ; Stromgesteuerte Spannungsquelle mit Gain=1(Ohm)
.ENDS
Abb. 3.23 Makromodell einer parametrisierbaren 1/f-Rauschspannungsquelle
110 3 Modelle von Halbleiterbauelementen

Ir 0 Ir 0 Ir ges
1 4
a
2
RN 0 VN 0 FN 0 GN 1 VSense HN U r df
b
Ir 1 Ir 1
2 3

RN 1 VN 1 FN 1 CN 1 RX 1 Ir 1 CN 1

Abb. 3.24 Veranschaulichung des Makromodells einer Rauschspannungsquelle mit 1/f Anteil

Das spektrale Rauschstromquadrat eines Widerstands bestimmt sich aus:

Ir2 4kT
= . (3.19)
df R

Im Makromodell fr eine Rauschspannungsquelle mit 1/f Anteil mssen zwei Stromkom-


ponenten aufaddiert werden. Die eine Stromkomponente Ir,0 reprsentiert durch RN 0
stellt den frequenzunabhngigen Rauschstrombeitrag dar, die zweite Stromkomponente
Ir,1 reprsentiert durch RN 1 den frequenzabhngigen Beitrag. Beide Rauschstrme wer-
den ber die stromgesteuerte Stromquelle FN 0 und die spannungsgesteuerte Stromquelle
GN 1 am Summenknoten 4 aufaddiert.
Ir,1
Ir, ges = Ir,0 + 1. (3.20)
CN1
Die Spannungsquellen VN0, VN1 und VSense dienen lediglich zum Messen der Strme
fr die Stromsteuerung der stromgesteuerten Quellen FN 0, FN 1 und HN. Die stromge-
steuerte Spannungsquelle HN macht aus dem Gesamtrauschstrom eine Rauschspannung
an den ueren Klemmen der Rauschspannungsquelle. Deren Steilheit ist gm = 1/. Damit
wird aus dem Rauschstrom eine Rauschspannung. Fr eine gegebene Eckfrequenz f0 des
frequenzabhngigen Rauschanteils muss die Kapazitt so bestimmt werden, dass bei der
Eckfrequenz 1/(CN1 ) = 1 wird (siehe Gl. (3.20)). Abbildung 3.24 veranschaulicht das
Makromodell der Rauschspannungsquelle mit 1/f Anteil.
Eine Testschaltung fr die frequenzabhngige Rauschspannungsquelle mit zugehrigem
Testergebnis zeigt Abb. 3.25; VNoise1 referenziert auf das Subcircuit-Modell in Abb. 3.23.
Die der Testschaltung
zugrundeliegende Rauschspannungsquelle weist ein Grundrau-
schen von 10 nV/ Hz auf. Unterhalb 1 kHz zeigt sich 1/f Verhalten. Mit der Testschaltung
erzielt man das in Abb. 3.25 dargestellte Ergebnis. In hnlicher Weise kann man eine
frequenzabhngige Rauschstromquelle durch ein Subcircuit-Modell in PSpice darstellen.
Abbildung 3.26 zeigt das Subcircuit-Modell. Die stromgesteuerte Spannungsquelle HN
3.2 Grundlagen des Rauschens 111

1,0 V

300nV

2
U r df
100nV

30nV

10pV
10Hz 1,0kHz 100kHz

Abb. 3.25 Spektrale Rauschspannung an Knoten 2 in V / Hz als Ergebnis der Testschaltung

***** Rauschstromquelle
b a
.SUBCKT INOISE1 a b
2
+ PARAMS: IVal=0.1pA F0=1kHz Ri=1E5 I r df
***** Basis-Rauschquelle
RN0 1 0 {4*1.38E-23*300/(IVal*IVal)}; Rauschender Widerstand
VN0 1 0 DC 0 ; Sensor-Spannungsquelle fr den Rauschstrom von R
FN0 a b VN0 1 ; Stromgesteuerte Stromquelle mit Gain=1
GRid a b a b 10u ; Rauschfreier Innenwiderstand
RX0 a b 1G ; Hilfswiderstand
***** 1/f Anteil
RN1 2 0 {4*1.38E-23*300/(IVal*IVal)}; Rauschender Widerstand
VN1 2 0 DC 0 ; Sensor-Spannungsquelle fr den Rauschstrom von R
FN1 3 0 VN1 1 ; Stromgesteuerte Stromquelle mit Gain=1
CN1 3 0 {1/(6.28*F0)} ; Kapazitt fr Eckfrequenz F0
RX1 3 0 1G ; Hilfswiderstand (ohne Einfluss)
GN1 a b 3 0 1 ; Spannungsgesteuerte Stromquelle
.ENDS
Abb. 3.26 Makromodell einer parametrisierbaren 1/f-Rauschstromquelle

entfllt, da die Umwandlung von einem Rauschstrom zu einer Rauschspannung hier


nicht erforderlich ist. Um die Rauschstromquelle durch einen rauschfreien Innenwider-
stand zu ergnzen ist die stromgesteuerte Stromquelle GRid eingefgt, sie stellt einen
Innenwiderstand von 100 k dar (siehe Subcircuit-Modell in Abb. 3.26).
112 3 Modelle von Halbleiterbauelementen

Eine frequenzabhngige Rauschquelle mit 1/f Anteil lsst sich auch durch eine Diode
beschreiben, die in Flussrichtung betrieben wird. Das spektrale Rauschstromquadrat einer
Diode ergibt sich aus:

Ir,2 Diode
= 2qIDC, Diode + KF IDC,
AF
Diode /f . (3.21)
df

Dabei ist KF ein Koeffizient fr Schrotrauschen bzw. Funkelrauschen und AF ein Exponent
zur Modellierung des 1/f Anteils; q ist die Elementarladung und IDC, Diode der Strom der
Diode im Arbeitspunkt.

3.3 Modellbeschreibungen fr Bipolartransistoren

Ein Bipolartransistor mit den ueren Anschlssen E Emitter, B Basis und C Kollektor
besteht aus zwei pn-bergngen. Je nach Vorspannung UBE und UCE unterscheidet man
vier Betriebsarten: Normalbetrieb, Sttigungsbetrieb, Sperrbetrieb und Inversbetrieb. Fr
Verstrkeranwendungen muss der Bipolartransistor im Normalbetrieb arbeiten.

3.3.1 Wichtige Kennlinien eines Bipolartransistors

Das Symbol und die Klemmengren eines Bipolartransistors zeigt Abb. 3.27. Im Da-
tenblatt eines Bipolartransistors findet man neben den Grenzdaten (u. a. maximale

a b
A IE IC A IE IC
C C

IB IB
rb rb
B B' U CE B B' U EC

U BE U EB

IE E IE E
Arbeitspunkt: Arbeitspunkt:
IC(A); UCE(A); mit UCE(A) > 0,5V. IC(A); UEC(A); mit UEC(A) > 0,5V.

Abb. 3.27 Symbol und Klemmengren von npn und pnp Transistor, sowie deren innere
Diodenstrecken (verwendet werden Richtungspfeile); a npn-Transistor; b pnp-Transistor
3.3 Modellbeschreibungen fr Bipolartransistoren 113

Tab. 3.2 Parameter des


Name typ. Wert Bedeutung Spice-
DC-Modells mit
Parameter
Spice-Parametern
A A = 0.99 = Stromverstrkung A = IC /IE
B/(1 + B)
B B = 100 = Stromverstrkung B = IC /IB BF, XTB
A/(1 A) BR
IS IS = 1015 A Sttigungssperrstrom; legt IS, XTI
indirekt die Schwellspannung NF, NR,
in Flussrichtung fest: typ. 0,7 V IKF, IKR
ICB0 ICB0 =...nA Sperrstrom der Kollektor-Basis ISC, NE,
Diode ISE, NC

Verlustleistung, maximaler Strom, Grenzwerte fr Spannungen) die wichtigsten Kenn-


linien. Die bertragungskennlinie und die Ausgangskennlinien beschreiben u. a. das
Klemmenverhalten des Bipolartransistors. Nachstehend wird aufgezeigt, auf welcher
physikalischen Grundlage die Kennlinien zustande kommen. Grundstzlich besteht der
Bipolartransistor im Normalbetrieb aus zwei Diodenstrecken und einer stromgesteuer-
ten Stromquelle. Wie spter gezeigt wird, lsst sich die stromgesteuerte Stromquelle in
eine spannungsgesteuerte Stromquelle umrechnen. Die inneren Diodenstrecken des Bi-
polartransistors sind die Emitter-Basis Diode (Flussspannung an der Diode: UBE ) und
die Kollektor-Basis Diode. Voraussetzung fr Verstrkerbetrieb ist, dass die Emitter-Basis
Diode in Flussrichtung und die Kollektor-Basis Diode in Sperrrichtung betrieben wird.
Dies muss durch Beschaltung des Transistors mit Vorspannung und Betrieb in einem ge-
eigneten Arbeitspunkt (IC(A) , U (A)
CE ) bei gegebener Aussteuerung sichergestellt werden. Man
kennzeichnet diese Betriebsart mit Normalbetrieb (siehe Abb. 3.27).
Im Normalbetrieb weist die Emitter-Basis Diode die Schwellspannung von ca. 0,7 V auf
(bei Si-Transistoren), sie ist in Flussrichtung betrieben. Die Kollektor-Basis Diode muss
durch eine ausreichend groe Spannung UCE gesperrt sein. Der Sperrstrom der gesperrten
Kollektor-Basis Diode wird mit ICB0 angegeben.
Die wesentlichen Parameter, die das DC-Verhalten eines Bipolartransistors bestimmen,
sind in Tab. 3.2 dargestellt. BF bestimmt die Stromverstrkung im Normalbetrieb, BR im
Inversbetrieb. Im Inversbetrieb ist die Emitter-Basis Diode gesperrt und die Kollektor-
Basis Diode leitend. XTB bestimmt das Temperaturverhalten der Stromverstrkung. IS
ist der Transportsttigungssperrstrom, NF der Emissionskoeffizient im Normalbetrieb.
Der Emissionskoeffizient NF beeinflusst die Steilheit der Exponentialfunktion im Flussbe-
trieb, idealerweise ist NF = 1. NR ist der Emissionskoeffizient fr Inversbetrieb; ISE ist
der Rekombinationssperrstrom der Emitter-Basis Diode, NE der zugehrige Emissions-
koeffizient; ISC ist der Rekombinationssperrstrom der Kollektor-Basis Diode, NC der
zugehrige Emissionskoeffizient. Mit XTI wird das Temperaturverhalten des Transport-
114 3 Modelle von Halbleiterbauelementen

a
o o
IE IC 125 C 25 C
U CE

U BE IE

IE I S exp U B E UT
U BE
0 0 7V

b IC
U CB I CB0 + A I E4
IC

I CB0 + A I E3
IE
U1 RE
I CB0 + A I E2

U 1 0.7V I CB0 + A I E1
I E = ------------------------
-
RE
I CB0
IC = A I E + I CB0
U CB 0 U CB
0 7V 0
Abb. 3.28 Kennlinien eines Bipolartransistors und zugehrige Messschaltungen; a bertragungs-
kennlinie; b Ausgangskennlinien; UCE so, dass Kollektor-Basis Diode gesperrt ist

sttigungssperrstroms IS beeinflusst. IKF ist der Kniestrom der Stromverstrkung BF im


Normalbetrieb, IKR der Kniestrom der Stromverstrkung BR im Inversbetrieb. Siehe dazu
auch die Parameter des Diodenmodells im vorhergehenden Abschnitt.
Die wichtigsten Kennlinien eines Bipolartransistors sind die Eingangs- bzw. bertra-
gungskennlinie und die Ausgangskennlinienfelder. Die Eingangskennlinie charakterisiert
die in Flussrichtung betriebene Emitter-Basis Diode (B ist der innere Basisanschluss). Die
Ausgangskennlinienfelder stellen die gesperrte Kollektor-Basis Diode verschoben um den
Injektionsstrom des Transistoreffekts dar. Der Injektionsstrom wird charakterisiert durch
die Stromquelle A IE .
Fr die Ermittlung des Ausgangskennlinienfeldes muss ein Basisstrom oder ein Emit-
terstrom eingeprgt werden. Die bertragungskennlinie ist in Abb. 3.28a dargestellt bei
Normaltemperatur und bei 125 C. Abbildung 3.28b zeigt die Ausgangskennlinien mit
eingeprgtem Emitterstrom. Deutlich zeigt sich die Sperrkennlinie des Kollektor-Basis
pn-bergangs mit berlagertem Injektionsstrom A IE . Bei einer Darstellung ber UCE
verschieben sich die Ausgangskennlinien um die Flussspannung der Emitter-Basis Diode,
also um 0,7 V.
3.3 Modellbeschreibungen fr Bipolartransistoren 115

1,0A

IC

1,0mA

IC I E = f U BE
1,0 A

1,0nA

10pA
0,1V 0,3V 0,5V 0,7V UBE 0,9V

Abb. 3.29 Eingangskennlinie bzw. bertragungskennlinie mit zugehriger Testschaltung

Experiment 3.3-1: Eingangskennl Ermittlung der Eingangskennlinie.

Die bertragungskennlinie mit der Ordinate in logarithmischer Darstellung zeigt Abb. 3.29.
Der Transportsttigungssperrstrom IS wrde sich bei idealisierter Fortsetzung der im loga-
rithmischen Mastab dargestellten Exponentialkennlinie (linearer Verlauf) bei UBE gegen
Null ergeben. Im Sperrbereich dominiert aber der Rekombinationssperrstrom, der im
Modellbeispiel (Q2N2222) ca. 10 pA betrgt.
blicherweise liegt der Sperrstrom einer gesperrten Diodenstrecke aber bei ca. 1 nA. Im
Hochstrombereich macht sich, wie bei jedem pn-bergang im Flussbereich, der Bahnwi-
derstand bemerkbar. Die Steilheit der Exponentialfunktion der Emitter-Basis Diode wird
durch den Emissionskoeffizienten NF bestimmt.
116 3 Modelle von Halbleiterbauelementen

20mA
18mA
IC
16mA
15mA 14mA

I C = f U CB 12mA
Parameter:I E
10mA
10mA
8mA
6mA
5mA 4mA
I E = 2mA
I CB0
0A
0V 4V 8V UCB

Abb. 3.30 Ausgangskennlinien mit IE als Parameter mit zugehriger Testschaltung

Experiment 3.3-2: Ausgangskennl_IE IC = f(UCE ) Ausgangskennlinien mit IE als


Parameter.

Die Ausgangskennlinien (Abb. 3.30) werden gem der im Bild angegebenen Testschaltung
ermittelt. Sie zeigen deutlich die verschobene Sperrkennlinie der Kollektor-Basis Diode,
verschoben um den Injektionsstrom des Transistoreffekts. Der Emitterstrom wird im
Beispiel um 2 mA verndert bis 20 mA.
In den Datenblattauszgen (Abb. 3.31) ist die Stromverstrkung B (entspricht nhe-
rungsweise hFE ) in Abhngigkeit vom Kollektorstrom im Arbeitspunkt mit der Temperatur
als Parameter dargestellt. Daneben findet sich der Sperrstrom ICB0 . Er erhht sich um mehr
als den Faktor 100 bei einer Temperaturerhhung um 100 C. Darber hinaus unterliegt
3.3 Modellbeschreibungen fr Bipolartransistoren 117

Abb. 3.31 DC-Stromverstrkung B (entspricht ungefhr hFE ) und Sperrstrom ICB0 des Bipolartran-
sistors BC846 (Datenblattauszug)

er erheblichen Exemplarstreuungen. Relevant ist der Sperrstrom insbesondere bei kleinen


Betriebsstrmen bzw. im Sperrbetrieb.

3.3.2 Physikalischer Aufbau und Grundmodell

Es wird der prinzipielle physikalische Aufbau des Bipolartransistors beschrieben. Aus dem
physikalischen Aufbau (Abb. 3.32) lsst sich unmittelbar ein physikalisches Grundmodell
im Normalbetrieb ableiten.
Basis des Fertigungsprozesses fr einen Bipolartransistor ist eine ca. 0,3 mm dicke
Si-Scheibe. Im Weiteren bentigt man Strukturierungs- und Dotierungsprozesse (z. B.
Diffusionsprozesse) zur Herstellung und Dotierung der Basiszone und der darin eingela-
gerten Emitterzone. Komplexer stellt sich der Aufbau in planarer Technik dar (Abb. 3.33),
wenn der Transistor von seiner Umgebung isoliert werden soll. Dazu mssen zustzlich zur
Isolation des Transistorelements beitragende gesperrte pn-bergnge vorgesehen werden,
die eine Sperrschichtkapazitt Ccs aufweisen. Die Bahnwiderstnde rex und rcx sind in der
Regel vernachlssigbar.
118 3 Modelle von Halbleiterbauelementen

Geometrie in Si-Planar-Technik Symbol


ca. 0,3mm B
U BE U CB
IB

E C
B
IE IC
IB rb
U CE

IB
E C Stromflu
IE n IC

p A IE IE IC
n
Abb. 3.32 Physikalischer Aufbau des npn Bipolartransistors fr Einzeltransistorfertigung

Kollektor IC IB Basis IE Emitter

Isolations- Isolations-
rahmen n+ n+ r ex C je rahmen
p rb p

n p
C cs Cc C C cs
r cx3
Injektions c
r cx1 Strom
n A IE
r cx2
Buried Layer n+

Substrat

Abb. 3.33 Physikalischer Aufbau eines planaren npn-Bipolartransistors mit isolierenden pn-
bergngen fr integrierte Anwendungen; aktive Zone in der Basis zwischen Emitter und Kollektor
durch Pfeile gekennzeichnet

Aus dem physikalischen Aufbau lsst sich direkt ein physikalisches Modell ableiten.
Der Injektionsstrom A IE wird durch eine gesteuerte Stromquelle dargestellt. Vom
ueren Basisanschluss zum inneren Basisanschluss ist der Basisbahnwiderstand rb zu
bercksichtigen.
3.3 Modellbeschreibungen fr Bipolartransistoren 119

U B'E B' U CB'

E C
n p n

A
U B'E + U B'E
- Kollektor-Basis
n p 0 = n p0 exp --------------------------------
A UT Raumladungszone
U B'E
n p 0 = n p0 exp ----------
-
U T
Qe
A
Ic + Ic
np x
Qe

x
Emitter x = 0 Basis x = wb Kollektor

Abb. 3.34 Ladungstrgerkonzentration der freien Elektronen (Minorittstrger); Ladungsdreieck


in der Basiszone im Normalbetrieb

Transistoreffekt: Die aktive Zone des Transistors zeigt modellhaft stark vereinfacht
Abb. 3.34 in einer linearen (nur von x abhngigen) Darstellung. An der Grenzschicht
zwischen Emitter und Basis (bei x = 0) gelangen aufgrund der Flussspannung an der
Emitter-Basis Diode Elektronen in die Basiszone (Elektronendichte an der Grenzschicht:
np (0) gesteuert durch UBE ). Die Ladungen der Elektronen Qe in der Basiszone bilden
ein Ladungsdreieck, da bei x = wb die Elektronendichte im Normalbetrieb gleich Null
ist. Ursache fr die Abnahme der Elektronendichte ist: Elektronen bei x = wb gelangen in
den Einflussbereich der in der gesperrten Kollektor-Basis Raumladungszone vorherrschen-
den Feldstrke und werden daher zum niedrigeren Energieniveau (verursacht durch die
Sperrspannung UCB ) der Kollektorzone hin injiziert (Injektionseffekt). Dieser Effekt be-
grndet mit dem Injektionsstrom A IE den eigentlichen Transistoreffekt. Voraussetzung
des Transistoreffekts ist eine hinreichend kleine Basisweite wb und eine geringe Dotierung
der Basiszone. Damit wird die Rekombinationsrate in der Basiszone klein gehalten. Der
berwiegende Teil der vom Emitter emittierten Elektronen gelangt in den Einflussbereich
der Feldstrke der Raumladungszone am Kollektor-Basis bergang.
Die von beweglichen Ladungstrgern freie Kollektor-Basis Raumladungszone ist um
so breiter, je hher die Sperrspannung ist. Mit breiter werdender Raumladungszone ver-
mindert sich die effektive Basisweite. Der Kollektor-Basis Raumladungszone kann eine
spannungsabhngige Sperrschichtkapazitt (Cc ) und der in Flussrichtung betriebenen
Emitter-Basis Diode eine Diffusionskapazitt (Cbe ) zwischen der inneren Basis B und
dem Emitter E zugeordnet werden.
120 3 Modelle von Halbleiterbauelementen

IC
IB = const

Einfluss des Bahnwiderstands rcx

VA 0 UCE

Abb. 3.35 Early-Effekt und seine Auswirkungen auf das Ausgangskennlinienfeld

Das Konzentrationsgeflle der freien Ladungstrger (Elektronendichte: np (x)) in der


Basiszone begrndet einen Diffusionsstrom, der um so grer ist, je steiler die Ladungs-
trgerdichte abfllt. Der Transistoreffekt ist um so ausgeprgter, je mehr vom Emitter
emittierte Elektronen bis zur Raumladungsgrenze x = wb gelangen und dort zum Kollektor
hin injiziert werden. Es sollten mglichst wenig Ladungstrger in der Basiszone rekom-
binieren. Dies ist um so besser gegeben, je kleiner die Basisweite wb ist und je geringer die
Defektelektronendichte in der Basiszone ist. In diesem Fall ist der Rekombinationsstrom in
der Basiszone sehr klein, der Injektionsstrom (dargestellt durch die Stromquelle A IE ) ist
dann mit A 1 nahezu gleich dem Emitterstrom.

Basisbahnwiderstand: Die innere Basis B wird ber einen rumlich sehr engen Kanal
(wb liegt im m-Bereich) mit geringer Defektelektronendichte nach auen (Anschluss B)
gefhrt. Das bedeutet, dass der Basisbahnwiderstand rb signifikante Werte (ca. einige 10 
bzw. bis zu einigen 100 ) annehmen kann.

Early-Effekt: Je grer die Sperrspannung an der Kollektor-Basis-Diode ist, um so brei-


ter wird die Raumladungszone. Die breitere Raumladungszone vermindert die effektive
Basisweite. Damit verbessert sich der Transistoreffekt, es erhht sich die Stromverstr-
kung. Charakterisiert wird der Early-Effekt durch die Early-Spannung VA . Bei konstantem
Basisstrom erhht sich mit zunehmender Sperrspannung UCB damit der Kollektorstrom.
Die Auswirkungen des Early-Effekts auf das Ausgangskennlinienfeld zeigt Abb. 3.35. Dar-
ber hinaus vermindert der Early-Effekt den Innenwiderstand der am Kollektorausgang
wirksamen Stromquelle (siehe ro im Kleinsignalmodell in Abb. 3.36).

Erluterung des Kleinsignalmodells im Normalbetrieb: Der Emitterstrom ist gleich dem


Strom der in Flussrichtung betriebenen Emitter-Basis Diode (IE IS exp (UB  E /UT )). Das
Verhalten der Diode wurde im vorhergehenden Abschnitt dargestellt. Es gelten die dort ein-
gefhrten Modellbeschreibungen fr einen pn-bergang. Aufgrund des Transistoreffekts
ist der Kollektorstrom annhernd gleich dem Emitterstrom (IC IE ). Bei Kleinsignalan-
steuerung lsst sich im Arbeitspunkt eine Linearisierung des exponentiell verlaufenden
Diodenstroms in Form einer Reihenentwicklung vornehmen. Die Signalamplitude am
3.3 Modellbeschreibungen fr Bipolartransistoren 121

rc
rb Cc r cx
B C
B C
0 + 1 re Cb e Ux r0 C cs
gmU x
E
r ex

Abb. 3.36 Kleinsignalmodell eines Bipolartransistors im Normalbetrieb

Eingang des Transistors sollte fr die Gltigkeit der Linearisierung dabei nicht grer als
einige 10 mV sein. Bei einer typischen Spannungsverstrkung von ca. 200 entstehen dabei
Ausgangsspannungsnderungen von einigen Volt Amplitude. Insofern widerspricht die-
se Einschrnkung praktischen Aufgabenstellungen nicht. Es gilt nherungsweise fr IC ,
aufgeteilt in eine DC-Lsung und eine AC-Lsung:
 
UB E
IC IS exp = IC (A) + gm UB E . (3.22)
UT    
DC AC

Dabei ist gm die Steilheit im Arbeitspunkt. Sie bestimmt sich mit UT als Temperaturspan-
nung (bei Normaltemperatur ist: UT = 26 mV) aus:

IC(A) 0
gm = = . (3.23)
UT re
Werden nur die nderungsgren im Arbeitspunkt betrachtet, so lsst sich die in
Flussrichtung betriebene Emitter-Basis Diode linearisieren und durch einen differenzi-
ellen Widerstand re = IE(A) /UT ersetzen. Formal wird fr die Stromverstrkung A = IC /IE
die nderungsstromverstrkung 0 = IC /IE eingefhrt. In gleicher Weise verfhrt
man fr die Stromverstrkung B = IC /IB und fhrt die nderungsstromverstrkung
0 = IC /IB ein. Mit der spter noch zu erklrenden Umrechnung der Transistoreffekt-
Stromquelle (gm U x von C  nach E  wirkend) erhlt man fr Kleinsignalanwendungen
(nderungen im Arbeitspunkt) eines BJT im Normalbetrieb das in Abb. 3.36 skizzierte
Kleinsignalmodell.

Substratkapazitt: Aufgrund der in Abb. 3.33 skizzierten Manahmen zur Trennung von
Transistorelementen in planarer Aufbauweise ergibt sich eine Substratkapazitt Ccs , die den
Kollektorausgang belastet.

Sperrschichtkapazitt und Diffusionskapazitt: Die Sperrschichtkapazitt Cjc bzw. Cc


der gesperrten Kollektor-Basis-Diode ist neben der Diffusionskapazitt der Emitter-Basis
122 3 Modelle von Halbleiterbauelementen

Abb. 3.37 Sperrschichtka-


pazitt Cc einer gesperrten
Diodenstrecke
(Datenblattauszug)

Diode Cb e (siehe Abschn. 3.1.1) fr das Frequenzverhalten ausschlaggebend. Die Sperr-
schichtkapazitt ist abhngig von der Sperrspannung an der gesperrten Diodenstrecke.
Abbildung 3.37 zeigt in einem Datenblattauszug typische Werte fr die Sperrschichtkapa-
zitt. Die Diffusionskapazitt des pn-bergangs in Flussrichtung beschreibt die verzgerte
nderungswirkung der Ladungstrger bei einer Spannungsnderung, sie hngt ab vom
Flussstrom im Arbeitspunkt.
Die Modellparameter des Kleinsignalmodells fr AC-Analyse im Arbeitspunkt erlutert
Tab. 3.3 mit Hinweisen auf einschlgige Spice-Parameter.
Soll der Bipolartransistor als Verstrkerelement verwendet werden, so muss ein Kollek-
torstrom IC(A) flieen und die Kollektor-Emitter-Strecke UCE muss hinreichend aussteuerbar
sein. Das in Abb. 3.36 angegebene Kleinsignalmodell gilt nur im Normalbetrieb. Darber
hinaus gibt es, wie schon eingangs erwhnt, insgesamt vier Betriebsarten (siehe Abb. 3.38).

Sttigungsbetrieb: Im Sttigungsbetrieb sind beide Dioden leitend, der Transistor wird


am Kollektorausgang sehr niederohmig (typisch einige  mit induktiver Komponente).
Das Verhalten als gesteuerte Stromquelle geht verloren. Die Stromverstrkung B reduziert
sich dramatisch. Eine niedrige Stromverstrkung B  100 kennzeichnet den gesttigten
Transistor, d. h. der Basisstrom ist gegenber dem Normalbetrieb beim Sttigungsbetrieb
erheblich grer. Die Sttigungsspannung UCE, sat betrgt typisch 0,1 V (siehe Abb. 3.39).
Um den Sttigungsbetrieb zu vermeiden, sollte UCE > 0,5 V sein.
3.3 Modellbeschreibungen fr Bipolartransistoren 123

Tab. 3.3 Parameter AC-Modell


Name typ. Wert Bedeutung Spice-Parameter
0 0 = 0,995 Stromverstrkung 0 = IC /IE
0 0 = 200 Stromverstrkung 0 = IC /IB BF, BR
re re = UT /IE(A) Differenzieller Widerstand der
Emitter-Basis Diode
rb rb = 100  Basisbahnwiderstand RB, RBM, IRB
rex Vernachlssigbar Bahnwiderstand der Emitterzone RE
rcx Vernachlssigbar Bahnwiderstand der Kollektorzone RC
1
IC(A) /VA
ro ro Early-Effekt mit VA als VAF, VAR
ro (1/gm ) VA /UT Early-Spannung: Innenwiderstand
der Stromquelle am Kollektor zum
Emitter
rc rc M Sperrwiderstand der Kollektor-Basis
Diode
F F Qe /IC Transitzeit der Ladungstrger in der TF, XTF, VTF, ITF,
Basiszone: begrndet die PTF, TR
Diffusionskapazitt
Cb Cb F gm Diffusionskapazitt der in
Flussrichtung betriebenen
Emitter-Basis Diode: die
Stromnderung reagiert verzgert auf
ein U
Cje Cje0 /(1 Ub  e /Vje ) Sperrschichtkapazitt zwischen B CJE, VJE, MJE
und E
Cb e Cb  e = Cb + Cje Gesamtkapazitt zwischen B und E;
Cje ist vernachlssigbar
Cjc0
Cjc Cjc = (1Ucb /Vje )
Sperrschichtkapazitt zwischen B und CJC, VJC, MJC
C; sie betrgt einige pF
T 1/T
T (Cb + Cje + Cjc ) Zusammenhang der Transitfrequenz
T mit den Kapazittsangaben
gm

Sperrbetrieb: Beide Diodenstrecken sind gesperrt und damit hochohmig. Es gilt das in
Abschn. 3.1.1 dargestellte Sperrverhalten fr beide gesperrten pn-bergnge.

Inverser Betrieb: Der Emitter wird zum Kollektor und umgekehrt. Wegen der ungnsti-
geren Geometrieverhltnisse ergibt sich eine sehr viel kleinere inverse Stromverstrkung
BR . Der Inversbetrieb stellt sich ein, wenn Emitter und Kollektor vertauscht werden.
124 3 Modelle von Halbleiterbauelementen

UCB
Sperrbetrieb: Normalbetrieb:

EB Diode gesperrt EB Diode leitend


CB Diode gesperrt CB Diode gesperrt

0
UBE
Inverser Betrieb: Sttigungsbetrieb:

EB Diode gesperrt EB Diode leitend


CB Diode leitend CB Diode leitend

Abb. 3.38 Betriebsarten des Bipolartransistors entsprechend der gegebenen Vorspannung

Abb. 3.39 Sttigungs-


spannung UCE, sat
(Datenblattauszug)
3.3 Modellbeschreibungen fr Bipolartransistoren 125

3.3.3 DC-Modellvarianten fr die Abschtzanalyse

Fr die DC-Analyse bentigt man ein dafr geeignetes vereinfachtes Modell, um das Schal-
tungsverhalten abschtzen zu knnen. Dies gilt insbesondere fr die Bestimmung des
Arbeitspunktes von Transistoren. Das physikalische Modell wurde bereits in Abb. 3.27
vorgestellt. Es sollen nun daraus abgeleitete Modellvarianten eingefhrt werden. Mit

IE = IC + IB . (3.24)

lsst sich ein neues Modell ableiten dessen Ausgangsstromquelle von IB gesteuert wird
(Ansteuerung mit eingeprgtem Basisstrom). Gleichzeitig ergibt sich, dass dann der
Sperrstrom ICB0 mit B + 1 multipliziert eingeht. Das heit, wenn die Basis mit einer u-
eren Stromquelle angesteuert wird, geht der Sperrstrom am Ausgang mit (B + 1) ICB0
wesentlich strker ein. Diese Eigenschaft hat erhebliche Konsequenzen zum Beispiel fr die
Arbeitspunktstabilitt.
Neben der Modellvariante in Abb. 3.40b kann man eine weitere Modellvariante da-
durch bilden, dass man die Injektionsstromquelle vom Kollektor zum Emitter wirken lsst
(Abb. 3.41). Allerdings muss dann der Strom durch die Emitter-Basis Diode auf den Wert
IE /(B + 1) korrigiert werden. Das ist schon allein deshalb erforderlich, da jetzt der Haupt-
strom an der Emitter-Basis Diode vorbei fliet. Das Klemmenverhalten des Modells in
Abb. 3.41 ist unverndert gegenber den Modellangaben in Abb. 3.40, da A + 1/(B + 1) = 1
ist. Der Kollektorstrom IC , der Emitterstrom IE und damit auch der Basisstrom IB ist iden-
tisch gegenber den bisher betrachteten Modellen. Man nennt diese Modellvariante auch
Transport-Modell.

a b
A IE IC B IB IC
C C

IB I CB0 IB B+1 I CB0


B rb B rb
U CE U CE

U BE U BE
IE E IE E
U B'E U T U B'E U T
IE = IS e 1 IE = IS e 1

I C = A I E + I CB0 IC = B IB + B + 1 I CB0

Abb. 3.40 DC-Modell eines npn-Transistors im Normalbetrieb; a gesteuert durch IE (z. B. durch
uere Stromquelle); b gesteuert durch IB
126 3 Modelle von Halbleiterbauelementen

Abb. 3.41 Transport-Modell IC


eines npn-Transistors im C
I CB0
Normalbetrieb
A IE
IB
rb
B U CE

U BE
IE
------------
-
B+1 I
E E

40mA
IC
30mA
I C = f U CE
Parameter:I B

20mA

10mA

0A

-10mA
-1V 1V 3V 5V 7V 9V UCE

Abb. 3.42 Ausgangskennlinien mit IB als Parameter und zugehriger Testschaltung

Experiment 3.3-3: Ausgangskennl_IB Ausgangskennlinien mit IB als Parameter.

Noch eine Anmerkung zu den Ausgangskennlinien: In der Darstellung der Ausgangskenn-


linien in Abb. 3.42 zeigt sich der bereits erluterte Early-Effekt. Bei grerer Sperrspannung
der Kollektor-Basis Diode verringert sich die effektive Basisweite aufgrund der breiter wer-
3.3 Modellbeschreibungen fr Bipolartransistoren 127

denden Raumladungszone. Als Folge davon steigt die Stromverstrkung B. Das heit bei
konstantem Basisstrom ergibt sich mit zunehmender Sperrspannung UCE ein grerer
Kollektorstrom. Die Ausgangskennlinien sind nach oben geneigt.
Bei negativem UCE ist die Kollektor-Basis Diode leitend und die Emitter-Basis Diode
gesperrt, der Transistor arbeitet im Inversbetrieb. Die Stromverstrkung im Inversbe-
trieb ist wegen der ungnstigeren geometrischen Verhltnisse wesentlich kleiner. Das
Kennlinienbild zeigt deutlich die Auffcherung bei inversem Betrieb.

3.3.4 AC-Modellvarianten fr die Abschtzanalyse

Bei Linearisierung im Arbeitspunkt lassen sich vereinfachte Modelle fr den Bipolar-


transistor im Normalbetrieb einfhren. Die AC-Modelle bilden die Grundlage fr die
AC-Abschtzanalyse.
Neben dem bereits in Abb. 3.36 vorgestellten AC-Modell sind bei der Schaltungsana-
lyse weitere Modellvarianten fr die Abschtzanalyse oft sehr zweckmig und hilfreich.
Grundstzlich kann der Bipolartransistor mit einer unabhngigen Stromquelle am Emitter
oder an der Basis, oder mit einer ueren Spannung zwischen Basis und Emitter angesteu-
ert werden. Verwendet man je nach Ansteuerung ein dafr geeignetes Modell, so lassen sich
daraus Eigenschaften ableiten ohne gro zu rechnen. Abbildung 3.43 zeigt gleichberech-
tigte Modellvarianten. Die linearisierte Emitter-Basis Diode im Arbeitspunkt wird durch
re reprsentiert. Bei Einfhrung eines Sperrwiderstandes fr die gesperrte Kollektor-Basis
Diode im Normalbetrieb erhlt man den hochohmigen Sperrwiderstand rc . Davon un-
abhngig ist der Early-Widerstand r0 zu bercksichtigen. Der eigentliche Transistoreffekt
wird nachgebildet durch den Injektionsstrom 0 I e bzw. gm U b e .
Ersetzt man den Strom I e der Injektionsstromquelle durch I b , so erhlt man die Variante
nach Abb. 3.43b. Die gesteuerte Stromquelle ist jetzt durch 0 I b charakterisiert. Der
Sperrwiderstand der Kollektor-Basis Diode muss dann auf rc /(0 +1) korrigiert werden. Im
Weiteren ist es naheliegend, die den Transistoreffekt beschreibende Stromquelle 0 I e mit
0 I e = gm U b e ber die Steilheit durch die nderung der Spannung an der Emitter-Basis
Diode zu ersetzen (Variante Abb. 3.43c). Lsst man diese Stromquelle nicht vom Kollektor
zur inneren Basis, sondern zum Emitter wirken, so ist der differenzielle Widerstand re durch
re (0 + 1) zu ersetzen, da dann der Hauptstromfluss nicht mehr ber re fliet.
Am hufigsten verwendet wird Variante c). Variante d) ist interessant bei Spannungs-
steuerung des Emittereingangs (z. B. Basisschaltung). Die AC-Modelle sind fr npn- und
pnp-Transistoren gleich. Hinsichtlich der nderungen im Arbeitspunkt weisen die Bipo-
lartransistoren gleiches Verhalten auf. Bei Frequenzen oberhalb ca. 1 MHz ist rc zu ersetzen
durch die Sperrschichtkapazitt Cc . Zum differenziellen Widerstand re schaltet sich parallel
die Diffusionskapazitt Cb (siehe Abb. 3.44).
Nherungsweise gilt fr die Frequenzabhngigkeit der Stromverstrkung mit fT als
Transitfrequenz (fr findet man im Datenblatt):
1 1
= 0 ; = 0 . (3.25)
1 + j f /fT 1 + j (f /fT ) (0 + 1)
128 3 Modelle von Halbleiterbauelementen

a Ic C b Ic C
0 Ie 0 Ib

Ib rc Ib
rb rb rc
--------------
-
B ro B 0+1
ro

U be re U be re

Ie Ie
E E
U be I b rb + I e re; I e = I b 0 +1 ;
U be
Z be = --------- rb + re 0 +1
Ib

Ic 0 I e + U cb' r c + U ce ro Ic 0 I b + U cb' 0 +1 r c + U ce r o

c Ic C d
Ic C
E g m U eb'
Ie

Ib rc re
rb rc
U eb
g m U b'e

B ro

U be re +1 rb
0
Ib
Ie E B
U eb I b r b + I e r e ;I b = I e 0 +1 ;
Z be rb + re 0 +1 Z eb re + rb 0 +1

Ic g m U b'e + U cb' r c + U ce r o

Abb. 3.43 Modellvarianten fr AC-Modelle bei Kleinsignalanalyse im unteren Frequenzbereich; a


Stromquellensteuerung durch I e ; b Stromquellensteuerung durch I b ; c Spannungssteuerung durch
U b e ; d Spannungssteuerung durch U eb

Die eingefhrten Modellvarianten sind fr die Schaltungsanalyse und die Dimensionierung


von Schaltungen mit Bipolartransistoren unverzichtbar. Bei geeigneter Wahl einer Modell-
variante lassen sich ohne groe Zwischenrechnungen Eigenschaften von Schaltungen direkt
ablesen.
3.3 Modellbeschreibungen fr Bipolartransistoren 129

a b
Ie Ic C
Ic C
Cc

g m U b'e
Ib Ib rc
rb Cc rb
B ro B ro
Ie re*
U be re U be
Cb Cb
Ie E re = re Ie E
0+1

Abb. 3.44 Modellvarianten fr AC-Analyse bei Frequenzen oberhalb ca. 1 MHz

3.3.5 Rauschen eines BJT-Verstrkers

Halbleiterbauelemente weisen innere Rauschquellen auf, die zu einem Zusatzrauschen


fhren und damit die Rauschzahl des Verstrkers verschlechtern. Insbesondere in Anwen-
dungen, wo sehr schwache Signale verstrkt werden sollen, spielt das Rauschverhalten eine
wichtige Rolle. Da es sich beim Rauschen immer um kleine Signale handelt, ist die Rausch-
analyse der AC-Analyse in einem gegebenen Arbeitspunkt zugeordnet. Allerdings handelt
es sich beim Rauschen um statistisch verteilte Signale, so dass die spektrale Rauschleistungs-
dichte zugrunde gelegt werden muss. Es soll nunmehr die Verstrkerschaltung von Abb. 3.45
mit Rauschquellen betrachtet werden. Zur Vereinfachung bleiben die Sperrschichtkapazi-
tt Cc , der Sperrwiderstand rc , die Diffusionskapazitt Cb und der Early-Widerstand r0
unbercksichtigt.

Ic 2 RL
R G : wirksamer Generatorwiderstand
U2
R L : wirksamer Lastwiderstand

RG rb
1
g m U b'e

2
Ir C df

2
U1 Ir B df
r e*
re = re 0 +1
Ie

Abb. 3.45 AC-Ersatzschaltbild einer Verstrkerstufe mit inneren Rauschquellen


130 3 Modelle von Halbleiterbauelementen

Ir,2 B /df = 2 q IB(A) + KF IB(A)AF /f ;

Ir,2 C /df = 2 q IC(A) ; . (3.26)


     
Schrotrauschen Funkelrauschen

Der Bipolartransistor bringt drei Rauschquellen ein. Der Basisbahnwiderstand weist Wider-
standsrauschen auf. Im Arbeitspunkt liegt dem Basisstrom IB(A) Schrotrauschen und Fun-
kelrauschen zugrunde, dem Kollektorstrom Schrotrauschen. Aus Gl. (3.26) ist das spektrale
Verhalten der inneren Rauschquellen eines Bipolartransistors zu entnehmen. Dabei ist q die
Elementarladung, KF ist ein Koeffizient fr Funkelrauschen und AF ist der Exponent fr
Funkelrauschen. Typischerweise ist AF = 1. Die Leistungen der einzelnen Rauschbeitrge
summieren sich am Ausgang und ergeben am Knoten 2 die mittlere quivalente
RauschspannungU r,ges . Jeder einzelne Rauschbeitrag wird durch das Netzwerk bewertet.
Der Verstrker mge eine quivalente Rauschbandbreite Br aufweisen. Dann ergeben
sich die in der nachstehenden Tabelle aufgefhrten Rauschbeitrge mit deren Bewertung-
en am Summenpunkt am Ausgang. Um frequenzunabhngige spektrale Rauschbeitrge
zu erhalten, wird der Einfachheit halber der Beitrag des Funkelrauschens (1/f Rauschen)
weggelassen. Dann ist die Integration des spektralen Rauschbeitrags ber der Frequenz
identisch mit der Multiplikation der quivalenten Rauschbandbreite Br . Die Berck-
sichtigung frequenzabhngiger Rauschbeitrge und deren frequenzabhngige Bewertung
durch ein frequenzabhngiges Netzwerk macht die Rauschanalyse wesentlich aufwndiger.
Selbstverstndlich erfolgt bei der Rauschanalyse in PSpice eine genaue Bercksichtigung
der frequenzabhngigen spektralen Rauschbeitrge. Die Rauschanalyse ist unterhalb der
AC-Analyse im Simulation Profile zu aktivieren.
Mit den Rauschbeitrgen aus Tab. 3.4 erhlt man als Gesamtrauschspannung (Effektiv-
wert) am Ausgang:

2 2 2 2
U r,ges = U r1 +U r2 +U r3 +U r4 . (3.27)

Im folgenden Experiment wird eine Rauschanalyse fr eine Verstrkerschaltung gem


Abb. 3.46 durchgefhrt.

Tab. 3.4 Rauschbeitrge Element Beitrag zuU r,ges


bei frequenzunabhngigen 
Elementen RG + rb U r,1 = 4 k T Br (RG + rb ) gm RL

RL U r,2 = 4 k T Br RL

2
Ir,B /df U r,3 = 2 q IB(A) Br (0 + 1) re ||(RG + rb ) gm RL

2
Ir,C /df U r,4 = 2 q IC(A) Br RL
3.3 Modellbeschreibungen fr Bipolartransistoren 131

Abb. 3.46 Verstrkerschaltung


mit einem Bipolartransistor zur
Rauschanalyse

Experiment 3.3-4: Verstrkerschaltung AC-Analyse mit Rauschanalyse.

In PSpice steht unter der AC-Analyse eine Rauschanalyse zur Verfgung. Abbildung 3.46
zeigt eine einfache Verstrkerschaltung mit einem Bipolartransistor. Im Template fr die
AC-Analyse ist der Summenpunkt am Ausgang (hier N2) und die Eingangssignalquelle
(hier V1) anzugeben. Mit INTERVAL = 10 werden bei der Print-Ausgabe nur nach jedem
10. Frequenzschritt ausfhrliche Ergebnisse der Rauschanalyse ausgegeben. In Abb. 3.47
sind die Ergebnisse der Rauschanalyse dargestellt. ONOISE ist die mittlere quadratische
(RMS)-Summe der Rauschbeitrge fr den Summenpunkt am Ausgang (siehe Gl. (3.27),
INOISE bestimmt die auf den Eingang umgerechnete quivalente Rauschquelle, die eine
Spannungsquelle oder eine Stromquelle sein kann.

1uV

ONOISE
100nV

10nV

INOISE
1nV
10Hz 1kHz 100kHz 10MHz

Abb. 3.47 Ergebnisse der Rauschanalyse einer Verstrkerschaltung; ONOISE ist die wirksame
mittlere Gesamtrauschspannung am Ausgang
132 3 Modelle von Halbleiterbauelementen

3.3.6 Gummel-Poon Modell

In Schaltkreissimulatoren, so wie auch in PSpice, verwendet man blicherweise das


Gummel-Poon Modell. Das Gummel-Poon Modell ermglicht eine vollstndige Beschrei-
bung des statischen und dynamischen Grosignalverhaltens des Bipolartransistors fr alle
Betriebsbereiche.
Ohne nher auf das Zustandekommen der Gleichungen einzugehen, soll das Modell
in Abb. 3.48 im Prinzip erlutert werden. Das Gummel-Poon Modell, bercksichtigt
u. a. mit Ladungseffekten die Ladungssteuerung, die stromabhngige Stromverstrkung,
Rekombinationseffekte und den Early-Effekt. Die Stromquelle in Abb. 3.48 mit

QB0
(Ibe1 Ibc1 ) . (3.28)
QB

C
IC
RC
C'
d Q DC I bc1
---------------- I bc2 ---------
-
dt BR
C jC
Q B0
IB I be1 I bc1 ----------
RB QB
B'
B

C jE
d Q DE I be1
---------------- I be2 ---------
-
dt BF
E'
RE
IE
E
UB E
Ibe1: Vorwrts-Diffusionsstrom I be1 = IS - 1
exp -------------------------
NF U T
UB E
Ibe2: Korrekturstrom I be2 = ISE exp ------------------------- 1
NE U T
UB C
Ibc1: Rckwrts-Diffusionsstrom I bc1 = IS exp ------------------------- 1
NR U T
UB C
Ibc2: Korrekturstrom I bc2 = ISC exp -------------------------- 1
NC U T

Abb. 3.48 Dynamisches Modell eines npn-Bipolartransistors


3.3 Modellbeschreibungen fr Bipolartransistoren 133

wirkt vom inneren Kollektor C  zum inneren Emitter E  , sie entspricht dem Transportmo-
dell.
Zwischen den inneren Anschlssen C  , B , E  und den ueren Anschlssen C, B, E
liegen die Bahnwiderstnde RB, RC und RE, wobei meist RC und RE vernachlssigt wird,
womit die Anschlsse E  und E bzw. C  und C identisch sind. hnlich wie schon beim
Diodenmodell in Abschn. 3.1.1 wird sowohl fr die Emitter-Basis Diode, als auch fr die
Kollektor-Basis Diode eine Korrekturdiode eingefhrt, um die Rekombinationseffekte im
Sperrbetrieb richtig beschreiben zu knnen. Der Strom durch die Emitter-Basis Diode Ibe1
ist wie beim Transportmodell in Abb. 3.41 und 3.43c) um die Stromverstrkung vermindert.
Gleiches gilt fr den Strom Ibc1 ; Ibe2 und Ibc2 sind die Strme der Korrekturdioden; QDE
ist die Diffusionsladung der Emitter-Basis Diode; QDC die Diffusionsladung der Kollektor-
Basis Diode. Damit wird der Auf- und Abbau der Diffusionsladungen in der Basiszone
anstelle von Diffusionskapazitten mit Stromquellen dQ/dt beschrieben.

Zur Ladungssteuerung: Die Diffusionsladung QDE der Basis-Emitter Diode entspricht


beispielsweise der Minorittstrgerladung Qe in Abb. 3.34 bzw. in Tab. 3.3. Ist die Kollektor-
Basis Diode leitend (Inversbetrieb), so ergibt sich entsprechend eine Diffusionsladung
QDC . Die Diffusionsladungen bewirken eine verzgerte Stromkomponente dQDE /dt bzw.
dQDC /dt im Flussbereich des pn-bergangs. Mit der Basislaufzeit TF im Normalbetrieb
und der Basislaufzeit im Inversbetrieb TR gilt nherungsweise:
 
UB  E
QDE = TF IS exp 1 TF Ibe1 |Normalbetrieb ;
NF UT
  (3.29)
UB C
QDC = TR IS exp 1 TR Ibc1 |Inversbetrieb .
NR UT

Neben den Diffusionsladungen sind die Ladungen in der Raumladungszone zu berck-


sichtigen. Sie ergeben sich durch Verschiebung des emitterseitigen bzw. kollektorseitigen
Sperrschichtrandes:

QjE =  (CjE dU );
(3.30)
QjC = (CjC dU ).

Die Basisladung QB wird bezogen auf die Basisgrundladung QB0 . Man erhlt die Basis-
grundladung QB0 bei Niederinjektion (Diffusionsladung vernachlssigbar) und bei Betrieb
ohne Vorspannung. QB setzt sich zusammen aus:

QB = QB0 + QDE + QDC + QjE + QjC . (3.31)


134 3 Modelle von Halbleiterbauelementen

In normierter Form lsst sich die Basisladung ausdrcken unter Bercksichtigung des
Early-Effektes und des Hochstrominjektionseffektes:
QB q1 
= qb = (1 + 1 + 4 q2 );
QB0 2
 
UB  C UB E 1
q1 = 1 ; (3.32)
VAF VAR
   
IS UB  E IS UB C
q2 = exp 1 + exp 1 .
IKF NF UT IKR NR UT

Dabei gilt unter Vernachlssigung der Arbeitspunktabhngigkeit von TF fr den Vorwrts-


Kniestrom IKF = QB0 /TF und fr den Rckwrts-Kniestrom IKR = QB0 /TR. Die Arbeits-
punktabhngigkeit der Transitzeit F lsst sich anpassen durch:
   2 
UB  C Ibe1
F = TF 1 + XTF exp . (3.33)
1,44 VTF Ibe1 + ITF

Diffusionskapazitt und Sperrschichtkapazitt: Nherungsweise gilt fr die Diffusions-


ladung QDE im Normalbetrieb:

QDE TF IC ; (3.34)

und damit ergibt sich fr die Diffusionskapazitt CDE :



dQDE IC(A)
CDE = Cb = TF TF gm . (3.35)
dU B E UT

Die spannungsabhngigen Sperrschichtkapazitten CjC und CjE stehen fr das kapazitive


Verhalten eines gesperrten pn-bergangs (siehe Gl. (3.9)).
 
UB C MJC
CjC = CJC 1 ;
VJC
  (3.36)
UB E MJE
CjE = CJE 1 .
VJE

Stromabhngiger Basisbahnwiderstand: Aufgrund der Leitfhigkeitsmodulation in der


Basiszone erhlt man einen stromabhngigen Basisbahnwiderstand:
QB0
RB = RBM + (RB(0) RBM) . (3.37)
QB
3.3 Modellbeschreibungen fr Bipolartransistoren 135

a b
IC I

10-2
IKF Steigung:

10-4 1 -
~ 2-------------
U
(A) T

10-6 IC
Steigung:
10-8 IB 1 -
------------------
~ NF U
T

10-10
1
Steigung: ~ NE
-------------------
U
10-12 T

ISE
10-14
IS
10-16
IS / BF
B BF 1 0 0,2 0,4 0,6 0,8 1 (V) UBE

Abb. 3.49 Zur Modellierung der stromabhngigen Stromverstrkung; a Stromverstrkung B = f(IC );


b Asymptotische Darstellung von IC = f(UBE ) bzw. IB = f(UBE )1

Stromabhngige Stromverstrkung: Die Stromverstrkung B = IC /IB ist abhngig vom


Kollektorstrom IC . Abbildung 3.49 zeigt den asymptotischen Verlauf von IC und IB
des Bipolartransistors in halblogarithmischer Darstellung. Bei mittleren Strmen ist die
Steigung von IC und IB proportional 1/(NF UT ). Der idealtypische Kollektorstrom IC
startet mit dem Transportsttigungssperrstrom IS bei UBE = 0. Es gilt die idealtypische
Diodenkennlinie:
 
UB  E
IC IS exp . (3.38)
(NF UT )

Wegen Gleichung Gl. (3.38) liegt mit typischen Werten von IS (ca. 1015 A) der Kollektor-
strom im Bereich um 0,5 mA bei einer Flussspannung UBE von 0,7 V. Bei kleinen Strmen
wirkt zustzlich der Rekombinationsstrom in der Basiszone, der Strom IB nimmt weniger
steil ab (Parameter ISE, NE). Dadurch vermindert sich die Stromverstrkung B. Bei hhe-
ren Strmen verringert sich der Anstieg des Kollektorstroms IC (Parameter IKF) aufgrund

1
Modellgleichungen, siehe u. a.: Vladimirescu, A.: The Spice-Book, John Wiley&Sons, New York,
1994, ISBN 0-471-60926-9, oder Reference Manual von PSpice A/D
136 3 Modelle von Halbleiterbauelementen

Tab. 3.5 Parameter Gummel-Poon Modell


Bez. Parameter Einheit Vorbe- Typ. Scale
setzg Wert Factor
IS Saturation Current A 1E-16 1E-15 Area
BF Forward Current Gain 100 200
NF Forward Emission Coefficient 1 1,5
VAF Forward Early Voltage V 100
IKF F High Current Roll-Off Corner A 0,1 Area
ISE BE Junction Leakage Current A 0 1E-13 Area
NE BE Junction Leakage Emission 1,5 2
BR Reverse Current Gain 1 3
NR Reverse Emission Coefficient 1 1,5
VAR Reverse Early Voltage V 250
IKR R High Current Roll-Off Corner A 0,1 Area
ISC BC Junction Leakage Current A 0 1E-13 Area
NC BC Junction Leakage Emission 1,5 2
RC Collector Resistance  0 10 1/area
RE Emitter Resistance  0 2 1/area
RB Zero-Bias Base Resistance  0 100 1/area
RBM Min. Base Resistance (high curr)  RB 10 1/area
IRB Curr. where Base Res. falls halfway A 0,1 Area
to its minimum value
TF Forward Transit Time S 0 1n
XTF Coeff. for bias depend. of F 0
VTF Voltage for F depend. on VBC V
ITF Curr. where F = f(IC,VBC ) starts A 0 Area
PTF Excess Phase at = 1/F Degr. 0
TR Reverse Transit Time s 0 100n
CJE BE zero-bias Junction Capac. F 0 2p Area
VJE BE built-in Potential V 0,75 0,6
MJE BE Grading Coefficient 0,33 0,33
CJC BC zero-bias Junction Capac. F 0 2p Area
VJC BC built-in Potential V 0,75 0,6
MJC BC Grading Coefficient 0,33 0,5
XCJC Fraction of CJC connected at internal 1 0,5
base node
CJC CS zero-bias Junction Capac. F 0 2p Area
VJC CS built-in Potential V 0,75 0,6
3.3 Modellbeschreibungen fr Bipolartransistoren 137

Tab. 3.5 (Fortsetzung)


MJC CS Grading Coefficient 0 0,5
EG Activation Energy eV 1,11 1,11
XTI IS Temperature Coefficient 3
XTB F and R Temperature Coeff.
FC Coeff. for forward-biased depletion 0,5
Capacitance Formula
KF Flicker Noise Coefficient 0
AF Flicker Noise Exponent 1

des Hochstromeffekts. Als Folge davon reduziert sich die Stromverstrkung B bei hheren
Strmen. Fr den Kollektorstrom IC gilt:
    
IS UB  E UB C
IC = exp exp
qb NF UT NR UT
   
IS UB C UB  C
exp 1 ISC exp 1 . (3.39)
BR NR UT NC UT

In Tab. 3.5 sind die Parameter des Gummel-Poon Modells mit den blichen Vorbesetzung-
en und typischen Werten aufgelistet. Die vorstehenden Ausfhrungen sollen zu einem
Grundverstndnis der Modellparameter beitragen. Fr den Anwender ist es hilfreich zu
wissen, wofr welcher Parameter steht und welcher physikalische Effekt sich damit wie
beeinflussen lsst. In integrierten Schaltungen wird der Transportsttigungssperrstrom IS
durch den Area-Faktor skaliert. Die Skalierung erfolgt so, dass die Stromdichten konstant
bleiben.

3.3.7 Verhaltensmodell in VHDL-AMS

Fr eine allgemeine dynamische Analyse ist eine allgemein gltige, nicht auf eine Betriebs-
art festgelegte, Modellbeschreibung erforderlich. In den blichen Spice-Simulatoren sind
die Modellgleichungen im Simulator hart codiert enthalten. Die Eigenschaften eines be-
stimmten Transistors lassen sich dabei durch geeignet gewhlte Modellparameter einstellen.
Ein fr einen Transistor gltiger Modellparametersatz ist in einer Model Library abgelegt.
Die Referenzierung auf den Modellparametersatz in einer registrierten Model Library er-
folgt durch bestimmte Attribute am Symbol des Transistors. Anders verhlt es sich bei einer
Schaltungsbeschreibung mit der Hardwarebeschreibungssprache VHDL-AMS. Dort kann
der Anwender eigene Modelle einfhren. Selbstverstndlich ist es auch mglich, ein in
einer Library verfgbares Modell zu verwenden. Nachstehend ist beispielhaft eine Modell-
beschreibung fr einen Bipolartransistor vom Typ npn dargestellt. Die Modellgleichungen
und die zugehrigen Parameter sind kommentiert, sie entsprechen dem Gummel-Poon
Modell. Die Stromquelle gem dem Transportmodell wirkt vom inneren Kollektor C 
(Terminal n1) zum inneren Emitter E  (Terminal n3). Die innere Basis B ist Terminal
138 3 Modelle von Halbleiterbauelementen

n2. Einige Formelgren sind allerdings anders bezeichnet, als in der Beschreibung des
Gummel-Poon Modells.
3.3 Modellbeschreibungen fr Bipolartransistoren 139
140 3 Modelle von Halbleiterbauelementen

3.4 Modellbeschreibungen von Feldeffekttransistoren

Grundstzlich unterscheidet man zwischen Sperrschicht-Feldeffekttransistoren (JFET) und


Isolierschicht-Feldeffekttransistoren (MOSFET). In einer zusammenfassenden Darstellung
wird eingefhrt in den physikalischen Aufbau und in daraus ableitbare Modelle fr Feld-
effekttransistoren. Fr die Abschtzanalyse und auch fr die Schaltkreisanalyse mit einem
Schaltkreissimulator sind hinreichend genaue Kenntnisse ber das physikalische Verhalten
dazu unverzichtbar.

3.4.1 Aufbau, Eigenschaften und Kennlinien von Sperrschicht-FETs

Behandelt werden der physikalische Aufbau, die Betriebsbereiche, die charakteristischen


Kennlinien, Modelle und Modellparameter fr Sperrschichtfeldeffekttransistoren. Abbil-
dung 3.50 zeigt das Symbol eines N-Kanal bzw. eines P-Kanal JFET mit der physikalischen
Ersatzanordnung. Die ueren Anschlsse sind Gate (G), Source (S) und Drain (D). Die
physikalische Ersatzanordnung besteht aus der Gate-Source-Diode, der Gate-Drain Diode
und einer spannungsgesteuerten Stromquelle. Der Feldeffekt erfordert, dass in einer kon-
kreten Anwendung beide Dioden gesperrt sind. Die Gate-Source-Spannung UGS muss also
immer so gerichtet sein, dass die zugehrige Diodenstrecke gesperrt ist. Gleiches gilt fr die
Gate-Drain-Diode, ansonsten ist der, der gesteuerten Stromquelle zugrundeliegende Feld-
effekt, nicht wirksam. Zur Ausbildung des eigentlichen Feldeffekts (Verstrkereigenschaft
im Stromquellen-Betrieb) muss beim N-JFET die Gate-Source-Spannung UGS grer als
eine Schwellspannung und zudem die Drain-Source-Spannung UDS hinreichend gro sein.

D
a
D ID
I D = f U GS ,U DS
G U DS G
U GS
S
U GS
S
b
U GS S
U GS S

G U SD G
I D = f U GS ,U DS
D ID
D
Abb. 3.50 Symbol und physikalische Ersatzanordnung im Abschnrbetrieb; a eines N-Kanal JFET,
und b eines P-Kanal JFET
3.4 Modellbeschreibungen von Feldeffekttransistoren 141

a b c
p-Gebiet
n-Gebiet D D
ID ID
Kanalzone
D

RLZ
RLZ

RLZ
RLZ
G G G G G

S p p p p
n n
U GS U DS U GS U DS
S S

Abb. 3.51 Physikalischer Aufbau des N-Kanal JFET; a prinzipieller Aufbau; b idealisierter sym-
metrischer Aufbau mit den Raumladungszonen zur Leitfhigkeitssteuerung des N-Kanals im
Widerstandsbetrieb, c Abschnrbetrieb Stromquellenbetrieb

Zum besseren Verstndnis wird der stark vereinfachte schematische physikalische Aufbau
eines N-Kanal JFET betrachtet. Der Feldeffekttransistor besteht aus zwei pn-bergngen,
nmlich zwischen Gate und Source, sowie zwischen Gate und Drain. Das Gebiet zwi-
schen Source und Drain wird mit Kanalgebiet gekennzeichnet. Der Feldeffekt beruht
auf der Steuerung der Raumladungszonen (RLZ) im Kanalgebiet auf Basis der gesperr-
ten pn-bergnge. Abbildung 3.51 zeigt den physikalischen Aufbau und die idealisierte
Kanalzone zwischen Gate und Drain mit Ausbildung einer Raumladungszone. Die Schwell-
spannung oder Abschnrspannung Up ist diejenige Sperrspannung zwischen Gatezone und
Kanalzone, ab der sich die Raumladungszonen ber die gesamte Kanallnge berhren, der
Feldeffekttransistor ist dann gesperrt.
Ein wesentliches Kennzeichen des Feldeffekttransistors ist, dass stets beide Dioden-
strecken (siehe Abb. 3.50) gesperrt sein mssen, um eine Raumladungssteuerung bewirken
zu knnen. Je nach Gre der Steuerspannung UGS und der Drain-Source-Spannung UDS
ergeben sich verschiedene Betriebsarten des Feldeffekttransistors.

Sperrbetrieb liegt dann vor, wenn die Steuerspannung UGS beim N-Kanal JFET kleiner
als die dem Feldeffekttransistor eigene Schwellspannung Up ist. Es bilden sich dann breite
Raumladungszonen, die sich ber die gesamte Kanallnge berhren. Es entsteht kein lei-
tender Kanal. Die Kanalzone ist voll bedeckt durch die Raumladungszonen. Der Transistor
ist gesperrt.

Widerstandsbetrieb oder Linearbereich (siehe Abb. 3.51b) ist dann gegeben, wenn bei
UGS > Up die Raumladungszonen nicht so weit greifen, dass sie sich berhren. Es entsteht
ein leitfhiger Widerstands-Kanal zwischen Source und Drain, dessen Breite durch die
Steuerspannung UGS und durch die Spannung UDS bestimmt wird und damit steuerbar ist.
Der bergangsbereich vom Linearbereich zum Abschnrbereich wird auch Trioden-
bereich genannt. Fr den reinen Widerstandsbetrieb muss UDS hinreichend klein sein.
142 3 Modelle von Halbleiterbauelementen

Tab. 3.6 Parameter eines N-Kanal Feldeffekttransistors


Name typ. Wert Bedeutung Spice-Parameter
Up Up = 4V Schwellspannung VTO, VTOTC
= 1 mA/V2 Transkonduktanz, Stromergiebigkeit BETA = /2;
BETATCE
IS IS = 1015 A Sttigungssperrstrom; legt indirekt die Schwell- IS, XTI, N
spannung in Flussrichtung fest: typ. 0,7 V
IGSS IGSS = nA Gate-Sperrstrom ISR, NR
4
= 10 Kanallngenmodulation LAMBDA =
CGS , CGD pF Sperrschichtkapazitten CGS, CGD, M,
PB

Abschnrbetrieb liegt dann vor, wenn sich die Raumladungszonen nur in einem Punkt,
dem Abschnrpunkt, berhren. Bei gegebener Steuerspannung UGS und grer werdender
Spannung UDS wird bei UDS = UDSP = UGS UP ein Punkt erreicht, bei dem sich die Raum-
ladungszonen (siehe Abb. 3.51c) berhren, der Kanal ist abgeschnrt. Man spricht dann
von Abschnrbetrieb oder Stromquellen-Betrieb. Erhht man ber den Abschnrpunkt
UDSP hinaus die Spannung mit UDS > UDSP , so erhht sich der Drainstrom nicht weiter, er
bleibt ab dem Abschnrpunkt quasi konstant (Konstant-Stromquelle). Allerdings macht
sich auch hier ein dem Early-Effekt vergleichbarer Effekt bemerkbar.
Die Tab. 3.6 zeigt die wichtigsten Parameter eines N-Kanal JFET. Als erstes zu nennen
ist die Schwellspannung Up . Nur wenn die Steuerspannung UGS grer als die Schwell-
spannung Up ist, kommt berhaupt ein Stromfluss zustande. Der Stromfluss selbst wird
durch den Transkonduktanzkoeffizienten charakterisiert. Dieser Koeffizient bestimmt die
Stromergiebigkeit eines Feldeffekttransistors. Fr die gesperrten pn-bergnge gelten die
blichen Beziehungen wie fr eine Diodenstrecke. Wesentlich dabei ist der Transportst-
tigungssperrstrom IS und der Rekombinationssperrstrom IGSS mit den entsprechenden
Emissionskoeffizienten N bzw. NR. Der Parameter beschreibt die Kanallngenmo-
dulation (Early-Effekt). Auf diesen Effekt wird spter noch nher eingegangen. Die
Raumladungszonen der gesperrten pn-bergnge weisen eine Sperrschichtkapazitt auf.
Mit der ueren Beschaltung wird der Arbeitspunkt und damit der Betriebsbereich
des Feldeffekttransistors festgelegt. Die Betriebsbereiche hngen ab von der angelegten
Steuerspannung UGS und von der Spannung UDS . Zur Definition der Betriebsbereiche
eines N-Kanal JFET gilt (Tab. 3.7):

Tab. 3.7 Betriebsbereiche eines N-Kanal JFET


Sperrbereich 0 > UGS Up
Widerstandsbereich bzw. Triodenbereich 0 < UDS < UGS Up = UDSP
Abschnrbereich bzw. Stromquellenbetrieb 0 < UGS Up < UDS
3.4 Modellbeschreibungen von Feldeffekttransistoren 143

Gate Source Drain


G S D

p+ p+
n

n nn
p
Kanalzone
Buried Layer
p+
n Substrat

Abb. 3.52 Typischer Aufbau eines planaren N-Kanal JFET

Der Widerstandsbereich teilt sich auf in den idealtypischen Widerstandsbereich


und dem Parabelbereich bis zur Abschnrspannung UDSP . Im Parabelbereich (Trioden-
bereich) geht der lineare Zusammenhang zwischen Strom und Spannung ber in den
Konstantstrombetrieb bzw. Stromquellenbetrieb.
In jedem Fall muss die Steuerspannung UGS beim N-Kanal JFET grer sein als UP ,
um einen Stromfluss zu bewirken. UDSP ist bei gegebener Steuerspannung UGS diejenige
Spannung UDS , ab der sich der Abschnrbetrieb einstellt; betreffs UDSP siehe Abb. 3.53. Zur
Unterscheidung zwischen N-Kanal und P-Kanal gilt grundstzlich (siehe Abb. 3.50):

N-Kanal: Drainstrom fliet in das Bauteil am Drainanschluss!


P-Kanal: Drainstrom fliet aus dem Bauteil am Drainanschluss!

Hinsichtlich der Parameter unterscheiden sich P-Kanal FETs von N-Kanal FETs lediglich
im Vorzeichen der Schwellspannung Up .
In integrierter Technik mssen gegenber dem physikalischen Aufbau nach Abb. 3.51
noch zustzlich isolierende pn-bergnge vorgesehen werden. Damit ergibt sich der in
Abb. 3.52 skizzierte planare Aufbau eines N-Kanal JFET mit isolierenden pn-bergngen.
Das Verhalten des Drainstroms ID in Abhngigkeit von der Steuerspannung UGS und der
Ausgangsspannung UDS ist durch den Zusammenhang in Gl. (3.40)(3.42) gegeben. Der
Zusammenhang stellt sich in der Form ID = f(UGS , UDS ) dar. Graphisch veranschaulicht
wird das Verhalten durch die

bertragungskennlinie: ID = f1 (UGS ) mit UDS = const. bzw. durch das


Ausgangskennlinienfeld: ID = f2 (UDS ) mit UGS = const. Die Kennlinien des N-Kanal
JFET sind in Abb. 3.53 schematisch veranschaulicht.

Fr die Gleichungen des Widerstands-Bereichs (Gl. (3.41)) und fr den Abschnrbereich


(Gl. (3.42)) gibt es zwei Darstellungsarten. Neben der Darstellung mit IDS als Parameter
144 3 Modelle von Halbleiterbauelementen

a b
U GS U P
Abschnrbereich
D ID ID
U GS = 0
ID I DS Linearer
G U DS Bereich
U GS U GS
S

Sperrbereich
A
A U GS

U GS = U P
0
A 0U 0
UP U GS U DS
GS
A A
U DSP U DSP

Abb. 3.53 Kennlinien des N-Kanal JFET; a bertragungskennlinie; b Ausgangskennlinien mit


Arbeitspunkt A

(siehe Abb. 3.53a) steht gleichberechtigt die Form mit als Parameter. Der Zusammenhang
zwischen IDS und ist aus Gl. (3.43) zu entnehmen.
Fr die Modellkennlinien eines N-Kanal-JFET gilt:

Sperrbereich: UGS < UP


ID = 0. (3.40)

Widerstands- und Triodenbereich: UGS > UP und UDS < (UGS UP ) = UDSP
    2 

U U U

IDS 2
GS
1
DS

DS
;
UP UP UP
ID = ! (3.41)

U2

(UGS UP ) UDS DS .
2

Abschnrbereich: UGS > UP und UDSP = (UGS UP ) < UDS


 2

IDS UGS 1 (1 + UDS );
ID = UP (3.42)

(U U )2 (1 + U ).
GS P DS
2
Beim P-Kanal JFET kehrt sich das Vorzeichen von UGS , UDS , ID um. Gleiches gilt fr UP .
Die Vorzeichenumkehr von ID kann durch nderung des Zhlpfeils aufgehoben werden.
3.4 Modellbeschreibungen von Feldeffekttransistoren 145

U GS U P
S Abschnrbereich
ID U GS ID
I DS Linearer
G U DS
ID Bereich

D
U GS
Sperrbereich
A

0
0 A U GS 0 U DS
U GS UP
A
U DSP

Abb. 3.54 Kennlinien des P-Kanal JFET mit positiv gezhltem Drainstrom

Ansonsten bleiben die Gleichungen und nicht vorzeichenabhngigen Parameter gleich. Ab-
bildung 3.54 zeigt schematisch die Kennlinien des P-Kanal JFET. Wie bereits dargelegt, wird
die Stromergiebigkeit eines FET definiert durch den Parameter . Die Stromergiebigkeit
wird gemessen bei UGS = 0. In diesem Fall erhlt man fr den Drainstrom ID = IDS . Es gilt:


IDS = UP2 . (3.43)
2
In den folgenden Experimenten werden die Kennlinien eines N-JFET bzw. eines P-JFET
ermittelt.

Experiment 3.4-1: NJ_Uebertr_Kennl.

Experiment 3.4-2: PJ_Uebertr_Kennl.

3.4.2 AC-Modell und Rauschen von Sperrschicht-FETs

AC-Ersatzschaltbild: Fr AC-Betrieb im Arbeitspunkt ergibt sich ein vereinfachtes


linearisiertes Modell (Abb. 3.55). Grundstzlich gilt bei Betrieb als Stromquelle
(Abschnrbetrieb) fr nderungen im Arbeitspunkt:

ID = gm UGS ;
 
2
gm = 2ID(A) = ID(A) IDS . (3.44)
|UP |
146 3 Modelle von Halbleiterbauelementen

Abb. 3.55 AC-Ersatzschaltbild C GD


eines Feldeffekttransistors mit G D
Rauschquelle gm U GS

2 r DS
C GS Ir D df C DS

Abbildung 3.55 zeigt das AC-Ersatzschaltbild, das fr N-Kanal und P-Kanal JFET gleich
ist. Bei gleichem Arbeitspunktstrom ist die Steilheit gm des JFET erheblich geringer als
beim Bipolartransistor. Damit wird bei gleichen Lastverhltnissen die Spannungsver-
strkung deutlich kleiner. hnlich dem Early-Effekt beim Bipolartransistor sind die
Ausgangskennlinien des FET bei Stromquellen-Betrieb leicht nach oben geneigt. Der
Early-Spannung entspricht der Wert 1/. Im AC-Ersatzschaltbild kann man diesen Effekt
durch den Innenwiderstand der Stromquelle beschreiben. Dabei gilt:


1 ID (A) (A) 2
(A)
= = (UGS UP ) = ID(A) . (3.45)
rDS UDS 2

Rauschen: hnlich wie beim Bipolartransistor bringen die inneren Bahnwiderstnde


Rauschbeitrge ein. Das thermische Rauschen der Bahnwiderstnde kann im Allgemei-
nen vernachlssigt werden. Das thermische Rauschen und der 1/f-Rauschanteil des Kanals
betrgt nherungsweise:

2
Ir,D 8 k T gm KF ID(A)AF
= + . (3.46)
df 3 f

Dabei ist KF ein Koeffizient fr den 1/f-Rauschanteil und AF ein zugehriger Exponent,
idealerweise ist AF = 1. Abbildung 3.55 zeigt das um eine Rauschstromquelle erweiterte
AC-Ersatzschaltbild mit der signifikanten Rauschquelle am Drainausgang.

Zusammenfassung: Der Drainanschluss beim Feldeffekttransistor ist beim N-Kanaltyp


dadurch gekennzeichnet, dass der Strom in den Anschluss hineinfliet; beim P-Kanaltyp
herausfliet. Die Mindestspannung fr UDS , so dass Stromquellenbetrieb vorliegt, wird
(A)
mit UDSP bezeichnet. UDSP ist die Differenz zwischen UGS und der Schwellspannung UP.
Fr Widerstandsbetrieb muss UDS deutlich kleiner sein, als UDSP . Verstrkereigenschaf-
ten stellen sich nur im Stromquellenbetrieb ein. Fr Verstrkerbetrieb muss also die
Spannung UDS hinreichend gro sein.
3.4 Modellbeschreibungen von Feldeffekttransistoren 147

3.4.3 Aufbau, Eigenschaften und Kennlinien von Isolierschicht-FETs

Behandelt wird der physikalische Aufbau, charakteristische Kennlinien, Modelle


und Modellparameter fr Isolierschicht-Feldeffekttransistoren (MOS: Metal-Oxide-
Semiconductor). Den idealisierten schematischen Aufbau eines N-Kanal MOSFET zeigt
Abb. 3.56. Unterhalb der metallischen Gate-Elektrode befindet sich eine dnne isolierende
SiO2 -Schicht. Die Kanalzone (hier N-Kanal) verbindet die stark n-dotierte Source-Zone
mit der stark n-dotierten Drain-Zone innerhalb des p-dotierten Substrats. Dabei ist L die
Kanallnge und W die Kanalbreite. Das p-dotierte Substrat wird auch mit Bulk bezeichnet.
Abbildung 3.57 zeigt den N-MOSFET mit dem n-Kanal als leitende Brcke zwischen
Source- und Drain-Anschluss. Im n-Kanal tragen bei entsprechender Vorspannung frei
bewegliche Elektronen zum Stromtransport bei. Die in Abb. 3.57 schraffiert dargestell-

S G D

n+ n+ W
Oxidschicht L
SiO2
p-Silizium
Substrat n-Kanalzone

Abb. 3.56 Prinzip-Aufbau eines N-Kanal MOSFET

B U SB S U DS D
G ID
U GS

W Zwischenschichtladungen bzw.
QG Oberflchenladungen (QZ)

n+ n+

ortsfeste bewegliche
onisierte Elektronen im
Akzeptoren Kanal (Qn)
(QB)
p-Substrat

Abb. 3.57 N-MOSFET mit n-leitendem Kanal und mit den Raumladungszonen der gesperrten
pn-bergnge vom p-Substrat zu den n-Anschlssen von Drain und Source
148 3 Modelle von Halbleiterbauelementen

te Raumladungszone bildet eine Sperrschicht, so dass lediglich die n-Kanalzone zur


Leitfhigkeit beitrgt.
Grundstzlich unterscheidet man zwischen einem Enhancement-MOSFET-Typ (An-
reicherungstyp) und dem Depletion-Typ (Verarmungstyp). Beim Verarmungstyp ist eine
n-dotierte Kanalschicht zwischen Source und Drain herstellerseitig implementiert, es lie-
gen ohne Vorspannung UGS bewegliche Elektronen im Kanalgebiet vor. Der N-MOSFET
Kanal ist selbstleitend. Beim Anreicherungstyp entsteht ohne Vorspannung am Gate
keine leitende Brcke (Kanal) zwischen Source und Drain. Zustzlich zur Gate-Source-
Spannung UGS und zur Drain-Source-Spannung UDS kann zwischen dem Substrat und
dem Source-Anschluss eine Spannung USB angelegt werden. Die Schwellspannung UP ist
ein wichtiger Parameter des MOSFET, sie wird bestimmt von Materialparametern und von
der Source-Bulk-Spannung USB .

n-Kanal-Verarmungstyp: Beim Verarmungstyp liegt bereits bei UGS = 0 wegen der


schwach n-leitenden Schicht zwischen Oxid und p-Substrat ein n-Kanal vor, es fliet bei
einer bestimmten Drain-Source Spannung ein Strom. Legt man eine negative Spannung
an die Gateelektrode mit UGS < 0 an, so verarmt der Kanal, der Strom sinkt. Bei UGS < UP
ist der Kanal gesperrt.

n-Kanal-Anreicherungstyp: Ohne Vorspannung bei UGS = 0 existiert kein leitender Ka-


nal. Beim Anlegen einer gengend groen Spannung UGS > 0 wird ein n-leitender Kanal
influenziert. Mit UGS > 0 erhlt man als Folge davon ein elektrisches Feld EOx ber der
SiO2 -Isolationsschicht. Es bildet sich ein Kondensatoreffekt (siehe Abb. 3.58). Bei gengend

a U OX UH
U OX : Spannung in der SiO2 -Schicht
U H : Spannung in der RLZ
Q G : Gateladung
Q Z : Oberflchenladung
Q n : Inversionsladung
Q B : Raumladung in RLZ
Gate SiO 2 RLZ p-Substrat
Inversionsschicht dox : Dicke der SiO2 -Schicht
dK : Inversionsladungsdicke
b Q xS : Raumladungsweite der RLZ
QG QZ

dK xS
-dox 0 x
QB
Qn

Abb. 3.58 Zur Ladungsverteilung in der Kanalzone; a Ausschnitthafte Darstellung der Kanalzone
mit Inversionsschicht und Raumladungszone; b Ladungsverteilung eines N-Kanal MOSFET
3.4 Modellbeschreibungen von Feldeffekttransistoren 149

Abb. 3.59 Idealisierter UGS


prinzipieller Aufbau des G D UDS
S
N-Kanal MOS-FET mit einem
Enhanced Gate
abgeschnrten N-Kanal
Kanal Oxid
Inversionskanal unterhalb
des Gate n+ n +

p-
Depletion
Zone

B
USB

groer Spannung UGS entsteht unterhalb des Gates an der Oberkante des p-Gebietes eine
Elektronenanreicherung, die influenzierte Inversionsladung Qn . Bei hinreichender Anrei-
cherung von frei beweglichen Elektronen im Kanal bildet sich eine leitende Brcke zwischen
der n-dotierten Drain-Insel und der n-dotierten Source-Insel. Der n-Kanal in Abb. 3.57
entsteht dabei durch eine mit frei beweglichen Elektronen angereicherte Inversionsschicht.
Abbildung 3.58 zeigt die Ladungsverteilung auf dem Gate und in der Inversions-
schicht, sowie die ortsfesten ionisierten Fremdatome in der Raumladungszone. Lngs der
Kanalzone (Inversionsschicht) entsteht aufgrund der Ladungstrgeransammlung eine Wi-
derstandsbahn von der Source-Insel zur Drain-Insel und somit ein Spannungsabfall. Die
Gateladung QG ist eine Flchenladung (in Abb. 3.58b als dicker Pfeil dargestellt). Wegen der
Neutralittsbedingung muss die Summe der Ladungen QG + QZ + Qn + QB Null ergeben.
Erreicht UDS die Abschnrspannung UDSP , so bildet sich wie beim Sperrschicht-
Feldeffekttransistor der Abschnreffekt (Abschnrpunkt) aus. Der Strom steigt nicht weiter
an, der Feldeffekttransistor arbeitet dann als Stromquelle. Abbildung 3.59 zeigt schematisch
den abgeschnrten Kanal bei berschreiten der Abschnrspannung.
Die Leitfhigkeitssteuerung des Kanals erfolgt in gleicher Weise wie beim Sperrschicht-
Feldeffekttransistor. Es gelten damit dieselben Gleichungen. Fr den Transkonduktanzko-
effizienten gilt:
 
W
= KP . (3.47)
Leff

Dabei ist KP der bertragungsleitwertparameter, der abhngig ist von der Ladungstrger-
beweglichkeit n und der Oxid-Kapazitt C Ox .

KP = n C  Ox . (3.48)
150 3 Modelle von Halbleiterbauelementen

a D D
ID C GD I D = f U GS ,U DS

B G B
U DS
G C GS
U GS
S S

b S
S
U GS
C GS
G
B U SD
G B
ID C GD I D = f U GS ,U DS

D D

Abb. 3.60 Symbol und Ersatzanordnung; a NMOS- und; b PMOS-Transistor

Die Ladungstrgerbeweglichkeit im n-Gebiet n unterscheidet sich betrchtlich von der


im p-Gebiet. Es gilt in etwa n 2,5 p . Insofern ist bei gleicher Geometrie der N-Kanal
Transistor deutlich stromergiebiger als der P-Kanal Transistor.
Anders als bei JFET-Feldeffekttransistoren sind bei MOSFET selbstsperrende Ty-
pen (Anreicherungstypen = Enhancementtype) mglich, bei denen ohne Anlegen einer
Gate-Spannung der Transistor gesperrt ist. Erst bei hinreichend groem UGS > 0 bildet
sich ber die Inversionsschicht ein leitfhiger Kanal aus, dessen Leitfhigkeit wiederum
ber die Raumladungszonen gesteuert werden kann. Das Symbol und die physikalische
Ersatzanordnung eines N-Kanal bzw. P-Kanal MOSFET zeigt das Abb. 3.60. Der Sub-
stratanschluss (Bulkanschluss) wird bei der symbolischen Darstellung oft zur besseren
Lesbarkeit weggelassen, da in vielen Anwendungen der Substratanschluss global festliegt.
Hufig unterscheidet sich das Symbol fr den Anreicherungstyp von dem des Verarmungs-
typs dadurch, dass beim Anreicherungstyp die Symbollinie zwischen Source und Drain
unterbrochen ist, beim Verarmungstyp aber durchgezogen wird. Im Weiteren wird fr den
Anreicherungstyp und den Verarmungstyp dasselbe Symbol (mit unterbrochener Linie)
verwendet. Es muss die Steuerspannung UGS so gewhlt werden, dass die Schwellspannung
mit UGS > UP berschritten wird, um einen Stromfluss zu bewirken. Wenn Strom fliet,
kann sich der Feldeffekttransistor im Widerstandsbetrieb befinden oder im Abschnrbe-
trieb arbeiten. Das hngt ab von der Spannung UDS . Bei hinreichend groen Spannungen
UDS > (UGS UP ) ist der Feldeffekttransistor im Abschnrbetrieb, bei kleinen Spannungen
UDS im Widerstandsbetrieb.
3.4 Modellbeschreibungen von Feldeffekttransistoren 151

3.4.4 Grundmodell eines Isolierschicht-FETs

Das Grundmodell eines Isolierschicht-Feldeffekttransistors zeigt Abb. 3.60 fr einen


N-MOSFET und einen P-MOSFET. Das Gate ist isoliert, es wirken aber die Kapazitten
CGS und CGD . Am Substratanschluss B sind die Substratdioden zu bercksichtigen.
Die Schwellspannung UP lsst sich durch die Bulk-Source-Spannung UBS beeinflussen.
Bei UBS = 0 ist die Schwellspannung gleich dem Parameter VTO. Fr die Einsatzspannung
bzw. Schwellspannung gilt:

UP = VTO + (| UBS |1/2 ||1/2 ). (3.49)

Dabei ist VTO die Null-Schwellspannung, ist der Substrat-Schwellspannungs-Parameter


und ist das Oberflchenpotenzial, mit einem typischen Wert von 0,7 V. Prinzipiell
muss das Substrat-Potenzial bzw. Bulk-Potenzial so liegen, dass der pn-bergang zwi-
schen Source und Bulk und der pn-bergang zwischen Drain und Bulk gesperrt ist. Beim
N-Kanal MOSFET sollte das Bulk-Potenzial mglichst niedrig liegen, beim P-Kanal
MOSFET mglichst hoch liegen.
Zunchst wird in einem Experiment die bertragungskennlinie eines NMOS-
Feldeffekttransistors dargestellt. Zur Bestimmung der bertragungskennlinie (Abb. 3.61)
erfolgt eine DCSweep-Analyse bei Vernderung der Steuerspannung UGS . Die Ausgangs-
kennlinien (Abb. 3.62) ergeben sich bei Vernderung von UDS mit UGS als Parameter.
Ein ausfhrlicheres Modell des MOSFET muss Effekte bercksichtigen, z. B. die geome-
trieabhngige Schwellspannungsreduzierung, Auswirkungen von ungleichen Dotierungen,

10mA
ID

8mA

6mA

4mA

2mA

0A
0,5V 1,5V 2,5V 3,5V 4,5V U GS 5,5V

Experiment 3.4-4: NMOS_Uebertr_Kennl


Experiment 3.4-5: NMOS_Ausg_Kennl

Abb. 3.61 Ergebnis der bertragungskennlinie des selbstsperrenden NMOS-Transistors


152 3 Modelle von Halbleiterbauelementen

10mA U GS = 6V
ID

8mA

6mA

U GS = 5V
4mA

2mA
U GS = 4V

0A
1V 3V 5V 7V U DS 9V

Abb. 3.62 Ergebnis der Ausgangskennlinien des selbstsperrenden NMOS-Transistors

Einflsse der Reduzierung der Ladungstrgerbeweglichkeit verursacht durch das Querfeld,


Bulkeffekte, die Sttigung der Ladungstrgerbeweglichkeit, die Drain-reduzierte Barrieren-
erniedrigung, die Kanallngenmodulation, die durch heie Ladungstrger verursachte
Reduzierung des Ausgangswiderstandes, die Leitung im Bereich unterhalb der Schwell-
spannung und nicht zuletzt die parasitren Widerstnde an Source/Drain/Gate/Bulk. Auf
derartige Effekte kann im hier gegebenen Rahmen nicht eingegangen werden.

3.4.5 AC-Modell und Rauschen von Isolierschicht-FETs

AC-Ersatzschaltbild: Das im Arbeitspunkt linearisierte Modell des MOSFET ist weitge-


hend identisch mit dem des Sperrschicht-FET (Abb. 3.63 und Abb. 3.55). Hinzu kommt
neben der Steuerung durch UGS , die Steuerung durch UBS . Allerdings gilt fr die Steuerung
durch UBS eine andere Steilheit gm,B . In den meisten Anwendungsfllen ist der Bulkan-
schluss auf einem festen Potenzial, es wird im Allgemeinen auf eine Steuerung durch UBS
verzichtet.

Rauschen: Betreffs des Rauschverhaltens beim Isolierschicht-Feldeffekttransistor gilt das


im Abb. 3.64 angegebene Ersatzschaltbild bei Steuerung mit UGS . Das thermische Rau-
schen der Bahnwiderstnde kann im Allgemeinen vernachlssigt werden. Prinzipiell ist der
Rauschbeitrag des Gate-Bahnwiderstandes RG :

2
Ur,RG
= 4 k T RG . (3.50)
df
3.4 Modellbeschreibungen von Feldeffekttransistoren 153

D
gm U GS gm B U BS

C GD C BD
r DS
G B
U GS C GS C BS U BS

S
Abb. 3.63 AC-Ersatzschaltbild fr den MOSFET

G RG G' C GD D
gm U GS

2 2 r DS
Ir G df C GS Ir D df C DS

S
Abb. 3.64 AC-Ersatzschaltbild eines Feldeffekttransistors mit Rauschquellen

Wesentlich ist auch hier der Beitrag des thermischen Rauschens und des 1/f-Rauschanteils
des Kanals mit dem Koeffizienten K1 und dem Exponenten AF; K1 ist eine Technologiekon-
stante, hnlich dem KF in Gl. (3.26). Das thermische Rauschen und der 1/f-Rauschanteil
des Kanals betrgt nherungsweise:

8 k T gm K1 ID(A)AF
2
Ir,D /df = + . (3.51)
3 f
Durch die kapazitive Kopplung zwischen Gate und Kanal ist am Gate ein zustzliches,
durch das thermische Rauschen des Kanals induziertes Rauschen wirksam, das mit dem
Rauschen des Kanals korreliert ist. Zur Vereinfachung wird oft in Rauschanalysen des
Feldeffekttransistors der Rauschbeitrag des induzierten Gate-Rauschens vernachlssigt.

3.4.6 MOSFET-Level-i Modelle

Das MOSFET-Level-1 Modell ist in Abb. 3.65 dargestellt. Es zeigt die vier Anschlusspins mit
den Bahnwiderstnden, den Substratdioden, den parasitren Kapazitten und der Feldef-
fektstromquelle ID mit den drei Betriebsbereichen. Ist die Steuerspannung UGS kleiner als
die Schwellspannung UP , so ist der Transistor gesperrt. berschreitet UGS die Schwellspan-
nung, so bildet sich ein Kanal, in dem Strom flieen kann. Bei kleinen Spannungen UDS
ergibt sich ein linearer Zusammenhang zwischen Strom ID und Spannung UGS bzw. UDS .
154 3 Modelle von Halbleiterbauelementen

RD
C GD C BD

D'

RG ID RB
G G' RDS B' B

C GB

S'
C GS C BS
RS
0; S U GS UP
KP W U DS 2 U GS U P und
ID = -----------------
- U GS U P U DS ----------- 1+ U DS ;
L 2 0 U DS U DSP
KP W 2 U GS U P und
-----------------
- U GS U P 1+ U DS ; U DS U DSP
2L

Abb. 3.65 Grosignalmodell eines N-Kanal MOSFET nach Shichman, Hodges

berschreitet UDS den Wert UDSP = (UGS UP ), so steigt der Strom ID nicht weiter an, der
Kanal ist abgeschnrt.
Das Level-1 Modell bercksichtigt u. a. dass sich Source- und Draingebiete unter das
Gateoxid ausdehnen. Dies fhrt zu einer Verminderung der Kanallnge. Das schwache An-
steigen des Stroms im Abschnrbereich wird verursacht durch die Kanallngenmodulation.
Mit dem Parameter beschreibt man diesen Effekt im Level-1 Modell. Der Kurzkanalef-
fekt fhrt zu einer Verschiebung der Schwellspannung bei kurzen Kanallngen. Dieser
Effekt wird u. a. im Level-3 Modell bercksichtigt. Die Tab. 3.8 vermittelt eine bersicht
verfgbarer Modell-Varianten.

Tab. 3.8 MOSFET-Level-i Modelle


Level = 1 Shichman-Hodges Modell, First-Order-Model
Level = 2 Geometriebasiertes, analytisches Modell, ergnzt Level-1 um einige
zustzliche Gleichungen und Parameter
Level = 3 Semiempirisches Modell, u. a. mit Feldstrkeabhngigkeit der Beweglich-
keit, Geometrieabhngigkeit der Einsatzspannung mit Kurzkanaleffekt,
Drain-induzierte Barrierenerniedrigung
Level = 4, 5, 6, 7 BSIM Modell, BSIM3 Modelle verschiedener Versionen
3.4 Modellbeschreibungen von Feldeffekttransistoren 155

Das Level-7 Modell (BSIM3V3) ist quasi der Industriestandard fr ein physikalisches
Modell auf Basis einer Pseudo-2D-Beschreibung des MOSFET.
Die in PSpice implementierten BSIM-Modellgleichungen zielen u. a. auch auf nu-
merisch gnstige Eigenschaften ab. Eine eingehende Erluterung und Beschreibung der
Modellgleichungen fr MOSFETs mit zugehrigen Modell-Parametern findet man u. a. in
M. Reisch, Elektronische Bauelemente, Springer Verlag, Kapitel 24 CAD-Modelle fr
MOSFETs. Auf eine detaillierte Darstellung der MOSFET-Modelle wird hier verzichtet.

3.4.7 Verhaltensmodell in VHDL-AMS

Abschlieend wird ein VHDL-AMS Modell fr einen N-Kanal MOSFET vorgestellt. Dar-
in enthalten sind smtliche Modellgleichungen fr eine dynamische Analyse. Whrend
bei Bipolartransistoren fr eine dynamische Analyse nahezu ausschlielich das Gummel-
Poon Modell verwendet wird, sind bei Feldeffekttransistoren verschiedene Modellbeschrei-
bungen bekannt, die zur Beschreibung bestimmter Effekte optimiert sind. Nachstehend ist
das zumeist verwendete Modell fr einen N-Kanal MOSFET dargestellt. Die Schwellspan-
nung wird dort mit Vth bezeichnet. Dem Modell liegt das Ersatzschaltbild von Abb. 3.65
zugrunde, u. a. mit Bahnwiderstnden, Gate-Kapazitten, Sperrschichtkapazitten und
Substrateffekten. Die Parameter (u. a. gamma, phi, uo, theta, vmax, tox) sind die er-
whnten Material- bzw. Prozessparameter mit denen u. a. die Schwellspannung und die
Stromergiebigkeit festgelegt wird.
156 3 Modelle von Halbleiterbauelementen
3.4 Modellbeschreibungen von Feldeffekttransistoren 157
158 3 Modelle von Halbleiterbauelementen
Grundlegende Funktionsprimitive
4

Im Folgenden werden beispielhaft einige wichtige passive Anwendungsschaltungen als


Funktionsprimitive vorgestellt. Die Kenntnis der Funktionsprimitive und deren Eigen-
schaften in einer komplexen Anwendungsschaltung frdert das Verstndnis um den Einsatz
dieser Anwendungsschaltung, ohne analytischen Aufwand treiben zu mssen. Es werden
geeignete Funktionsprimitive bei der Schaltungsentwicklung ausgewhlt, um bestimmte
Eigenschaften auszunutzen.

4.1 Passive Funktionsgrundschaltungen

4.1.1 Funktionsgrundschaltungen mit Spannungsteilern

In manchen Anwendungen sind steile Schaltflanken unerwnscht. Ein Integrator vermin-


dert die Flankensteilheit eines Eingangssignals. Soll im Gegensatz dazu die Schaltflanke
hervorgehoben werden, so ist ein Differenziator zu verwenden.

Kapazitiv belasteter ohmscher Spannungsteiler Integrator: Ein kapazitiv belasteter


Spannungsteiler wirkt ab einer bestimmten Eckfrequenz als Integrator. Die Eckfrequenz
fr das Beispiel in Abb. 4.1 erhlt man nherungsweise bei R1 = 1/C2 (bei R2 R1). In-
tegratoren gltten Signale. Enthlt ein Signal ausgeprgte Spannungsspitzen, so wird ber
diese Spannungsspitzen hinwegintegriert. Abbildung 4.1 zeigt ein praktisches Beispiel, wo
am Ende einer Signalleitung vor dem Verstrkereingang mgliche Strspitzen unterdrckt
werden.

Omscher Spannungsteiler mit differenzierender Wirkung: Ein Spannungsteiler mit Par-


allelkapazitt am Vorwiderstand wirkt als Differenziator. Bei Ansteuerung mit einem
rechteckfrmigen Eingangssignal ist im zeitlichen Momentanwert des Schaltvorgangs des
Eingangssignals der Kondensator ein Kurzschluss. Das Eingangssignal ist dann voll am

J. Siegl, E. Zocher, Schaltungstechnik Analog und gemischt analog/digital, Springer-Lehrbuch, 159


DOI 10.1007/978-3-642-29560-7_4, Springer-Verlag Berlin Heidelberg 2014
160 4 Grundlegende Funktionsprimitive

Abb. 4.1 Spannungsteiler 1 R1 2


mit kapazitiver Last +
1k
u1 C2 R2 u2
100 pF 10k
-

Abb. 4.2 Spannungsteiler mit C1


differenzierender Wirkung
1 1nF 2
+
R1
u1 10k R2 u2
1k
-

Abb. 4.3 Kapazitiver 1


Spannungsteiler
C1
1n

V1 2
+-
C2
R2
9n
100

Experiment 4.1-1: Kap_Transformation.

Ausgang wirksam. Im Beispiel in Abb. 4.2 wirkt der Differenziator ab der Eckfrequenz,
die sich ergibt bei R1 = 1/C1. Der Differenziator ist ab der oberen Eckfrequenz (hier
bei R2 = 1/C1) unwirksam. Die Schaltung dient u. a. zur Schaltflankenauswertung
(Flankendetektor).

Kapazitiver Spannungsteiler als Impedanztransformator: Vorgestellt werden die Eigen-


schaften eines kapazitiven Spannungsteilers (Abb. 4.3), insbesondere seine Wirkung u. a.
als Impedanztransformator. Ein kapazitiver Spannungsteiler schwcht das Nutzsignal von
Knoten 1 nach Knoten 2 ab. Ist Knoten 2 durch R2 hochohmig genug belastet, so
wird der Lastwiderstand im quadratischen Verhltnis der Kapazittswerte zum Knoten
1 hochtransformiert. Seine Funktion ist die Impedanztransformation.
Fr die Eingangsimpedanz gilt unter der Voraussetzung, dass R2 1/(C2 ) ist:
 2
C1 + C2 C1 + C2
Z 11 = R2 . (4.1)
C1 jC1 C2
4.1 Passive Funktionsgrundschaltungen 161

1,0T

U 1 Re I C 1
10G

100M
R2 1 C2

1,0M

100 R 2
10k
10Hz 1,0kHz 100kHz 10MHz

Abb. 4.4 Ergebnis kapazitiver Spannungsteiler, Testanordnung in Abb. 4.3

Der ohmsche Anteil der Eingangsimpedanz betrgt damit:


 2
C1 + C2
R2 . (4.2)
C1

Der Widerstand R2 wird also im quadratischen Verhltnis der Kapazittswerte hochtrans-


formiert. Eine Herleitung der Eigenschaften ist in Form einer bungsaufgabe in bung
2 enthalten. Das Experiment mit dem Ergebnis in Abb. 4.4 besttigt diese Aussage, wenn
R2 1/(C2 ) ist.

Zusammenfassung: Der kapazitive Spannungsteiler wird oft verwendet, um eine nieder-


ohmige Impedanz hoch zu transformieren, so dass die niederohmige Impedanz einen
Anschluss-Schaltkreis weniger belastet. Die Transformation erfolgt im quadratischen Ver-
hltnis der Kapazittswerte. Bei einem Kapazittsverhltnis von 1:9 (siehe Abb. 4.3) wird ein
Lastwiderstand um den Faktor 100 hochtransformiert, vorausgesetzt der Lastwiderstand
ist gegen den parallel liegenden kapazitiven Widerstand gengend hochohmig.

Frequenzkompensierte Spannungsteiler finden u. a. in Tastkpfen von Messsyste-


men Anwendung. Bei richtiger Abstimmung des kapazitiven Teilerverhltnisses mit dem
Widerstandsverhltnis erhlt man einen breitbandigen Teiler.
Ein Oszilloskop habe eine Eingangsimpedanz gebildet durch die Parallelschaltung aus
typischer Weise 1 M und einer Kapazitt von ca. 20 pF. Im Beispiel (Abb. 4.5) ist zustz-
lich ein Koaxialkabel mit einer Lnge von 1 m angeschlossen. Das Koaxialkabel mge einen
Kapazittsbelag von 80 pF/m aufweisen. Es stellt sich die Frage, wie muss der frequenzkom-
pensierte Teiler dimensioniert werden, so dass sich frequenzunabhngig ein Teilerverhltnis
von 1:10 ergibt. Dazu verwendet man einen geeignet ausgelegten Tastkopf.
162 4 Grundlegende Funktionsprimitive

a Tastkopf Leitung Oszilloskop


11 1 pF

1 2
+
9M
u1 80 pF 20 pF 1M u2

-
b

Abb. 4.5 Frequenzkompensierter Spannungsteiler; a gebildet mit einem Tastkopf; b mit zugehriger
Testanordnung

Experiment 4.1-2: Kap-FrequKompTeiler AC-Analyse und TR-Analyse.

Die nachstehende Schaltung zeigt das Grundprinzip. Dabei muss das ohmsche Teilerver-
hltnis dem umgekehrt proportionalen kapazitiven Teilerverhltnis entsprechen.
Die Testbench zur dargestellten Aufgabenstellung zeigt Abb. 4.5. Bei geeigneter Dimen-
sionierung ist auch bei gegebener Kapazitt C2 = 100 pF (z. B. Eingangskapazitt eines
Messsystems u. a. beispielsweise beim Oszilloskop gegeben plus Leitungskapazitt) die
Spannungsteilung von Knoten 1 zu Knoten 2 frequenzunabhngig. Unter nachstehender
Bedingung ergibt sich ein frequenzunabhngiges Teilerverhltnis.

R1 C1 = R2 C2 . (4.3)

Deutlich zeigt sich im Ergebnis des Experiments in Abb. 4.6 (TR-Analyse), dass bei geeignet
gewhlter Kompensationskapazitt eine frequenzunabhngige Spannungsteilung erfolgt.

Zusammenfassung: Bei gegebener Eingangskapazitt an einer Schnittstelle (z. B. Messsy-


stem) kann mittels des frequenzkompensierten kapazitiven Teilers ein breitbandig
frequenzunabhngiges Teilerverhltnis erreicht werden.
4.1 Passive Funktionsgrundschaltungen 163

1,0V
u1

0,5V

0V
200mV
20p u2
100mV 11,1p
1p
0V

-100mV
0,2ms 0,6ms 1,0ms 1,4ms 1,8ms

Abb. 4.6 Ergebnis der TR-Analyse; Frequenzkompensierter kapazitiver Spannungsteiler

4.1.2 bertrager

bertrager sind gekoppelte Induktivitten, gekoppelt ber einen gemeinsamen magne-


tischen Kreis. Zumeist werden die Induktivitten auf einem gemeinsamen Kernmaterial
aufgebracht. Das Kernmaterial weist frequenzabhngige und aussteuerungsabhngige Ei-
genschaften auf, die im Folgenden nicht bercksichtigt sind (linearer bertrager). Speziell
in der Leistungselektronik werden in bestimmten Problemstellungen bertrager vorteilhaft
eingesetzt.
Ein bertrager besteht aus zwei oder mehreren gekoppelten Induktivitten. Prinzipiell
lassen sich auf einem Kernmaterial mehrere Wicklungen fr Induktivitten aufbringen. Es
gelten folgende Beziehungen:
di1 di2
u1 = L1 +M ; M = k L1 L 2 ;
dt dt (4.4)
di1 di2
u2 = M + L2 .
dt dt
Dabei sind L1 und L2 die Induktivitten der einzelnen Wicklungen, M ist die gemeinsa-
me Gegeninduktivitt und k ist der Koppelfaktor; idealerweise ist k = 1. Bei gegebenem
Kernmaterial, erhlt man den Induktivittswert aus dem AL-Faktor (Induktivitt pro Win-
dungsquadrat) des Kernmaterials, es gilt L = N 2 AL. Im Allgemeinen ist der AL- Wert
eines Kernmaterials frequenzabhngig und aussteuerungsabhngig. Im Leerlauf ist i2 = 0,
damit ergibt sich das bersetzungsverhltnis bei Leerlauf:
 
L2 u2 L2
u2 = k u1 ; =k ; (4.5)
L1 u1 L1
164 4 Grundlegende Funktionsprimitive

Abb. 4.7 Testanordnung eines K K1


idealen bertragers K_Linear
COUPLING = 1
L1 L2
RG
1 2
V1 100
L1 L2
RL
+-
U1 10uH 250uH U2 1k

0 0 0 0

Experiment 4.1-3: Uebertrager1 AC-Analyse


eines idealen bertragers

Im Kurzschlussfall erhlt man das bersetzungsverhltnis der Strme mit:


 
L1 i2 L1
|i2 | = k i1 ; = k . (4.6)
L2 i1 L2
Im verlustlosen Fall muss die eingespeiste Leistung gleich der abgegebenen Leistung sein.
In dem Mae wie sich die Spannung erhht, verringert sich der Strom am Ausgang. Zu
beachten ist der Wicklungssinn. Bei Spiegelung einer Induktivitt im Schaltplan erhlt
man eine Phasendrehung um 180 .
Im Beispiel des Experiments in Abb. 4.7 weist der bertrager ein bersetzungsverhltnis
= 5 auf. Bei gengend hohen Frequenzen (im Beispiel oberhalb ca. 1 MHz) transformiert
sich der Ausgangswiderstand mit 1/2 auf den Eingang. Damit ergibt sich im Beispiel ein
vom Ausgang auf den Eingang transformierter Widerstand von 1 k/25 = 40 . Beim
bertrager werden nicht nur die Spannungen und Strme transformiert, sondern auch die
Schnittstellenimpedanzen. Das Ergebnis in Abb. 4.8 besttigt diese Aussage.

100
U 1 I L1 40
1,0

1,0m
9,0
7,0 U2 U1
5,0

3,0

1,0
1,0kHz 100kHz 10MHz

Abb. 4.8 Ergebnis der AC-Analyse der Testanordnung des bertragers


4.1 Passive Funktionsgrundschaltungen 165

4.1.3 RC-Resonator

Resonatoren werden u. a. in Filterschaltungen und in frequenzbestimmenden Selek-


tionskreisen bentigt. Ein RC-Resonator weist Resonanzverhalten minderer Gte auf.
RC-Resonatoren finden Anwendung u. a. in RC-Oszillatorschaltungen. Sie wirken wie
ein LC-Resonanzkreis, allerdings mit deutlich schlechterer Gte; bzw. deutlich geringerer
Phasensteilheit in der Umgebung der Resonanzfrequenz. Abbildung 4.9a zeigt beispielhaft
einen RC-Resonator, der im nachfolgenden Experiment untersucht wird. Das Ergebnis ist
in Abb. 4.9 dargestellt.

U1

U2

Experiment 4.1-4: RC-Resonator.

b
1,0
U2 U1

1
10m f 0 = ---------------------------
2 R C

1,0m
90o

50o U2 U1

0o

-50o

-90o
300Hz 3,0kHz 30kHz 300kHz

Abb. 4.9 RC-Resonator; a Testanordnung; b Testergebnis


166 4 Grundlegende Funktionsprimitive

Unter der Bedingung R1 = R2 = R und C1 = C2 = C ist die Resonanzfrequenz:


1
f0 = . (4.7)
2RC
Bei der Resonanzfrequenz betrgt die Phasendrehung zwischen dem Ausgangssignal an
Knoten 2 und dem Eingangssignal an Knoten 1 Null Grad; Ausgang und Eingang sind in
Phase.

4.1.4 LC-Resonatoren

LC-Resonatoren werden fr Selektionskreise (u. a. Filterschaltungen, Resonanzverstr-


ker) oder auch u. a. in Oszillatorschaltungen (LC-Oszillatoren) bentigt. Je nach
Dimensionierung weisen sie mittlere Gte (bis ca. 100) auf.

Parallelresonanzkreis mit Bandpasscharakteristik: Gegenber RC-Resonatoren kann in


frequenzbestimmenden Selektionskreisen mit LC-Resonatoren eine deutlich hhere Gte
und damit eine bessere Selektivitt bzw. eine hhere Phasensteilheit in der Umgebung
der Resonanzfrequenz erzielt werden. Abbildung 4.10 zeigt eine Testanordnung fr einen
Parallelresonanzkreis.
Der Parallelresonanzkreis muss mit einer Stromquelle gespeist werden. Eine Strom-
quellenspeisung liegt vor, wenn der Generatorwiderstand RG hochohmig ist im Vergleich
zum grtmglichen Impedanzwert des Parallelresonanzkreises. Der grtmgliche
Impedanzwert des Parallelresonanzkreises betrgt im Beispiel R1. Die Resonanzfrequenz
bestimmt sich aus:
1
f0 = . (4.8)
2 L1 C1

Abb. 4.10 Testanordnung


fr den LC-Resonator

U1
U2

Experiment 4.1-5: LC-Resonator Parametrische AC-


Analyse fr verschiedene Werte R1.
4.1 Passive Funktionsgrundschaltungen 167

100m

10m

1,0m U2 U1
1
f 0 = -------------------
100
2 LC
90o
U2 U1
50o

0o

-50o

-90o
30kHz 100kHz 300kHz

Abb. 4.11 Ergebnis der Testanordnung in Abb. 4.10; LC-Resonator bei R1 = 1k, 5k, 10k

Der Kennwiderstand Zk des Parallelresonanzkreises ist gleich dem Blindwiderstand bei der
Resonanzfrequenz:

L1
Zk = . (4.9)
C1
Die Gte Q des Parallelresonanzkreises ergibt sich mit:
R1
Q= . (4.10)
Zk
Die Gte ist um so grer, je niederohmiger der Kennwiderstand ist im Vergleich zum
Resonanzwirkwiderstand R1.
Bei der Resonanzfrequenz betrgt die Phasendrehung zwischen dem Ausgangssignal an
Knoten 2 und dem Eingangssignal an Knoten 1 Null Grad; Ausgang und Eingang sind in
Phase. Die Phasensteilheit um die Resonanzfrequenz ist um so hher, je grer die Gte
ist. Das Ergebnis des Experiments zeigt Abb. 4.11.

Zusammenfassung: LC-Resonatoren finden Anwendung u. a. in Selektionskreisen und


LC-Oszillatorschaltungen. Die Eigenschaften des LC-Resonators werden charakterisiert
durch die Resonanzfrequenz,
den Kennwiderstand und die Gte. Das Produkt aus L und C

bestimmt mit 1/( LC) die Resonanzkreisfrequenz, der Quotient aus L und C mit L/C

den Kennwiderstand bzw. die Gte mit R/ L/C und damit die Phasensteilheit in der
Umgebung der Resonanzfrequenz.

Kapazitiv gekoppelte Resonanzkreise: Durch geeignete Verkopplung zweier Resonanz-


kreise kann man den Durchlassbereich verbreitern. Dies ist interessant, wenn der
Selektionskreis eine bestimmte Bandbreite aufweisen soll (Abb. 4.12).
168 4 Grundlegende Funktionsprimitive

Abb. 4.12 Kapazitiv


gekoppelte
Parallelresonanzkreise

U1
U2

Experiment 4.1-6: LC-Resonator_KapGek Parametrische AC-Analyse fr verschiede-


ne Werte der Koppelkapazitt CK.

Deutlich zeigt sich im Ergebnis des Experiments in Abb. 4.13 eine hhere Bandbreite des
Selektionskreises bei den kapazitiv gekoppelten Resonanzkreisen.

Induktiv gekoppelte Resonanzkreise: Ein hnlicher Effekt wie bei kapazitiver Kopplung
von Resonanzkreisen kann durch induktive Verkopplung erzielt werden. Das nachstehende
Experiment enthlt dazu eine Testanordnung.

Experiment 4.1-7: LC-Resonator_IndGek AC-Analyse bei schwacher Kopplung der


Induktivitten L1 und L2 der Resonanzkreise.

100m
5n 2n 1n

10
U2 U1
1
f 0 = -------------------
2 LC
100p
-125o U2 U1

-250o

-375o
-450o
1kHz 3,0kHz 10kHz 30kHz 100kHz 300kHz 1MHz 10MH

Abb. 4.13 Kapazitiv gekoppelte LC-Resonatoren (Abb. 4.12) bei CK = 1n, 2n und 5n
4.1 Passive Funktionsgrundschaltungen 169

Abb. 4.14 LC-Resonanzkreis


mit kapazitivem Teiler zur
Impedanztransformation

U1 U3
U2

Experiment 4.1-8: LC-Resonator_KapTeiler kapazitive Ankopplung eines niederoh-


migen Verbrauchers.

Ankopplung eines niederohmigen Verbrauchers an einen Resonanzkreis: Der


LC-Resonanzkreis ist bei der Resonanzfrequenz sehr hochohmig. Soll ein niederohmi-
ger Verbraucher angekoppelt werden, so wrde die belastete Gte wesentlich niedriger als
die Leerlaufgte sein. Der niederohmige Widerstand muss geeignet auf einen hheren Wert
transformiert werden. Dazu kann u. a. der kapazitive Spannungsteiler verwendet werden.
Abbildung 4.14 zeigt eine Testanordnung mit einem niederohmigem Lastkreis von 100 .
Durch die Transformation des niederohmigen Lastkreises auf eine hochohmigere Impe-
danz parallel zum Resonanzkreis erhlt man eine hhere Gte auch bei Ankopplung des
niederohmigen Lastkreises. Das Ergebnis der Testanordnung zeigt Abb. 4.15.

100m

1,0m U3 U1

1
f 0 = -------------------
U2 U1 2 LC
1,0m
90o
U2 U1
50o

0o

-50o

-90o
30kHz 100kHz 300kHz

Abb. 4.15 Ergebnis LC-Resonator mit kapazitivem Spannungsteiler (Abb. 4.14)


170 4 Grundlegende Funktionsprimitive

Abb. 4.16 Spannungsteiler i = 0


mit Bandstoppcharakteristik 1 R1 2
+
dimensioniert fr 1 MHz 10k
U1 L2 U2
160
C2 -
160 p

Experiment 4.1-9: Serienresonator-Bandstoppcharakteristik AC-


Analyse eines Spannungsteilers mit Bandstoppcharakteristik.

Trotz der niederohmigen Last von 100  weist der LC-Resonator dieselbe Gte auf, wie
der LC-Resonator mit einem Resonanzwirkwiderstand von 10 k. Allerdings wird das
Nutzsignal entsprechend des Kapazittsverhltnisses von Knoten 3 nach Knoten 2
abgeschwcht, im Beispiel etwa um den Faktor 10.

Serienresonanzkreis mit Bandstoppcharakteristik: Das Beispiel in Abb. 4.16 zeigt einen


Serienschwingkreis mit Vorwiderstand. Die Anordnung weist eine Bandstoppcharakteristik
auf. Je hochohmiger der Vorwiderstand ist, desto grer ist die Gte bzw. desto schrfer
ist die Selektivitt. Bleibt der Vorwiderstand konstant, so kann man die Gte mit dem
Kennwiderstand des Parallelresonanzkreises beeinflussen.
Es gelten folgende Beziehungen fr die Dimensionierung des Serienresonanzkreises:

1 Zk
f0 = ; Zk = L/C; Q= . (4.11)
2 LC R

Dabei ist f0 die Resonanzfrequenz, Zk der Kennwiderstand und Q die Gte des Resonanz-
kreises; im Beispiel ist R = R1, L = L2 und C = C2. Das Ergebnis des Experiments mit
unterschiedlichem Kennwiderstand ist in Abb. 4.16 dargestellt.

Frequenzdiskriminator: Ein Parallelresonanzkreis ndert die Phase in der Umgebung


der Resonanzfrequenz. Eine Frequenzabweichung von der Resonanzfrequenz entspricht
einer Phasennderung. Mit einem einfachen Amplitudendetektor lsst sich aber nur die
Amplitude detektieren und nicht die Phasennderung. Es ist eine Schaltung gesucht, die ent-
sprechend der Abweichung von der Resonanzfrequenz sehr sensitiv die Amplitude ndert.
Die Schaltung nach Abb. 4.18 lst das Problem (Foster-Seeley-Diskriminator).
Zwei schwach induktiv gekoppelte Resonanzkreise (im Beispiel ist k = 0,05) sind ber
C12 verbunden. Fr die Betriebsfrequenz wirkt C12 als Kurzschluss. Demzufolge liegt am
inneren Knoten an der Verbindung der beiden Induktivitten L21 und L22 in etwa die
Spannung U x = U 1 an. Mit einem Amplitudendetektor kann

U 1 + U 2 /2; U 1 U2 /2. (4.12)


4.1 Passive Funktionsgrundschaltungen 171

1,0
U2 U1 L2=160
C2=160p
L2=16
100m
C2=1,6n

10m

1,0m

100
10kHz 100kHz 1,0MHz 10MHz

Abb. 4.17 Ergebnis eines Spannungsteilers mit Bandstoppcharakteristik (Abb. 4.16)

U 21

Ux
U1 U2 U 22

Abb. 4.18 Resonanztransformator zur Phasendetektion

Experiment 4.1-10: Resonanztransformator_Phasendetektion AC-Analyse der detek-


tierbaren Spannung.

detektiert werden. Bei geeignet schwacher induktiver Kopplung ist die Spannung U 2 bei der
Resonanzfrequenz um 90 gegenber U x = U 1 phasenverschoben. Die Auswertespannung
" # " #
abs U 1 + U 2 /2 abs U 1 U 2 /2 ; (4.13)

ist amplitudensensitiv fr Frequenzabweichungen von der Resonanzfrequenz. Allerdings


ist die Funktion auf einen relativ kleinen Frequenzbereich um die Resonanzfrequenz be-
schrnkt. In Abb. 4.19 ist das Ergebnis des Experiments zu dieser Funktionsschaltung
dargestellt.
172 4 Grundlegende Funktionsprimitive

90o

0o
Ux

-100o

-200o U2
o
-270
4,0V Nutzbereich
U 21 U 22

0V

-4,0V
5MHz 7MHz 9MHz 11MHz 13MHz

Abb. 4.19 Ergebnis der AC-Analyse des Resonanzkreises zur Amplitudendetektion von Frequenz-
abweichungen von der Resonanzfrequenz (Abb. 4.18)

4.1.5 Angepasster Tiefpass/Hochpass

In manchen Anwendungen ist es erwnscht, dass eine Filterschaltung (u. a. Tiefpass, Hoch-
pass, Bandpass, Bandstopp) eine konstante frequenzunabhngige Schnittstellenimpedanz
entsprechend einem Bezugswiderstand (z. B. 50 ) aufweist (reflexionsfreie Anpas-
sung). Es werden Filterschaltungen vorgestellt, die eine derartige frequenzunabhngige
Schnittstellenimpedanz ermglichen.
Ein herkmmlicher RC-Tiefpass bzw. Hochpass hat den Nachteil, dass seine Schnittstel-
lenimpedanz am Eingang und Ausgang frequenzabhngig ist. In manchen Anwendungen

Abb. 4.20 Angepasster


Tiefpass
I1

U1 U2

Experiment 4.1-11: Tiefpass_Angepasst AC-Analyse fr die bertragungsfunktion


und den Eingangswiderstand.
4.2 Funktionsgrundschaltungen mit Dioden 173

60 Z 11'

40

20
1,0
U2 U1

10m

1,0m
3,0kHz 30kHz 300kHz 3,0MHz 30MHz

Abb. 4.21 Ergebnis angepasster Tiefpass (Abb. 4.20)

ist dies unerwnscht. Es wird nach einer gleichartigen Schaltung gesucht, die diesen
Nachteil berwindet. Bei hheren Frequenzen ist die Generatorimpedanz bzw. Lastim-
pedanz 50 . Das Schaltungsbeispiel in Abb. 4.20 weist Tiefpassverhalten auf, mit der
Eigenschaft, dass der Eingangs- und der Ausgangswiderstand frequenzunabhngig 50 

betrgt. Unter der Bedingung R11 = R22 = R und R = L1 /C1 ist frequenzunabhngig der
Eingangswiderstand gleich R = 50  (Abb. 4.21); die Eckfrequenz betrgt:
1
f0 = . (4.14)
2RC1
Durch Austausch von Induktivitt und Kapazitt entsteht ein angepasster Hochpass. Er-
setzt man die Induktivitt durch einen Serienresonanzkreis und die Kapazitt durch einen
Parallelresonanzkreis, so erhlt man ein Bandpassfilter, umgekehrt ein Bandstoppfilter. In
allen Fllen muss die Anpassbedingung am Eingang und am Ausgang erfllt sein. Eine
angepasste Filterschaltung (z. B. Tiefpass, Hochpass, Bandpass) weist am Eingang und am
Ausgang eine frequenzunabhngige Schnittstellenimpedanz auf. Die vorgestellten Beispiele
mgen einen ersten Eindruck vermitteln von der Vielfalt passiver Funktionsprimitive mit
bestimmten Eigenschaften.

4.2 Funktionsgrundschaltungen mit Dioden

Halbleiterdioden weisen bestimmte Eigenschaften auf, die Problemstellungen in konkreten


Anwendungen lsen helfen. Bei Schaltdioden und Gleichrichterdioden wird die Ventil-
wirkung zwischen Durchlassbereich und Sperrbereich genutzt, bei Varaktordioden die
spannungsabhngige Sperrschichtkapazitt im Sperrbereich, bei Zenerdioden die Wirkung
174 4 Grundlegende Funktionsprimitive

a b c
ID ID ID

UD UD UD

Abb. 4.22 Kennlinienverlauf einiger Diodentypen; a Schaltdiode bzw. Gleichrichterdiode;


b Tunneldiode; c Backwarddiode (spezielle Tunneldiode)

als Spannungsquelle im Durchbruchbereich. Darber hinaus gibt es Spezialdioden (z. B.


Photodioden, pin -Dioden, Tunneldioden, Backwarddioden) die spezielle Halbleitereffekte
nutzen, auf die hier nicht nher eingegangen werden kann. In Abb. 4.22 ist beispielhaft die
Strom/Spannungskennlinie von einigen Diodentypen skizziert.

4.2.1 Gleichrichterschaltungen und Spannungsvervielfacher

Es werden konventionelle Schaltungen zur Erzeugung einer Gleichspannung fr u. a.


DC-Versorgungsspannungen (Power-Supply) vorgestellt. In einem Experiment am En-
de von Kap. 4 wird das Grundprinzip von Schaltnetzteilen erlutert. DC-Versorgungen mit
Schaltnetzteilen weisen einen besseren Wirkungsgrad zwischen abgegebener Leistung und
aufgenommener Leistung auf.
Bei Gleichrichterschaltungen nutzt man die Ventilwirkung einer Diode, um DC-
Spannungen aufzubereiten. Gleichrichterdioden werden in der Regel im unteren Frequenz-
bereich (50 Hz) bei hohen Strmen eingesetzt. Auf diesen Anwendungsbereich hin sind
Gleichrichterdioden optimiert. Im Gegensatz dazu sind Detektordioden im Allgemeinen
schnelle Schaltdioden. Neben dem Einweggleichrichter gibt es den Doppelweggleichrichter
in Mittelpunktschaltung und Brckenschaltung. Abbildung 4.23 zeigt Realisierungsva-
rianten fr Gleichrichterschaltungen. Die Zeitkonstante RL C1 muss gro gegen die
Signalperiode sein, um eine hinreichende Glttungswirkung zu erzielen. Der Vorwider-
stand RS ist ein meist zustzlich hinzugefgter Schutzwiderstand zur Begrenzung des
periodischen Spitzenstroms und des Ladestroms beim Einschalten. Es zeigt sich, dass
insbesondere whrend des Einschaltvorgangs ein hoher Spitzenstrom fliet. Der im
Datenblatt der Gleichrichterzelle vorgegebene maximale Spitzenstrom darf nicht ber-
schritten werden. Anstelle des strombegrenzenden Widerstands kann auch eine Drossel
(Induktivitt) eingefgt werden, die insbesondere whrend des Einschaltvorgangs den
Einschaltstrom begrenzen hilft.
4.2 Funktionsgrundschaltungen mit Dioden 175

Abb. 4.23 Gleichrichterschal- D1 RS


tungen; a Einweggleichrichter; a
b Doppelweggleichrichter in
Mittelpunktschaltung; u1 U DC C1 RL
c Doppelweggleichrichter in
Brckenschaltung
D1
b
RS
u1
D2
U DC C1 RL

c D1
D4
RS
u1
D3
D2 U DC C1 RL

Ein wichtiger Gesichtspunkt ist die Verlustleistung. Die Verlustleistung einer Gleich-
richterzelle setzt sich aus der Durchlassverlustleistung PF und der Sperrverlustleistung PR
zusammen. Der Wrmebergangswiderstand Rth, JU der Gleichrichterzelle muss so bemes-
sen sein, dass sich keine unzulssige Erhhung der inneren Temperatur Tj des Bauteils
gegenber der Umgebungstemperatur TU ergibt.

Tj TU
Pges = PF + PR ; Pges = . (4.15)
Rth, JU

Das Gehuse der Gleichrichterzelle bestimmt den Wrmebergangswiderstand Rth, JU . Ge-


gebenenfalls muss durch zustzliche Khlmanahmen der Wrmebergangswiderstand
Rth reduziert werden. Die Wrmeableitung erfolgt zwischen innerem pn-bergang und
Gehuseoberflche des Bauteils (beschrieben durch Rth, JG ), der Gehuseoberflche und
dem Khlkrper (beschrieben durch Rth, GK ), sowie schlielich dem Khlkrper und der
Umgebung (beschrieben durch Rth, KU ). Mittels Wrmeleitpaste zwischen Bauteilgehuse
und Khlkrper lsst sich der Wrmebergangswiderstand Rth, GK deutlich reduzieren. Es
gilt somit:

Tj TG TG TK TK TU
Pges = + + . (4.16)
Rth, JG Rth, GK Rth, KU

Einweggleichrichter: Die einfachste Schaltungsvariante stellt der Einweggleichrichter dar.


Bei positiver Eingangsspannung u1 wird die Diode im Flussbereich betrieben, es ldt sich
der Kondensator C1 auf. Geht der zeitliche Momentanwert der Eingangsspannung zurck,
176 4 Grundlegende Funktionsprimitive

3,0A
iD
1
2,0A

1,0A

0A
20V
u1
u DC

0V

-20V
5ms 15ms 25ms 35ms 45ms 55ms

Abb. 4.24 Ergebnis des Einweggleichrichters (siehe Abb. 4.23a)

so hlt der Kondensator die Spannung, die Diode ist gesperrt. Der Kondensator entldt sich
ber den Lastwiderstand. In einem bestimmten Stromflusswinkel erfolgt ein periodisches
Nachladen der Kapazitt. Das Ergebnis des Experiments ist in Abb. 4.24 dargestellt.

Experiment 4.2-1: Gleichrichter1 TR-Analyse eines Einweggleichrichters.

Es wird angenommen, dass der Spitzenwert der Spannung am Ausgang des Transforma-
tors von Abb. 4.23a als Eingangsspannung der Gleichrichterschaltung 20 V betrgt. Der
Lastwiderstand mge 100  sein. Naturgem sollte der Vorwiderstand RS deutlich klei-
ner als der Lastwiderstand sein. Das Simulationsergebnis zeigt trotz der hohen Kapazitt
von 1000 F eine deutliche Welligkeit betreffs der erzeugten Ausgangsspannung. Der
periodische Spitzenstrom im Durchlassbereich der Diode liegt bei ca. 1 A. Der Spit-
zenstrom whrend des Einschaltvorgangs erreicht im Beispiel einen Wert von ber 2 A.
Die Durchlassverlustleistung ist der Mittelwert gebildet aus dem zeitlichen Momentan-
wert des Durchlassstroms und der Flussspannung der Diode. Entsprechendes gilt fr die
Sperrverlustleistung.

Doppelweggleichrichter in Mittelpunktschaltung: Zur Verringerung der Welligkeit der


erzeugten Ausgangsspannung wird in beiden Halbwellen des sinusfrmigen Eingangssig-
nals der Kondensator in einem bestimmten Stromflusswinkel nachgeladen. Das Ergebnis
des zugehrigen Experiments zeigt Abb. 4.25.
4.2 Funktionsgrundschaltungen mit Dioden 177

1,2A
iD
1
800mA

400mA
iD
2

0A
20V u1
u DC

0V

-20V
10ms 30ms 50ms

Abb. 4.25 Ergebnis des Doppelweggleichr. mit Mittelpunktschaltung (siehe Abb. 4.23b)

Experiment 4.2-2: Gleichrichter2 TR-Analyse des Doppelweggleichrichters mit


Mittelpunktschaltung.

Unter gleichen Bedingungen wie im vorhergehenden Experiment wird die Doppelweg-


gleichrichterschaltung in Mittelpunktausfhrung betrachtet. Es zeigt sich wegen der
Doppelweggleichrichterfunktion eine geringere Welligkeit der erzeugten Ausgangsspan-
nung. Allerdings ist die Ausgangsspannung nur halb so gro. Die Spitzenstrme sind
entsprechend deutlich reduziert.

Doppelweggleichrichter in Brckenschaltung: Die Brckenschaltung vermeidet den


Nachteil der Mittelpunktschaltung dahingehend, dass nahezu der Spitzenwert der Ein-
gangsspannung als gleichgerichtete Ausgangsspannung erreicht wird.
Das Ergebnis zum Experiment des Doppelweggleichrichters in Brckenschaltung zeigt
Abb. 4.26. Es wird wieder die volle Ausgangsspannung erzeugt. Gegenber dem Einweg-
gleichrichter sind die durch die Diode flieenden Spitzenstrme kleiner. In konventionellen
Stromversorgungsmodulen wird daher meist diese Ausfhrung gewhlt (siehe Abb. 4.27).

Einsatz eines Spannungsreglers: Ein wesentlicher Nachteil der bisher betrachteten


Schaltungen zur Aufbereitung einer DC-Spannung ist die relativ hohe Welligkeit der Aus-
gangsspannung. Prinzipiell knnte man durch noch grere Kapazitten C1 die Welligkeit
verringern. Zum einen baut eine hhere Kapazitt grer und zum anderen steigen die
Kosten fr einen greren Kapazittswert. Das Problem lst ein Spannungsregler-Baustein.
Mittels einer aktiven Rckkopplungsschaltung im Inneren des Spannungsreglers kann trotz
178 4 Grundlegende Funktionsprimitive

3,0A
iD
1
2,0A

iD
1,0A 2

0A
20V
u DC
u1
0V

-20V
10ms 30ms 50ms 70ms 90ms

Abb. 4.26 Ergebnis des Doppelweggleichrichters in Brckenschaltung (siehe Abb. 4.23c)

Experiment 4.2-3: Gleichrichter3 TR-Analyse des Doppelweggleichrichters in


Brckenschaltung.

D3 D1
RS Spannungs-
u1 regler
D4
D2 z.B. Y78XX
C1 U DC +

RS Spannungs-
regler
z.B. Y79XX
C2 U DC

Abb. 4.27 Geregelte Gleichstromversorgung fr positive und negative Versorgungsspannungen mit


Verwendung integrierter Spannungsregler

einer relativ groben Welligkeit am Eingang eine konstante Ausgangsspannung erzeugt wer-
den. Derartige Spannungsregler sind kostengnstig als integrierte Bausteine verfgbar.
Abbildung 4.27 zeigt eine schaltungstechnische Ausfhrung mit einem Brckengleichrich-
ter und nachgeschalteten integrierten Spannungsreglern zur Aufbereitung einer positiven
und negativen DC-Spannung.
4.2 Funktionsgrundschaltungen mit Dioden 179

Abb. 4.28 Spannungsver- a


dopplerschaltung; RS D1
a symmetrische;
b unsymmetrische Variante
u1 u3 U DC C1
u2 RL

U DC C2

D2

b
D2
RS C1
u2
2 U1 C2 RL
u1 U DC D1

Experiment 4.2-4: Spannungsverdoppler TR-Analyse der Spannungsverdopplerschal-


tung.

Spannungsverdopplerschaltungen: In praktischen Problemstellungen ist gelegentlich die


Aufgabe gestellt, dass eine hhere DC-Spannung abgeleitet werden soll, als mit den bislang
betrachteten Schaltungsvarianten mglich ist. Dazu knnen Spannungsvervielfacherschal-
tungen verwendet werden (Abb. 4.28).
Ein Spannungsverdoppler besteht aus zwei hintereinander geschalteten Einweggleich-
richtern. In der symmetrischen Variante ldt die positive Halbwelle den Kondensator C1
auf, die negative Halbwelle ldt C2, so dass am Ausgang die doppelte Spannung verfgbar
ist.
Abbildung 4.29 zeigt das Ergebnis der TR-Analyse einer Spannungsverdopplerschaltung
nach Abb. 4.28b. Der Spitzenwert der Eingangsspannung U1 betrgt 20 V. Der Kondensator
C1 ldt sich auf UDC auf, so dass an der Kathode der Diode D1 die Eingangsspannung plus
dem Spitzenwert der Eingangsspannung anliegt. Mit der Diode D2 erfolgt eine Gleich-
richtung dieses zeitlichen Momentanwerts. Man erhlt nahezu den doppelten Spitzenwert
als DC-Ausgangsspannung. Wie bei der Einweggleichrichtung wird der ideale Spitzenwert
nicht erreicht, es ergibt sich ein Spannungsverlust. Die Spannungsverluste sind um so
hher, je grer der Laststrom ist.

Spannungsvervielfacherschaltungen: Das Prinzip der Spannungsverdopplung lsst sich


verallgemeinern in Form von Spannungsvervielfacherschaltungen. In Abb. 4.30 dargestellt
180 4 Grundlegende Funktionsprimitive

40V
u2
u D1
30V
u1
20V

10V

0V

-10V

-20V
50ms 150ms 250ms 350ms 450ms

Abb. 4.29 Ergebnis der TR-Analyse der Spannungsverdopplerschaltung (siehe Abb. 4.28b)

a RS C2 D3

D1

u1 3 U1 C3 R L u2
D2
C1 u3

b RS C3 D4

C2 D3

u1 4 U1 C4 R L u2
D2
D1 C1

Abb. 4.30 Vervielfacherschaltungen; a Spannungsverdreifachung; b Spannungsvervierfachung


4.2 Funktionsgrundschaltungen mit Dioden 181

ist ein Spannungsverdreifacher und ein Spannungsvervierfacher in unsymmetrischer Aus-


fhrung. Selbstverstndlich ergeben sich Spannungsverluste aufgrund der Flussspannung
und an den inneren Bahnwiderstnden der Dioden, so dass die ideale Vervielfachung des
Spitzenwertes der Eingangsspannung nicht erreicht wird.

Experiment 4.2-5: Spannungsverdreifacher TR-Analyse der Spannungsverdreifa-


chungsschaltung.

4.2.2 Anwendungen der Diode als Spannungsquelle

In zahlreichen Anwendungen bentigt man eine Konstantspannungsquelle. Im Flussbe-


reich ist die Diode nherungsweise ein Konstantspannungsquelle mit der Schwellspannung
als Leerlaufspannung und einem relativ niederohmigem Innenwiderstand. Allerdings
weist die Schwellspannung einen Temperaturkoeffizienten von ca. 2 mV/ C auf. Im
Durchbruchbereich ist die Diode ebenfalls eine Konstantspannungsquelle mit niederoh-
migem Innenwiderstand. In jedem Fall muss ein gewisser Mindeststrom flieen, damit sich
die Eigenschaft der Diode als Spannungsquelle im Durchbruchbereich einstellt.

Die Zenerdiode als Spannungsquelle: Mittels einer Zenerdiode lsst sich eine Konstant-
spannung z. B. als Referenzspannung ableiten. Dazu verwendet man die Prinzipschaltung
in Abb. 4.31. Die Eingangsspannung muss in jedem Fall grer als die Ausgangsspannung
und grer als die Durchbruchspannung sein. Um einen niederohmigen Innenwiderstand
zu erzielen, bentigt man einen Mindeststrom, der ber den Vorwiderstand eingestellt wird.
Bei gegebener Eingangsspannung, gegebenem Vorwiderstand und gegebenem Lastkreis
ergibt sich der skizzierte Arbeitspunkt bei geeignet ausgewhlter Zenerdiode. ndert sich
die Eingangsspannung oder der Lastkreis, so verndert sich der Arbeitspunkt. Je steiler die

ID

RV RL
U 1 -------------------
- U2
R L + RV

U1 DZ U2 RL UD

Arbeitsgerade: A
a) ID = 0
b) UD = 0 U 1 RV

Abb. 4.31 Spannungsstabilisierungsschaltung mittels einer Zenerdiode


182 4 Grundlegende Funktionsprimitive

D3 D1 R IL
s
u1
D4 D2
C1 470 10 U DC +
1000

U DZ DZ 47

Abb. 4.32 DC-Spannungsquelle mit Transistor als Regler fr konstante Spannung bei gegebenen
Laststromschwankungen, UDC = UDZ + 0,7 V

Durchbruchkennlinie ist, um so geringer verndert sich die Ausgangsspannung U2 . Es liegt


eine Konstantspannung mit niederohmigem Innenwiderstand vor.

Anwendung der Zenerdiode als Referenzspannung: Im folgenden Beispiel wird die


Zenerdiode als Referenzspannungsquelle verwendet (Abb. 4.32). Die stabilisierte Ausgangs-
spannung ist gleich der Zenerdiodenspannung im Durchbruchbetrieb vermindert um die
Basis-Emitterspannung des Transistors (0,7 V). Die Mindest-Eingangsspannung muss so
gro sein, dass der Transistor nicht in die Sttigung geht.

4.2.3 Signaldetektorschaltungen

Signaldetektoren sind ebenfalls im Prinzip Gleichrichterschaltungen, allerdings werden


sie im Allgemeinen bei hheren Signalfrequenzen verwendet. Dioden in Signaldetektoren
mssen weniger fr groe Strombelastbarkeit geeignet sein, vielmehr geht es um ein schnel-
les Schaltverhalten. Als schnelle Schaltdioden eignen sich insbesondere Schottky-Dioden.
Grundstzlich unterscheidet man zwischen Signalamplitudendetektoren in Reihenschal-
tung und in Parallelschaltung.

Spitzendetektor in Reihen- und Parallelschaltung: Fr die Realisierung eines Spitzende-


tektors gibt es prinzipiell die Reihenschaltungsvariante und die Parallelschaltungsvariante
(Abb. 4.33).
Die Reihenschaltungsvariante bentigt einen DC-Pfad gegen das Bezugspotenzial,
der ber die Induktivitt L gegeben ist. Bei der Parallelschaltungsvariante kann das
Eingangssignal kapazitiv angekoppelt werden. Allerdings ist am Ausgang dem detektierten
Spitzenwert das Eingangssignal berlagert, das dann noch durch eine zustzliche Filter-
manahme entfernt werden muss. Ist das nachfolgende System hinreichend schmalbandig,
so kann die Filtermanahme entfallen. Aus der Energiebilanz ergibt sich der mittlere Ein-
gangswiderstand, den die Signalquelle sieht. Bei der Reihendetektorschaltung wird die
DC-Leistung P2 = U12 /R abgegeben; bei der Paralleldetektorschaltung addiert sich dazu
4.2 Funktionsgrundschaltungen mit Dioden 183

a 2 2
P1 = U 1 2 Z 11' P2 = U 1 R
RG C b1 D1

u1 L R C u2

b 2 2 2
P1 = U 1 2 Z 11' P2 = U 1 R + U 1 2 R
RG Cb

u1 D1 u D1 R u2

Abb. 4.33 Spitzendetektorschaltungen; a Reihendetektor; b Paralleldetektor

u1 u2
u
1

Abb. 4.34 Signaldetektor Reihenschaltung

noch die Wechselleistung aufgrund der zustzlich anliegenden Signalspannung am Aus-


gang. Die an den Verbraucher abgegebene Leistung ist dann P2 = U12 /R + U12 /(2R).
Dadurch erhlt man bei der Reihendetektorschaltung einen mittleren Eingangswiderstand
R/2, bei der Paralleldetektorschaltung liegt der mittlere Belastungswiderstand der Signal-
quelle bei R/3. Als erstes wird ein Signalamplitudendetektor in Reihenschaltung betrachtet
(Abb. 4.34).
Beim Spitzendetektor in Reihenschaltung ldt sich der Kondensator C2 auf den
Spitzenwert der Signalamplitude auf. Verringert sich der zeitliche Momentanwert der Ein-
gangsspannung unterhalb der Spannung am Kondensator, so wird die Diode gesperrt. Es
entldt sich der Kondensator C2 ber den Lastwiderstand R2 . Mit der nchsten positiven
184 4 Grundlegende Funktionsprimitive

8,0mA
i D1
4,0mA

0A

-4,0mA
2,0V u2

0V
u1
-2,0V

-4,0V
10 s 30 s 50 s 70 s 90 s

Abb. 4.35 Ergebnis Testanordnung Signaldetektor Serienschaltung (siehe Abb. 4.33a)

Signalamplitude wird bei zeitlichen Momentanwerten oberhalb der Spannung am Kon-


densator C2 die Diode wieder in Flussrichtung betrieben, es erfolgt ein Nachladen der
Kapazitt. Durch die Diode fliet nur innerhalb des Stromflusswinkels im Flussbetrieb der
Diode ein Flussstrom. Damit beinhaltet der Diodenstrom eine DC-Komponente, es muss
ein DC-Pfad gegen Masse vorliegen. Lsst die Signalquelle keinen DC-Pfad gegen Masse zu,
so kann beispielsweise der DC-Pfad fr die Diode durch Speisung mit einem bertrager
ber L2, D1 und R2 hergestellt werden.
Am Knoten 2 baut sich eine Gleichspannung auf, die dem Spitzenwert der Signalampli-
tude entspricht, vermindert um die Schwellspannung der Diode. Ein Stromfluss durch die
Diode kommt nur in einem kleinen Stromflusswinkel zustande. Der Kondensator am Aus-
gang hlt die Gleichspannung. Durch den Stromfluss, whrend dem die Diode in Flussrich-
tung ausgesteuert wird, erfolgt ein Nachladen des Kondensators. Ist die Diode gesperrt wird
der Kondensator ber den Lastwiderstand entladen. Die Entladezeitkonstante

= R2 C2 ; (4.17)

sollte etwa 10 mal grer sein als die Signalperiode. Das Ergebnis des folgenden
Experiments zeigt Abb. 4.35.

Experiment 4.2-6: SignalDetektor_Ser.

Eine weitere Variante ist der Signaldetektor, bei dem die Diode parallel und nicht seriell
angeordnet ist (Abb. 4.36). Man spricht von einem Signaldetektor in Parallelschaltung.
4.2 Funktionsgrundschaltungen mit Dioden 185

u2

Abb. 4.36 Signaldetektor Parallelschaltung

Experiment 4.2-7: SignalDetektor_Par.

8,0mA
i D1
4,0mA

0A

-4,0mA
2,0V
u D1 u2
0V

-2,0V

-4,0V
20 s 60 s 100 s 140 s 180 s

Abb. 4.37 Signaldetektor Parallelschaltung (siehe Abb. 4.36)

Der Vorteil des Signaldetektors in Parallelschaltung ist, dass die speisende Signalquelle
keinen DC-Pfad aufweisen muss, sie kann AC-gekoppelt sein. Auch hier ist die Diode
nur whrend eines kleinen Stromflusswinkels leitend. Die Spannung an Knoten 3 wird
begrenzt durch die Schwellspannung an der Diode. Die Signalspannung liegt an Knoten
3 an, sie wird an die Schwellspannung der Diode geklemmt. Den DC-Wert erhlt man
an Knoten 2 durch Nachschalten eines Tiefpasses. Das Testergebnis des Experiments ist in
Abb. 4.37 dargestellt.
Allgemein lsst sich feststellen: Signalamplitudendetektoren dienen zur Detektion der Si-
gnalamplitude des zeitlichen Momentanwerts eines gegebenen periodischen Signalverlaufs.
186 4 Grundlegende Funktionsprimitive

Abb. 4.38 Signaldetektor als


Empfnger fr ein Ge-Diode
amplitudenmoduliertes Signal

u1 80 330 p 2k 1n u2 1 s RC 10 s

Experiment 4.2-8: AM-Detektorschaltung1 Aufbereitung eines AM-modulierten


Signals mit nachgeschaltetem Signaldetektor.

Wird die Signalamplitude mit einer Modulationsspannung verndert (Amplitudenmodu-


lation AM), so stellt der Signalamplitudendetektor einen AM-Demodulator in Form eines
Hllkurvendetektors dar.

Einfacher Mittelwellenempfnger: Eine typische Anwendung eines Signaldetektors ist die


Demodulation eines amplitudenmodulierten Signals. Der zeitliche Momentanwert eines
amplitudenmodulierten Signals stellt sich wie folgt dar:

u 1 ( t )  U1 ( t ) cos(0t);

U 1( t )  U1(1 + Mcos(st)).
(4.18)

Dabei entspricht 0 = 2 f0 der Trgerkreisfrequenz, f0 betrgt bei Mittelwelle ca.


1 MHz; s = 2 fs entspricht der Modulationskreisfrequenz und M ist der Modu-
lationsgrad. Wegen der geringen Spannung am Fupunkt der Antenne, muss eine Detektor-
diode mit geringem Schwellwert verwendet werden. Dazu bietet sich eine Ge-Diode an, die
eine geringere Schwellspannung aufweist als Si-Dioden. In der Regel kommt man aber ohne
einen Vorverstrker nicht aus, um grere Signalamplituden zu erhalten. Immerhin ben-
tigt die einfache Empfngerschaltung (Abb. 4.38) ein Eingangssignal von einigen 100 mV fr
die Spitzenwertgleichrichtung. Typische Signalspannungen am Antennenfupunkt liegen
je nach Antennenausprgung deutlich darunter.
Im Beispiel des Experiments betrgt der Modulationsgrad M = 0,5; die Modula-
tionsfrequenz ist 20 kHz. Die Signalamplitude muss oberhalb der Schwellspannung liegen.
Das Ausgangssignal entspricht der Einhllenden des Eingangssignals verschoben um die
Schwellspannung der Diode. Abbildung 4.39 zeigt das Ergebnis des Experiments.
Um die Spitzendetektorschaltung bei kleineren Signalamplituden verwenden zu knnen,
ist es zweckmig die Diode mit einer Vorspannung bzw. mit Vorstrom zu betreiben, so dass
der Arbeitspunkt der Diode dicht unterhalb der Schwellspannung liegt. In dem Beispiel,
das dem Experiment zugrundeliegt, wird eine Vorspannung fr die Detektordiode erzeugt.
Bei deutlich kleinerer Signalamplitude des amplitudenmodulierten Eingangssignals erhlt
man die demodulierte Ausgangsspannung.
4.2 Funktionsgrundschaltungen mit Dioden 187

400mV

u2

200mV

0V
1,0V
u1

0V

-1,0V
50 s 70 s 90 s 110 s 130 s

Abb. 4.39 AM-moduliertes Eingangssignal und detektiertes Ausgangssignal

Experiment 4.2-9: AM-Detektorschaltung2 Aufbereitung eines AM-modulierten


Signals, nachgeschalteter Signaldetektor mit Vorspannung.

Demodulation eines frequenzmodulierten Signals: Zur Demodulation eines frequenz-


modulierten Signals (FM) kann ebenfalls u. a. ein Spitzendetektor verwendet werden. Ein
frequenzmoduliertes Signal lsst sich folgendermaen mathematisch beschreiben:

u1( t )  U1 cos( ( t ) . t + 0 );

( t )  0 + 0( t )  0 + 0 . cos( st + s ).
(4.19)

Die Phase des FM-modulierten Signals ergibt sich aus:



0
(t) = (t) dt = 0 t + sin (s t + s ). (4.20)
s
Es entspricht 0 = 2 f0 der Trgerkreisfrequenz, f0 betrgt bei UKW-Frequenzen ca.
100 MHz; s = 2 fs ist die Modulationskreisfrequenz und 0 /s der Modulationshub
M. Betrachtet man ein UKW -bertragungssystem, so erfolgt im Empfnger eine Umset-
zung auf eine Zwischenfrequenz von 10,7 MHz. Der FM- Demodulator weist somit am
Eingang ein frequenzmoduliertes Signal von 10,7 MHz auf. In PSpice lsst sich ein derarti-
ges Signal mit der Signalquelle VSFFM darstellen. Diesem Signal liegt der folgende zeitliche
Momentanwert zugrunde:

u1 (t) = U0 + U1 sin((2FC t) + MDI sin(2FS t)). (4.21)


188 4 Grundlegende Funktionsprimitive

Abb. 4.40 FM-Demodulator u1 100 D1


als einfacher Flankendetektor 2
gespeist mit einem 3
FM-modulierten Signal L1 C1 R1 R2 C2
(Stromquellenspeisung) u3 u2
1 35 330 p 1k 10k 500 p

Experiment 4.2-10: FM-Demodulator1 AC-Analyse: Resonanzkurve des Resonators;


TR-Analyse des Flankendetektors.

Die einfachstmgliche FM-Demodulatorschaltung stellt der Flankendetektor dar


(Abb. 4.40). Eine spannungsgesteuerte Stromquelle speist einen Parallelresonanzkreis. Die
Resonanzfrequenz muss oberhalb der Frequenz FC liegen; FC kommt also an der Flanke
der Resonanzkurve zu liegen (Abb. 4.41). Ist der Modulationshub nicht zu gro, so ergibt
sich eine nahezu lineare Amplitudennderung an der Flanke des Resonators, die in erster
Nherung proportional zur Frequenznderung des frequenzmodulierten Eingangssignals
ist. Die Einhllende der Amplitudennderung des Signals an der Flanke des Resonators
lsst sich mit einem Spitzendetektor gewinnen. Daraus erhlt man das demodulierte Signal
mit der Frequenz FS.
Die Frequenz FC des Eingangssignals muss versetzt zur Resonanzfrequenz des Resona-
tors liegen. Desweiteren sollte die Gte des Resonators nicht zu hoch sein, um den nutzbaren
Flankenbereich zu vergrern. Die Speisung des Resonators erfolgt im Experiment
ber eine spannungsgesteuerte Stromquelle. Ein Transistor stellt im geeigneten Arbeits-

1,0V

0,8V
U3

0,6V

0,4V

FC
0,2V

0V
7,6MHz 8,4MHz 9,2MHz 10,0MHz 10,8MHz 11,6MHz

Abb. 4.41 Resonanzkurve des Flankendetektors als FM-Demodulator (siehe Abb. 4.40)
4.2 Funktionsgrundschaltungen mit Dioden 189

u 0 100 D1
1 2
u1 1 35 160 p 1k 10k 500 p
u 11' u2

u 1' 1 90 160 p 1k 10k 500 p

1' 2'
u 0 100 D2

Abb. 4.42 Differenzdiskriminator als FM-Demodulator gespeist mit einem FM-modulierten Signal
(Stromquellenspeisung)

Experiment 4.2-11: FMDemodulator2 AC-Analyse zur Darstellung der Diskrimi-


natorkennlinie und TR-Analyse des Frequenzdiskriminators zur Demodulation eines
frequenzmodulierten Signals.

punkt eine derartige spannungsgesteuerte Stromquelle dar. Die Steilheit wurde mit 1/100 
angenommen.
Im Simulationsergebnis der AC-Analyse in Abb. 4.41 zeigt sich deutlich die Amplitu-
dennderung an der Flanke des Resonators bei Frequenznderung um FC. Im Zeitbereich
entspricht die Einhllende des Signals u3 am Eingang (Knoten 3) dem modulierten Sig-
nal mit der Frequenz FS. Um das demodulierte Signal am Ausgang zu erhalten, ist die
Zeitkonstante des Spitzendetektors geeignet zu whlen. Sie darf nicht zu gro sein, um
einerseits der Modulationsfrequenz FS folgen zu knnen; muss aber gro genug sein, um
die Frequenz FC zu unterdrcken.

FM-Demodulator mit zwei versetzten Resonanzkreisen: Zur Verbesserung der Lineari-


tt des Flankendemodulators knnen zwei versetzte Resonanzkreise verwendet werden
(Differenzdiskriminator). Das nachstehende Abb. 4.42 zeigt die Prinzipschaltung. Die
beiden Resonanzkreise lassen sich ber einen bertrager oder ber eine Stromquelle spei-
sen. Die Stromquellenspeisung ist wiederum einfach ber einen Transistor mglich. Im
nachfolgenden Experiment soll die Schaltungsanordnung nher untersucht werden. Das
Ergebnis der AC-Analyse ist in Abb. 4.43 dargestellt. Es zeigt sich der typische Verlauf eines
FM-Flankendetektors.
Bei gleichbleibenden Ansteuerverhltnissen wie im vorhergehenden Experiment erreicht
man eine verbesserte Linearitt der Amplitudenkonversion und zudem eine hhere demo-
dulierte Ausgangsspannung. Die symmetrische Stromquellenansteuerung kann mit einer
geeigneten Transistorstufe erfolgen. Dazu wird in spteren Kapiteln noch nher darauf
eingegangen.
190 4 Grundlegende Funktionsprimitive

800mV

U 1 U 1'
400mV

0V

-400mV

-800mV
7,5MHz 8,5MHz 9,5MHz 10,5MHz 11,5MHz

Abb. 4.43 Differenzdiskriminatorkennlinie (siehe Abb. 4.42)

4.2.4 Begrenzer-, Klemm- und Schutzschaltungen

Begrenzerschaltungen: Begrenzerschaltungen dienen beispielsweise zur Begrenzung einer


Signalamplitude. Unterhalb eines bestimmten Schwellwertes soll die Begrenzerfunktion in-
aktiv bzw. aktiv sein. Die Diode in Flussrichtung weist Begrenzereigenschaften auf, ebenso
die Zenerdiode in Sperrrichtung. Prinzipiell unterscheidet man Diodenbegrenzer in Paral-
lelschaltung und in Reihenschaltung. Die Parallelbegrenzerschaltung zeigt Abb. 4.44a) mit
UH als Hilfsspannung. Eine derartige Hilfsspannung lsst sich u. a. durch aktive Schaltung-
en mit z. B. einem Bipolartransistor bzw. einem Feldeffekttransistor als Spannungsquelle
realisieren. Die einfachste Variante ist gegeben mit UH = 0, dann liegt die Kathode von
D1 bzw. die Anode von D2 auf Masse. US, D ist die Schwellspannung der Diode. Das fol-
gende Experiment untersucht eine Reihenbegrenzerschaltung. Das Ergebnis hierzu zeigt
Abb. 4.45.

Experiment 4.2-12: Begrenzer_Reihensch TR-Analyse eines Begrenzers in Reihen-


schaltung.

Der Parallelbegrenzer belastet den Lastkreis nahezu nicht, solange die Begrenzung nicht
einsetzt. Nach Einsetzung der Begrenzung wird der Lastkreis niederohmig belastet. Ersetzt
man bei der Reihenschaltung den Widerstand R0 durch eine Stromquelle, so liegt nach
Einsetzung der Begrenzerwirkung eine hochohmige Belastung des Lastkreises vor. Fr
Eingangsspannungen U1 < 0 ist die Diode D2 gesperrt, auch hier wird der Lastkreis nicht
belastet.
4.2 Funktionsgrundschaltungen mit Dioden 191

a
U2
UH + US D
R1

D1 D2 RL U1

u1 u2
UH UH UH + US D

D2 D1 und D2 D1
leitend gesperrt leitend

b U2
RL
UB US D ------------------
-
R0 + R L
UB
R0
R1 D2

D1 U1
u1 RL u2
D1 leitd. D1 und D2 D2 leitd.
D2 gesp. leitend D1 gesp.

Abb. 4.44 Begrenzerschaltungen; a Parallelbegrenzer; b Reihenbegrenzer

4,0mA
i D1
2,0mA
i D2
0A

-2,0mA
4,0V

u2
0V

u1
-4,0V
20 s 60 s 100 s 140 s 180 s

Abb. 4.45 Begrenzer in Reihenschaltung (siehe Abb. 4.44b)


192 4 Grundlegende Funktionsprimitive

Abb. 4.46 Klemmschaltung C


zur Rckgewinnung eines
1 2
positiven DC-Anteils
10n
UD D1 R
u1 10k u2
U Ref

Experiment 4.2-13: Klemmschaltung1 Klemmschaltung


fr die Wiederherstellung eines Gleichspannungsanteils.

Klemmschaltungen: Bei AC-Kopplung zweier Funktionseinheiten zwischen Knoten 1 und


Knoten 2 (Abb. 4.46) geht der Gleichspannungsanteil eines Signals verloren. Mit einer
Klemmschaltung kann ein Gleichspannungsanteil zurckgewonnen werden. Das Beispiel
in Abb. 4.46 zeigt eine Klemmschaltung zur Erzeugung eines positiven DC-Anteils. Mit
Hilfe der Referenzspannung URef lsst sich die Basislinie des Ausgangssignals einstellen.
In Abb. 4.47 ist das Ergebnis des Experiments dargestellt, wobei u2 die gewnschte DC-
Komponente aufweist.

Schutzschaltungen: Vielfach treten bei Schaltvorgngen Strspannungsspitzen auf, die


durch Schutzdioden begrenzt werden mssen. Ein einfaches Beispiel stellt der Schalt-
vorgang einer induktiven Last dar. Im Beispiel in Abb. 4.48 wird eine Induktivitt als
Verbraucher ber einen elektronischen Schalter geschaltet. Der elektronische Schalter kann

5,0V
u2

u1

0V

-5,0V
5 s 15 s 25 s 35 s 45 s

Abb. 4.47 Ergebnis der Klemmschaltung zur Rckgewinnung eines DC-Anteils fr einen gegebenen
Signalverlauf ohne DC-Komponente
4.2 Funktionsgrundschaltungen mit Dioden 193

Abb. 4.48 Schutzdiode fr


einen geschalteten induktiven
Verbraucher

u2

u1

Experiment 4.2-14: Schutzsch1 TR-Analyse eines geschalteten induktiven Verbrau-


chers.

6,0V

u2
5,0V

4,0V

u1
3,0V

2,0V

1,0V

0V
10 s 30 s 50 s 70 s 90 s

Abb. 4.49 Geschalteter induktiver Verbraucher mit Schutzdiode (siehe Abb. 4.48)

ein Transistorschalter (z. B. MOS-Schalter) sein. Der RON -Widerstand des Schalters mge
bei 100  liegen, der ROFF -Widerstand bei 100 k. Die Schaltschwelle VON ist 2 V und die
Schaltschwelle VOFF bei 0,5 V. Die Schaltung des Experiments zeigt Abb. 4.48. Das Ergebnis
der Untersuchung der Schaltung ist in Abb. 4.49 dargestellt.
Ohne Schutzdiode wrde sich im gegebenen Beispiel eine Strspannung von ber 200 V
ergeben. Die Schutzdiode verhindert derartig hohe Strspannungsspitzen, wie dem
Simulationsergebnis zu entnehmen ist.
194 4 Grundlegende Funktionsprimitive

4.2.5 Wirkprinzip von Schaltnetzteilen

Zur Aufbereitung von Versorgungsspannungen werden heute zumeist Schaltnetzteile ver-


wendet. Es gibt hierfr ein vielfltiges Angebot von integrierten Funktionsbausteinen.
Im Rahmen der Grundlagen zur analogen Schaltungstechnik geht es um ein elementares
Verstndnis der Wirkungsweise von Schaltnetzteilen.
Der Kern eines Schaltnetzteils beinhaltet u. a. einen gesteuerten Schalter S. Der als span-
nungsgesteuerter Halbleiterschalter (Schalttransistor) ausgefhrte Schalter wird von einem
Impulsbreitenmodulator (Sgezahngenerator und Komparator, siehe Kap. 8.6) angesteu-
ert. Die Schaltfrequenz betrgt typisch 20 kHz bis MHz. Der Schalttransistor bentigt im
Allgemeinen eine hohe Schaltleistung, eine groe Spannungsfestigkeit, eine niedrige Rest-
spannung und kurze Schaltzeiten. Schaltnetzteile weisen gegenber den bisher betrachteten
Stabilisierungsschaltungen einen besseren Wirkungsgrad, kleineres Bauvolumen und damit
auch ein geringeres Gewicht auf. Prinzipiell unterscheidet man zwischen primr getakte-
ten Schaltnetzteilen und sekundr getakteten Schaltnetzteilen. Abbildung 4.50 zeigt je ein
Realisierungsbeispiel. Darber hinaus gibt es eine Vielfalt weiterer Realisierungsvarianten
zur Optimierung der Eigenschaften eines Schaltnetzteils. Im Weiteren sollen nur die beiden
Varianten in Abb. 4.50 betrachtet werden.
Die Netzspannung kann direkt gleichgerichtet und mit einem Kondensator geglttet
werden (siehe Abb. 4.50b). Der elektronische Schalter zerhackt die aus der Netzspannung
gleichgerichtete DC-Spannung UC1 und wandelt sie in die gewnschte zu erzeugende DC-
Spannung UDC um. Schaltnetzteile arbeiten entweder als Durchflusswandler (Abb. 4.50a)
oder als Sperrwandler (Abb. 4.50b). Beim Durchflusswandler fliet dauernd Strom in den
Speicherkondensator, beim Sperrwandler erfolgt kein Nachladen des Kondensators, solange
Energie in die Induktivitt eingespeichert wird. Die Vorteile eines Schaltnetzteils sind:

Mgliche Einsparung des schweren, groen und teueren 50-Hz-Netztrafos;


Verbesserter Wirkungsgrad (6090 %) gegenber den konventionell geregelten Netz-
teilen (3055 %) durch den Wegfall der Verlustleistung des Lngstransistors (siehe
Abb. 4.32) und damit auch Wegfall grerer Khlkrper;
Grerer zulssiger Schwankungsbereich der Eingangswechselspannung uC1 .

Sekundr getakteter Abwrtswandler: Ein Beispiel einer mglichen Ausfhrungsform


eines Durchflusswandlers zeigt Abb. 4.50a. Ist der Schalter S geschlossen, so fliet Strom
durch die Spule L1. Der Kondensator CL wird geladen (tein ). Die Diode D5 ist dabei
gesperrt. Fr die Spule gilt:

diL1
uL1 = L1 . (4.22)
dt
Whrend der Einschaltzeit tein liegt an der Spule die Spannung uL1 = uC1 UDC an. Ist
der Schalter S geffnet, so ist die Spannung whrend der Ausschaltzeit taus an der Spule
4.2 Funktionsgrundschaltungen mit Dioden 195

a
Ansteuer-
Schaltkreis
mit Regler
D4 D1
S L1
u1
u L1
D3 D2 C1 CL
uC 1 D5 R L U DC

Experiment 4.2-15: Durchflusswandler.

b
D4 D1 D5
u1
C1
D3 D2 L1 L2 CL R L U DC
uC 1

Ansteuer-
S Schaltkreis
mit Regler

Experiment 4.2-16: Sperrwandler.

Abb. 4.50 Schaltnetzteil; a sekundr getaktet; b primr getaktet

uL1 = UDC , bei Vernachlssigung der Flussspannung der Diode D5. Somit erhlt man
gem obiger Gleichung fr die nderung des Spulenstroms:
1 1
iL1 = (UC1 UDC ) tein = UDC taus . (4.23)
L1 L1
Daraus ergibt sich die gesuchte Ausgangsspannung UDC bei gegebener Schaltfrequenz f =
1/T. Das Tastverhltnis tein /T zwischen der Einschaltzeit und der Schaltperiode bestimmt
bei gegebener Eingangsspannung UC1 die Ausgangsspannung UDC
tein tein
UDC = UC1 = UC1 . (4.24)
tein + taus T
Mit dem Tastverhltnis tein /T lsst sich also die Ausgangsspannung UDC mittels der Impuls-
breite (Impulsbreitenmodulator) lastunabhngig einstellen bzw. regeln. Im Experiment ist
gegenber Abb. 4.50 der Transformator weggelassen. Die Gleichrichtung der Netzspan-
nung erfolgt mit einem einfachen Einweggleichrichter. Den Strom- und Spannungsverlauf
innerhalb eines Zeitbereichs ber 3 Schaltperioden zeigt Abb. 4.51. Der Ausgangsstrom ist
der Mittelwert des Spulenstroms.
196 4 Grundlegende Funktionsprimitive

1A

i L1

0,5A

0A
20V uC 1
u D5
10V
u DC

0V

-10V
30,05ms 30,15ms 30,25ms

Abb. 4.51 Strom- und Spannungsverlauf beim Durchflusswandler (siehe Abb. 4.50a)

Erhht man den Lastwiderstand, so verringert sich der Ausgangsstrom. Der Spulen-
strom kann in der Sperrphase bis auf Null sinken, die Spannung an der Spule wird somit
ebenfalls Null. Es stellt sich der sogenannte Lckende Betrieb ein. Gleichung (4.24) fr
die Ausgangsspannung ist dann nicht mehr gltig, sie gilt nur fr Lastverhltnisse mit
einem Mindestausgangsstrom von:
 
1 UDC T UDC
Ia,min = IL1 = 1 . (4.25)
2 UC1 2 L1

Durch Regelung des Tastverhltnisses tein /T (siehe Kap. 8.6) mit einem Pulsweitenmodu-
lator lsst sich auch bei genderten Lastverhltnissen die Ausgangsspannung UDC konstant
halten.

Sperrwandler: Beim Sperrwandler (Abb. 4.50b) wird nach Gleichrichtung aus der Netz-
spannung die Gleichspannung UC1 gewonnen. Der Transformator ist gegensinnig gewickelt,
er dreht damit die Phase um 180 . Der Schalter S auf der Primrseite des Transformators
baut im geschlossenen Zustand magnetische Energie in der Spule des Transformators auf.
Wegen der gegenphasigen Ausgangsspannung sperrt die Diode D5, solange der Schalter S
geschlossen ist. Die Sekundrseite ist dabei stromlos, primrseitig fliet Strom. Nach dem
ffnen des Schalters S wird der primrseitige Strom iL1 unterbrochen. Sekundrseitig ent-
steht eine Selbstinduktionsspannung, wodurch die Diode D5 leitend wird. Die gespeicherte
magnetische Energie des Transformators wird jetzt in elektrische Energie des Kondensators
4.2 Funktionsgrundschaltungen mit Dioden 197

8A

i L1 i L2
4A

0A

-4A

200V uC 1
u DC

0V

u L2

-200V

30ms 30,1ms 30,2ms

Abb. 4.52 Strom- und Spannungsverlauf beim Sperrwandler (siehe Abb. 4.50b)

CL umgewandelt. Es fliet ein Sekundrstrom iL2 . Fr die Ausgangsspannung gilt bei einem
bersetzungsverhltnis = 1 des Transformators:
tein
UDC = UC1 . (4.26)
taus
Voraussetzung ist auch hier, dass ein Mindestausgangsstrom fliet. Der Ausgangsstrom darf
innerhalb der Ausschaltzeit nicht Null erreichen. Das nachstehende Experiment untersucht
den Sperrwandler. Die Spannung uC1 ist die Eingangsspannung gem Abb. 4.50b, uDC ist
die Ausgangsspannung, uL2 die Sekundrspannung des Sperrwandlers. Das Ergebnis der
Simulation der Testschaltung in Abb. 4.50b ist in Abb. 4.52 dargestellt.
Whrend der Leitendphase des Schalters nimmt die Primrseite des Transformators
Energie auf, die dann whrend der Sperrphase an die Sekundrseite abgegeben wird. Im
Beispiel ist das bersetzungsverhltnis des Transformators 1:1. Je grer N2 gewhlt wird,
um so kleiner ist die Spannungsbelastung am Schalter S im Sperrzustand.
Linearverstrker und Operationsverstrker
5

Eine grundlegende Schaltkreisfunktion in der Analogtechnik ist der Linearverstrker.


Mit ihm werden schwache Signale verzerrungsfrei verstrkt und aus dem Rauschen
herausgehoben. Zunchst erfolgt eine allgemeine Einfhrung in die Eigenschaften von
Linearverstrkern. Die Verstrkerfunktion ist allerdings nur bis zu den Aussteuergrenzen
gegeben. Oberhalb der Aussteuergrenzen wird der Verstrker zum Komparator. Im Weite-
ren wird in rckgekoppelte Verstrkerschaltungen eingefhrt. Die Rckkopplung spielt in
nahezu allen Funktionsschaltkreisen gewollt oder nicht gewollt durch parasitre Einflsse
eine magebliche Rolle. Mit geeigneten Rckkopplungsmanahmen lassen sich die Eigen-
schaften von Verstrkerschaltungen beeinflussen. Der Operationsverstrker gilt als einer
der wichtigsten Vertreter von Standard-Linearverstrkern.

5.1 Eigenschaften von Linearverstrkern Makromodelle

Linearverstrker lassen sich durch Makromodelle auf der Basis gesteuerter Quellen be-
schreiben. Je nachdem welche Eigenschaften in einer Anwendung bercksichtigt werden
sollen, muss ein dafr geeignetes Modell zugrundegelegt werden. Der Anwender von
Modellen muss sehr genau Bescheid wissen, fr welchen Anwendungsbereich das jeweils
verwendete Modell gltig ist.

5.1.1 Grundmodell eines Linearverstrkers

Eingefhrt wird ein Grundmodell fr einen Linearverstrker. Das Grundmodell beschreibt


das Schnittstellenverhalten und das frequenzabhngige bertragungsverhalten. Das ber-
tragungsverhalten wird durch eine spannungsgesteuerte Spannungsquelle oder durch eine
spannungsgesteuerte Stromquelle dargestellt. Die Reprsentation der Schaltkreisfunktion

J. Siegl, E. Zocher, Schaltungstechnik Analog und gemischt analog/digital, Springer-Lehrbuch, 199


DOI 10.1007/978-3-642-29560-7_5, Springer-Verlag Berlin Heidelberg 2014
200 5 Linearverstrker und Operationsverstrker

Abb. 5.1 Symbol, Modell und


Modellparameter des
Linearverstrkers
1 (+)
Z id Za 2
U id
v ud . U id
1 ()

Linearverstrker erfolgt durch ein Symbol in der symbolischen Beschreibungssprache


eines Elektroniksystems (Schematic Entry). Um das elektrische Verhalten zu charakterisie-
ren, muss hinter das Symbol ein Modell gelegt werden. Die Referenzierung geschieht
meist ber Attribute (in PSpice: Implementation-Attribute) am Symbol. Das hier
verwendete Ersatzschaltbild-Modell (Schematic-View) ist ein Makromodell auf Basis ge-
steuerter Quellen. Das Makromodell (Abb. 5.1) legt das Schnittstellenverhalten und das
bertragungsverhalten fest. Dabei ist:

Z id : Eingangswiderstand; typ. 1 M, parallel dazu ca. 1 pF;


Z a : Ausgangswiderstand; typ. 100 ;
v ud : Verstrkung mit v ud = vud0 /(1 + j(f /f1 )); vud0 typ. 105 ; f1 typ. 10 Hz.

Allgemein ist der Verstrkungsfrequenzgang des Linearverstrkers anwendungsspezifisch


zu modellieren. Man unterscheidet grundstzlich DC-gekoppelte Verstrker ohne untere
Eckfrequenz und AC-gekoppelte Verstrker mit unterer Eckfrequenz. AC-gekoppelte Stufen
sind wesentlich einfacher zu realisieren. Offsetprobleme (Gleichspannungsverschiebungen)
knnen dabei leichter beherrscht werden. Dort wo es der Spektralgehalt des Signals zulsst,
wird die AC-Kopplung verwendet. Die Modellierung erfolgt u. a. durch eine geeignete
Ersatzschaltung auf der Basis eines Makromodells mit gesteuerten Quellen und Elementen
zur Nachbildung des Frequenzgangs. Ein typischer Frequenzgangverlauf eines Verstrkers
weist ein Tiefpassverhalten erster Ordnung auf.
vud0
v ud = . (5.1)
1 + j(f /f1 )

Bei tiefen Frequenzen betrgt die Verstrkung vud0 . Ab der Eckfrequenz f1 ergibt sich
ein Verstrkungsabfall um 20 dB pro Dekade. Ein Verstrkungsfrequenzgang mit zwei
Eckfrequenzen wird beschrieben durch:
vud0
v ud = . (5.2)
(1 + j(f /f1 )) (1 + j(f /f2 ))
5.1 Eigenschaften von Linearverstrkern Makromodelle 201

a
v ud 0
v ud v ud = ------------------------------
-
1 + j( f / f 1 )
v ud 0
( dB )

0
f1 f
b
v ud v ud , unten . ( 1 + j ( f / ( f gu . v ud , unten / v ud , mitte ) ) )
v ud = -------------------------------- ------------------------------
( 1 + j ( f / f gu )) . ( 1 + j ( f / f go ))
v ud , mitte
( dB )

v ud , unten
f gu f go f

Abb. 5.2 Frequenzgang eines Linearverstrkers; a DC-gekoppelt mit einer oberen Eckfrequenz;
b AC-gekoppelt mit einer unteren und einer oberen Eckfrequenz

Komplexere Verstrkungsfrequenzgnge haben eine untere Eckfrequenz und obere Eckfre-


quenzen. Sie weisen damit eine Bandpasscharakteristik auf.
vud, unten (1 + j(f /(fgu vud, unten /vud, mitte )))
v ud = . (5.3)
(1 + j(f /fgu )) (1 + j(f /fgo ))
Abbildung 5.2 zeigt beispielhaft einige typische Verstrkungsfrequenzgnge ohne und mit
unterer Eckfrequenz. Grundstzlich weisen Verstrker mindestens eine obere Eckfrequenz
und damit immer eine endliche Bandbreite auf.
Um ein fr die lineare DC- und AC-Analyse geeignetes Modell einzufhren, ist der Ver-
strkungsfrequenzgang u. a. durch ein Ersatzschaltbildmodell nachzubilden. Abbildung 5.3
zeigt ein PSpice-Makromodell fr einen Linearverstrker mit endlicher Spannungsverstr-
kung vud0 , mit Eckfrequenz f1 und f2 , mit endlichem Eingangswiderstand Z id und mit
endlichem Ausgangswiderstand Z a . Kern des Makromodells ist eine spannungsgesteuerte
Spannungsquelle (E1). Die Trennverstrker E2, E3 sind erforderlich, um die Eckfrequenzen
und den Ausgangswiderstand unabhngig voneinander einstellen zu knnen. Dieses Modell
enthlt allerdings keine Aussteuergrenzen. Bei bersteuerung in einer TR-Analyse treten
mit diesem Modell Probleme auf. Fr bersteuerungsbetrieb ist das Modell ungeeignet.
Dieses Experiment beschreibt einen parametrisierbaren Linearverstrker mit Schema-
tic Model. Die Parameter fr den Eingangswiderstand, den Ausgangswiderstand und die
Verstrkung knnen am Symbol der Instanz anwendungsspezifisch festgelegt werden. Bei
202 5 Linearverstrker und Operationsverstrker

v ud 0
Z id v ud = ----------------------------------------------------------------------------
- Za
1+ j f f1 1+ j f f2

Abb. 5.3 Parametrisierbares Makromodell eines Linearverstrkers

Experiment 5.1-1: LVAC2 Lineares Makromodell eines Verstrkers mit gesteuerter


Spannungsquelle.

Abb. 5.4 Verstrkungsfre- 1,0k


quenzgang des parametrisier- vud0
U 2 U1
baren Linearverstrkers mit
spannungsgesteuerter 1,0
f1
Spannungsquelle (siehe
f2
Abb. 5.3) mit Parametern 1,0m
gem angegebenem Symbol -0
-50

-100
U U
2 1
-150
-180
100Hz 10kHz 1,0MHz

einem Verstrker mit Tiefpassverhalten erster Ordnung ist einfach die zweite Eckfrequenz
gengend hoch zu setzen, so dass sie im betrachteten Frequenzbereich nicht zur Wirkung
kommt.
Den Verstrkungsfrequenzgang zeigt Abb. 5.4. Bei tiefen Frequenzen betrgt die Ver-
strkung im Beispiel 1000. Die erste Eckfrequenz des Verstrkungsfrequenzgangs liegt bei
1kHz, die zweite Eckfrequenz bei 100 kHz. Da der Verstrker am (+) Eingang angesteuert
wird, ist die Phasendrehung der Verstrkung bei tiefen Frequenzen 0 . Oberhalb der ersten
Eckfrequenz dreht die Ausgangsspannung gegenber der Eingangsspannung die Phase um
90 ; oberhalb der zweiten Eckfrequenz um 180 .
In VHDL-AMS lsst sich fr den Linearverstrker ebenfalls ein Makromodell bilden.
Abbildung 5.5 zeigt die Modellbeschreibung eines Linearverstrkers mit Eingangsimpedanz
(rid, Cid), mit Ausgangsimpedanz (ra), mit einem frequenzabhngigen Verstrkungsfaktor
(vud0, f1, f2).
5.1 Eigenschaften von Linearverstrkern Makromodelle 203

library ieee, disciplines;


use ieee.math_real.all;
use disciplines.electromagnetic_system.all;
entity OpAmp is
generic (
rid : real := 0.0; -- input resistance
cid : real := 0.0; -- input capacirance
vud0 : real := 0.0; -- low frequency gain
ra : real := 0.0; -- output resistance
f1 : real := 0.0; -- f1 of gain
f2 : real := 0.0; -- f2 of gain
port (terminal plus, minus, output : electrical);
end OpAmp;
----------------------------------------------------------
architecture Level0 of OpAmp is
-- inner terminals
terminal n1 : electrical;
-- branch quantities
quantity vin across icid, irid through plus to minus;
quantity vra across ira through n1 to output;
quantity vint across iint through n1 to electrical_ground;
quantity voutput across output to electrical_ground;
-- free quantities
quantity vx : real;
-- constants
constant w1 : real := f1 * math_2_pi;
constant w2 : real := f2 * math_2_pi;
constant num : real_vector := (0 => w1 * w2 * vud0);
constant den : real_vector := (w1*w2, w1+w2, 1.0);
begin
icid == cid * vin'dot;
irid == vin/rid;
-- vx = vinltf(vud0*w1*w2/(w1*w2+(w1+w2)*s+s*s))
vx == vin'ltf(num, den);
vint == vx;
vra == ira * ra;
end Level0;

Abb. 5.5 Modellbeschreibung eines Linearverstrkers (Level0) in VHDL-AMS

Der Frequenzgang des Verstrkungsfaktors wird durch


vx = = vinltf(num, den);
dargestellt. Dabei ist vinltf(num, den) die Laplace-Transformation von vin mit einem
normierten Ausdruck bestehend aus Zhler (num) und Nennerausdruck (den). Die Para-
meter des normierten Zhlerausdrucks und Nennerausdrucks werden durch Konstanten
deklariert. Diese Modellbeschreibung erlaubt die Verwendung fr die DC-Analyse, fr die
Frequenzbereichsanalyse und auch fr die Zeitbereichsanalyse, wenn keine bersteuerung
vorliegt. Abbildung 5.6 erlutert die dargestellte Modellbeschreibung.
204 5 Linearverstrker und Operationsverstrker

plus

n1 ra output
vin vx
vin rid Cid
vint = vx
minus vx vud0 1 2
------- = -----------------------------------------------------------------------
vin 1 2 + (1 + 2) s + s s

Abb. 5.6 Erluterung zur VHDL-AMS Modellbeschreibung des Linearverstrkers

Abb. 5.7 Verstrker mit


spannungsgesteuerter RG
Stromquelle (Steilheit gm und 1 -
Innenwiderstand ra parallel Ca ) 2
mit zugehrigem Experiment
+
U0
RL U 2

Experiment 5.1-2: LVAC_I Makromodell eines


Linearverstrkers mit spannungsgesteuerter Stromquelle.

Neben einem Makromodell auf der Basis einer spannungsgesteuerten Spannungsquelle


gibt es Makromodelle auf Basis einer spannungsgesteuerten Stromquelle (Abb. 5.7). Dieser
so beschriebene Linearverstrker ist am Ausgang hochohmig. Ein Transistor (Bipolar-
transistor oder Feldeffekttransistor) stellt im Normalbetrieb eine spannungsgesteuerte
Stromquelle mit der Steilheit gm als Strom-bertragungsfaktor dar.
Das Beispiel-Experiment eines Linearverstrkers mit spannungsgesteuerter Stromquelle
zeigt, dass ohne Bercksichtigung der Kapazitt Ca hier die Verstrkung

v ud = gm RL ||ra ; (5.4)

ist. Die Steilheit der spannungsgesteuerten Stromquelle betrgt im Beispiel gm = 1/(100 ).
Bei einem Lastwiderstand von 10 k ergibt sich eine Verstrkung von 100. Die Kapazitt Ca
(im Beispiel 10 pF) bildet mit dem Lastwiderstand ein Tiefpassverhalten erster Ordnung.
Bei den gegebenen Werten liegt die daraus resultierende Eckfrequenz bei ca. 1,6 MHz. Diese
Abschtzwerte werden durch das Simulationsergebnis in Abb. 5.8 besttigt.

Zusammenfassung: Die Eigenschaften eines Linearverstrkers lassen sich durch ein Ma-
kromodell beschreiben. Dies beinhaltet Eigenschaften fr das bertragungsverhalten und
fr das Schnittstellenverhalten am Eingang und Ausgang. Das bertragungsverhalten kann
durch ein Netzwerk aus gesteuerten Quellen und Tiefpasselementen nachgebildet werden.
Grundstzlich weist ein Verstrker immer mindestens ein Tiefpassverhalten erster Ordnung
auf.
5.1 Eigenschaften von Linearverstrkern Makromodelle 205

Abb. 5.8 Verstrkungsfre- 100


quenzgang des vud = gm RL U2 U1
parametrisierbaren
Linearverstrkers mit 10
1 (Ca) = RL
spannungsgesteuerter
Stromquelle mit der Steilheit gm 1,0
-180
-200
U U
2 1

-240

-270
1,0kHz 100kHz 10MHz

5.1.2 Schnittstellenverhalten

Um die Auswirkungen des Schnittstellenverhaltens eines Linearverstrkers zu betrachten,


wird der Verstrker in einer konkreten Anwendung mit Signalquelle am Eingang und Last-
widerstand am Ausgang betrieben (Abb. 5.9). Zur Verdeutlichung der Schnittstelle am Ein-
gang wird eine Verstrkerschaltung mit AC-Kopplung zwischen Signalquelle und Verstrker
eingefhrt. Mit einem in Reihe eingefgten Serien-C knnen Funktionsschaltkreise von-
einander unabhngige Gleichspannungspotenziale (z. B.: V1  = V3 ) fhren. Das Serien-C
bringt ein Hochpassverhalten, welches zustzlich durch den Eingangswiderstand Zid ei-
ner Verstrkerstufe beeinflusst wird. Die untere Eckfrequenz ergibt sich aus folgender
Bedingung:
1
Ck1 = . (5.5)
|Z id |

Wechsel-
Verstrker- U2 / U1
Quelle spannungs- stufe Last
kopplung

RG C k1
1 3 2
+

f
U0 RL 1
f gu = ---------------------------------------
2 Zid C k1

Experiment 5.1-3: LVCK Linearverstrker mit AC-Kopplung am Ein-


gang.

Abb. 5.9 Verstrkerstufe mit vorgeschalteter Koppelkapazitt mit zugehrigem Experiment


206 5 Linearverstrker und Operationsverstrker

Abb. 5.10 Ergebnis der 100k


AC-Analyse der Verstrkerstufe U2 U3
nach Experiment 5.1-3; Ck1 =
U2 U1
16 nF, RL = 10 k, CL = 16 nF, 1,0
rid = 1 MOhm, vud0 = 100k 1 (Ck1) = Zid
1 (CL) = Z a
4,2
90 U U
2 1
0
U U
2 3
-100

-200
-270
10Hz 1,0kHz 100kHz 10MHz

Aufgrund der Hochpasswirkung der Koppelkapazitt Ck1 im Zusammenhang mit der Ein-
gangsimpedanz Z id werden tiefe Frequenzanteile des Eingangssignals unterdrckt. Fr
eine untere Eckfrequenz von 100 Hz reicht eine Koppelkapazitt Ck1 von 1,6 nF bei ei-
nem Eingangswiderstand von 1 M. Wre der Eingangswiderstand nur 1 k, so msste
fr dieselbe Eckfrequenz eine Koppelkapazitt von 1,6 F gewhlt werden. Diese hohe
Koppelkapazitt ist vom Bauvolumen her deutlich grer. Zudem weist sie eine tiefere
Eigen-Resonanzfrequenz auf. Oberhalb der Eigen-Resonanzfrequenz wird die Koppelkapa-
zitt induktiv, sie stellt dann keinen Kurzschluss mehr dar. Insgesamt lsst sich feststellen:
Je hochohmiger die Schnittstelle am Eingang des Linearverstrkers ist, desto kleiner kann die
Koppelkapazitt fr AC-Kopplung fr eine gegebene untere Eckfrequenz gewhlt werden.
Das Ergebnis des Experiments in Abb. 5.10 besttigt, dass sich bei einem Eingangswi-
derstand von 1000 k und einer Koppelkapazitt von 16 nF eine untere Eckfrequenz von
10 Hz ergibt. Bei tiefen Frequenzen liegt mit Bercksichtigung der Koppelkapazitt eine
Phasendrehung von + 90 vor. Wegen der zwei Eckfrequenzen des Verstrkers und der zu-
stzlichen Eckfrequenz verursacht durch die Lastkapazitt CL (im Experiment parallel zu
RL) ergibt sich bei hheren Frequenzen eine Phasendrehung von 270 . Allgemein erhlt
man ein bertragungsverhalten fr die Verstrkeranordnung in Abb. 5.9:
U2 U
= 3 v ud . (5.6)
U1 U1

Das bisherige bertragungsverhalten bestimmt sich aus dem Schnittstellenverhalten am


Eingang multipliziert mit dem bertragungsverhalten des Linearverstrkers ohne
Bercksichtigung der Lastkapazitt. Eine immer vorhandene Lastkapazitt am Ausgang
(Abb. 5.11) verursacht zusammen mit dem Innenwiderstand am Ausgang Z a des Ver-
strkers ein zustzliches Tiefpassverhalten. Die obere Eckfrequenz bestimmt sich aus der
Bedingung:
1
CL = . (5.7)
|Z a |
5.1 Eigenschaften von Linearverstrkern Makromodelle 207

RG U2 U1
1 2
+

U0 CL

f
1
f go = ------------------------------------
2 Z a C L

Abb. 5.11 Zustzliche obere Grenzfrequenz von Verstrkern mit kapazitiver Last

Fr das Gesamtbertragungsverhalten des Verstrkers erhlt man dann:


U2 U U2
= 3 v ud . (5.8)
U0 U1 U 2, innen

Im Beispiel ergibt eine Lastkapazitt von 16 nF mit einem Innenwiderstand am Ausgang


Z a des Verstrkers in Hhe von 100  eine zustzliche obere Eckfrequenz von 100 kHz.
Die Eckfrequenzen f1 und f2 des Verstrkers bleiben davon unberhrt. Je niederohmiger
die Schnittstelle am Ausgang des Linearverstrkers ist, desto hher liegt die Eckfrequenz
verursacht durch eine gegebene Lastkapazitt.

Zusammenfassung Das Gesamtbertragungsverhalten eines Verstrkers wird bestimmt


durch die Art der Ankopplung am Eingang in Verbindung mit der Eingangsimpedanz
des Verstrkers, durch die bertragungseigenschaften des Verstrkers und durch das
Lastverhalten am Ausgang in Verbindung mit der Ausgangsimpedanz des Verstrkers.

5.1.3 Aussteuergrenzen eines Linearverstrkers

Die Funktion einer Schaltung ist nur eingeschrnkt gltig. Ein Verstrker weist eine endliche
Ausgangsaussteuerbarkeit auf. Sie ist im Allgemeinen durch die Versorgungsspannungen
des Verstrkers und durch die Auslegung der Treiberstufe am Ausgang gegeben. Zur Be-
rcksichtigung der endlichen Aussteuerbarkeit muss das Makromodell durch Begrenzer
ergnzt werden.
Fr die im Allgemeinen gegebene grtmgliche Aussteuerbarkeit bis maximal zu den
Versorgungsspannungen (Abb. 5.12a: U2,max = 10 V, U2,min = 10 V) gibt es Ausnahmen
bei Schaltungen mit Speicherelementen im Lastkreis (z. B. induktive Last, bertrager als
Lastkreis). Oft wird die Versorgungsspannung als Aussteuergrenze nicht erreicht. Dies
hngt von der Ausgangsstufe ab. Verstrker, die bis zu den durch die Versorgungs-
spannungen gegebenen Grenzen aussteuerbar sind, nennt man Rail-to-Rail Verstrker.
208 5 Linearverstrker und Operationsverstrker

a U2
10V
U2 HI
max
+

-
U1 0 U1
-10V U2
LO U2 min

b Z id 1. Stufe 2. Stufe Za

Abb. 5.12 Linearverstrker mit Begrenzungswirkung; a Linearverstrker bei bersteuerung; b Ma-


kromodell zur Darstellung der Aussteuergrenzen eines Linearverstrkers; G1 mit Strombegrenzung
(erste Stufe) und E1 mit Spannungsbegrenzung (zweite Stufe); obere und untere Aussteuergrenzen:
HI und LO

Nachstehend wird angenommen, dass die Versorgungsspannung als Aussteuergrenze


erreicht wird.
Ein Linearverstrker mit niederohmigem Ausgang und mit Verstrkungen von ber
1000 besteht im Allgemeinen aus drei Verstrkerstufen. Die erste Verstrkerstufe ist eine
spannungsgesteuerte Stromquelle. Die zweite Verstrkerstufe ist ebenfalls eine spannungs-
gesteuerte Stromquelle deren Rckwirkungskapazitt CK von besonderer Bedeutung ist.
Die dritte Stufe realisiert den niederohmigen Ausgang, meist bei Verstrkung 1. Zur Verein-
fachung kann die zweite und dritte Stufe zu einer spannunsgesteuerten Spannungsquelle
zusammengefasst werden. Die spannungsgesteuerte Stromquelle der ersten Stufe weist
immer eine Strombegrenzung auf, die spannungsgesteuerte Spannungsquelle der darauf
folgenden Stufe unterliegt einer Spannungsbegrenzung. Abbildung 5.12b zeigt das Ma-
kromodell mit Strombegrenzung der ersten Stufe und Spannungsbegrenzung der zweiten
Stufe.
Die in einer registrierten Library (z. B. user.lib)abzulegende Subcircuit-Beschreibung
fr das Makromodell ist nachstehend zu entnehmen:
5.1 Eigenschaften von Linearverstrkern Makromodelle 209

Attribute fr Schematic-Modell:
Implementation OPV2
Implementation Path <Pfadangabe>
Implementation Type Schematic View
Primitive NO
Attribute fr Subcircuit-Modell:
Implementation OPV2
Implementation Path -
Implementation Type PSpice Model
PSpice Template X^REFDES %+ %- ...
Primitive DEFAULT

Experiment 5.1-4: LVAussteuergrenzen Linearverstrker mit


Begrenzungseigenschaft; der Aussteuerbereich des Ausgangssignals ist
auf +/-5V eingestellt.

Abb. 5.13 Experiment fr die Aussteuergrenzen; Linearverstrker mit Angaben der Attribute am
Symbol zur Referenzauflsung zum Modell das PSpice-Template muss lauten: X REFDES % + %
% out @MODEL PARAMS: VUD0 = @VUD0 F1 = @F1 F2 = @F2

.SUBCKT OPV2 + - out


+ PARAMS: RID=1Meg CID=0.1p VUD0=100k F1=10 F2=1Meg RA=100 HI=5V
+ LO=-5V
R_rid - + {RID}
C_Cid - + {CID}
G_G1 3 0 VALUE { ({20uA)*tanh((V(+)-V(-))/104mV) }
R_R3 3 0 520k
E_E1 5 0 VALUE {((({HI})+({LO}))/2) + (((({HI})-({LO}))/2) *
+ TANH((-{VUD0}/100)*(V(3))/(((({HI})-({LO}))/2))))}
R_R2 6 5 1k
C_C2 6 0 {1/(6.28k*{F2})}
E_E2 8 0 6 0 1
C_CK 3 5 {1/(6.28*520k*{F1}*{VUD0}/100)}
R_ra 8 out {RA}
.ENDS OPV2

Zur Auflsung der Referenz zum Subcircuit-Modell sind beispielhaft die in Abb. 5.13
angegebenen Attribute am Symbol geeignet zu setzen.
Die Strombegrenzung (im Beispiel Abb. 5.12 auf 20 A) erfolgt durch die span-
nunsgesteuerte Stromquelle G1 mittels der tanh-bertragungsfunktion, die Spannungs-
begrenzung durch die spannungsgesteuerte Spannungsquelle E1 ebenfalls mit tanh-
bertragungsfunktion. Die Steilheit der ersten Stufe liegt im Beispiel bei 1/5,2 k. Mit
dem Eingangswiderstand R3 der zweiten Stufe in Hhe von 520 k ergibt sich eine Verstr-
kung von 100 fr die erste Stufe. Die zweite Stufe weist als Folge davon eine Verstrkung
von vud0 /100 auf. Zusammen mit dem Widerstand von 520 k am Ausgang der ersten
Stufe bestimmt die Rckwirkungskapazitt CK die erste Eckfrequenz f1 . Die Kapazitt CK
wird so bestimmt, dass sich die vorgegebene Eckfrequenz f1 einstellt. Das derart erweiterte
Makromodell erlaubt auch Anwendungen, bei denen der Verstrker als Komparator ver-
210 5 Linearverstrker und Operationsverstrker

Abb. 5.14 Ergebnis eines 5,0mV


Verstrkers (Abb. 5.13) mit Eingangsspannung
Bercksichtigung der
Aussteuergrenzen 0V

-5,0mV
10V
Ausgangsspannung

0V

-10V
1ms 3ms 5ms 7ms 9ms

wendet wird. Das in Abb. 5.3 eingefhrte Makromodell ist fr Komparator-Anwendungen


nicht geeignet. Fr das neue Makromodell muss ein Symbol mit zustzlichen Attributen
eingefhrt werden.
Wie bereits erwhnt, werden die maximalen Aussteuergrenzen eines Verstrkers (siehe
Abb. 5.14) wesentlich bestimmt durch die am Verstrker anliegenden Versorgungsspan-
nungen und die Auslegung der Ausgangsstufe (Treiberstufe) unter Bercksichtigung der
Lastverhltnisse. Die Begrenzereigenschaften eines Verstrkers lassen ihn auch als Kom-
parator verwenden. Ein Komparator wird so angesteuert, dass der Verstrker entweder in
positiver oder negativer Begrenzung am Ausgang betrieben wird. Im Prinzip stellt der Kom-
parator einen 1Bit-Analog/Digital-Wandler dar. Soll der Verstrker als Linearverstrker mit
gegebener Verstrkung arbeiten, so ist der Aussteuerbereich des Eingangssignals so zu wh-
len, dass der lineare Bereich nicht verlassen wird. Ansonsten ergeben sich Verzerrungen
(Klirrfaktor). Wechselt der Aussteuerbereich der Signalquelle (z. B. am Fupunkt einer An-
tenne), so ist die Verstrkung so anzupassen, dass die Aussteuergrenzen nicht berschritten
werden (Regelverstrker).
Die bisher betrachteten Eigenschaften eines Linearverstrkers sollen inklusive der
Begrenzungseigenschaften durch eine Modellbeschreibung in der Hardwarebeschreibungs-
sprache VHDL-AMS verwirklicht werden. Abbildung 5.15 zeigt eine Modellbeschreibung
mit Begrenzung der Ausgangsaussteuerbarkeit. Dazu mssen zustzlich die Parameter fr
die Aussteuergrenzen v_max_p und v_max_n eingefhrt werden. Die Modellbeschreibung
ist auch ein Beispiel fr bereichsabhngige Simultaneous Statements.

5.1.4 Rauschen von Verstrkern

Jeder Verstrker weist innere Rauschquellen auf, die das wirksame Signal-zu-
Rauschleistungsverhltnis am Ausgang verschlechtern. Nachstehend wird das Rauschen
eines Verstrkers mehr unter Systemgesichtspunkten betrachtet. Zur Bercksichtigung des
Rauschens werden vorgeschaltete Rauschquellen eingefhrt.
5.1 Eigenschaften von Linearverstrkern Makromodelle 211

library ieee, disciplines;


use ieee.math_real.all;
use disciplines.electromagnetic_system.all;
entity OpAmp is
generic (
rid : real := 0.0; -- input resistance
cid : real := 0.0; -- input capacirance
vud0 : real := 0.0; -- low frequency gain
ra : real := 0.0; -- output resistance
f1 : real := 0.0; -- f1 of gain
f2 : real := 0.0; -- f2 of gain
v_max_p : real := 5.0; -- max pos. output voltage
v_max_n : real := -5.0); -- max neg. putput voltage
port (terminal plus, minus, output : electrical);
end OpAmp;
----------------------------------------------------------
architecture Level1 of OpAmp is
-- inner terminals
terminal n1 : electrical;
-- branch quantities
quantity vin across icid, irid through plus to minus;
quantity vra across ira through n1 to output;
quantity vint across iint through n1 to electrical_ground;
quantity voutput across output to electrical_ground;
-- free quantities
quantity vx : real;
-- constants
constant w1 : real := f1 * math_2_pi;
constant w2 : real := f2 * math_2_pi;
constant num : real_vector := (0 => w1 * w2 * vud0);
constant den : real_vector := (w1*w2, w1+w2, 1.0);
begin
icid == cid * vin'dot;
irid == vin/rid;
vx == vin'ltf(num, den);
-- limitation of the output voltage
if vx'above(v_max_p) use vint == v_max_p;
elsif not vx'above(v_max_n) use vint == v_max_n;
else vint == vx;
end use;
vra == ira * ra;
end Level1;

Abb. 5.15 Modellbeschreibung eines Linearverstrkers (level1) in VHDL-AMS

Rauschzahl: Nach Einfhrung von Rauschquellen mit 1/f Verhalten ist nunmehr das
Makromodell eines Linearverstrkers um Rauschquellen so zu erweitern, dass ein reales
Rauschverhalten eines Verstrkers bercksichtigt werden kann. Abbildung 5.16 veranschau-
licht das Systemverhalten eines Linearverstrkers. Das Rauschverhalten des Verstrkers wird
charakterisiert durch seine Rauschzahl F.
212 5 Linearverstrker und Operationsverstrker

a
P S 1 P r1 Pr zus P S 2 P r2

RG
1 2
vP F

U0 U r1 =
2 2
U r2 = U ri
2 RL

4kT R G B

b PS 1 PS 2
P r2
P r1
f f

B B
f2
dP r1 dP r1
P r1 = df ; = kT ; P r2 = v P P r1 + P r zus ;
df df
f1

c
u1 u2

t t

Abb. 5.16 Rauschverhalten eines Verstrkers zur Erluterung der Rauschzahl (a), Verstrkeran-
ordnung mit ueren Rauschgren (b), Signal- und Rauschleistung am Eingang und Ausgang im
Frequenzbereich und im Zeitbereich (c)

Das Signal-zu-Rauschleistungsverhltnis bestimmt die Signalqualitt; es ist am Eingang


und Ausgang definiert durch:
   
S PS1 S PS2
= ; = . (5.9)
N 1 Pr1 N 2 Pr2

Die Leistung Pr1 = kTB stellt die Rauschleistung des Generators dar, PS1 dessen
Signalleistung. Die fr das Rauschen wirksame quivalente Rauschbandbreite des bertra-
gungssystems sei mit B gegeben. Die Signalleistung und die Rauschleistung des Generators
wird durch den Verstrker um die Leistungsverstrkung vP verstrkt. Der Verstrker
verursacht eine Zusatzrauschleistung Pr,zus . Die Rauschzahl gibt an, um wieviel das
Signal-zu-Rauschleistungsverhltnis sich verschlechtert aufgrund der Rauschbeitrge des
5.1 Eigenschaften von Linearverstrkern Makromodelle 213

Experiment 5.1-5: LV1Noise Linearverstrker mit Rauschverhalten.

Abb. 5.17 Makromodell eines Linearverstrkers mit Rauschquellen, die 1/f Verhalten aufweisen mit
zugehrigem Experiment

Abb. 5.18 V(ONOISE): 10m


Spektrale Rauschspannung
an
Knoten 2 in V / Hz der d U 2 df

df r
angegebenen Testschaltung
100
(gestrichelt); d U2
SQRT(s(V(ONOISE)2 )) ist das df r
Ergebnis der Integration am
1,0 LVN1
Summenpunkt 2 LVAC2_N
- 2
RG out
1
+
100 RA = 100
V1 CL
VUD0 = 1000
10n +-
CE = 10p 16n
F1 = 10k
F2 = 100k
1,0n
20Hz 1,0kHz 100kHz

Verstrkers:
PS1 /Pr1 Pr, zus
F= =1+ ; Pr,zus = (F 1) vP Pr1 . (5.10)
PS2 /Pr2 vP Pr1
Ist die Rauschzahl gleich 1 oder 0 dB, so liegt kein Zusatzrauschen des Verstrkers vor. Das
Signal-zu-Rauschleitungsverhltnis am Eingang und Ausgang ist dann gleich gro. Anders
augedrckt ist die Rauschzahl bei bekannter Systembandbreite:
Pr2 /vP Pr2 /vP
F= = ; Pr2 = F vP Pr1 . (5.11)
Pr1 kT B
Zur Verdeutlichung soll ein Verstrker mit Rauscheigenschaften untersucht werden. Da-
zu ist das Makromodell des Verstrkers um eine Rauschspannungsquelle und eine
Rauschstromstromquelle zu ergnzen, wie sie bereits eingefhrt wurden.
Die Testschaltung mit zugehrigem Ergebnis fr einen Verstrker zeigt Abb. 5.18; LVN 1
referenziert auf das Makromodell in Abb. 5.17; VNoise1 und INoise1 referenzieren auf ein
Subcircuit-Modell gem Abb. 3.23 und 3.26.
Um das Signal-zu-Rauschleistungsverhltnis bilden zu knnen, muss die wirksame
Rauschspannung am Ausgang des Verstrkers ermittelt werden. Dazu ist das spektrale
Rauschspannungsquadrat ber die Frequenz zu integrieren. Die wirksame Rauschspan-
nung am Ausgang betrgt im Beispiel ca. 3 mV. Bei bekannter Signalamplitude lsst sich
damit das Signal-zu-Rauschleistungsverhltnis bilden.
214 5 Linearverstrker und Operationsverstrker

F min

RG opt
RG

Abb. 5.19 Rauschanpassung mit dem optimalen Generatorwiderstand

P r1 = k T B F 1 v P1 P r1 F 1 v P1 P r1 v P2 + F 2 1 v P2 P r1

Pr zus1 Pr zus2
RG
1 v P1 F v P2 F 2
1 2

U0 RL
2 2
U r1 U r2

Abb. 5.20 Rauschverhalten einer Verstrkerkette, (F2 1) vP2 Pr1 = Pr,zus2

Rauschanpassung: Weitergehende Untersuchungen zeigen, dass die Rauschzahl abhngig


vom Quellwiderstand RG der Signalquelle ist. Es gibt einen optimalen Generatorwiderstand
RG,opt fr den die Rauschzahl minimal wird (siehe Abb. 5.19). Fr diesen Fall ist Rauschan-
passung gegeben. Allgemein ist die Bedingung fr Rauschanpassung nicht identisch mit
der Bedingung fr Leistungsanpassung zur Erzielung eines optimalen Leistungsflusses.

Kettenschaltung von Verstrkern: Besteht ein Verstrker aus mehreren Stufen, so erhlt
man die Gesamtrauschzahl aus den Beitrgen der einzelnen Stufen. Der Rauschbeitrag der
ersten Stufe bestimmt bei hinreichend groer Verstrkung der ersten Stufe ganz wesent-
lich das Gesamtrauschverhalten. Es ist somit auerordentlich wichtig, die Rauschbeitrge
der ersten Stufe zu minimieren, da sie zur Gesamtrauschleistung mehr beitrgt als die
nachfolgenden Stufen.
Die Gesamtrauschzahl einer Verstrkerkette aus 3 Verstrkern (Herleitung siehe
Abb. 5.20 und Gl. 5.10, 5.11) ergibt sich bei bekannten Rauschzahlen der Einzelstufen aus:

F2 1 F3 1
Fges = F1 + + . (5.12)
vP1 vP1 vP2
5.1 Eigenschaften von Linearverstrkern Makromodelle 215

1dB Kompressionspunkt
P2
(dbm) P2(dBm) = 10log(P2/1mW)

Dynamik

P1
P S 1 = F P r1 S N 1 PS 1 (dbm)

Abb. 5.21 Dynamik eines Verstrkers

Zusammenfassung: Wie bereits erwhnt, wird die Gesamtrauschzahl eines Empfngers


ganz wesentlich durch die Rauschzahl des Empfangsverstrkers bestimmt. Die Eingangs-
stufe (Vorverstrker) ist hinsichtlich des Rauschverhaltens auf minimale Rauschzahl zu
optimieren, um die Gesamtrauschzahl gering zu halten; sie legt ganz wesentlich das
Rauschverhalten des Gesamtsystems fest. Ein Verstrker weist bei einem bestimmten
Quellwiderstand (Innenwiderstand des Generators) minimale Rauschzahl auf. Wird der
Generator mit einer geeigneten Schaltung auf diesen optimalen Eingangswiderstand an-
gepasst, so spricht man von Rauschanpassung. Der optimale Eingangswiderstand eines
Verstrkers ist im Allgemeinen dem Datenblatt eines Verstrkers zu entnehmen.

Dynamik: Die Dynamik eines Verstrkers (Abb. 5.21) beschreibt dessen Aussteuerbarkeit.
Nach unten ist die Dynamik begrenzt durch das Rauschen bzw. durch das geforderte
Signal-zu-Rauschleistungsverhltnis. Nach oben ist sie begrenzt durch Abweichungen vom
Linearverhalten. Diese Abweichung vom Linearverhalten wird im Allgemeinen durch den
1dB-Kompressionspunkt im Datenblatt eines Verstrkers angegeben.
Die Grenzsignalleistung ergibt sich aus dem Produkt der Rauschleistung des Generators
multipliziert mit der Rauschzahl F. In diesem Falle ist die Signalleistung des Generators
PS1 = Pr1 + Pr,zus (Pr,zus : Hier auf den Eingang umgerechnete Zusatzrauschleistung); sie
hebt sich nicht hinreichend aus dem Rauschen heraus. Beispiele fr geforderte Signal-zu-
Rauschleistungsverhltnisse (S/N ) zur Sicherstellung einer ausreichenden Signalqualitt
sind:
216 5 Linearverstrker und Operationsverstrker

z. B.: Tonsignal mittler Gte: S/N > 20 dB;


Tonsignal mit Studioqualitt: S/N > 40 dB.

Zusammenfassung: Unter Dynamik versteht man die Aussteuerbarkeit eines Verstr-


kers. Nach unten ist sie begrenzt durch die Grenzsignalleistung multipliziert mit dem
geforderten Signal-zu-Rauschleistungsverhltnis. Die Aussteuergrenze nach oben ist durch
Abweichungen vom Linearverhalten des Verstrkers gegeben (Begrenzungseigenschaft).

5.2 Rckgekoppelte Linearverstrker

Die Rckkopplung spielt eine entscheidende Rolle fr die Bestimmung der Eigenschaften
von Verstrkerschaltungen. Mit dem Rckkopplungsnetzwerk knnen die Eigenschaften
von Verstrkern mageblich beeinflusst werden. Oft liegen versteckte Rckkopplungs-
pfade durch parasitre Elemente vor, die im Schaltplan der Verstrkerschaltung nicht
ausgewiesen sind.

5.2.1 Rckkopplung allgemein und Schwingbedingung

Zunchst wird ein allgemeines rckgekoppeltes System betrachtet. Es besteht aus einem
Geradeausverstrker (Linearverstrker charakterisiert durch ein Makromodell), einem
Rckkopplungsnetzwerk (charakterisiert durch den Rckkopplungsfaktor k) und die sich
daraus ergebende Schleifenverstrkung. Grundstzlich knnen sich bei rckgekoppel-
ten Systemen Stabilittsprobleme ergeben. Die prinzipielle Anordnung ist in Abb. 5.22
dargestellt.
Der Rckkopplungspfad wirkt vom Ausgang der Verstrkeranordnung auf einen
Summenpunkt am Eingang. Im Beispiel subtrahiert sich am Summenpunkt die Rck-
kopplungsspannung zur Eingangsspannung.

Abb. 5.22 Prinzip der


Rckkopplung k

g = k v ud

Uk
v ud
U1 U id U2
5.2 Rckgekoppelte Linearverstrker 217

Z2

Z1

U id v ud
Uk

Uk = k U2 U2 U 2 = v ud U id
U1
U id = U 1 U k

Abb. 5.23 Zur praktischen Ausfhrung des Summenpunktes Uid = U1 + ( U k )

Nach Analyse des in Abb. 5.22 gegebenen rckgekoppelten Systems erhlt man das
bertragungsverhalten des rckgekoppelten Systems:
U2 v ud 1 1 1 1
vu = = = " #= . (5.13)
U1 1 + k v ud k 1 + 1/ k v ud k 1 + 1/g

Das rckgekoppelte System stellt einen neuen Verstrker mit gegenber dem Geradeaus-
verstrker vernderten Eigenschaften dar. Eine wichtige Gre im rckgekoppelten System
ist die Schleifenverstrkung g = k v ud . Die Schleifenverstrkung wird gebildet aus dem
Produkt der Verstrkung des Geradeausverstrkers v ud und des Rckkopplungsfaktors k.
Ist die Schleifenverstrkung hinreichend gro, so ist die Verstrkung des rckgekoppelten
Systems gleich 1/k. Im Beispiel nach Abb. 5.23 liegt folgender Rckkopplungsfaktor bei
gengend hochohmigem Eingangswiderstand des Geradeausverstrkers vor:
Z1
k= . (5.14)
Z1 + Z2
Der Summenpunkt ergibt sich in einer realen Verstrkerschaltung beispielsweise durch die
in Abb. 5.23 skizzierte Anordnung betreffs U id . Im Beispiel ist somit ein Summenpunkt
von Spannungen gegeben.
Eine Gegenkopplung liegt dann vor, wenn die rckgekoppelte Gre der erregenden
Gre entgegen wirkt. Um die Wirkung der Rckkopplung zu untersuchen, muss die
Rckkopplungsschleife aufgetrennt werden. Es wird dann an der Trennstelle bei offener
Schleife eingespeist (Abb. 5.24).
Die Schleifenverstrkung g = v ud k bestimmt das Verhalten der Rckkopplung, sie
erfhrt eine Phasendrehung durch den Geradeausverstrker und durch das Rckkopp-
lungsnetzwerk. Jeder Geradeausverstrker weist einen Verstrkungsfrequenzgang auf, ber
den das Ausgangssignal nach Amplitude und Phase beeinflusst wird. Bei einem Tief-
passverhalten erster Ordnung des Geradeausverstrkers liegt oberhalb der Eckfrequenz
eine Phasendrehung von 90 vor. Hat der Geradeausverstrker zwei Eckfrequenzen im
218 5 Linearverstrker und Operationsverstrker

Abb. 5.24 Prinzip der Z2


Gegenkopplung

Z1

U1 v ud
Uk
U2

Verstrkungsfrequenzgang, so dreht er die Phase um 180 oberhalb der zweiten Eck-


frequenz. Darber hinaus kann das Rckkopplungsnetzwerk zustzlich die Phase der
Schleifenverstrkung beeinflussen. Eine Analyse der Schleifenverstrkung ergibt:

eine Gegenkopplung liegt vor, wenn U k gegen U 1 wirkt;


eine Mitkopplung liegt vor, wenn U k mit U 1 wirkt.

Unter Zugrundelegung der Schleifenverstrkung g:

g = v ud k = |v ud | |k| exp (v ud + k ) = |g| exp g ; (5.15)

erhlt man die Schwingbedingung aus der Schleifenverstrkung. Das Rckkopplungssystem


wird instabil, wenn:

1. |U k | |U1 | |g| 1;
(5.16)
2. g = k + v ud + (180 ) = 0 .

Ausgehend vom gegengekoppelten System (Invertierung mit () in der Schleife) mit einer
Grundphasendrehung von v ud0 = 180 ist die Schwingbedingung erfllt, wenn zustzlich
zur Grundphasendrehung k + vud = 180 betrgt.
Allgemein lautet die Phasenbedingung fr Instabilitt g = 0 bei Rckfhrung des
Rckkopplungssignals an den (+) Eingang des Verstrkers (Invertierung mit () nicht in
der Schleife). Eine Selbsterregung tritt bei der Frequenz (und nur bei der Frequenz) auf, bei
der die Schwingbedingung erfllt ist. Zur Untersuchung der Schwingbedingung wird eine
Testschaltung (Abb. 5.25) gewhlt. Dazu ist die Rckkopplungsschleife der Testschaltung
an geeigneter Stelle aufzutrennen. Das Testergebnis zeigt Abb. 5.26.
Die Schleifenverstrkung wird bei aufgetrennter Rckkopplungsschleife untersucht. Im
Beispiel ist die Schleifenverstrkung U k /U 1 der Testschaltung im Frequenzbereich bis
ca. 300 kHz betragsmig grer 1. Wie das Ergebnis des Phasenverlaufs der Schleifen-
verstrkung zeigt, weist die Phase von g bei ca. 34 kHz einen Phasenwinkel von 0 auf.
Genau bei dieser Frequenz ist die Schwingbedingung fr das System erfllt. Der Gerade-
ausverstrker im Beispiel hat zwei Eckfrequenzen f1 und f2 . Aufgrund der Lastkapazitt von
5.2 Rckgekoppelte Linearverstrker 219

Uk

U1

Experiment 5.2-1: LVSchwingbed_g Ermittlung der Schleifenverstr-


kung einer rckgekoppelten Verstrkerschaltung; Analyse der Schwingbe-
dingung im Frequenzbereich.

Abb. 5.25 Testschaltung zur Untersuchung der Schwingbedingung bei offener Schleife

Abb. 5.26 Ergebnis der 100k


Schleifenverstrkung der g >1 Uk U1 = g
Testschaltung; bei ca. 30 kHz ist
die Schwingbedingung nach 1,0
Betrag und Phase erfllt
g = 0
10
180
100
U U = g
0 k 1

-90
300Hz 3,0kHz 30kHz 300kHz 3,0MHz

16 nF ergibt sich im Zusammenhang mit dem Innenwiderstand am Ausgang Z a = 100 


des Geradeausverstrkers eine dritte Eckfrequenz bei 100 kHz. Damit kann der Geradeaus-
verstrker ber den gesamten Frequenzbereich die Phase um bis zu 270 drehen. Wegen
der Speisung des Geradeausverstrkers am () Eingang liegt eine Grundphasendrehung
von 180 vor. Somit reichen zustzlich 180 Phasendrehung zur Erfllung der Schwing-
bedingung. Das Rckkopplungsnetzwerk hingegen dreht nicht die Phase, wegen des rein
ohmschen Verhaltens.
Eine TR-Analyse mit einem Eingangssignal von 1 mV Amplitude und einer Frequenz
von 1 kHz ergibt, dass im Beispiel bei geschlossener Schleife (Abb. 5.27) dieses Signal nicht
proportional verstrkt wird. Vielmehr zeigt sich eine Eigenfrequenz (Abb. 5.28).
Die Eigenfrequenz ist die Frequenz, bei der die Schwingbedingung erfllt ist. Der Ver-
strker schwingt bei der Eigenfrequenz mit der Amplitude die durch die Maximalspannung
des Geradeausverstrkers vorgegeben ist. Dazu muss das Makromodell mit Begrenzerwir-
220 5 Linearverstrker und Operationsverstrker

Experiment 5.2-2: LVSchwingbed_AC&TR Transientenanalyse der


rckgekoppelten Schaltung bei erfllter Schwingbedingung.

Experiment 5.2-3: LVSchwingbed_AC&TR Frequenzbereichsanalyse der


Verstrkerschaltung bei geschlossener Schleife.

Abb. 5.27 Testschaltung zur Analyse im Zeitbereich mit Selbsterregung mit Experiment

Abb. 5.28 Ergebnis der 1,0mV


TR-Analyse der Testschaltung
bei Selbsterregung
0V Eingangssignal

-1,0mV
10V

0V Ausgangssignal

-10V
0,1ms 0,3ms 0,5ms 0,7ms 0,9ms

kung verwendet werden. Ansonsten wrde die Amplitude der Eigenfrequenz unkontrolliert
ohne Begrenzung der Signalamplitude ansteigen.
In der Praxis stellt sich Selbsterregung ohne ein Eingangssignal bei Erfllung der
Schwingbedingung ein. Aufgrund der Rauscheigenschaften des Verstrkers sind fr alle
Frequenzen Rauschspannungsbeitrge gegeben. Bei der Frequenz bei der die Schwingbe-
dingung erfllt ist, wchst aus dem Rauschen die Selbsterregungsfrequenz heraus. Die
Amplitude steigt solange, bis der Verstrker in die Begrenzung geht.
Die Rckkopplung bestimmt die Eigenschaften des rckgekoppelten Systems. Das rck-
gekoppelte System wird allein durch das Rckkopplungsnetzwerk bestimmt, wenn die
Schleifenverstrkung gro genug ist. Mit zunehmender Frequenz sinkt die Schleifenver-
strkung, wegen abnehmender Verstrkung des Geradeausverstrkers. Daraus ergibt sich
5.2 Rckgekoppelte Linearverstrker 221

Abb. 5.29 Ergebnis der


AC-Analyse der Testschaltung 1,0k U2 ( U1 Uk )
g
mit vud0 = 10k, f1 = 1 kHz und
f2 = 10 MHz; Verhalten des U2 U1
1,0
Geradeausverstrkers und des
rckgekoppelten Systems 10m
-0
U U
-50 U (U U ) 2 1
2 1 k
-100

-150

1,0kHz 100kHz 10MHz

folgende Grenzbetrachtung fr einen gegengekoppelten Verstrker:


1
vu = ; |g| 1. (5.17)
k
Das rckgekoppelte System bernimmt die Eigenschaften des Geradeausverstrkers, bei
einer Schleifenverstrkung kleiner als 1:

v u = v ud ; |g|  1. (5.18)

Im Beispiel von Abb. 5.27 ist k = 0.0909. Um die Schwingneigung zu beseitigen wird vud0 =
10k, f1 = 1 kHz, f2 = 10 MHz und die Kapazitt Ca = 1,6 pF gesetzt (Abb. 5.29). Damit
reicht die Phasendrehung der Schleifenverstrkung nicht aus, um im Bereich |g| > 1 die
Schwingbedingung betreffs der Phase zu erfllen. Das rckgekoppelte System ist stabil, es
stellt sich keine Eigenschwingung ein. Solange |g| 1 ist, erhlt man fr die Verstrkung
des rckgekoppelten Systems im Beispiel v u = 1/k = 11. Das zugehrige Experiment 5.2-3
besttigt diese Aussage.
Wie man in Abb. 5.29 sieht, ist im Bereich |g| > 1 das Verhalten des rckgekoppel-
ten Systems bestimmt durch 1/|k|. Wird |g| < 1 nimmt das rckgekoppelte System die
Eigenschaften des Geradeausverstrkers an. Das rckgekoppelte System stellt einen neuen
Verstrker mit neuen Eigenschaften dar. Bei der Frequenzbereichsanalyse des geschlossenen
Systems kann direkt keine Aussage ber die Stabilitt des rckgekoppelten Systems getroffen
werden. Die Stabilitt ist an der Schleifenverstrkung des offenen Systems zu beurteilen.

5.2.2 Frequenzgang des rckgekoppelten Systems

Eine gegengekoppelte Verstrkeranordnung stellt einen neuen Verstrker mit neuen Ei-
genschaften dar. In dem Mae wie die Verstrkung gegenber dem Geradeausverstrker
reduziert wird, erhht sich die Bandbreite des rckgekoppelten Systems. Dabei verndern
222 5 Linearverstrker und Operationsverstrker

v ud 0 v ud

vu
g = k v ud
1000 g
1
100 -----
k
10

1
f1 f 1 k v ud 0 ft f
g 1 g 1
f1 g = 1
0
f
45
v ud U2 U1
90

Abb. 5.30 Frequenz- und Phasengang eines gegengekoppelten Verstrkers

sich auch die Schnittstelleneigenschaften. Wie bereits erwhnt, sind bei gengend groer
Schleifenverstrkung die Eigenschaften des rckgekoppelten Systems bestimmt durch das
Rckkopplungsnetzwerk. Fr das rckgekoppelte System gilt Gl. 5.13. Mit der Verstrkung
des Geradeausverstrkers
vud0
v ud = ;
1 + j(f /f1 )

wird:
vud0
1 + j(f /f1 ) 1 1
vu = vu = . (5.19)
k vud0 k 1 jf
1+ 1+ +
1 + j(f /f1 ) k vud0 f1 k vud0

Die Bandbreite des rckgekoppelten Systems ist damit f1 k vud0 , sofern die Schleifenver-
strkung g = k vud0 im unteren Frequenzbereich hinreichend gro ist. In dem Mae
0
wie die Verstrkung des rckgekoppelten Systems gegenber dem Geradeausverstrker
vermindert wird, erhht sich also die Bandbreite. Dies gilt allerdings in der dargestell-
ten Weise nur bei einem Verstrkungsfrequenzgang mit Tiefpassverhalten erster Ordnung.
Die Gegenkopplung vergrert also die Bandbreite. Das Verstrkungs-Bandbreiteprodukt
bleibt bei einem Tiefpassverhalten erster Ordnung des Geradeausverstrkers konstant.
Abbildung 5.30 zeigt den prinzipiellen Verlauf des Verstrkungsfrequenzgangs nach Betrag
und Phase vom Geradeausverstrker und vom rckgekoppelten System.
5.2 Rckgekoppelte Linearverstrker 223

Experiment 5.2-4: SGK1 Seriengegengekoppelte Verstrkerstufe mit


einem Makromodell, das nur eine Eckfrequenz f1 aufweist und nicht kapa-
zitiv beschaltet ist.

Abb. 5.31 Gegengekoppelte Verstrkerstufe mit einem Geradeausverstrker, der nur eine Eckfre-
quenz aufweist mit zugehrigem Experiment

Abb. 5.32 AC-Analyse eines 1,0k


gegengekoppelten Verstrkers U2 U1+
mit nur einer Eckfrequenz 100
ohne kapazitiver Last

1,0
-0
U U
2 1+
-25

-50

-75

10Hz 1,0kHz 100kHz 10MHz

Im Beispiel des betrachteten Experiments (Abb. 5.31) weist der Geradeausverstrker ein
Tiefpassverhalten erster Ordnung auf. Eine kapazitive Last liegt nicht vor, die ansonsten
zustzlich den Phasenverlauf des Geradeausverstrkers beeinflussen wrde. Der Geradeaus-
verstrker kann somit maximal die Phase um 90 drehen. Das Ergebnis der AC-Analyse
ist aus Abb. 5.32 zu entnehmen. Die Verstrkung des rckgekoppelten Systems betrgt 101;
die Bandbreite 1 MHz. Die vorgenannten Abschtzungen betreffs der Verstrkung und der
Bandbreite werden durch das Experiment besttigt.
Die Rckkopplung verndert auch die Eigenschaften der Schnittstellen am Eingang
und Ausgang. Dies hngt von der Art der Rckkopplung ab. Verschiedene Arten von
Rckkopplungssystemen werden im nchsten Abschnitt betrachtet.
224 5 Linearverstrker und Operationsverstrker

5.2.3 Seriengegengekoppelte LV mit gesteuerter Spannungsquelle

Die seriengegengekoppelte Verstrkeranordnung macht den Eingangswiderstand hoch-


ohmiger gegenber dem Geradeausverstrker. Nachstehende Schaltung stellt einen
seriengegengekoppelten Linearverstrker dar (Abb. 5.33).
Charakteristisch fr die Seriengegenkopplung ist der Summenpunkt von Spannungen
am Eingang:

U 1 = U id + U k . (5.20)

Weiterhin gilt:

U 2 = v ud U id
U id U Uk U
+ 2 = k; (5.21)
Z id Z2 Z1
U2 U2 U1 U2 U U2
+ + = 1 .
v ud Z id Z2 v ud Z 2 Z1 v ud Z 1

Damit erhlt man als Ergebnis fr die Verstrkung des rckgekoppelten Systems (Abb. 5.34):
 
U2 Z 1
= vu = 1 + 2 ;
U1 Z1 1 + 1/v ud (1 + Z 2 /Z 1 + Z 2 /Z id )
(5.22)

1/k

Der Eingangswiderstand ergibt sich aus U 1 /I 1 = Z 11 :


U id
I1 = ; U 2 = U id v ud ; U 2 = v u U 1 ;
Z id
(5.23)
I1 v U1 v
= Y id u ; = Z 11 ud = Z id g.
U1 v ud I1 vu

Der Eingangswiderstand erhht sich bei wirksamer Seriengegenkopplung um einen Faktor


gegeben durch die Schleifenverstrkung. Will man einen hochohmigen Eingangswi-

Abb. 5.33 Seriengegenge- I1


koppelter Linearverstrker 1 LV
M
M(LV ) : Z id , v ud , Z a =0
U id v ud

U1 U2
Z2
Z1 Uk
5.2 Rckgekoppelte Linearverstrker 225

Abschtzung:
Rckkopplungsfaktor: 0 09;
Schleifenverstrkung: 1k ;
v u = 11; Bandbreite: 10kHz 1k ;
Z 11 = 100k 1k bei tiefen Frequenzen;

Experiment 5.2-5: SerGegkop_V Ermittlung der Eigenschaften einer


seriengegengekoppelten Verstrkerschaltung.

Abb. 5.34 Testschaltung fr eine seriengegengekoppelte Verstrkerschaltung mit zugehrigem


Experiment

Abb. 5.35 Verstrkungsfre- 100


quenzgang des U2 U1 = 11 U2 U1
seriengegengekoppelten
Systems 1,0
f1 = 10MHz
10m
-0 U U
2 1
-50

-100

-150

10Hz 1,0kHz 100kHz 10MHz

Abb. 5.36 Eingangs- 100


widerstand des U2 U1 = 11 U2 U1
seriengegengekoppelten
Systems 1,0
f1 = 10MHz
10m
-0 U U
2 1
-50

-100

-150

10Hz 1,0kHz 100kHz 10MHz

derstand bei einem rckgekoppelten Verstrkersystem erreichen, so ist demzufolge die


Seriengegenkopplung zu whlen. Die Abschtzwerte der Verstrkung werden besttigt,
ebenso die des Eingangswiderstandes (siehe Abb. 5.35 und Abb. 5.36).
226 5 Linearverstrker und Operationsverstrker

5.2.4 Seriengegengekoppelte LV mit gesteuerter Stromquelle

Der Geradeausverstrker wird jetzt durch eine spannungsgesteuerte Stromquelle beschrie-


ben (Prinzipschaltung in Abb. 5.37, Testschaltung in Abb. 5.38). Um das Ergebnis vorweg-
zunehmen, die seriengegengekoppelte Verstrkeranordnung mit gesteuerter Stromquelle
macht den Eingang und den Ausgang hochohmiger im Vergleich zum Geradeausverstrker.
Es sei Z id des Verstrkers, dann gilt:

U 1 = U id + gm U id Z 1 = U id (1 + gm Z 1 );

U 2 = gm U id Z L ; Geradeausverstrkung: gm Z L ; (5.24)
U k = gm U id Z 1 ; Rckkopplungsfaktor: Z 1 /Z L ; Schleifenverst. : gm Z 1 ;

Damit erhlt man fr die Verstrkung des rckgekoppelten Systems:


U2 gm Z L ZL Z
= = L = 1/k. (5.25)
U1 1 + gm Z 1 Z 1 + 1/gm Z1

Fr die Bestimmung des Eingangswiderstandes muss Z id bercksichtigt werden:


Ux U1
I1 = = .
Z id Z id (1 + gm Z 1 ) (5.26)
Z 11 = Z id (1 + gm Z 1 );

Der Eingangswiderstand erhht sich durch Seriengegenkopplung auch bei gesteuerter


Stromquelle, konkret um den Faktor 1 + gm Z 1 (mit gm Z 1 : Schleifenverstrkung). Mit der
Testschaltung von Abb. 5.38 werden diese Aussagen besttigt (Abb. 5.39, 5.40).
Als nchstes soll der Ausgangswiderstand (Innenwiderstand an der Schnittstelle am
Ausgang) des rckgekoppelten Systems bestimmt werden (siehe Abb. 5.41). Unter der
Bedingung Z id Z 1 ist:
U I 2Z 1
I 2 (1 + gm Z 1 ) = 2 ;
Z
  a
Z U
I 2 1 + gm Z 1 + 1 = 2 .
Za Za
Damit erhlt man fr den Ausgangswiderstand des rckgekoppelten Systems:
 
U2 Z
= Z a 1 + gm Z 1 + 1 Z a (1 + gm Z 1 ). (5.27)
I2 Za

Abb. 5.37 Seriengegenge-


koppelter Verstrker mit g m U id
gesteuerter Stromquelle Z id
U id

U1
U2
Uk Z1 ZL
5.2 Rckgekoppelte Linearverstrker 227

Abschtzung:
Geradeausverstrkung: 1000;
Rckkopplungsfaktor: 0 01;
Schleifenverstrkung: 10;
v u = 100; Bandbreite: 100kHz;
Z 11 = 100k 10 bei tiefen Frequenzen;

Experiment 5.2-6: SerGegKop_I Seriengegengekoppelte Verstrker-


schaltung; Verstrker mit gesteuerter Stromquelle.

Abb. 5.38 Testschaltung fr seriengegengekoppelte Verstrkerschaltung; Verstrker mit gesteuerter


Stromquelle

Abb. 5.39 Verstrkungsfre- 100


quenzgang des
seriengegengekoppelten U2 U1 = 100 U2 U1
Systems in Abb. 5.38 1,0 f1 = 100kHz

10m
180
160
U U
2 1

120

90
10Hz 1,0kHz 100kHz 10MHz

Abb. 5.40 Eingangs-


1,0M
widerstand des
seriengegengekoppelten U1 I1 = 1M
Systems nach Abb. 5.38 U 1 I1
100k

10k
10Hz 1,0kHz 100kHz 10MHz

Die Testanordnung zur Bestimmung des Ausgangswiderstandes zeigt Abb. 5.41. Dabei wird
am Ausgang eingespeist und das Verhltnis U 2 /I2 gebildet. Im Ergebnis zeigt sich, dass
der Ausgangswiderstand des rckgekoppelten Systems bei Seriengegenkopplung deutlich
hochohmiger wird.
228 5 Linearverstrker und Operationsverstrker

gm I 2 Z 1
Z id I2

Za U2
U2 ------- Za 1 + gm Z 1 ;
I2 Z1 Z1 I2

Experiment 5.2-7: SerGegKop_I Seriengegengekoppelte Verstrker-


schaltung; Verstrker mit gesteuerter Stromquelle - Ausgangswiderstand.

Abb. 5.41 Zur Bestimmung des Innenwiderstands am Ausgang eines seriengegengekoppelten


Verstrkers (Zid sei gengend hochohmig) mit gesteuerter Stromquelle; mit Experiment

5.2.5 Parallelgegengekoppelte LV mit gesteuerter Spannungsquelle

Der Parallelgegenkopplung liegt ein Stromsummenpunkt am Eingang zugrunde. Im Un-


terschied zur bisher betrachteten Seriengegenkopplung wird jetzt nicht am (+) Eingang
des Verstrkers das Eingangssignal angelegt, sondern an Knoten 1 von Z 1 . Der Rckkopp-
lungsfaktor k ist dabei unabhngig vom Speisepunkt. Insofern ndert sich auch nicht die
Schleifenverstrkung bei offener Schleife (Abb. 5.42).
Charakteristisch fr die Parallelgegenkopplung ist der Summenpunkt der Strme am
Eingang. Es gilt:

U 2 /v ud
I1 = Ik + . (5.28)
Z id

Abb. 5.42 Parallelgekoppelter Z2


Linear-Verstrker M(LV ) :
Zid , vud , Za = 0; Ik
I1 1 Z1 I id LV
M
2
U id
U1
U2
Z3
5.2 Rckgekoppelte Linearverstrker 229

Zx Abschtzung:
v u = 10 ; Bandbreite: 10kHz 1k ;
Rckkopplungsfaktor: 0 09;
Schleifenverstrkung: 1k ;
U1
Bei tiefen Frequenzen:
U2
10k
Z 11 = 1k + ------------- 100k ;
10k

Experiment 5.2-8: ParGegKop_V Parallelgegengekoppelte Verstrker-


stufe mit gesteuerter Spannungsquelle.

Abb. 5.43 Testschaltung fr eine parallelgegengekoppelte Rckkopplung mit Experiment

Zur Herleitung der Verstrkung des rckgekoppelten Systems wird zunchst die Knoten-
punktgleichung am Rckkopplungsknoten gebildet.
   
U2 Z
Ik = 1 + 3 + U 2 /Z 2 ;
v ud Z id
      
U2 Z3 U2 Z3 U
U1 1+ /Z 1 = 1+ + U 2 /Z 2 + 2 /Z id ;
v ud Z id v ud Zid v ud
     
Z 1 Z Z Z
U1 2 = U2 1 + 1+ 2 1+ 3 + 2 ;
Z1 v ud Z1 Z id Z id

Damit erhlt man fr das rckgekoppelte System:

U2 Z 1
=v u = 2 $$ % $ % %.
U1 Z1 1 + 1
1+
Z2
1+
Z3
+
Z2
v ud Z1 Z id Z id

(1/k) 1 1/k (5.29)

Die rckgekoppelte Verstrkung ist hier (1/k 1) im Gegensatz zu 1/k bei einem serienge-
gengekoppelten Verstrker. In beiden Fllen wird an Z1 ein Strom von U1 /Z1 eingeprgt.
Dieser Strom fliet ber Z2 und bildet die Ausgangsspannung. Beim seriengegengekoppel-
ten Verstrker wird dazu noch die Eingangsspannung aufaddiert. Das folgende Experiment
mit der Testschaltung gem Abb. 5.43 soll die Parallelgegenkopplung nher untersuchen.
Die Abschtzwerte hinsichtlich Bandbreite und Verstrkung werden durch das Simula-
tionsergebnis in Abb. 5.44 besttigt. Sodann geht es um den Eingangswiderstand Z11 . Dazu
wird die Zweigimpedanz Zx bestimmt aus der Knotenspannung am Knoten 1- und dem
230 5 Linearverstrker und Operationsverstrker

Abb. 5.44 Verstrkungsfre- 100


quenzgang des U 2 U1
parallelgegengekoppelten
Systems (Abb. 5.43) U2 U1 = 10
1,0
f1 = 10MHz
100m
180
U U
2 1

90

0
10Hz 1,0kHz 100kHz 10MHz

Abb. 5.45 Eingangs- 100k


widerstand des
parallelgegengekoppelten
10k
Systems

1,0k

100 U1- I1

10
U1- I1 = 1
1,0
10Hz 1,0kHz 100kHz 10MHz

Zweigstrom durch den Rckkopplungswiderstand R2 . Diese Zweigimpedanz wirkt gegen


Masse und schaltet sich zur Eingangsimpedanz Zid parallel. Bei tiefen Frequenzen betrgt
der Beitrag der betrachteten Zweigimpedanz Zx im Beispiel 1 . Dies liegt daran, dass am
Knoten 1- eine extrem kleine Spannung aufgrund der hohen Verstrkung anliegt. ber
den Widerstand fliet aber der (vergleichsweise hohe) Strom U2 /R2 . Umgerechnet auf die
kleine Knotenspannung am Eingang 1- wird der Widerstand R2 transformiert um:

R2
Zx = . (5.30)
(1 + v ud )
Diese Transformation wird Transimpedanzbeziehung genannt. Alle Verstrker, bei de-
nen eine Impedanz (hier R2 ) zwischen Eingang und Ausgang in der beschriebenen Form
vorliegt, weisen diese Transformationseigenschaft auf. Abbildung 5.45 besttigt die ge-
troffene Abschtzung der Zweigimpedanz. Abbildung 5.46 soll die Verhltnisse allgemein
veranschaulichen. Dabei geht es um die Ermittlung der Wirkung des Rckkopplungswi-
derstandes am Eingang und am Ausgang des Geradeausverstrkers. Es zeigt sich, dass die
Transformationswirkung nur am Eingang gegeben ist.
5.2 Rckgekoppelte Linearverstrker 231

Abb. 5.46 Transimpedanzbe- Z2


ziehung eines rckgekoppelten
Verstrkers bei Za = 0
Z2 Z2
----------------- I2 ------------------------
1 + v ud 1 + 1 v ud
I1 I 1v
v ud

v ud U id
U id

Fr den Eingangsstrom I1 gilt:


I 1 = I 1v + (1 + v ud ) U id Y 2 ;
Damit erhlt man fr den Leitwert am Eingang:
I1
= Y id + (1 + v ud ) Y 2 . (5.31)
U id
Der Eingangswiderstand am Rckkopplungsknoten wird durch Parallelgegenkopplung ver-
ringert auf Z2 /(1 + vud ) wenn Zid vergleichsweise hochohmig ist. Bei hohem vud stellt
sich eine erhebliche Transformationswirkung des Rckkopplungswiderstandes Z2 am
Eingangsknoten ein.
Fr den Zweigstrom I2 am Ausgang gilt:
I 2 = (1 + v ud ) U id Y 2 .
Damit wird der Leitwert im Ausgangszweig:
 
I2 I2 1
= = 1+ Y 2. (5.32)
v ud U id U2 v ud
Wegen |1/v ud |  1 zeigt sich keine signifikante Transformationswirkung des Rckkopp-
lungswiderstandes am Ausgangsknoten.
Der Innenwiderstand am Ausgang mit Bercksichtigung von Za bestimmt sich aus
Abb. 5.47. Bei gengend hochohmigem Zid ist:

U2 (1 + k v ud ) U 2
I2 = + ;
Z1 + Z2 Za
(5.33)
I2 1 1 + k v ud
+ .
U2 Z1 + Z2 Za
Der Innenwiderstand am Ausgang ist mit einer eigenen Testschaltung gem Abb. 5.47
zu ermitteln. Gl. 5.33 zeigt, dass der Ausgangswiderstand Za auf Za /(1 + g) bzw. auf
Za /(1 + kvud ) vermindert wird, wobei g die Schleifenverstrkung ist.
232 5 Linearverstrker und Operationsverstrker

Z2

Z1
Z id Za I2
U id
v ud U id U2 Za
U2 ------- Z1 + Z2 -;
------------------------
I2 1 + k v ud

Experiment 5.2-9: ParGegKop_V Parallelgegengekoppelte Verstrker-


stufe mit gesteuerter Spannungsquelle - Ausgangswiderstand.

Abb. 5.47 Zur Bestimmung des Innenwiderstands am Ausgang von rckgekoppelten Verstrkern
(Zid sei gengend hochohmig) mit zugehrigem Experiment

5.2.6 Parallelgegengekoppelte LV mit gesteuerter Stromquelle

Als nchstes soll nachgewiesen werden, dass die Parallelgegengekoppelung bei einem
Geradeausverstrker mit gesteuerter Stromquelle sich so verhlt, wie mit gesteuerter Span-
nungsquelle, u. a. ist der Innenwiderstand am Ausgang des rckgekoppelten Verstrkers
ebenfalls deutlich niederohmiger als beim Geradeausverstrker.
Die Herleitung der Verstrkung des rckgekoppelten Systems (siehe Abb. 5.48) erhlt
man aus:

U 1 U id U + U2 U U id + U 2 U
= id + id ; g U id = + 2;
Z1 Z2 Z id m Z2 ZL

Fr die innere Verstrkung v ud = U 2 /U id des rckgekoppelten Systems ergibt sich:


 
1 1
vud = gm ZL gm Z L || Z 2 ;
Z2 1 + Z L /Z 2

Damit wird aus obiger Beziehung:


!
Z2 Z Z
U1 = U id 1 + 2 + 2 + U 2;
Z1 Z1 Z id

Somit ergibt sich fr die Verstrkung, wie erwartet:


 
U2 Z 1 1 1
= vu = 2   1 . (5.34)
U1 Z1 1 Z Z k 1
1+ 1+ 2 + 2 1+
v ud Z1 Z id v ud k
5.2 Rckgekoppelte Linearverstrker 233

Abb. 5.48 Rckgekoppelter Z2


Verstrker mit gesteuerter
Stromquelle
1 Z1
Z id 2
U id
U1 g m U id U2 ZL

Als nchstes geht es um die Bestimmung von Z11 :


U 1 U id U U2 v vu
I1 = = 1 = ud U .
Z1 Z1 v ud Z 1 v ud Z 1 1 (5.35)
Z 11 Z 1;

Neben der Schnittstellenimpedanz am Eingang interessiert die Schnittstellenimpedanz am


Ausgang des gegengekoppelten Verstrkers mit gesteuerter Stromquelle. Die Bestimmung
von Z22 ergibt sich bei Z id Z 1 aus Abb. 5.48 bei U1 = 0, aber mit Za );

Z1 Z1 U2 U
U id = U ; I2 = g U2 + + 2;
Z1 + Z2 2 m Z1 + Z2 Z1 + Z2 Za

Damit erhlt man fr den Innenwiderstand Z22 am Ausgang (Ausgangswiderstand) bei


gengend hohem Innenwiderstand Za des Geradeausverstrkers:

U2 1 1 Z2
Z 22 = = (Z 1 + Z 2 ) || Z a . (5.36)
I2 1 + g Z1 g Z1
m m

Die Parallelgegenkopplung bei Verstrkern mit gesteuerter Stromquelle verringert also den
Ausgangswiderstand Z2 ca. um den Faktor 1/(g Z 1 ). Das Experiment in Abb. 5.49 soll diese
m
Aussage besttigen (Beispielergebnis in Abb. 5.50). Der Ausgangswiderstand wird niederoh-
mig durch Parallelgegenkopplung. Als Innenwiderstand am Ausgang wirkt nherungsweise
Z 2 /(g Z 1 ).
m

Zusammenfassung: Allgemein zeigt sich, dass durch die Art der Rckkopplung u. a. das
Schnittstellenverhalten des rckgekoppelten Systems mageblich beeinflusst wird. Soll der
rckgekoppelte Verstrker am Eingang hochohmiger werden als der Geradeausverstrker,
so ist eine Seriengegenkopplung zu whlen. Umgekehrt bewirkt eine Parallelgegenkopplung
einen niederohmigen Eingang am Geradeausverstrker. Ist der Geradeausverstrker eine
spannungsgesteuerte Stromquelle, so macht die Seriengegenkopplung den Innenwider-
stand am Ausgang hochohmiger, die Parallelgegenkopplung niederohmiger. Damit lassen
sich gezielt durch die Art der Rckkopplung Eigenschaften des rckgekoppelten Systems
beeinflussen.
234 5 Linearverstrker und Operationsverstrker

Abschtzung:
v u = 10; Bandbreite: 10kHz 1k ;

Bei tiefen Frequenzen:


10k
Z 22 = ------------------------- = 100 ;
1k 10

Experiment 5.2-10: ParGegKop_I Bestimmung des Ausgangswider-


standes einer parallelgegengekoppelten Verstrkerschaltung mit gesteuer-
ter Stromquelle.

Abb. 5.49 Testschaltung fr die Ermittlung des Ausgangswiderstandes Z22 mit zugehrigem
Experiment

Abb. 5.50 Ausgangs- 1,0k


widerstand des
parallelgegengekoppelten
Systems mit gesteuerter 300
Stromquelle gem
Testschaltung in Abb. 5.49
100 U2 I2
U2 I2 = 100

30

10
10Hz 1,0kHz 100kHz 10MHz

5.3 Stabilitt und Frequenzgangkorrektur von LV

Nach der allgemeinen Stabilittsbetrachtung von rckgekoppelten Systemen in Abschn.


5.2.1 soll nunmehr die Stabilitt von konkreten Verstrkeranordnungen nher untersucht
werden. Ergeben sich Stabilittsprobleme, so sind geeignete Manahmen zu treffen, um
die Stabilittsbedingung hinreichend zu erfllen.

5.3.1 Analyse der Schleifenverstrkung

Wie bereits bei rckgekoppelten Systemen allgemein ausgefhrt, ist die Schleifenverstr-
kung: (Gl. 5.15) die Basis zur Analyse der Stabilitt des Systems. Die Stabilittsuntersuchung
5.3 Stabilitt und Frequenzgangkorrektur von LV 235

R2

C1 C 10

c b R1 a

1
Z x = R 1 + ---------------- Z x = R 1 Zx =
j C 10

Abb. 5.51 Zum Auftrennen des Rckkopplungspfades mit mglicher Lastkorrektur

erfolgt immer anhand der Schleifenverstrkung an der offenen Rckkopplungsschleife.


Zur Ermittlung der Schleifenverstrkung muss das rckgekoppelte System an geeigne-
ter Stelle aufgetrennt werden. Das Beispiel in Abb. 5.51 zeigt ein Rckkopplungssystem
mit mglichen Trennstellen zur Analyse der Schleifenverstrkung. Grundstzlich muss der
Eingangswiderstand an der Trennstelle als Lastwiderstand am offenen Ende der Schleife
hinzugefgt werden, um dieselben Lastverhltnisse wie bei geschlossener Schleife zu erhal-
ten. Ansonsten wrde man in Abhngigkeit der Lage der Trennstelle eine unterschiedliche
Schleifenverstrkung erhalten.
Im Fall der Trennstelle a) in Abb. 5.51 ist der Eingangswiderstand sehr hochohmig; es
ist am offenen Ende keine Lastkorrektur erforderlich. Bei b) und c) sind Lastkorrekturen
mit Zx erforderlich, um dieselben Lastverhltnisse bei offener Schleife zu erhalten, wie sie
bei geschlossener Schleife gegeben sind. In der Schaltung in Abb. 5.51 ist die Verstrkung
vom (+)-Eingang zum Ausgang (siehe Gl. 5.13):
v u = 1/(1 + jf /(f1 vud0 )). (5.37)
Dabei ist vu die Verstrkung des inneren rckgekoppelten Verstrkers und k ist der uere
Rckkopplungsfaktor. Die Schleifenverstrkung v u k ist bei v u = 1 gleich k. Im gegebenen
Beispiel erhlt man fr den Rckkopplungsfaktor:
jC10 R1
k= . (5.38)
1 + jC10 R1 + jC1 R2 (1 + C10 /C1 + jC10 R1 )
Das Rckkopplungsnetzwerk dreht bei tiefen Frequenzen die Phase um + 90 , bei hheren
Frequenzen um 90 . Fr das betrachtete Beispiel gibt es also eine Frequenz, bei der
der Rckkopplungsfaktor eine Phasendrehung um 0 erfhrt. Ist bei dieser Frequenz die
Verstrkung |v u | >= 1 so ist die Schwingbedingung erfllt, sofern die Phase von v u auch 0
betrgt. An der Schnittstelle ist der hinzugefgte Lastwiderstand Zx bei der Bestimmung
des Rckkopplungsfaktors k am offenen Ende der Schleife zu bercksichtigen.
236 5 Linearverstrker und Operationsverstrker

5.3.2 Frequenzgangkorrektur des Geradeausverstrkers

Ist die Phasenreserve der Schleifenverstrkung nicht hinreichend, muss eine Frequenzgang-
korrektur am Geradeausverstrker oder am Rckkopplungsnetzwerk so vorgenommen
werden, dass die eigentliche Schaltungsfunktion nicht wesentlich beeintrchtigt wird. Das
nachstehende Beispiel in Abb. 5.52 zeigt einen Spannungsfolger mit einem Geradeausver-
strker mit Frequenzgangkorrektur an der Schnittstelle zwischen der ersten und zweiten
Verstrkerstufe des Geradeausverstrkers.
Im Beispiel ist k = 1 und somit ist die Schleifenverstrkung allein durch den Gerade-
ausverstrker bestimmt. Der Geradeausverstrker soll nun im Frequenzgang so beeinflusst
werden, dass bei Betrieb als Spannungsfolger hinreichende Stabilitt gegeben ist. Dazu ist
eine Frequenzgangkorrektur beim Geradeausverstrker erforderlich. Die Frequenzgang-
korrektur setzt an der Schnittstelle zwischen der ersten und zweiten Stufe im Innern des
Geradeausverstrkers an. Sie muss so ausgelegt werden, dass die erste Eckfrequenz in der
Weise verringert wird, dass die Verstrkung bereits auf 1 abgesenkt ist, wenn die zweite
Eckfrequenz zum Tragen kommt. Bei dieser Auslegung ist bei Betrieb des rckgekoppel-
ten Systems als Spannungsfolger eine Phasenreserve von 45 gewhrleistet. Abbildung 5.53
veranschaulicht die Manahme zur Frequenzgangkorrektur des Geradeausverstrkers.
Es gibt Geradeausverstrker die intern frequenzkompensiert sind und welche, die durch
externe Beschaltung kompensiert werden knnen. Zur Frequenzgangkorrektur am Gerade-
ausverstrker wird ber nach auen gefhrte Pins und einer auen anliegenden Beschaltung
der Frequenzgang des Geradeausverstrkers geeignet eingestellt. Ein Experiment soll den
Sachverhalt nher untersuchen. Abbildung 5.54a zeigt die dem Experiment zugrunde-
liegende Testschaltung. In Abb. 5.55 ist das Ergebnis des Verstrkungsfrequenzgangs des
Geradeausverstrkers dargestellt.
Stufe1

Stufe2

U1
U2

Frequenzgang-
korrektur

Abb. 5.52 Zweistufiger Verstrker als Spannungsfolger mit der Mglichkeit zur Frequenzgangkor-
rektur zwischen der ersten und zweiten Stufe im Innern des Geradeausverstrkers
5.3 Stabilitt und Frequenzgangkorrektur von LV 237

unkorrigiert
105
v ud
104
korrigiert
103

102

101
100
f
1 10 100 1k 10k 100kHz
v ud
unkorrigiert f
-90o
korrigiert
-180o
= 45
-270o R

Abb. 5.53 Zur Frequenzgangkorrektur eines Geradeausverstrkers, so dass bei Betrieb als Span-
nungsfolger hinreichend Stabilittsreserve gegeben ist

a b

U1 U2
u1 u2

Experiment 5.3-1: VSpannungsf_komp1 Spannungsfolger mit Gerade-


ausverstrker, der zwei Eckfrequenzen aufweist.
Experiment 5.3-2:VSpannungsf_mitCL Geradeausverstrker mit zwei
Eckfrequenzen, mit kapazitiver Last und mit Begrenzereigenschaft.

Abb. 5.54 Spannungsfolger; a Geradeausverstrker mit zwei Eckfrequenzen f1 und f2 ; b Zustzlich


mit kapazitiver Last; mit zugehrigen Experimenten
238 5 Linearverstrker und Operationsverstrker

Abb. 5.55 Frequenzgang des


Geradeausverstrkers mit zwei
Eckfrequenzen f1 und f2

Abb. 5.56 Ergebnis des 5,0V


Spannungsfolgers, u1
Rechtecksignal bei
unkompensiertem 2,5V
Geradeausverstrker

0V
10V
u2
5V

0V

-5V
50s 150s 250s

Der Geradeausverstrker mit zwei Eckfrequenzen f1 und f2 dreht oberhalb der zweiten
Eckfrequenz die Phase der Verstrkung bis auf 180 , d. h. aus einem gegengekoppelten
System kann potenziell ein mitgekoppeltes System werden. Im gegebenen Beispiel betrgt
die Phasenreserve bei |g| = 1 wenige Grad bis zum Stabilittsrand. Ein rckgekoppel-
ter Verstrker am Stabilittsrand betrieben, weist ein ungnstiges Einschwingverhalten
im dynamischen Betrieb auf. Es zeigt sich tendenziell bereits die Eigenfrequenz, die aber
noch abklingt. Um diesen Sachverhalt zu besttigen, wird der rckgekoppelte Verstrker
mit geringer Phasenreserve in der gegebenen Testschaltung durch einen Spannungssprung
beaufschlagt und mittels TR-Analyse untersucht.
Das Simulationsergebnis in Abb. 5.56 zeigt bereits die Schwingneigung des Spannungs-
folgers, da sich die Schleifenverstrkung oberhalb 100 kHz am Stabilittsrand befindet.
Zur Schwingungserregung wre ein Durchschneiden der Stabilittsgrenze von 180
der Schleifenverstrkung erforderlich. Da aber der Verstrker die Phase nur um maximal
180 dreht und das Rckkopplungsnetzwerk die Phase nicht dreht, befindet sich das
System am Phasenrand. Eine zustzliche Eckfrequenz im bertragungsverhalten des Gera-
deausverstrkers im Frequenzbereich, wo die Schleifenverstrkung noch grer 1 ist,
wrde zur Schwingungserregung fhren. Das wre beispielsweise der Fall, wenn eine
Lastkapazitt mit dem Innenwiderstand Za des Geradeausverstrkers eine zustzliche
5.3 Stabilitt und Frequenzgangkorrektur von LV 239

Abb. 5.57 Ergebnis des 5,0V


Spannungsfolgers angeregt mit u1
einem Rechtecksignal;
Geradeausverstrker mit f1 = 2,5V
10 Hz, f2 = 100 kHz und
kapazitiver Last; es stellt sich 0V
Selbsterregung ein 10V

0V

u2
-10V
50ms 150ms 250ms

U1 U2

Experiment 5.3-3: VSpannungsf_komp2 Spannungsfolger mit fre-


quenzkompensiertem Geradeausverstrker.

Abb. 5.58 Spannungsfolger mit kompensiertem Geradeausverstrker f1 ist mit f1 = 10 Hz deutlich


reduziert, f2 ist unverndert; mit zugehrigem Experiment

Eckfrequenz im Frequenzbereich der Schleifenverstrkung grer 1 ein Durchschneiden


der Phasenbedingung fr Instabilitt im Phasenverlauf der Geradeausverstrkung bringen
wrde. Das nachstehende Experiment besttigt diesen Sachverhalt. Im gegebenen Beispiel
stellt sich Selbsterregung ein.
Der Geradeausverstrker der Schaltung Abb. 5.54b weist mit der kapazitiven Last drei
Eckfrequenzen auf und kann somit die Phase um mehr als 180 drehen. Wird die Schal-
tung mit einem Rechteckimpuls nach Abb. 5.57 erregt, so ist das Ausgangssignal nicht mehr
proportional zum Eingangssignal. Vielmehr zeigt sich eine Eigenfrequenz, genau bei der
Frequenz, wo die Schwingbedingung erfllt ist.
Soll die Schwingneigung vermieden werden, so ist der Geradeausverstrker im Fre-
quenzgang geeignet zu kompensieren. In der Testschaltung des Beispiels in Abb. 5.58 wurde
die kapazitive Last entfernt, weiterhin liegt jetzt die erste Eckfrequenz nicht bei 1 kHz,
sondern bei 10 Hz. Damit wird bei |g| = 1 der Phasenrand R = 45 . Die Antwort auf
240 5 Linearverstrker und Operationsverstrker

Abb. 5.59 Frequenzgang des 10k


Geradeausverstrkers mit zwei U2
vud =
Eckfrequenzen f1 und f2 ; f1 ist U1+ U1-
soweit nach unten verschoben, 1,0
dass bei Auftreten von f2 die
Verstrkung soweit reduziert f2
100m
ist, um eine hinreichende
-0
Phasenreserve zu erhalten,
Testanordnung Abb. 5.58 -50

-100
vud
-150 R
g =1
-180
100Hz 10kHz 1,0MHz

Abb. 5.60 Ergebnis des 5,0V


Spannungsfolgers mit einem u1
Rechtecksignal bei
frequenzkompensiertem 2,5V
Geradeausverstrker mit
f1 = 10 Hz und f2 = 100 kHz,
0V
Testanordnung Abb. 5.58 8,0V
u2
4,0V

0V

-4,0V
50s 150s 250s

ein Rechtecksignal ergibt beim Spannungsfolger ein hinreichend stabiles Ausgangssignal


(Abb. 5.60).
Das Beispiel zeigt, dass bei geeigneter Frequenzgangkompensation des Geradeausver-
strkers (Abb. 5.59) ein ungnstiges Einschwingen vermieden werden kann. Allgemein
gilt: Eine Frequenzgangkorrektur am Geradeausverstrker sollte so ausgelegt sein, dass die
Phasenreserve R der Schleifenverstrkung mindestens 45 betrgt. Die Phasenreserve R
ist die Differenzphase zwischen der Phase der Schleifenverstrkung g gemessen bei |g| = 1
und dem Phasenwinkel, bei dem die Schwingbedingung betreffs der Phase erfllt ist (hier
180 ).

5.3.3 Frequenzgangkorrektur am Rckkopplungsnetzwerk

Neben der bisher betrachteten Frequenzgangkorrektur des Geradeausverstrkers kann


eine Frequenzgangkorrektur am Rckkopplungsnetzwerk durchgefhrt werden. Prinzi-
piell bestimmt das Rckkopplungsnetzwerk wesentlich die Funktion des rckgekoppelten
Systems. Korrekturmanahmen am Rckkopplungsnetzwerk mssen so vorgenommen
werden, dass die eigentliche Schaltungsfunktion nicht wesentlich beeintrchtigt wird. Die
5.3 Stabilitt und Frequenzgangkorrektur von LV 241

Abb. 5.61 Analyse der R2


Schleifenverstrkung des Z1
Differenziators
C1 R1

2
Uk U1

U2

Frequenzgangkorrektur am Rckkopplungsnetzwerk wird am Beispiel eines Differenziators


dargestellt. Eine Korrektur des Rckkopplungsnetzwerks muss mit Bedacht so erfolgen, dass
die eigentliche Differenziatorfunktion unverflscht bleibt (siehe dazu Abb. 5.61 und 5.62).

v ud
105
1
---
k
mit R1 = 1

g
mit R1 = 10

10

1
1 R2 C 1 1 R1 C 1

Differenziator

0
k v ud
bzw. k mit R1=10
g
mit R1=1 k mit R1=1
90

g mit R1=10

g mit R1=1
180 Stabilittsgrenze

Abb. 5.62 Frequenzgangkorrektur des Rckkopplungspfades am Beispiel des Differenziators


242 5 Linearverstrker und Operationsverstrker

Uk U1 U2

Experiment 5.3-4: VDifferenziator_gAnalyse0 Analyse der Schleifen-


verstrkung einer Differenziatorschaltung.

Abb. 5.63 Analyse der Schleifenverstrkung des Differenziators mit Experiment

Abb. 5.64 Ergebnis fr die 100k


Verstrkung des Uk
Geradeausverstrkers, sowie 1,0k g =
U2 U1
von |1/k| und Phasenverlauf 1k =
Uk U2 U 1
des Geradeausverstrkers, des
Rckkopplungsnetzwerks und 1,0
der Schleifenverstrkung, 180
Testanordnung Abb. 5.63 U U
2 1
100
U U
k 1
0
U U
k 2
-90
10Hz 1,0kHz 100kHz 10MHz

Die Schwingungsbedingung ist gegeben bei |g| > 1 und g = 180 . Die Schlei-
fenverstrkung bestimmt sich im Beispiel aus (Allgemein kann R1  R2 angenommen
werden):

g = (U 2 /U 1 ) (U k /U 2 ) = v ud Z 1 /(Z 1 + Z 2 ) = v ud k = |v ud | |k| e j(vud +k ) ;


(5.39)
R1 + 1/(jC1 ) 1 + jC1 R1
g = v ud = v ud .
R1 + R2 + 1/(jC1 ) 1 + jC1 (R1 + R2 )

Im gegebenen Beispiel (Abb. 5.63) ist bei R1 = 1  und |g| = 1 die Phase v ud = 90
und k = 90 , d. h. die Phasenreserve betrgt dann R = 0 . Damit wird das System
am Phasenrand betrieben mit den sich daraus ergebenden Nachteilen. Im Experiment wird
die Schleifenverstrkung der Testanordnung in Abb. 5.63 untersucht. Das Ergebnis ist in
Abb. 5.64 dargestellt.
5.3 Stabilitt und Frequenzgangkorrektur von LV 243

u1 u2

Experiment 5.3-5: VDifferenziator_RKohneR1 Differenziator ohne


Kompensation der Rckkopplungsschleife. Der Geradeausverstrker weist
nur eine Eckfrequenz innerhalb des Frequenzbereichs bis g = 1 auf.

Abb. 5.65 Testanordnung fr den Differenziator im Zeitbereich mit Experiment

Der Phasenverlauf der Schleifenverstrkung U k /U 1 in Abb. 5.64 zeigt, dass die Stabi-
littsgrenze nicht durchschritten wird, wohl aber ab ca. 10 kHz man sich nahe an der
Stabilittsgrenze befindet. Allgemein gilt fr das gewhlte Beispiel fr die Verstrkung des
rckgekoppelten Systems:
1 1
vu = ;
k 1 + 1/g
(5.40)
1 1 + jC1 (R1 + R2 ) jR2 C1
= = + 1.
k 1 + jC1 R1 1 + jR1 C1
Bei > 1/(C1 R2 ) ist Differenziatorverhalten gegeben. Bei R1 = 0 wird dann 1/k =
jC1 R2 + 1. Mit |g| > 1 und k + v u = g = 180 ist die Schwingbedingung
erfllt ( 180 , wenn 180 Phasendrehung durch Invertierung am () Eingang in der
Rckkopplungsschleife hinzukommen).
Als nchstes soll der Differenziator im Zeitbereich analysiert werden. Wie dargelegt
wird der Differenziator bei R1 = 0 am Phasenrand betrieben. Es ist demzufolge ein un-
gnstiges Einschwingverhalten zu erwarten. Das folgende Experiment untersucht den
Sachverhalt fr die Testanordnung nach Abb. 5.65.
Der Zeitverlauf des Eingangssignals der Testschaltung weist eine Dreiecksform auf.
Aufgrund der Differenziatorwirkung entsteht daraus ein Rechtecksignal. Die resultie-
rende Ausgangsspannung des Rechtecksignals ergibt sich fr die steigende Flanke des
Eingangssignals aus bei R1 = 0:
u2 = iC1 R2 + u1 = 160n 10k 0,1V/100us + u1 = 1,6 V + u1 .
Es berlagert sich zur Amplitude von 1,6 V der zeitliche Momentanwert des Eingangssi-
gnals. Das Ergebnis in Abb. 5.66 zeigt deutlich, dass wegen der geringen Phasenreserve das
244 5 Linearverstrker und Operationsverstrker

Abb. 5.66 Ergebnis der 100mV


Zeitbereichsanalyse mit u1
vud0 = 100 k, f1 = 1 kHz, f2 Eingangssignal des Differenziators
ohne Einfluss, R2 = 10 k, 50mV
C1 = 160 nF, R1 = 1 ,
Testanordnung in Abb. 5.65 0V
5,0V
u2 Ausgangssignal des Differenziators

0V

-5,0V
50s 150s 250s 350s

u1 u2

Experiment 5.3-6: VDifferenziator_RKmitR1 Differenziator mit Kom-


pensation der Rckkopplungsschleife.

Abb. 5.67 Testschaltung zur Analyse des Differenziators im Zeitbereich mit R1 = 10  mit
zugehrigem Experiment

Einschwingverhalten ungnstig ist. Um das Einschwingverhalten zu verbessern, muss die


Phasenreserve erhht werden.
Zur Verringerung des ungnstigen Einschwingverhaltens wird R1 = 10  gewhlt. Damit
verndert sich der Phasenverlauf von k so, dass die Phasenreserve der Schleifenverstrkung
vergrert wird. Es sollte sich das Einschwingverhalten deutlich verbessern. Allerdings
geht das zu Lasten der eigentlichen Differenziatorfunktion. Die wirksame Bandbreite
des Differenziators verringert sich. In der dem folgenden Experiment zugrundeliegen-
den Testschaltung (Abb. 5.67) wird das Einschwingverhalten bei Ansteuerung mit einem
Dreieckssignal untersucht.
Die Kompensation des Rckkopplungspfades mit R1 = 10  in der Weise, dass die
Phasenreserve R = 45 betrgt, zeigt ein wesentlich verbessertes Einschwingverhalten.
Abbildung 5.68 besttigt den Sachverhalt anhand der Testschaltung. In Abb. 5.69 ist die
5.3 Stabilitt und Frequenzgangkorrektur von LV 245

Abb. 5.68 Ergebnis der 100mV


Zeitbereichsanalyse mit u1
vud0 = 100 k, f1 = 1 kHz, f2 ohne Eingangssignal des Differenziators
Einfluss, R2 = 10 k, 50mV
C1 = 160 nF, R1 = 10 ,
Testanordnung in Abb. 5.67
0V
2,0V
u2
Ausgangssignal des Differenziators
0V

-2,0V
50s 150s 250s 350s

v ud
105
1---
k
mit R1 = 0

g
mit R1 = 10

mit R1 = 100

10

1
0,1 1 10 100 f (kHz)

Abb. 5.69 Zur Veranschaulichung der Stabilitt des Differenziators mit R1 = 0, 10 und 100 

Kompensationsmanahme am Rckkopplungsnetzwerk mit verschiedenen Widerstnden


R1 dargestellt.
Wrde man bei R1 = 0 einen Geradeausverstrker verwenden, der im gegebenen Beispiel
mit f2 = 100 kHz eine zustzliche Eckfrequenz aufweist, dann wird die Schwingbedingung
erfllt. Es ergibt sich Selbsterregung. Fr den Test muss ein Makromodell fr den Gerade-
ausverstrker mit Ausgangsspannungsbegrenzung verwendet werden. Ansonsten wrde
die Ausgangsamplitude unkontrolliert bei Selbsterregung anwachsen. Abbildung 5.71
veranschaulicht die Verhltnisse zum Experiment gem Abb. 5.70.
Das Ergebnis der Analyse des Differenziators zeigt die erwartete Selbsterregung. Durch
geeignete Frequenzgangkorrektur des Rckkopplungspfades kann die Stabilitt verbessert
werden. Allerdings ist darauf zu achten, dass die eigentliche Funktion des Schaltkreises
dadurch nicht verflscht oder wesentlich beeintrchtigt wird.
246 5 Linearverstrker und Operationsverstrker

u1 u2

Experiment 5.3-7: VDifferenziator_RKohneR1_mitf2 Differenziator


ohne Kompensation der Rckkopplungsschleife und mit zweiter Eckfre-
quenz des Geradeausverstrkers.

Abb. 5.70 Analyse des Differenziators im Zeitbereich mit R1 = 1  und einer zweiten Eckfrequenz
f2 = 100 kHz des Geradeausverstrkers mit zugehrigem Experiment

Abb. 5.71 Ergebnis der 100mV


Zeitbereichsanalyse mit u1
vud0 = 100 k, f1 = 1 kHz, Eingangssignal des Differenziators
f2 = 100 kHz, R2 = 10 k, 50mV
C1 = 160 nF, R1 = 1 ,
Testanordnung in Abb. 5.70 0V
10V u2
Ausgangssignal des Differenziators
0V

-10V
50s 150s 250s 350s

5.4 Operationsverstrker

Der Operationsverstrker ist mit der wichtigste Vertreter der Linearverstrker. OPs wer-
den als Standard-ICs angeboten. Der Anwender braucht das Innenleben nicht detailliert
zu kennen. Er bentigt vielmehr genaue Kenntnis von Makromodellen, mit denen die
wesentlichen Eigenschaften beschrieben werden knnen.

5.4.1 Erweiterung des Makromodells

Als erstes gilt es, die allgemeinen Eigenschaften eines OP anhand eines geeigneten Makro-
modells zu verdeutlichen. Ein Makromodell ist ein Funktionsmodell, das die wesentlichen
Eigenschaften insbesondere das bertragungsverhalten und das Schnittstellenverhalten
fr DC-, AC- und TR-Analyse eines konkreten OPs beschreibt. Grundstzlich besitzt der
5.4 Operationsverstrker 247

1 U 11 1'
U11: Gegentaktansteuerung
U1 U1 U1: Gleichtaktansteuerung

Abb. 5.72 Ansteuerungsarten eines OP am Eingang: U11 Gegentaktansteuerung; U1 Gleichtaktan-


steuerung

U IO
1

I IB
U1 I IO r ig
-------
- v ug U 1
2 C id ra 2
U 11 r id
U id r ig v ud U id
U1 I IB

1 U 11 v ud U id
U1
U1 v ug U 1

Abb. 5.73 Lineares Makromodell eines OP mit realem DC-Verhalten und Bercksichtigung der
Gleichtaktgre

OP im Allgemeinen einen symmetrischen Eingang bei Ansteuerung mit U11 . Es lassen sich
zwei Ansteuerarten, die Gegentaktansteuerung mit U11 und die Gleichtaktansteuerung mit
U1 unterscheiden (Abb. 5.72).
Die Gegentaktansteuerung wird mit vud sehr hoch verstrkt; die Gleichtaktansteuerung
sollte mglichst unterdrckt werden, das heit sie wird mit vug nur sehr gering verstrkt.
Der Operationsverstrker reagiert damit sehr empfindlich auf Gegentaktsignale, whrend
er Gleichtaktsignale mglichst unterdrcken soll.
Um das DC-Verhalten am Eingang real zu beschreiben, mssen geeignete Ersatzquellen
zum bereits bekannten Makromodell des Linearverstrkers hinzugefgt werden. Zunchst
geht es darum, den realen Eingangsruhestrom IIB1 und IIB1 am Eingang nachzubilden. Bei
OPs mit Bipolartransistoren im Eingangskreis weisen deren Eingnge in Abhngigkeit vom
Arbeitspunktstrom und von deren Stromverstrkung Eingangsruhestrme auf. Aufgrund
innerer Unsymmetrien am Eingang (z. B. ungleiche Basis-Emitterspannungen, siehe Abb.
2.13) ist eine Eingangsoffsetspannung UIO zu bercksichtigen. Das bislang bekannte Ma-
kromodell fr Linearverstrker M(LV ) : Z id ; v ud ; Z a muss somit um das reale DC-Verhalten
und um das reale Gleichtaktverhalten erweitert werden. Das Gleichtaktverhalten wird durch
eine zustzliche gesteuerte Spannungsquelle beschrieben. Abbildung 5.73 zeigt die Erweite-
248 5 Linearverstrker und Operationsverstrker

Tab. 5.1 Parametergruppen


Gruppe Parameter
des Operationsverstrkers
DC Parameter {UIO ; IIB ; IIO }
AC Parameter {rid = Re{Z id }; Cid ; rig ; v ud ; v ug ;
ra = Za }
Aussteuerparameter {Ua,maxp ; Ua,maxn ; Ia,max }
Versorgungsparameter {IB ; SS }
Slew Rate Parameter {SR }

Tab. 5.2 DC-Parameter


Parameter Bezeichnung Typ. Wert Bemerkung
IIB Eingangsruhestrom IIB = (IIB+ + IIB )/2 ca. 100 nA Mittelwert der
Eingangsruhestrme
IIO Eingangsoffsetstrom IIO = IIB+ IIB ca. 20 nA Differenz dr
Eingangsruhestrme
UIO Eingangsoffsetspannung ca. 1 mV Unsymmetrie der
Eingangsstufe

rung des bisher betrachteten Makromodells eines Linearverstrkers, erweitert um das reale
DC-Verhalten am Eingang und um die Wirkung der Gleichtaktgre am Ausgang. Die Ge-
gentaktverstrkung nimmt die innere Differenzgre Uid auf, um sie mit vud verstrkt am
Ausgang wirken zu lassen. Damit enthlt das erweiterte Modell M (OP) eines OP Parameter,
eingeteilt in Parametergruppen gem Tab. 5.1.
Im Folgenden werden die in einem Datenblatt eines OP enthaltenen typischen Parameter
betrachtet. Als erstes sind in Tab. 5.2 die DC-Parameter aufgelistet, sodann in Tab. 5.3 die
AC-Parameter. Die AC-Parameter sind durch die bereits eingefhrten Makromodelle fr
Linearverstrker weitgehend bekannt. Es kommen einige neue Parameter hinzu, u. a. die
Gleichtaktverstrkung vug und das Gleichtaktunterdrckungsverhltnis CMRR (CMRR:
Common Mode Rejection Ratio).

Tab. 5.3 AC-Parameter


Parameter Bezeichnung Typ. Wert Bemerkung
vud0 Differenzverstrkung 4
ca. 10 bis 10 5
v ud = U 2 /U id
vug Gleichtaktverstrkung ca. 1 v ug = U 2 /U 1
CMRR Gleichtaktunterdrckung 4
10 bis 10 5
CMRR = v ud /v ug
rid Differenzeingangs- ca. 105 bis 106  Eingangswiderstand fr
widerstand Differenzansteuerung
rig Gleichtakteingangs- ca. 109  Eingangswiderstand fr
widerstand Gleichtaktansteuerung
Cid Eingangskapazitt Einige pF
fT Transitfrequenz ca. 1 MHz Bandbreite-Produkt
ra Ausgangswiderstand ca. 100 
5.4 Operationsverstrker 249

Tab. 5.4 Aussteuer- und Versorgungs-Parameter


Parameter Bezeichnung typ. Wert Bemerkung
Ua,max Ausgangsaussteuerbarkeit Abhngig von;
UB ; RL
Ia,max Maximaler Ausgangsstrom Ausgangsstrom wird
begrenzt
SS Versorgungsspannungsempfindlichkeit ca. 20 V/V nderung der
SS = U10 /UB Eingangsoffsetspan-
nung bei nderung
der Versorgungs-
spannung
IB Stromaufnahme

Tab. 5.5 Slew-Rate-Parameter


Parameter Bezeichnung Typ. Wert Bemerkung
SR Slew Rate ca. 1 V/s SR = U2max /t

Im Weiteren sind die Aussteuergrenzen bezglich Spannung und Strom, sowie u. a.


die Versorgungsspannungsempfindlichkeit zu bercksichtigen (Tab. 5.4). Wie bereits beim
Linearverstrker dargestellt, ergeben sich die Aussteuergrenzen weitgehend durch die
Versorgungsspannung UB . Zustzlich zeigt sich ein Lasteinfluss. Je niederohmiger der
Lastwiderstand am Ausgang ist, desto geringer wird die Aussteuerbarkeit des Verstrkers.
Weiterhin wird angegeben der maximale Ausgangsstrom Ia,max . Zumeist ist der Ausgangs-
strom durch eine elektronische Strombegrenzung limitiert. Die Eingangsoffsetspannung
UIO ndert sich mit der Versorgungsspannung. Der Parameter SS beschreibt die nde-
rung der Eingangsoffsetspannung bei genderter Versorgungsspannung. Schlielich wird
im Datenblatt noch die maximale Stromaufnahme bzw. Leistungsaufnahme angegeben.
Das Grosignalschaltverhalten (Slew-Rate Verhalten) beschreibt der Slew-Rate Para-
meter SR (Parameter in Tab. 5.5). Ursache ist die begrenzte Stromergiebigkeit der ersten
Verstrkerstufe eines OP. Der Ausgangsstrom der ersten Verstrkerstufe steuert den Eingang
der zweiten Stufe. Bei Vollaussteuerung der ersten Stufe ldt deren begrenzter Ausgangs-
strom die unvermeidliche Rckwirkungskapazitt CK der zweiten Verstrkerstufe (siehe
Abb. 5.74b). Wegen iC = CK du2 /dt fhrt dies zu einer endlichen Anstiegsgeschwindig-
keit der Spannung an CK und damit auch an der Ausgangsspannung u2 , da die Spannung
an der Rckwirkungskapazitt nherungsweise gleich u2 ist. Auf das Slew-Rate Verhalten
wird noch gesondert eingegangen (Parameter in Tab. 5.5).
Um die durch die angegebenen Parameter skizzierten Eigenschaften eines OP zu erfas-
sen, muss das bislang eingefhrte Makromodell fr Linearverstrker erweitert werden. Als
erstes ist ein Symbol fr den OP einzufhren (siehe Abb. 5.74a). Am Symbol sind Attribute
anzufgen, um das vom Symbol aus referenzierte Modell mit Modellparametern zu ver-
250 5 Linearverstrker und Operationsverstrker

Abb. 5.74 Operationsverstrker; a Symbol mit Modellparametern; b Makromodell eines Operati-


onsverstrkers mit Strombegrenzung und Spannunsbegrenzung

sorgen. ber die Modellparameter werden die Eigenschaften eines OP festgelegt. Aus den
Angaben im Datenblatt eines OP lassen sich direkt die Modellparameter bestimmen.
Abbildung 5.74b zeigt beispielhaft ein Makromodell eines OP. Die unabhngigen
Spannungs- und Stromquellen am Eingang beschreiben die Eingangsoffsetspannung und
die realen Ruhestrme. Die erste innere Verstrkerstufe wird durch eine spannungs-
gesteuerte Stromquelle (G1) dargestellt, die zweite innere Verstrkerstufe durch eine
spannungsgesteuerte Spannungsquelle (E1). Den Einfluss der Gleichtaktgre erfasst die
spannungsgesteuerte Spannungsquelle (E2). Die Ausgangsspannungsbegrenzung erfolgt
durch einen anschlieenden Limiter. Schlielich erfolgt die Ausgangsstrombegrenzung
durch die Dioden D1, D2 und durch E4 mittels dem Sensorwiderstand rsense .
Grundstzlich unterscheidet man zwischen einem Verhaltensmodell und einem Struk-
turmodell. Das Makromodell in Abb. 5.74b) stellt ein Verhaltensmodell dar. Das Verhalten
wird beschrieben durch unabhngige Quellen und gesteuerte Quellen. Vorgegebene Ei-
genschaften lassen sich im Makromodell durch geeignete Parameter direkt einstellen.
5.4 Operationsverstrker 251

Erste Stufe Arbeitspunkt- Zweite Stufe Treiberstufe


einstellung

+10V

CK

20A
Ix

-10V

Abb. 5.75 Innere Schaltungstechnik des altbekannten Operationsverstrkers uA741

Der OP selbst besteht real aus zwei Verstrkerstufen und einer Treiberstufe (Beispiel in
Abb. 5.75). Mit einer Begrenzerstufe (Limiter) wird die Ausgangsspannung auf Ua,maxp
bzw. Ua,maxn begrenzt. Die Differenzspannung zwischen Knoten 1 und Knoten 2 nimmt die
erste Verstrkerstufe auf; sie stellt mit G1 eine spannungsgesteuerte Stromquelle dar. Die
Stromergiebigkeit dieser ersten Stufe ist mit einer tanh-Funktion begrenzt. Deren Steilheit
gm betrgt im Beispiel 20 A/52 mV, das sind 1/2,6 k. Mit dem Lastwiderstand von 260 k
ergibt sich fr die Verstrkung der ersten Stufe eine Verstrkung von 100. Somit betrgt im
Beispiel die Verstrkung der zweiten Stufe 1000. Der maximale Strom Ix an Knoten 3 ist
aufgrund der tanh-Funktion begrenzt auf 20 A. Diese Strombegrenzung der ersten Stufe
ist Voraussetzung zur Darstellung des realen Slew-Rate Verhaltens.
Die Bandbreite des Verstrkers wird durch die Rckwirkungskapazitt CK begrenzt.
Wegen der Transimpedanzbeziehung wirkt die Rckkopplungskapazitt CK mit CK (1 +
vud0 /100). Mit der Last von 260 k ergeben 40 pF1000 eine Eckfrequenz im 10 Hz-Bereich.
Ab dieser Eckfrequenz liegt ein Tiefpassverhalten erster Ordnung vor. Die Spannungs-
begrenzung erfolgt durch den Limiter. Dieser weist eine Verstrkung von 1 auf mit
Ausgangsspannungsbegrenzung auf + / Uamax . Block E4 mit einer Verstrkung von
1 ist Teil der Strombegrenzung. Bei Ausgangsstrmen kleiner 0,7 V/rsense ist die Strom-
begrenzung wirkungslos. Grere Strme flieen ber die Dioden D1 bzw. D2 ab. Wegen
rsense muss der Ausgangswiderstand auf den Wert ra r sense korrigiert werden.
252 5 Linearverstrker und Operationsverstrker

Mit diesem Makromodell lassen sich die wesentlichen Eigenschaften (DC-Verhalten,


AC-Verhalten bei Gegentakt- und Gleichtaktansteuerung, Slew-Rate Verhalten, Spannungs-
begrenzung und Strombegrenzung) eines OP darstellen. Der Vorteil dieses Modells ist, dass
sich die Datenblattangaben direkt abbilden lassen. Das Makromodell ist gegenber dem
nachfolgenden Schematic-Modell ein Funktionsmodell auf abstrakterer Ebene.
Die Eigenschaften eines kuflichen Funktionsbausteins werden in einem Datenblatt
ausgewiesen. Das Datenblatt enthlt allgemein Aussagen zu:

Absolute Maximum Ratings;


Electrical Characteristics in Tabellenform;
Typische Kennlinien zur Darstellung von Kenngren in Abhngigkeit von u. a.
Temperatur, Frequenz, Lasteinfluss, Versorgungsspannungsschwankungen, Exemplar-
streuungen.
Typische Anwendungen.

Das Datenblatt stellt in gewisser Weise eine Vertragsgrundlage mit zugesicherten Ei-
genschaften seitens des Herstellers dar. In Applikationsschriften werden vom Hersteller
typische Anwendungen vorgestellt und beschrieben. Aus den Maximum Ratings erge-
ben sich die Grenzwerte hinsichtlich Versorgungsspannung, Eingangsspannungsbereich,
Temperaturbereich, Lagertemperatur und ESD Schutz (Schutz gegen elektrostatische
berspannungsimpulse).

M(OP): (v ud , v ug , Z id , Z a , rig ,
UIO , IIO , IIB ,
Ua,maxp , Ua,maxn ,
SR) = f (Exemplar; Alterung; T; RL ; UB ; f )

Smtliche Parameter sind Exemplarstreuungsschwankungen unterworfen und im Allge-


meinen abhngig von Temperatur, Last, Versorgungsspannung und Betriebsfrequenz. In
der Zusammenstellung von Kennlinien eines OP werden einzelne Parameter und deren
wichtigste Einflussgren in Diagrammen dargestellt.
Neben den OP-Verstrkern mit Bipolar-Transistor-Eingangsstufen gibt es auch OP-
Verstrker, deren Eingangsstufen mit Feldeffekt-Transistoren ausgefhrt sind. Selbstver-
stndlich lassen sich OP-Verstrker auch mit MOS-Transistoren realisieren. Sehr hufig
erhlt man von Komponenten-Anbietern fr OPs das Boyle-Makromodell. Ein typisches
Beispiel dafr zeigt Abb. 5.75.
Das Boyle-Makromodell beschreibt die Eingangsstufe mit einer diskreten Diffe-
renzstufe aus Bipolar-Transistoren oder Feldeffekt-Transistoren, je nach Ausfhrung des
OP-Verstrkers. Die weiteren Stufen werden mit gesteuerten Quellen nachgebildet. Die
Gleichtaktverstrkung beschreibt die Sromquelle Gcm gesteuert durch Ve. Die Differenz-
verstrkung entsteht durch die Stromquellen Ga gesteuert durch Va und Gb gesteuert durch
Vb.
5.4 Operationsverstrker 253

V CC 7

RC 1 C1 RC 2 VC

R2
Va D3
G cm V e
Q1 Q2 V b C2 Vc R 01
+ 6
Ga V a Gb V b D1 D2 D4
R E1 Ve R E2 5
R2 R 02
I EE
CE 1 V6
RE
VE
V EE

Abb. 5.76 Boyle Macromodel fr den OP-Verstrker uA741- siehe: G.R. Boyle, B.M. Cohn, D.O.,
Pederson, J.E. Solomon: Macrcomodelling of Integrated Circuit Operational Amplifiers, IEEE
Journal of Solid-State Circuits, SC-9, 353 (1974)

Zur Veranschaulichung des Makromodells sollen einige Eigenschaften diskutiert werden.


Der Strom IEE bestimmt den Arbeitspunkt der Transistoren Q1 und Q2 . Damit ist auch
indirekt der Eingangsruhestrom mit IC /B festgelegt. Bei unterschiedlichen Stromverstr-
kungen erhlt man unterschiedliche Eingangsruhestrme. Mit Ga = 1/RC ist der maximale
Ladestrom der Kapazitt C2 gleich dem doppelten Kollektorstrom. Der Kollektorstrom
ist begrenzt, er kann maximal IEE sein. Der begrenzte Ladestrom fr C2 verursacht das
Slew-Rate Verhalten. Fr den Slew-Rate Parameter gilt somit SR = 2IC /C2 . Die Differenz-
verstrkung bei unteren Frequenzen ist Ga R2 Gb R02 . Die Eckfrequenz f1 ergibt sich fr
die Frequenz, bei der R2 gleich dem kapazitiven Widerstand von C2 (1 + Gb R02 ) ist. Die
Dioden D1 und D2 begrenzen den Ausgangsstrom. Die Spannung an Knoten 5 ist gleich
der Ausgangsspannung. Erreicht aufgrund des steigenden Ausgangsstroms der Spannungs-
abfall an R01 die Flussspannung, so wird D1 leitend, der Ausgangsstrom ist begrenzt. Kehrt
sich der Strom um, so fliet ber D2 der berschssige Strom ab. Die Dioden D3 und D4
limitieren mit VE und VC die Ausgangsspannung (Abb. 5.76).

5.4.2 Gleichtaktunterdrckung und Aussteuergrenzen von OPs

An praktischen Beispielen sollen die Auswirkungen der Gleichtaktansteuerung und der


Aussteuergrenzen aufgezeigt werden. Als erstes wird eine Testschaltung zur Darstellung der
Gleichtaktunterdrckung des Eingangssignals betrachtet. Die Testschaltung zeigt Abb. 5.77.
Das Testbeispiel zur Gleichtaktunterdrckung enthlt eine Gleichtaktansteuerung und
eine Gegentaktansteuerung. Es zeigt deutlich, dass die Gleichtaktgre mit 50 Hz Signal-
254 5 Linearverstrker und Operationsverstrker

Abb. 5.77 Testschaltung fr


Gleichtakt/Gegentaktansteu-
erung mit Experiment

U2
U1 U1

Experiment 5.4-1: GLGTAnsteuerung Operationsverstrker mit


Gleichtakt- und Gegentaktansteuerung.

Abb. 5.78 Simulationsergeb- 6,0V


nis der Testschaltung fr die
u2
Gleichtaktunterdrckung 4,0V
u1

2,0V
u1
0V

-2,0V

-4,0V

-6,0V
1ms 3ms 5ms 7ms 9ms

frequenz sich nicht auf den Ausgang auswirkt, sie wird unterdrckt. Am Ausgang ist nur
die Differenzansteuerung mit 1 kHz Signalfrequenz wirksam (Abb. 5.78).
Als nchstes werden die Aussteuergrenzen eines OPs betrachtet. Die Aussteuergrenzen
bestimmen sich wesentlich durch die angelegte Versorgungsspannung. Idealerweise ist die
Aussteuergrenze durch die Versorgungsspannung UB+ bzw. UB festgelegt. Je niederohmi-
ger die Last, um so weniger wird die durch UB+ und UB gegebene ideale Aussteuergrenze
erreicht. Abbildung 5.79 zeigt die Aussteuergrenzen bei symmetrischer Versorgungsspan-
nung. Zudem stellt man am Ausgang eine Nullpunktverschiebung mit U2O trotz Uid = 0
fest. Auf das Zustandekommen der Ausgangsoffsetspannung wird im nchsten Abschnitt
eingegangen.
5.4 Operationsverstrker 255

UB+ = 15V U2
UB+ Ua,maxp

U id ideal fr symmetrische
U2 Versorgungsspannung

UB- = -15V U2O


0
U id
realer Verlauf
mit Offset

Ua,maxn UB-

Abb. 5.79 DC-bertragungskennlinie eines OP bei symmetrischer Versorgung, idealer Verlauf und
realer Verlauf mit Offsetspannung

UB+ = 15V

realer Verlauf
U id U2 mit Offset
U2 UB+
Ua,maxp

A ideal fr unsymmetrische
U2
Versorgungsspannung

Ua,maxn U id
0

Abb. 5.80 DC -bertragungskennlinie eines Operationsverstrkers bei unsymmetrischer Versor-


gung, idealer Verlauf und realer Verlauf mit Offsetspannung

Bei unsymmetrischer Versorgungsspannung ergeben sich die in Abb. 5.80 skizzier-


ten Verhltnisse. Hier bentigt der OP einen Arbeitspunkt mglichst bei UB + /2, um
symmetrische Aussteuerverhltnisse zu erreichen.
Betrachtet wird eine Testschaltung mit unsymmetrischer Versorgungsspannung. Die
Signaleinspeisung erfolgt am nichtinvertierenden Eingang. Bei UB+ =10 V und UB =0 V
muss am invertierenden Eingang eine Hilfsspannung von 5 V angelegt werden, damit der
256 5 Linearverstrker und Operationsverstrker

Experiment 5.4-2: UBunsymmetrisch Operationsverstrker mit unsym-


metrischer Versorgungsspannung; die Ausgangsspannungsgrenzen liegen
bei 0 V und 10 V.

Abb. 5.81 Testschaltung fr unsymmetrische Versorgungsspannung mit Experiment

10V

U2

U 2O
5V

0V
4,2V 4,6V 5,0V 5,4V U1 5,8V

Abb. 5.82 Ergebnis der Testschaltung (Abb. 5.81) mit unsymmetrischer Versorgungsspannung

Arbeitspunkt am Ausgang bei 5 V, also mittig liegt. Abbildung 5.81 zeigt die Testschaltung.
Der OP wird durch das in Abb. 5.74 skizzierte Makromodell mit den am Symbol ausge-
wiesenen Parametern beschrieben. Das Ergebnis des Experiments in Abb. 5.82 weist eine
deutliche Offsetspannung als Abweichung von den gewnschten 5 V am Ausgang auf.
5.4 Operationsverstrker 257

5.4.3 Einsse der DC-Parameter auf die Ausgangsoffsetspannung

An praktischen Beispielen wird die Auswirkung der realen DC-Parameter auf die Ausgangs-
spannung aufgezeigt. Es geht um die Bestimmung der bereits erwhnten Ausgangsoffset-
spannung. Die Ausgangsoffsetspannung U2O beeinflussen die DC-Parameter UIO , IIB+ und
IIB- .
Der OP ist ein Linearverstrker, also gilt das Superpositionsgesetz fr unabhngige Quel-
len im linearen Aussteuerbereich. Aus diesem Grund knnen die einzelnen unabhngigen
Quellen getrennt betrachtet werden (Abb. 5.83). Die Gesamtoffsetspannung U2O erhlt man
aus der berlagerung der Teilergebnisse. In Abb. 5.83a ist die Wirkung der Eingangsoffset-
spannung UIO auf die Ausgangsoffsetspannung U2O veranschaulicht. Abbildung 5.83b zeigt

R2
a
0 OP
R1 M : ideal

U IO

U IO 1 + R2 R1
R3 0

R2
b
IIB- OP
R1 M : ideal

I IB- R 2
R3 0

R2
c OP
R1 0 M : ideal

0
R
I IB+ R 3 1 + -----2
R1
R3 I IB+ R 3

Abb. 5.83 Einfluss der Eingangsoffsetspannung UIO auf die Ausgangsoffsetspannung U2O ; a Wir-
kung der Offsetspannung UIO ; b Wirkung des Ruhestroms IIB ; c Wirkung der Ruhestroms
IIB +
258 5 Linearverstrker und Operationsverstrker

R2

U IO I IB
R1
OP
M : ideal
I R1 U1
I IB- I IO
-------
-
2
U1 U 2O
I IB+
I IB
R3

Abb. 5.84 Einfluss der Beschaltung auf die Ausgangsoffsetspannung bei herausgenommenen DC-
Parametern UIO , IIB+ und IIB des OP

die Wirkung des Eingangsruhestroms IIB auf die Ausgangsoffsetspannung und Abb. 5.83c
die des Eingangsruhestroms IIB+ . Wie man sieht, hngt die Ausgangsoffsetspannung ab von
den Parametern UIO , IIB+ und IIB , aber auch von der Beschaltung des OP. Je hochohmi-
ger die Beschaltung des OP ist, um so mehr wirken sich die Eingangsruhestrme auf die
Ausgangsoffsetspannung aus.
Abbildung 5.84 zeigt die Wirkung aller drei unabhngigen inneren DC-Quellen am Ein-
gang und deren Einfluss auf die Ausgangsoffsetspannung. Durch berlagerung der bisher
getrennt betrachteten Einflussgren erhlt man die Gesamt-Ausgangsoffsetspannung aus:

 
R2 R1 + R2
U2O = UIO 1 + + IIB R2 IIB+ R3 . (5.41)
R1 R1
Der Einfluss des Mittelwert-Ruhestroms IIB = (IIB+ + IIB- )/2 kann kompensiert werden,
wenn folgende Bedingung gilt:
R2 R 1
R3 = = R1 ||R2 . (5.42)
R1 + R 2
In diesem Fall wird die Ausgangsspannung nur noch von UIO und IIO bestimmt:
 
R2
U2O = UIO 1 + + IIO R2 . (5.43)
R1
Man spricht dann von Ruhestromkompensation, wenn der Mittelwert-Ruhestrom IIB
keinen Einfluss mehr auf die Ausgangsoffsetspannung hat. Allgemein wird die Ausgangs-
offsetspannung um so grer, je hochohmiger die Beschaltung des OP ist. Durch geeignete
Beschaltung (u. a. mit R3 in Abb. 5.84) des OP kann die Ausgangsoffsetspannung verringert
werden. Zur Bestimmung der DC-Parameter UIO , IIB , IIO werden beispielsweise die
skizzierten Messschaltungen verwendet (Abb. 5.85).
5.4 Operationsverstrker 259

R2
a
I IB-
OP
M

U 2O I IB- R 2

R1 = R3 = 0
R2
b
I IB-
OP
M

U 2O I IO R 2
I IB+
R2
R1 =
R2
c
R1 OP
M
U IO
R
U 2O U IO -----2-
R1
R3 = R1 R2 R
I I 0 R 2 U I 0 -----2-
R1

Abb. 5.85 Messschaltung zur Bestimmung der Offset-Parameter fr IIB bei hinreichend groem
R2 (a), fr IIO bei hinreichend groem R2 (b), fr UIO bei hinreichend kleinem R2 (c)

Wie bereits dargelegt, bestimmen die Beschaltung und die DC-Parameter des OP-
Verstrkers die Ausgangsoffsetspannung U2O . Darber hinaus besteht die Mglichkeit zur
ueren Offsetkompensation mittels einer Hilfsspannung mit dem Ziel U2O = 0.
 
R2
U2O = UIO 1 + + IIB R2 +
R1
  (5.44)
R1 + R2 R2
IIB+ R3 + UH 1 + .
R1 R1

Eine erforderliche Hilfsspannung wird in der Regel aus der Versorgungsspannung abgeleitet.
Die Einspeisung der Hilfsspannung erfolgt zweckmigerweise am (+) Eingang, wenn die
Signalspannung am () Eingang anliegt. Soll das Signal am (+) Eingang anliegen, so ist
entsprechend die Hilfsspannung am () Eingang einzuspeisen.
260 5 Linearverstrker und Operationsverstrker

5.4.4 Rauschen von OP-Verstrkern

Das Rauschverhalten eines OP soll soweit erlutert werden, um die diesbezglichen Da-
tenblattangaben zu verstehen und deren Auswirkungen abschtzen zu knnen. Wie schon
allgemein fr Verstrker festgestellt, weist auch der OP innere Rauschquellen auf, die
durch eine Rauschspannungsquelle Ur0 und durch je eine Rauschstromquelle Ir- am inver-
tierenden und Ir+ am nichtinvertierenden Eingang reprsentiert werden. Zudem addieren
sich in einer konkreten Anwendung Rauschquellen der Schaltkreiselemente der ue-
ren Beschaltung. In Abb. 5.86 sind die Rauschquellen des OP herausgezogen und die
Rauschquellen der Beschaltungselemente dargestellt.
Die Rauschbeitrge der in Abb. 5.86 eingefhrten Rauschquellen summieren sich
zur Gesamtrauschspannung Ur,ges am Ausgang gem obiger Tabelle. Mit der Summa-
tion der quadratischen Mittelwerte erhlt man als Gesamtrauschspannung (quadratischer
Mittelwert) am Ausgang gem Tab. 5.6:

2 2 2 2 2
Ur,ges = (Ur1 v) + (Ur3 (v + 1)) + Ur2
2
+ (Ir R2 ) + (Ir+ R3 (v + 1)) + (Ur0 (v + 1)) . (5.45)

Abb. 5.86 Zum R2


U r2
Rauschverhalten des
OP-Verstrkers
R1

I r- I r+ R3
U r1 U r3 Ur ges

U r0

Tab. 5.6 Rauschbeitrge

Element Beitrag zu U r ges

R1 4 k T B R 1 R 2 R 1 = U r1 v
R3 4 k T B R3 1 + R 2 R 1 = U r3 v + 1
R2 4 k T B R 2 = U r2
I r- I r- R 2
I r+ I r+ R 3 1 + R 2 R 1 = I r+ R 3 v + 1
U r0 U r0 1 + R 2 R 1 = U r0 v + 1
5.4 Operationsverstrker 261

Ein Beispiel fr eine konkrete Anwendungsschaltung mit den Werten R1 = 100 ,


R2 = 10 k, R3 = 50 k und der quivalenten Rauschbandbreite B = 1 kHz soll die
Vorgehensweise veranschaulichen. Im Beispiel ist v = 100. Die Werte fr die Rauschquellen
des OP knnen im Allgemeinen dem Datenblatt entnommen werden. Die nachstehend
aufgefhrte bersicht zeigt die ermittelten Werte fr die Rauschquellen und die daraus mit
Gl. 5.45 ermittelte Gesamtrauschspannung.


R1 1,3 nV/ Hz; R2 13 nV/ Hz; R3 28 nV/ Hz;

Ir = Ir+ = 1 pA/ Hz; Ur0 = 50 nV/ Hz;

U r,ges / Hz = (2,8 V)2 /Hz + (5 V)2 /Hz + (5 V)2 /Hz 8 V/Hz;

U r,ges 0,25 mVeff 1,7 mVpp .

Wegen der statistischen Verteilung der Rauschgren knnen Spitzenwerte des zeitlichen
Momentanwerts der Rauschgre deutlich hher sein als der Effektivwert. Der Formfaktor
zur Umrechnung des Effektivwerts in den Spitzenwert ist unbestimmt (er wurde hier mit 7
angenommen).
Die Ermittlung der Rauschspannungsbeitrge ist bei rein resistiver Beschaltung beson-
ders einfach, da keine frequenzabhngigen Komponenten zu bercksichtigen sind und
somit die Integration ber die Bandbreite ersetzt wird durch eine Multiplikation mit der
Bandbreite B. Das setzt aber auch frequenzunabhngige Rauschquellen des Verstrkers
(kein 1/f-Anteil) voraus.

5.4.5 Slew-Rate Verhalten eines OP-Verstrkers

Die erste Verstrkerstufe eines OP ist im Allgemeinen eine spannungsgesteuerte Strom-


quelle. Bei greren Eingangssignalamplituden wirkt die Strombegrenzung der ersten
Stufe. Diese Strombegrenzung verursacht eine endliche nderungsgeschwindigkeit der
Ausgangsspannung. Das Slew-Rate Verhalten macht sich nur bei Grosignalansteuerung
bemerkbar. Dazu ist eine Eingangsdifferenzspannung bei bipolaren Eingangsstufen von
grer 0,1 V (das sind > 4 UT ) erforderlich.
Mit der Testschaltung gem Abb. 5.87 kann das Slew-Rate Verhalten dargestellt wer-
den. Abbildung 5.88 zeigt das Ergebnis der Testschaltung. Die Ausgangsspannung kann
gem Abb. 5.88 der Eingangsspannung nur mit endlicher Anstiegsgeschwindigkeit folgen
(Spannungsfolger). Bei Ansteuerung eines Spannungsfolgers mit einer Rechteckspannung
von 5 V Amplitude wird im ersten zeitlichen Momentanwert bei Spannungsnderung von
0 auf 5 V die Eingangs-Differenzspannung grer 0,1 V. Damit erfolgt eine Aussteuerung
262 5 Linearverstrker und Operationsverstrker

Abb. 5.87 Testschaltung fr


das Slew-Rate Verhalten

Experiment 5.4-3: SR_OPM1Testschaltung zur


Ermittlung desSlew-Rate Verhaltens

Abb. 5.88 Ergebnis der 5,0V


u1
Testschaltung (Abb. 5.87) zur
u2
Bestimmung des Slew-Rate 4,0V
Verhaltens
3,0V

2,0V

1,0V

0V

-1,0V
20s 60s 100s 140s 180s

der ersten inneren Verstrkerstufe in die Begrenzung. Bei den gegebenen Parametern
betrgt der maximal mgliche Ausgangsstrom der ersten Stufe 20 A. Der endliche Strom
von 20 A am Ausgang der ersten Stufe fhrt zu einer endlichen Anstiegsgeschwindigkeit
der Spannung an CK (siehe Abb. 5.74 und 5.75).

du2
Ix = const = I0 = CK . (5.46)
dt
Die Spannung an CK ist aufgrund der hohen Verstrkung der zweiten Stufe (Abb. 5.74 bzw.
Abb. 5.75) in etwa gleich der Ausgangsspannung.
Zur Verdeutlichung ist in Abb. 5.89 ein vereinfachtes Makromodell fr einen zweistufi-
gen Verstrker dargestellt, wobei die erste Verstrkerstufe durch eine spannungsgesteuerte
Stromquelle und die zweite Stufe durch eine spannungsgesteuerte Spannungsquelle be-
schrieben wird. Die Verstrkung der 1. Stufe betrgt v1 = gm 260 k = 100. Bei greren
Eingangsspannungen begrenzt die erste Stufe den Strom auf den Wert gegeben durch I0 .
5.4 Operationsverstrker 263

1.Stufe 2.Stufe 1.Stufe


Ix
CK
I0
Ix
260k
U 11 r id Ux 0
0,1V U11
0U x U2
50

-I0

1 1
Ix = I0 ---------------------------------- ------------------------------- = I 0 tanh U 11 2 UT
U 11 U T U 11 U T
1+e 1+e
Bei Kleinsignalansteuerung ist:
I x = gm U 11 = I 0 2 UT U 11
Bei Grosignalansteuerung ist:
du
I x = const = I 0 = C K --------2- = C K S R
dt
Abb. 5.89 Einfaches Makromodell zur Erklrung des Slew-Rate Verhaltens

Bei I0 = 20 A ergibt sich somit eine endliche Anstiegsgeschwindigkeit der Ausgangsspan-


nung (Slew-Rate SR) fr die Testschaltung bei I0 = 20 A und CK = 40 pF nach folgender
Beziehung:
I0
SR = = 20 A/40 pF = 0,5 V/s. (5.47)
CK
Aufgrund der endlichen Stromergiebigkeit der ersten inneren Stufe des OP, die immer
eine spannungsgesteuerte Stromquelle ist, ergibt sich wegen der Rckwirkungskapazitt
der zweiten Stufe eine endliche Anstiegsgeschwindigkeit der Ausgangsspannung.
Abschlieend zeigt das nachstehende Beispiel ein VHDL-AMS Modell fr den OP unter
Bercksichtigung der realen DC-Parameter iib, iio, vio, der realen Eingangsimpedanzen
mit rid, cid, rig, der Differenzverstrkung vud0 und der Gleichtaktunterdrckung cmrr.
Die erste Verstrkerstufe ist eine spannungsgesteuerte Stromquelle (ix) mit io als Strom-
begrenzung. Die zweite Stufe ist eine spannungsgesteuerte Spannunsquelle (vn2_h) mit
dem Eingangswiderstand r1 und einer Rckwirkungskapazitt ck. Der Ausgangswider-
stand ist ra. Am Ausgang wirkt eine Spannungsbegrenzung (v_supply_p, v_supply_n) und
eine Strombegrenzung (imax_p, i_max_n).
264 5 Linearverstrker und Operationsverstrker

library ieee, ieee_proposed;


use ieee.math_real.all;
use ieee_proposed.electrical_system.all;
entity OpAmp is
generic (
iib : current := 0.0; -- input bias current
ii0 : current := 0.0; -- offset current
vi0 : voltage := 0.0; -- offset voltage
rid : resistance := 0.0; -- differential input capacitance
cid : capacitance := 0.0; -- differential input resistance
rig : resistance := 0.0; -- common mode input resistance
i0 : current := 0.0; -- internal current
vud0 : voltage := 1.0e5; -- open loop gain
cmrr : real := 3.0e4; -- common mode rejection ratio
r1 : resistance := 500.0e3;-- internal resistance
ck : capacitance := 0.0; -- miller capacitance
ra : resistance := 0.0; -- output resistance
i_max_p : current := 5.0e-3; -- max positive output current
i_max_n : current := -5.0e-3; -- max negativ output current
v_supply_p : voltage := 5.0; -- positive supply voltage
v_supply_n : voltage := -5.0); -- negative supply voltage
PORT (TERMINAL plus, minus, output : electrical);
end OpAmp;
architecture Level2 of OpAmp is
-- inner terminals
terminal n0, n1, n2 : electrical;
-- inner branch quantities and free quantities
quantity Vin across plus to minus;
quantity V_i0 across i2 through plus to n0;
quantity vud across ii, icid, irid through n0 to minus;
quantity vug1 across irig1, iib1 through n0 to electrical_ref;
quantity vug2 across irig2, iib2 through minus to electrical_ref;
quantity vx across ix, ir1 through n1 to electrical_ref;
quantity vck across ick through n2 to n1;
quantity vn2 across in2 through n2 to electrical_ref;
quantity vra across ira through n2 to output;
quantity voutput across output to electrical_ref;
quantity sr : real; -- free quantity: slew rate
quantity ira_h : current; -- help free quantity
quantity vn2_h : voltage; -- help free quantity
begin
sr == i0/ck;
v_i0 == vi0;
ii == ii0/2.0;
icid == cid * vud'dot;
irid == vud/rid;
5.5 OP-Verstrkeranwendungen 265

irig1 == vug1/rig;
irig2 == vug2/rig;
iib1 == iib;
iib2 == iib;
ix == i0 * tanh(vud/0.052);
ir1 == vx/r1;
ick == ck * vck'dot;
vn2_h == vud0*(-1.0*vx)/99.95 + (vud0/cmrr)*vug1;
ira_h == vra/ra;
-- limitation of the output voltage
if vn2_h'above(v_supply_p) use vn2 == v_supply_p;
elsif not vn2_h'above(v_supply_n) use vn2 == v_supply_n;
else vn2 == vn2_h;
end use ;
-- limitation of the output current
if ira_h'above(i_max_p) use ira == i_max_p;
elsif not ira_h'above(i_max_n) use ira == i_max_n;
else ira == ira_h;
end use ;
end Level2;

5.5 OP-Verstrkeranwendungen

Aus der schier unendlichen Vielzahl mglicher praktischer Problemlsungen mit Operati-
onsverstrkern werden nachstehend einige wenige beispielhafte Anwendungen vorgestellt.

5.5.1 Instrumentenverstrker

Instrumentenverstrker sind dadurch gekennzeichnet, dass an beiden symmetrischen


Eingngen ein Spannungsfolger vorliegt. Gegeben sei der in Abb. 5.90 dargestellte Instru-
mentenverstrker. Beide Eingnge weisen aufgrund des nachgeschalteten Spannungsfolgers
einen sehr hochohmigen Eingang auf. Deren Differenzausgang wird im Beispiel um den
Faktor 100 verstrkt.
Das Ergebnis des Experiments zeigt Abb. 5.91. Die Gegentaktansteuerung am symmetri-
schen Eingang mit VD1 wird hoch verstrkt; die Gleichtaktansteuerung am Eingangsknoten
1+ mit VG1 soll mglichst unterdrckt werden. Die erhebliche Gleichtaktgre ver-
schwindet im Beispiel trotz nicht zu vernachlssigender Gleichtaktverstrkung mit vug = 1
nahezu vollstndig. Damit weist der Instrumentenverstrker eine sehr hohe Gleichtakt-
unterdrckung auf. Nur die symmetrischen Signalanteile werden verstrkt bei hohem
Eingangswiderstand.

5.5.2 Sensorverstrker

Aufgabe von Sensorelementen ist es, physikalische Zustandsgren in elektrische Gren


umzuformen. Oftmals basieren Sensoren auf der Vernderung von Widerstandswerten in
266 5 Linearverstrker und Operationsverstrker

Abb. 5.90 Beispiel eines


Instrumentenverstrkers mit
zugehrigem Experiment

Abb. 5.91 Ergebnis des 10mV


Instrumentenverstrkers, u1+ u1-
Testschaltung Abb. 5.90
0V

-10mV
5,0V
u1+
u2
0V

-5,0V
1ms 3ms 5ms 7ms 9ms

Abhngigkeit einer physikalischen Zustandsgre (z. B. Kraft, Druck, Temperatur, Feuchte,


Weg). Die Widerstandsnderung soll durch eine geeignete Schaltung in eine dazu pro-
portionale Ausgangsspannung umgeformt werden. Es gilt die Widerstandsnderung in
eine Wechselspannungsnderung zu wandeln. Dazu verwendet man sogenannte Brcken-
verstrker als Sensorverstrker (Abb. 5.92). Von der Schaltung wird gefordert, dass die
Wechselspannungsamplitude proportional der Widerstandsnderung sein soll.
Bei Brckenabgleich (die Widerstnde R1, R2, R3, R5 sind gleich gro) ist das Ausgangs-
signal gleich Null. Verndert sich der Sensorwiderstand R5, so ergibt sich je nach Gre
der Widerstandsnderung eine dazu proportionale Ausgangsspannung. Das Experiment in
Abb. 5.92 soll den Sensorverstrker dahingehend untersuchen.
Im Beispiel wird die Ausgangsspannung u2 ermittelt fr Widerstandswerte von R5 = 8,
10 und 12 k. Bei 10 k ist der Brckenabgleich gegeben, die Ausgangsspannung ist Null.
Aus der Phasenlage des Ausgangssignals kann man erkennen, ob sich der Widerstand erhht
oder erniedrigt hat, gegenber dem Brckenabgleich. Wie man in Abb. 5.93 sieht, reagiert
die Schaltung sehr sensitiv auf Widerstandsnderungen.
5.5 OP-Verstrkeranwendungen 267

Abb. 5.92 Sensorverstrker


mit zugehrigem Experiment

Experiment 5.5-2: SensorVerst

Abb. 5.93 Ergebnis des 120mV 8k


Sensorverstrkers mit u2 12k
R5 = 8,10 und 12 k 80mV

40mV

-0mV 10k

-40mV

-80mV

-120mV
1ms 3ms 5ms 7ms 9ms

5.5.3 Treppengenerator

Treppengeneratoren erzeugen ein analoges treppenfrmiges Signal. Es wird beispielsweise


bentigt fr analoge Video-Testsignale zur elektronischen Generierung eines Balkenmu-
sters. Das Beispiel in Abb. 5.94 zeigt eine gemischt analog/digitale Schaltung mit dem
Testergebnis in Abb. 5.95.
Der Digitalteil wird mit einem Gatelevel-Simulator analysiert, der Analogteil mit dem
Circuit-Simulator. Beide Simulatoren tauschen Signale an den Schnittstellen aus. Die
Eingangssignale des Digitalteils werden im Stimuli-File beschrieben, das im Simulation-
Profile unter Include eingebunden werden muss. Wirkt in PSpice ein digitaler Ausgang
auf ein Netz mit angeschlossenen analogen Komponenten, so fgt das System automatisch
ein I/O-Modell fr die D/A-Wandlung in Form eines Subcircuits ein. Gleiches geschieht,
wenn ein analoger Ausgang auf digitale Eingnge wirkt.
Bei Videosignalen betrgt die Zeilenperiode 64 s, die Zeilensynchron-Impuls-
austastung 12 s. Das Balkenmuster stellt das analoge Video-Testsignal dar. Zur Aufbe-
268 5 Linearverstrker und Operationsverstrker

Experiment 5.5-3: Treppengenerator

Abb. 5.94 Treppengenerator mit zugehrigem Experiment

Abb. 5.95 Ergebnis des U1:CLK


U1:CLRbar
Treppengenerators U1:S1
U1:SR

0V
u2
u2
-2,0V

-4,0V

-6,0V

-8,0V
0s 100s 200s

reitung des Balkenmusters arbeitet der OP als Analog-Addierer. Zur Verbesserung der
nderungsgeschwindigkeit der Ausgangsspannung wird der Slew-Rate Parameter des OP
auf 4V/s erhht.

5.5.4 Kompressor/Expander-Verstrker

Bei begrenzter Dynamik eines bertragungskanals ist es oft zweckmig das Signal zu
komprimieren und anschlieend wieder zu expandieren.
Dazu bentigt man einen Verstrker, der bei greren Signalamplituden die Verstrkung
reduziert (Begrenzerverstrker). Im gegebenen Beispiel (Abb. 5.96) betrgt die Kleinsignal-
5.5 OP-Verstrkeranwendungen 269

Experiment 5.5-4: Kompr_ExpVerst

Abb. 5.96 Kompressor/Expander-Verstrker mit zugehrigem Experiment

Abb. 5.97 Ergebnis des 800mV ukompr


Kompressor/Expander- u1
Verstrkers; es ist 400mV
u2 = u1
0V

-400mV

-800mV
1ms 3ms 5ms 7ms 9ms

verstrkung 10; bei Signalamplituden, die grer als die Schwellspannung der Diode sind,
reduziert sich die Verstrkung auf 0,1. Der Expander muss eine dazu reziproke Verstrker-
kennlinie aufweisen, um das Ursprungssignal wieder unverzerrt zu erhalten. Das Ergebnis
der Testschaltung in Abb. 5.97 zeigt, dass das Ausgangssignal nach Komprimierung und
Expandierung gleich dem Eingangssignal ist.

5.5.5 Aktive Signaldetektoren

Aktive Signaldetektoren vermeiden den Nachteil der Ansprechschwelle gegeben durch die
Schwellspannung der Detektordiode. Signaldetektoren werden u. a. zu Messzwecken oder
in Demodulatorschaltungen bentigt. Ein einfacher Signaldetektor zur Demodulation ei-
nes amplitudenmodulierten Signals wurde in Abschn. 4.2.3 behandelt. Der Vorteil der
270 5 Linearverstrker und Operationsverstrker

U1

U4 U2

Experiment 5.5-5: Signaldetektor

Abb. 5.98 Halbwellendetektor mit zugehrigem Experiment

Abb. 5.99 DC-bertragungs- 10V


kurve des Halbwellendetektors
8V
U4
U2
6V

4V

2V

0V

-2V
-10V -6V -2V 2V 6V U1 10V

Schaltung in Abb. 5.98 besteht darin, dass am Ausgang keine durch die Diode vorgegebene
Schwellspannung wirksam ist. Zudem kann ber R1 und R2 die detektierte Halbwelle am
Ausgang verstrkt werden.
Bei negativen Halbwellen des Eingangssignals werden diese mit dem Verstrkungsfaktor
1 auf den Ausgang bertragen, sofern der Verstrker nicht in die Begrenzung ausgesteuert
wird. Bei negativen Halbwellen ist die Diode D1 leitend und D2 gesperrt; bei positiven
Halbwellen leitet Diode D2 und D1 ist gesperrt. Ist die Eingangsspannung positiv, so fliet
der Eingangsstrom U1 /R1 ber die leitende Diode D2; Knoten 4 geht auf 0,7 V. Der Strom
durch R2 ist gleich Null. Damit ist auch die Ausgangsspannung gleich Null. Der Verstrker
arbeitet dann als invertierender Verstrker (Abb. 5.99).
5.5 OP-Verstrkeranwendungen 271

5.5.6 Tachometerschaltung zur analogen Frequenzbestimmung

Analoge Integratoren dienen u. a. zur Mittelwertbildung, was am Beispiel einer Ta-


chometerschaltung aufgezeigt wird. Eine Testschaltung (Abb. 5.100) fr einen analogen
Frequenzmesser bentigt ein Eingangssignal in Pulsform mit konstanter Amplitude und
Pulsbreite (PW ). Die Pulsperiode (PER) ist abhngig von der Signalfrequenz. Bei einer
Signalfrequenz von 1 kHz betrgt die Periodendauer 1 ms.
Im gegebenen Beispiel ist die Pulsweite PW = 200 s. Der Integrator ermittelt den DC-
Wert des Eingangssignals und verstrkt ihn mit dem Faktor 10. Abbildung 5.101 zeigt das
Testergebnis. Der DC-Wert des Eingangssignals ergibt sich aus:

UDC = 1V PW f ; (5.48)

Abb. 5.100 Integrator als


analoger Frequenzmesser mit
zugehrigem Experiment

u1
u2

Experiment 5.5-6: Tachometer

Abb. 5.101 Ergebnis des 1,0V


Frequenzmessers fr die u1
Testschaltung in Abb. 5.100 0,5V

0,0V

-0,5V

-1,0V
u2
1,5V

-2,0V
5ms 15ms 25ms 35ms 45ms
272 5 Linearverstrker und Operationsverstrker

Bei f = 1 kHz erhlt man demnach eine Ausgangsamplitude von 2 V. Das Ausgangssignal
der Testschaltung weist den erwarteten Wert auf. Verringert man die Frequenz, so verringert
sich das Ausgangssignal dazu proportional.

5.5.7 Analoge Filterschaltungen

Mit OPs lassen sich vielfltige analoge Filterschaltungen realisieren. Bespielhaft sei die nach-
stehende Auswahl von einigen typischen Filterschaltungen in Form von aktiven Tiefpass-,
Hochpass-, Bandpass- und Bandstopp-Filtern.

Tiefpass: Ein Tiefpass bertrgt untere Frequenzanteile eines Signals oder einer Signal-
gruppe. Frequenzanteile ab einer bestimmten Eckfrequenz werden unterdrckt. Eine
mgliche Realisierung zeigt Abb. 5.102 mit dem Ergebnis in Abb. 5.103. Im gegebenen

Abb. 5.102 Tiefpassfilter mit


R1 = R10 = R und
C1 = C2 = C; mit Experiment

U1 U2

Experiment 5.5-7: Tiefpass_40dB

Abb. 5.103 Ergebnis Tiefpass, 1,0


Testschaltung Abb. 5.102

100m
U 2 U1

10m

1,0m

100
10Hz 100Hz 1,0kHz 10kHz 100kHz
5.5 OP-Verstrkeranwendungen 273

Abb. 5.104 Hochpassfilter


mit R1 = R2 = R und
C1 = C10 = C mit
zugehrigem Experiment

U1 U2

Experiment 5.5-8: Hochpass_40dB

Abb. 5.105 Ergebnis 10


Hochpass, Testschaltung
Abb. 5.104 U2 U1
1,0

100m

10m

1,0m

100
100Hz 10kHz 1,0MHz

Beispiel werden ab der Eckfrequenz Signalanteile um 40 dB pro Dekade gedmpft. Die


Eckfrequenz des Tiefpassverhaltens ergibt sich bei 0 = R1 C .

Hochpass: Ein Hochpass unterdrckt tiefe Frequenzanteile eines Signals oder einer Signal-
gruppe. Frequenzanteile ab einer bestimmten Eckfrequenz sollen mglichst ungedmpft
bertragen werden. Die dem folgenden Experiment zugrundeliegende Testschaltung ist in
Abb. 5.104 dargestellt. Das Ergebnis zeigt Abb. 5.105. Die Eckfrequenz des Hochpassverhal-
tens ergibt sich bei 0 = R1 C . Bei hheren Frequenzen macht sich die endliche Bandbreite
des Verstrkers bemerkbar.

Bandpass: Ein Bandpass (Abb. 5.106) bertrgt nur Frequenzanteile eines Signals oder
einer Signalgruppe innerhalb einer bestimmten Bandbreite. Frequenzanteile auerhalb
dieser Bandbreite sollen mglichst unterdrckt werden. Eine Anwendung wre z. B. das
Ausfiltern der Taktfrequenzanteile eines Signals. Die Mittenfrequenz des Bandpasses (siehe
Abb. 5.107) ergibt sich bei 0 = R1 C .
274 5 Linearverstrker und Operationsverstrker

Abb. 5.106 Bandpassfilter mit


R1 = R2 = R und C1 = C2 = C;
mit Experiment

U1
U2

Experiment 5.5-9: Bandpass_40dB

Abb. 5.107 Ergebnis 1,0


Bandpass, Testschaltung
Abb. 5.106
100m
U2 U1

10m

1,0m

100
100Hz 10kHz 1,0MHz

Bandstoppfilter: Ein Bandstoppfilter (Abb. 5.108) bertrgt alle Frequenzanteile eines


Signals oder einer Signalgruppe auerhalb eines Sperrbereiches um die Bandstopp-
Mittenfrequenz. In einer beispielhaften Anwendung knnen damit u. a. Taktfrequenzanteile
eines Signals unterdrckt werden. Die Mittenfrequenz ergibt sich bei 0 = R1 C . Band-
stoppfilter bentigt man beispielsweise, um unerwnschte Frequenzanteile auszublenden.
In Abb. 5.109 ist das Ergebnis der Testschaltung dargestellt.

5.5.8 Virtuelle Induktivitt

Mit geeigneten OP-Schaltungen lassen sich u. a. virtuelle Induktivitten realisieren. Induk-


tivitten sind oft in Schaltungsanwendungen unerwnscht, sie lassen sich beispielsweise
nicht oder nur schwer integrieren. Es gibt Ersatzschaltungen, die in einem bestimmten
Frequenzbereich induktives Verhalten aufweisen. Die Funktion lsst sich im Zeigerdia-
5.5 OP-Verstrkeranwendungen 275

U1 U2

Experiment 5.5-10: Bandstop_40dB

Abb. 5.108 Bandstoppfilter mit R1 = R2 = R3/2 = R und C1 = C2 = C; mit Experiment

Abb. 5.109 Ergebnis 700m


Bandstoppfilter, Testschaltung
Abb. 5.108

650m

U2 U1
600m

550m
3,0kHz 30kHz 300kHz 3,0MHz

gramm darstellen (Abb. 5.110). Wegen des hochohmigen Widerstands R1 fllt an diesem
Widerstand nahezu die gesamte Eingangsspannung ab. Die Spannungsaufteilung auf R1
und C1 ist aus dem Zeigerdiagramm zu entnehmen. Der Verstrker erzwingt, dass die
Spannung an C1 gleich der Spannung an R2 ist. Wegen des niederohmigen Widerstands R2
ergibt sich ein signifikanter nacheilender Strom an der Schnittstelle, so dass Zx im unteren
Frequenzbereich induktives Verhalten aufweist.
Die Testschaltung in Abb. 5.110 zeigt, dass sich an der skizzierten Schnittstelle im Fre-
quenzbereich bis etwa 10 kHz induktives Verhalten einstellt. Die Ersatzinduktivitt betrgt
nherungsweise:

Lers = C1 R1 100 . (5.49)

Das Ergebnis der Testschaltung in Abb. 5.110 ist in Abb. 5.111 dargestellt.
276 5 Linearverstrker und Operationsverstrker

Zx
U R1
IC1
U C1
U1

U1 I R2

Experiment 5.5-11: LVirtuell

Abb. 5.110 Ersatzanordnung fr eine Induktivitt mit zugehrigem Experiment

Abb. 5.111 Ergebnis der 10M


Testschaltung in Abb. 5.110
1M
U1 IRG

10k
1k
90
U I
50 1 RG

-50
-90
100Hz 10kHz 1,0MHz

5.5.9 Schmitt-Trigger

Der Schmitt-Trigger ist ein mitgekoppelter Verstrker. Er arbeitet nicht als Linearverstr-
ker, vielmehr nimmt die Ausgangsspannung entweder die durch die Versorgungsspannung
vorgegebene positive Aussteuergrenze U2,max oder die negative Aussteuergrenze U2,min
an. Damit kann ein analoges Signal digitalisiert werden. Schmitt-Trigger erzeugen ein
Rechtecksignal mit mglichst steiler Flanke ausgehend von einer Schaltschwelle. Abbil-
dung 5.112 zeigt beispiehaft einen nichtinvertierenden Schmitt-Trigger mit symmetrischer
Versorgungsspannung (hier + /- 10 V).
Die Schaltschwelle bei positiver Spannungsnderung unterscheidet sich von der in um-
gekehrter Richtung (Hysterese). Wesentlich ist, dass hier der Verstrker als mitgekoppelter
Verstrker arbeitet und nicht wie bisher als Linearverstrker. Die Rckkopplung wird
deshalb an den (+) Eingang zurckgefhrt. Die Schaltschwelle lsst sich mittels einer
5.5 OP-Verstrkeranwendungen 277

Abb. 5.112 Nichtinver-


tierender Schmitt-Trigger mit
zugehrigem Experiment

u1
u2

Experiment 5.5-12: Schmitttrigg_nichtinv

Referenzspannung URef und der Beschaltung mit R1 und R2 einstellen. Die Ausgangs-
spannung ist durch die maximale Ausgangsspannung U2,max bzw. durch die minimale
Ausgangsspannung U2,min des Verstrkers gegeben.
Zur Bestimmung der Schaltschwelle wird zunchst angenommen, dass die Ausgangs-
spannung den Wert U2,max aufweist. Der Umschaltpunkt U1,aus ergibt sich dann, wenn am
(+) Eingang des Verstrkers die Spannung URef anliegt.

R1
(U2,max U1,aus ) + U1,aus = URef ;
R1 + R 2
(5.50)
R1 R1 + R2
U1,aus = U2,max + URef .
R2 R2
Im Weiteren wird angenommen, dass die Ausgangsspannung bei U2,min liegt. In diesem Fall
erhlt man den Umschaltpunkt U1,ein wiederum unter der Bedingung, dass aufgrund der
Eingangsspannung am (+) Eingang des Verstrkers die Spannung gleich URef ist. Dabei sei
darauf hingewiesen, dass im Allgemeinen der Wert fr die Aussteuergrenze U2,min einen
negativen Zahlenwert aufweist (im Beispiel ist U2,min = 10 V).
R1 R1 + R2
U1,ein = U2,min + URef . (5.51)
R2 R2
Das Ergebnis der Testschaltung in Abb. 5.113 zeigt in Abhngigkeit der Referenzspannung
unterschiedliche Schaltschwellen. In vielen Anwendungen ist die Hysterese der Schalt-
schwellen erwnscht, da sich sonst um den Umschaltpunkt ein Prellen des Schaltvorgangs
einstellen wrde. Im Prinzip stellt der Schmitt-Trigger einen Komparator dar, mit unter-
schiedlichen Schaltschwellen, je nachdem ob ein Einschalt- oder Abschaltvorgang vorliegt.
Ein Linearverstrker als Geradeausverstrker mit hoher Verstrkung kann ebenfalls als
Komparator betrieben werden. Bei Ansteuerung am (+) Eingang geht der Linearverstrker
278 5 Linearverstrker und Operationsverstrker

Abb. 5.113 Ergebnis der 10V


u2 URef = 0V
Testschaltung des 2V
Schmitt-Triggers in Abb. 5.112 4V
mit U2,max = 10 V und 5V
U2,min = 10 V

0V
u1

-5V

-10V
0s 100ms 200ms

oberhalb der Schaltschwelle in die positive Begrenzung, unterhalb der Schaltschwelle in die
negative Begrenzung. Dabei liegt keine Hysterese der Schaltschwellen vor.

5.5.10 Astabiler Multivibrator

Ein astabiler Multivibrator stellt einen Oszillator dar. Die Schwingfrequenz ist gegeben
durch eine Zeitkonstante. Deshalb zhlt dieser Oszillator zur Gruppe der Laufzeitos-
zillatoren. Der astabile Multivibrator ist eine mitgekoppelte Verstrkerschaltung. Eine
beispielhafte Anordnung zeigt Abb. 5.114.

Abb. 5.114 Astabiler


Multivibrator mit zugehrigem
Experiment

Experiment 5.5-13: AstabilerMult


5.5 OP-Verstrkeranwendungen 279

Abb. 5.115 Ergebnis der 10V


u2
Testschaltung (Abb. 5.114) des
astabilen Multivibrators
5V

u1+
0V
u1-

-5V

-10V
2ms 6ms 10ms 14ms

Um den Oszillator zum Anschwingen zu bringen, wird an C1 eine Startspannung (Initial


Condition IC = 1 V) gelegt. Die Ausgangsspannung kippt sofort auf die maximal positive
Ausgangsspannung. Der Kondensator entldt sich bis zur Schaltschwelle, wo der Verstrker
dann auf die maximal negative Ausgangsspannung kippt. Die Kondensatorspannung wird
wieder in negativer Richtung aufgeladen, so dass sich der Vorgang wiederholt. Das Ergebnis
der Testschaltung zeigt das in Abb. 5.115 skizzierte Verhalten. Der Linearverstrker (OP)
arbeitet als Komparator. Je nach Ansteuerung geht der Komparator in die positive oder
negative Begrenzung am Ausgang.

5.5.11 Negative-Impedance-Converter

Mit einem Negative-Impedance-Converter (NIC) lsst sich durch Rckkopplung ein ne-
gativer Eingangswiderstand erzeugen. Abbildung 5.116 zeigt ein Realisierungsbeispiel. Bei
AC-Analyse mit idealem Verstrker ist I2 = Ux /R10. Zudem muss die Spannung an R20
und R30 gleich sein, also gilt: I2 = Ux /R10 = I3 = Ix . Als Folge davon ist die Schnittstellen-
impedanz Zx negativ. Im Beispiel wird der Parallelresonanzkreis entdmpft, was auch das
Simulationsergebnis in Abb. 5.117 ausweist. Es liegt ein Oszillatorverhalten vor.
280 5 Linearverstrker und Operationsverstrker

I2
Ux
---------
-
U x R20 R10
I x = ---------
- ----------
R10 R30
Ix I3

Zx Ux

Experiment 5.5-14: NIC

Abb. 5.116 Parallelresonanzkreis entdmpft durch einen Negative-Impedance-Converter mit


zugehrigem Experiment

Abb. 5.117 Simulation- 5V


sergebnis zur Anordnung in
Abb. 5.116
ux

0V

-5V
0 2ms 4ms 6ms 8ms
Funktionsgrundschaltungen mit BJTs
6

Die innere Schaltungstechnik u. a. in Verstrkerstufen, in Sensorschaltungen, in Lei-


stungsstufen basiert auf Funktionsgrundschaltungen. Im Folgenden wird eingefhrt in die
wichtigsten Funktionsprimitive und Funktionsgrundschaltungen mit Bipolartransistoren
(BJT). Es geht um die Ermittlung wesentlicher Eigenschaften zur Charakterisierung und
Einteilung der behandelten Funktionsgrundschaltungen.

6.1 Vorgehensweise bei der Abschtzanalyse

Der Bipolartransistor stellt am Ausgang, im geeigneten Arbeitspunkt betrieben, eine


spannungsgesteuerte Stromquelle dar. Im Rckblick auf Kap. 5 ergeben sich Verstr-
kereigenschaften gem dem Modell in Abb. 6.1. Dabei liegt vom Basiseingang zum
Kollektorausgang eine Phasenumkehr vor. Im gesperrten Zustand stellt der Bipolartransi-
stor einen offenen Schalter dar. Im gesttigten Zustand ist der Kollektor/Emitter-Ausgang
niederohmig Schalter geschlossen.

6.1.1 Vorgehensweise bei der DC-Analyse

Zur Abschtzung einer Schaltung im Rahmen einer DC-Analyse gengt das in Abb. 6.2 skiz-
zierte Ersatzschaltbild fr einen npn- bzw. pnp-Transistor. Die Emitter-Basis Diode kann
nherungsweise durch eine Spannungsquelle mit 0,7 V (bei Si-Transistoren) ersetzt werden.
Der Temperaturkoeffizient der Spannungsquelle liegt bei 2 mV/ C. Die Kollektor-Basis
Diode wirkt als Stromquelle, mit dem Strom IC = A IE . Der Basisbahnwiderstand kann
dabei vernachlssigt werden.

J. Siegl, E. Zocher, Schaltungstechnik Analog und gemischt analog/digital, Springer-Lehrbuch, 281


DOI 10.1007/978-3-642-29560-7_6, Springer-Verlag Berlin Heidelberg 2014
282 6 Funktionsgrundschaltungen mit BJTs

a b

Z id
A gm U BE
IC + IC IC
A U BE
U BE + U BE
Za

Abb. 6.1 Der Bipolartransistor als Verstrkerelement; a Arbeitspunkt plus nderung im Arbeits-
punkt; b nderungsanalyse im Arbeitspunkt

a b
IC = A IE C IC = A IE C

IB = IC B IB = IC B
B B' U CE B B' U EC

U BE U EB
0 7V I 0 7V
E E IE E
Arbeitspunkt: Arbeitspunkt:
IC(A); UCE(A); IC(A); UEC(A);
mit UCE(A) > 0,5V. mit UEC(A) > 0,5V.

Abb. 6.2 Klemmengren von npn- und pnp-Transistor (verwendet werden Richtungspfeile) und
Vereinfachungen fr die DC-Analyse; a npn-Transistor; b pnp-Transistor

6.1.2 Vorgehensweise bei der AC-Analyse

Im Arbeitspunkt der Emitter-Basis Diode, gegeben durch IC(A) , UCE (A)


lsst sich fr kleine
Eingangs-Signalamplituden (< ca. 10 mV) eine Linearisierung vornehmen. Bei der AC-
Analyse betrachtet man nur die nderungen im Arbeitspunkt. Die Emitter-Basis Diode
wird dann im Arbeitspunkt charakterisiert durch den differenziellen Widerstand re =
UT /IE(A) und durch die Diffusionskapazitt Cb . Der Ausgang am Kollektor mge durch den
Widerstand RL belastet sein. Abbildung 6.3 zeigt das AC-Ersatzschaltbild mit Eingangs- und
Ausgangs-Beschaltung, wobei fr den Transistor das Transportmodell verwendet wird. Die
Steilheit im Arbeitspunkt bestimmt sich durch gm = IC(A) /UT . Fr den Early-Widerstand
gilt nherungsweise ro = VA /IC(A) , wobei die Early-Spannung VA typischer Weise einige
10 V betrgt.

Abschtzanalyse bei Ansteuerung an der Basis (Abb. 6.3): Gegeben sei eine Verstr-
kerschaltung mit Ansteuerung an der Basis. Die Schaltung sei abgeschlossen mit einem
wirksamen Lastwiderstand RL am Kollektorausgang. Der Arbeitspunkt des Verstrkerele-
6.1 Vorgehensweise bei der Abschtzanalyse 283

Ic 2 RL
R G : wirksamer Generatorwiderstand Cc
U2
R L : wirksamer Lastwiderstand

g m U b'e
I1 R Ib rc
1 G rb
B' ro
re*
U1 U be U b'e
Cb re = re +1
Ie 0

Abb. 6.3 AC-Ersatzschaltbild einer Verstrkerstufe angesteuert an Basis, Ausgang am Kollektor; bei
unteren bis mittleren Frequenzen ist U 2 /U b e gm (RL ||ro ||rc ).

ments liegt im Normalbetrieb mit hinreichender Aussteuerbarkeit. Damit ergibt sich das
AC-Ersatzschaltbild dargestellt in Abb. 6.3. Am Knoten 2 wirkt als Lastimpedanz:
 
1
Z L = RL ||ro ||rc || . (6.1)
jCc
Der Early-Widerstand ro liegt in der Grenordnung von einigen 10 k, der Sperr-
widerstand rc ist wesentlich hochohmiger, er wird meist vernachlssigt. Fr die innere
Verstrkung von der inneren Basis B nach Knoten 2 erhlt man:
U2
v u, innen = = gm Z L . (6.2)
U b e
Bei Vernachlssigung von rc wirkt am Knoten B die Sperrschichtkapazitt unter Anwen-
dung der Transimpedanzbeziehung (siehe Abschn. 5.2.5) mit:

Cc, innen = Cc (1 + gm Z L ). (6.3)

welche das Frequenzverhalten mageblich beeinflusst. Zusammen mit dem Bahnwider-


stand rb und dem Generatorwiderstand RG bildet die transformierte Rckwirkungskapazi-
tt Cc,innen am inneren Basisanschluss B ein Tiefpasselement. Ohne aufwndige rechneri-
sche Analyse lassen sich aus dem geeigneten Ersatzschaltbild wesentliche Eigenschaften des
Verstrkerelementes ablesen.

Abschtzanalyse bei Ansteuerung am Emitter: Bei Ansteuerung am Emitter verwen-


det man zweckmig das in Abb. 3.43d skizzierte AC-Modell. In diesem Falle wirkt aus
Sicht des Eingangs der Basisbahnwiderstand mit rb /(0 + 1). Nach wie vor gilt, dass der
Ausgangsstrom I C gm U eb ist. Die Ausgangsspannung ist jetzt in Phase mit der
Eingangsspannung. Der Eingang wird allerdings mit dem niederohmigen Widerstand re
belastet.
284 6 Funktionsgrundschaltungen mit BJTs

6.1.3 Seriengegengekoppelter Transistor

Der seriengegengekoppelte Transistor kann als neuer Transistor mit vernderten Eigen-
schaften angesehen werden. Die Seriengegenkopplung macht den Eingang hochohmiger
(siehe Abschn. 5.2.4), verringert die Steilheit und erhht den Innenwiderstand der
Ausgangsstromquelle. Die bertragungskennlinie des Transistors wird durch die Serien-
gegenkopplung geschert. Die Steilheit verringert sich demnach auf ca. 1/RSgk , wobei
im Beispiel (Abb. 6.4) RSgk = RE ist. Das Ausgangskennlinienfeld bleibt bezglich
UCE unverndert. Am Kollektorausgang wirkt nach wie vor eine gesteuerte Stromquelle.
Der Innenwiderstand am Ausgang des Transistors wird durch die Seriengegenkopplung
hochohmiger. Dieser Sachverhalt wurde auch schon in Abschn. 5.2.4 hergeleitet. Der
Eingangswiderstand des seriengegengekoppelten Transistors ist:

Z BX = (0 + 1) (re + RE ). (6.4)

Fr die die Steilheit des gegengekoppleten Transistors erhlt man:


0 1
Gm = . (6.5)
re + R E RSgk

Abbildung 6.4 zeigt den seriengegengekoppelten Transistor mit seiner gescherten bertra-
gungskennlinie und als Folge davon die geringere Steilheit.
Als Ergebnis dieser berlegungen ergibt sich fr den neuen Transistor das in Abb. 6.5
skizzierte Modell. Die Injektionsstromquelle kann zum Anschluss X heruntergezogen
werden, wenn die Steilheit von gm auf Gm korrigiert wird und zustzlich der Seriengegen-
kopplungswiderstand, wie angegeben mit der Stromverstrkung multipliziert wird.
Der Innenwiderstand am Ausgang des seriengegengekoppelten Transistors wird fr eine
Abschtzung in zwei Schritten bestimmt. Zur Vereinfachung sei zunchst ro , Be-
rcksichtigung findet der Sperrwiderstand rc am Ausgang (siehe Abb. 6.6a). In diesem Fall
erhlt man bei RB als Ausgangswiderstand U 2 /I 2 = rc .

IC Q1 Q 1 mit R E
Q1 U BE I E RE
B

U BE
U BX RE
X
U BX
0
Abb. 6.4 Seriengegengekoppelter Transistor: Q1 mit RE als Seriengegenkopplung bilden einen
neuen Transistor mit gescherter bertragungskennlinie
6.1 Vorgehensweise bei der Abschtzanalyse 285

Abb. 6.5 AC-Ersatzschaltbild


eines seriengegengekoppelten Cc
Transistors

Gm U x
Ux 0 + 1 re

0 + 1 RE
X

Bei RB wird mit:


U2 Ux (0 + 1) (RE + re )
I 2 = Gm U x + ; Ux = U 2;
rc rc + (0 + 1) (RE + re )
Schlielich ergibt sich nherungsweise bei hinreichend hochohmigem rc :
0 U 0 + 1
I2 U + 2 U 2. (6.6)
rc 2 rc rc
Der Ausgangswiderstand aufgrund von rc ist bei gengend niederohmiger Eingangs-
beschaltung gleich rc ; bei hochohmiger Eingangsbeschaltung liegt der Grenzwert bei
rc /(0 + 1). Man beachte, dass bei Frequenzen ab einigen 100 kHz der Sperrwiderstand rc
durch 1/jCc zu ersetzen ist. Ein hochohmiger Ausgangswiderstand ist nur mit hinreichend
niederohmiger Eingangsbeschaltung zu erreichen.
Als nchstes wird der Innenwiderstand am Ausgang bestimmt unter der Annahme, dass
der Sperrwiderstand rc der Kollektor-Basis Diode vernachlssigbar sei (Abb. 6.6b), wohl

a b
I2 U2 I2 U2
ro rc
rc
gmU x
RB RB
Ux ro
Gm U x

0 + 1 re 0 + 1 re
Ux
0 + 1 RE RE

Abb. 6.6 Ausgangswiderstand des seriengegengekoppleten Transistors; a bei ro ; b bei rc


286 6 Funktionsgrundschaltungen mit BJTs

aber der Early-Widerstand ro bercksichtigt wird. Nachstehend erfolgt die Herleitung fr


den Einfluss des Early-Widerstandes, zunchst gilt:

(0 + 1)re
I 2 RE ||{(0 + 1)re + RB } = Ux;
RB + (0 + 1)re
U 2 I 2 RE ||{(0 + 1)re + RB } (0 + 1)re
I2 = gm I 2 RE ||{(0 + 1)re + RB } ;
ro RB + (0 + 1)re
!!
1 0 U
I2 1 + RE ||{(0 + 1)re + RB } + = 2;
ro RB + (0 + 1)re ro
Weiterhin ist:
!!
U2 1 1
= ro 1 + RE ||{(0 + 1)re + RB } + ;
I2 r0 RB /0 + re /0
 
U2 RE ||{(0 + 1)re + RB } RB re
ro 1 + ; mit ro + . (6.7)
I2 RB /0 + re /0 0 0
Damit wird:
 
U2 (0 + 1) re + RB
ro 1 + gm RE || ro (1 + gm RE ). (6.8)
I2 1 + RB /((0 + 1) re )

Zusammenfassung: Die Seriengegenkopplung erhht den Innenwiderstand ro am Aus-


gang auf etwa den Wert ro (1 + gm RE ) (vergl. hierzu die Ergebnisse fr den Ausgangswi-
derstand in Abschn. 5.2.4). Bei hinreichend kleinem RB und (0 + 1) re  RE wrde der
Innenwiderstand am Ausgang maximal den Wert ro (1 + 0 ) annehmen. Ein mglicher
Sperrwiderstand rc ist um so weniger wirksam, je niederohmiger der Eingangskreis an der
Basis beschaltet wird.

6.1.4 Parallelgegengekoppelter Transistor

Wie schon in Kap. 5.2 festgestellt, macht die Parallelgegenkopplung den Eingang niederoh-
mig. Eine Eingangssignalquelle prgt einen Strom in den Rckkopplungswiderstand RF ein.
Die Ausgangsspannung erhlt man dann aus dem Produkt aus Eingangsstrom multipliziert
mit dem Rckkopplungswiderstand.
Die Parallelgegenkopplung eines Verstrkers wurde im Abschn. 5.2.5 und 5.2.6 einge-
hend behandelt. Die Ergebnisse des parallelgegengekoppelten Linearverstrkers knnen
ebenso wie die fr die Seriengegenkopplung bernommen werden. Es bedarf lediglich der
Anpassung an die Gegebenheiten des Bipolartransistors.
Als nchstes soll das AC-Verhalten im Arbeitspunkt des Transistors bei Normalbetrieb
untersucht (Ersatzschaltbild in Abb. 6.7b) werden. Am Verstrkerelement wird unterschie-
den zwischen der inneren Verstrkung von der inneren Basis B zum Ausgangsknoten, sie
ist mit gm RL gegeben und der Verstrkung U2 /U1 von der ueren Basis B zum Ausgangs-
knoten, die mit v21 gekennzeichnet ist, sowie der Verstrkung U2 /U0 vom Signaleingang
6.1 Vorgehensweise bei der Abschtzanalyse 287

a b RF
-----------------------
-
1 + 1 v 21
RL U2
RF
RF RF 2
----------------
-
1 + v 21
IF gmU x
Q1 Cc
1 rb

R1 0 + 1 re
U0 U1
Ux

Abb. 6.7 Der parallelgegengekoppelte Transistor; a Anordnung; b AC-Ersatzschaltung; Achtung:


Phasenumkehr im Richtungspfeil der Ausgangsspannung bercksichtigt

(hier vor R1) zum Ausgang. Demnach ist die innere Verstrkung von der inneren Basis
zum Ausgangsknoten:
U2
= gm RL ; RL RL ||RF . (6.9)
Ux

Ist Cc vernachlssigbar, so ist:


Ux 1
= ;
U1 1 + rb /((0 + 1)re )

und damit wird die Verstrkung von der ueren Basis B zum Ausgangsknoten:
U2 1
v21 = = gm RL . (6.10)
U1 1 + rb /((0 + 1)re )

Ist unter Anwendung der Transimpedanzbeziehung fr den Rckwirkungswiderstand


RF /(1 + v21 )  rb + (0 + 1)re und v21 1, so ergibt sich:
U0 U U2 RF
= 2 = . (6.11)
R1 RF U0 R1

Zusammenfassung: Die Parallelgegenkopplung reduziert den Eingangswiderstand am


Rckkopplungsknoten 1 auf etwa RF /(1 + v 21 ) der Parallelgegenkopplungswiderstand
unterliegt der Impedanztransformation. Magebend dafr ist die innere Verstrkung v 21
vom Rckkopplungsknoten zum Ausgangsknoten.
288 6 Funktionsgrundschaltungen mit BJTs

6.2 Arbeitspunkteinstellung und Stabilitt

Der Bipolartransistor bedarf eines stabilen Arbeitspunktes ber den gesamten Tempera-
turbereich einer Anwendung, bei gegebenen Exemplarstreuungen eines Fertigungsloses,
mglichst ber den Alterungsprozess der Gesamtlebensdauer hinweg. Der Arbeitspunkt
definiert das Betriebsverhalten. Vorgestellt werden wichtige Beschaltungsvarianten eines
Bipolartransistors zur Einstellung eines stabilen Arbeitspunktes.
Soll der Transistor als Verstrkerelement verwendet werden, so muss der Arbeitspunkt im
Normalbetrieb des Transistors liegen, das heit die Emitter-Basis Diode muss in Flussrich-
tung und die Kollektor-Basis Diode in Sperrrichtung betrieben werden. Der Arbeitspunkt
wird angegeben mit:
& '
IC(A) ; UCE
(A)
.

Man unterscheidet das Betriebsverhalten eines Transistors hinsichtlich der Lage des
Arbeitspunktes auf der Eingangs- bzw. bertragungskennlinie (Abb. 6.8).
Fr Verstrkeranwendungen muss der Arbeitspunkt normalerweise im A-Betrieb liegen.
Hier ist die Emitter-Basis Diode in Flussrichtung betrieben. Es gibt spezielle Verstrkeran-
wendungen, die beispielsweise im C-Betrieb (Klasse-C Verstrker) arbeiten. Im C-Betrieb
sind im Arbeitspunkt beide Diodenstrecken des Transistors gesperrt. Der AB-Betrieb ist
dadurch gekennzeichnet, dass der Arbeitspunkt im Knickpunkt der bertragungskennli-
nie liegt. Bei leichter Erhhung der Steuerspannung UBE zieht der Transistor Strom und
die Emitter-Basis Diode wird in Flussrichtung betrieben. Der notwendige und geeignete
Arbeitspunkt wird durch die Anwendung bestimmt.

6.2.1 Schaltungsvarianten zur Arbeitspunkteinstellung

Es werden wichtige Beschaltungsvarianten zur Arbeitspunkteinstellung vorgestellt mit


Diskussion der Vor- und Nachteile. Eine gegebene Transistorschaltung muss zunchst

Abb. 6.8 Einteilung der bertragungskennlinie


Betriebsarten von Schaltungen IC
nach der Lage des
Arbeitspunktes
A-Betrieb

AB-Betrieb
C-Betrieb B-Betrieb UBE
6.2 Arbeitspunkteinstellung und Stabilitt 289

Abb. 6.9 Temperatur-


abhngigkeit von UBE (Auszug
aus einem Datenblatt)

hinsichtlich der Arbeitspunkte der verwendeten Transistoren untersucht werden. Grund-


stzlich gibt es verschiedene Konzepte zur Arbeitspunkteinstellung von Bipolartransistoren.
Die Konzepte sind gekennzeichnet mit:

Eingeprgter Basisstrom;
Eingeprgter Emitterstrom;
Eingeprgter Kollektorstrom.

Eine eingeprgte Spannung UBE verbietet sich wegen der gegebenen Temperaturabhngig-
keit von UBE . Wie Abb. 6.9 zeigt, betrgt der Temperaturkoeffizient von UBE ca. 2 mV/ C.
Das Abknicken der zugrunde liegenden Exponentialfunktion bei hheren Strmen wird
durch den Basisbahnwiderstand verursacht.
Das Einprgen eines Stromes kann u. a. ber eine konstante Spannung an einem Wi-
derstand erfolgen. Die folgenden Schaltungen sind dadurch gekennzeichnet, dass ber
eine geeignete Beschaltung mittels einer Spannung an einem Widerstand entweder der
Basisstrom oder der Emitterstrom oder direkt der Kollektorstrom eingeprgt wird.

Eingeprgter Basisstrom: Als erstes soll die Variante mit eingeprgtem Basisstrom be-
trachtet werden. Abbildung 6.10 zeigt das Prinzip dieser Schaltungsvariante und ein
mgliches Realisierungsbeispiel. Diese Variante ist dadurch gekennzeichnet, dass die Streu-
ung der Stromverstrkung und deren Temperaturabhngigkeit voll eingeht und darber
290 6 Funktionsgrundschaltungen mit BJTs

Abb. 6.10 Arbeitspunkt- a b


einstellung mit UB
eingeprgtem Basisstrom;
a Stromquelle im Basispfad; IB A RB RC
b Ersatzstromquelle, Q1 IC
Q1
Voraussetzung ist eine A
ausreichend groe U CE
Spannung UB an RB
A
IC = B IB + B + 1 I CB0 ; I B = U B 0 7V RB;

hinaus der sehr von Exemplarstreuungen und von sehr starker Temperaturabhngigkeit
gekennzeichnete Sperrstrom ICB0 mit B + 1 multipliziert sich auswirkt. Diese Variante
weist hinsichtlich der Arbeitspunktstabilitt gegenber den weiteren Varianten (z. B. mit
eingeprgtem Emitterstrom) erhebliche Nachteile auf.
Die Arbeitspunktstabilitt bei eingeprgtem Basisstrom lsst sich durch nderungsana-
lyse im Arbeitspunkt gem Abb. 6.11 ermitteln. Bei der nderungsanalyse (AC-Analyse)
wird bestimmt, wie sich die Zielgre (Kollektorstrom) aufgrund von nderungen
der Stromverstrkung B, des Sperrstroms ICB0 oder der Schwellspannung UBE der
Emitter-Basis Diode verndert.
Aus IC = B IB + (B + 1) ICB0 erhlt man die nderung IC des Arbeitspunktes fr
das Beispiel bei gegebenen nderungen B, IB und ICB0 (siehe Abb. 3.40b) mit:
$ %
IC = B IB(A) + ICB0
(A)
+ 0 IB + (0 + 1) ICB0 . (6.12)

RC
A
IC = 0 IB + B IB + 0 +1 I CB0

IB
RB rb
Q

U BE re
IE

Abb. 6.11 Arbeitspunkteinstellung mit eingeprgtem Basisstrom; Arbeitspunktstabilitt


6.2 Arbeitspunkteinstellung und Stabilitt 291

Mit der Maschengleichung

IB (RB + rb ) + (IB + IC ) re UBE = 0. (6.13)

ergibt sich:
1
IB = (UBE IC re ) . (6.14)
RB + r b + r e
(A)
Eingesetzt in obige Gleichung wird bei ICB0  IB(A) :
 
0 re 0 UBE
IC 1 + = (0 + 1) ICB0 + B IB(A) + . (6.15)
RB + r b + r e RB + r b + r e

Durch Umformung erhlt man schlielich die gesuchte Arbeitspunktnderung:


RB + rb + re
IC = ((0 + 1) ICB0 + B IB(A) )
re (0 + 1) + (RB + rb )
0 UBE
+ . (6.16)
re + (RB + rb )/(0 + 1)

Bei gegebener Beschaltung, bei gegebenem ICB0 , bei gegebenem B und bei gegebenem
UBE bestimmt sich daraus die nderung des Arbeitspunktes IC .

Eingeprgter Emitterstrom: Als nchste Variante wird die Arbeitspunkteinstellung mit


eingeprgtem Emitterstrom betrachtet (siehe Abb. 6.12).
Je stabiler der eingeprgte Emitterstrom ist, desto stabiler ist die Zielgre, nmlich
der Arbeitspunkt des Kollektorstroms. Der Widerstand RE bewirkt in den Varianten b)
und c) eine Seriengegenkopplung. Erhht sich z. B. der Kollektorstrom temperaturbedingt,
so erhht sich die Spannung an RE . Ist die Spannung an der Basis durch einen harten
Spannungsteiler mit gengend groem Querstrom fest eingeprgt ((in Variante c)), so
verringert sich UBE und damit die Steuerspannung der Ausgangsstromquelle, was der ur-
schlichen Stromerhhung entgegenwirkt. Es liegt eine thermische Gegenkopplung vor. Die
Arbeitspunktstabilitt lsst sich wiederum durch eine nderungsanalyse im Arbeitspunkt
ermitteln.
Die nderung des Arbeitspunktes IC ergibt sich fr das Beispiel (Abb. 6.13) aus
folgender Betrachtung. Prinzipiell erhlt man IC aus IC = A IE + ICB0 mit:

IC = ICB0 + A IE(A) + 0 IE . (6.17)


292 6 Funktionsgrundschaltungen mit BJTs

a b c
UB UB

A RC R1 RC
Q1 IC A A
A Q1 IC I B Q1 IC
U CE A A
U CE Iq 10 I B U CE
IE U BB R2 RE
RE 1 5V

A U BB 0 7V R2
I C = A I E + I CB0 ; I E = ------------------------------
-; U BB = U B ------------------
-;
RE R1 + R2
d e
UB UB
R0 RC R0 RC A
IC
A
Q1 IC Q1
Q2 A Q2 A
U CE U CE
I E2 I E1 I E2 I E1
R E2 R E1

U B 0 7V U B 0 7V
I E2 = --------------------------- I E1 ; I E2 = ---------------------------;
R0 R 0 + R E2
I E1 I E2 R E2
U BE1 = U BE2 ; ln ------- - = ln -------
-; I E1 = I E2 ---------;
IS IS R E1

Abb. 6.12 Arbeitspunkteinstellung mit eingeprgtem Emitterstrom; a Stromquelle im Emitterpfad;


b Ersatzstromquelle, Voraussetzung ist eine ausreichend groe Spannung UBB an RE ; c wie b aber mit
Spannungsquelle realisiert durch Spannungsteiler, Voraussetzung ist ein hinreichend groer Quer-
strom Iq ; d Stromquelle durch Hilfspfad, die Emitterstrme sind dann gleich, wenn die Transistoren
identisch sind; e wie d jedoch mit Seriengegenkopplung

Mit der Maschengleichung

(IE IC )(RB + rb ) + IE (re + RE ) UBE = 0; (6.18)

ergibt sich:
1
IE = (UBE + IC (RB + rb )) . (6.19)
RB + r b + r e + R E
6.2 Arbeitspunkteinstellung und Stabilitt 293

RC
A
IC = 0 I E + A I E + I CB0

IB
RB rb
Q

U BE re
IE
RE

Abb. 6.13 Analyse zur Arbeitspunktstabilitt mit eingeprgtem Emitterstrom

Eingesetzt in obige Gleichung wird:


 
0 (RB + rb ) 0 UBE
IC 1 = ICB0 + A IE(A) + . (6.20)
RB + r b + r e + R E RB + r b + r e + R E

Durch Umformung erhlt man schlielich die gesuchte Arbeitspunktnderung:

RB + rb + re + RE 0 UBE
IC = (ICB0 + A IE(A) ) + .
re + RE + (RB + rb )/(0 + 1) re + RE + (RB + rb )/(0 + 1)
(6.21)

Bei gegebener Beschaltung, bei gegebenem ICB0 , bei gegebenem A und bei gegebenem
UBE erhlt man daraus die nderung des Arbeitspunktes IC . Die Seriengegenkopplung
mit RE vermindert den Einfluss von UBE . Bei hinreichend niederohmigem RB wird der
Einfluss von ICB0 erheblich verringert. Ein Vergleich mit dem Ergebnis bei eingeprgtem
Basisstrom (Gl. 6.16) zeigt eine deutliche Verbesserung.

Eingeprgter Kollektorstrom: Als dritte geeignete Variante werden Schaltungsalterna-


tiven mit quasi eingeprgtem Kollektorstrom betrachtet (siehe Abb. 6.14). ber den
Widerstand RF liegt eine Parallelgegenkopplung vor. In Variante b), c) und d) ist klar,
dass bei grer werdendem Kollektorstrom (verursacht durch z. B. Temperatureinflsse)
die Spannung UCE und damit auch UBE sinkt. Eine verringerte Steuerspannung wirkt der
Erhhung des Stromes entgegen. Um den Einfluss des Basisstromes nicht zu gro werden
zu lassen, darf der Widerstand RF nicht zu hochohmig sein (typisch einige 10 k).
294 6 Funktionsgrundschaltungen mit BJTs

a b c
UB UB

A RF RC RF RC
IC
A A A
U CE UX Q1 IC Uz Q1 IC
A A
U CE U CE

A A U B U X 0 7V A U B U z 0 7V
IC = A I E + I CB0 ; IC ------------------------------------------; IC ----------------------------------------- ;
Q1 RC Q1 RC

d e f
UB
UB
R E2 R E3
UB
Q2 Q3
RC Q2 Q3
RF IX
IX IX
RF
Q1 R0 RF
Q1 R0
0 Q1
R1
0
R1
0
R1
R
U B 0 7V ------F- + 1
R1 IX U B 0 7V R0 ;
IX ------------------------------------------------------;
RC A
I C Q1 I X 0 7V R 1 ;

Abb. 6.14 Arbeitspunkteinstellung mit quasi eingeprgtem Kollektorstrom; a Stromquelle im Kol-


lektorpfad; b Ersatzstromquelle ber quasi konstante Spannung an RC , Voraussetzung ist eine
ausreichend groe Spannung UX und RF nicht zu hochohmig; c wie b aber mit Spannungsquel-
le realisiert durch Zenerdiode; d wie b aber mit Spannungsquelle realisiert durch RF und R1 ; e
Stromquelle durch Hilfspfad, die Emitterstrme sind dann gleich, wenn die Transistoren identisch
sind; f wie e jedoch mit Seriengegenkopplung

6.2.2 Arbeitspunktbestimmung und Arbeitspunktstabilitt

Es wird eine systematische Methode zur Arbeitspunktbestimmung und zur Ermittlung


der Arbeitspunktstabilitt beliebiger Transistorschaltungen eingefhrt und an Beispielen
erlutert. Grundstzlich unterscheidet man zwischen Arbeitspunktsynthese und Arbeits-
punktanalyse. Bei der Arbeitspunktsynthese ist {IC(A) , UCE(A)
} vorgegeben. Es gilt, die
ausgewhlte Schaltung dafr geeignet zu dimensionieren. Bei der Schaltungsanalyse ist
die Dimensionierung vorgegeben. Es ist dann der Arbeitspunkt und dessen Stabilitt zu
bestimmen.
6.2 Arbeitspunkteinstellung und Stabilitt 295

Abb. 6.15 Beispiel zur UB UB


Arbeitspunktanalyse
(DC-Analyse: CE bleibt R3 RC
unbercksichtigt)
RC
R1

Q CE RB
Q 2
UD
RE 1
U BB RE
R2

Schaltungssynthese des Beispiels fr einen bestimmten Arbeitspunkt: Ohne Einschrn-


kung der Allgemeinheit wird als Beispiel die Schaltung nach Abb. 6.12c in modifizierter
Form mit UB = 10 V herausgegriffen. Vorgegeben sei im Beispiel IC(A) = 4 mA. Weiterhin
soll die Spannung an RE etwa 1 V bis 2 V betragen, sie sollte nach Mglichkeit mindestens
10mal grer sein, als die in Serie wirkende temperatur- und exemplarstreuungsbedingte
nderung der Spannung UBE . Der Querstrom sollte mindestens 10mal grer sein als der
grtmgliche Basisstrom. Bei einer minimalen Stromverstrkung von 100 whlt man den
Querstrom mit 1/10 des Kollektorstroms. Daraus erhlt man am Basisknoten eine Span-
nung in Hhe von ca. 2,7 V. Es ergibt sich fr R2 = 6,75 k und fr R1 = 18,25 k. Der
Transistor Q1 zieht damit Strom, er arbeitet somit entweder im Normalbetrieb oder im
Sttigungsbetrieb. Fr den Normalbetrieb muss der Lastkreis so dimensioniert werden,
dass eine ausreichend groe Spannung UCE entsteht.
Bezglich der Dimensionierung des Lastkreises ist darauf zu achten, dass die verfgbare
Versorgungsspannung UB VEE (VEE : Potenzial am Emitter) etwa hlftig zwischen UCE und
dem Lastwiderstand RC aufgeteilt wird. Dabei sollten ca. 0,5 V als Mindestspannung auch
bei grtmglicher Aussteuerung an UCE verbleiben. Unter Anwendung dieser berlegung
erhlt man fr den optimalen Lastwiderstand:
UB VEE 0,5 V
RC, opt = . (6.22)
2 IC(A)

Zur systematischen Arbeitspunktanalyse (DC-Analyse): Ist die Dimensionierung der


Schaltung bekannt, so kann eine Analyse des Arbeitspunktes vorgenommen werden. All-
gemein ist dafr eine Netzwerkgleichung nach dem Schema IC = f (UBE ) zu bilden. Dies
kann eine Maschengleichung oder eine Knotenpunktgleichung der gegebenen Beschaltung
sein. Wesentlich ist, dass dabei allgemein nur Steuerspannungen UBE der Transistoren
auftauchen (kein UCE und kein UCB ).
In dem Beispiel (Abb. 6.15) kann der Basisspannungsteiler mit R1 zu einer Ersatzspan-
nungsquelle UBB mit Innenwiderstand RB zusammengefasst werden. Fr die Ersatzquelle
gilt:
UB UD
UBB = R2 + UD ; RB = R1 + R2 ||R3 . (6.23)
R3 + R 2
296 6 Funktionsgrundschaltungen mit BJTs

IC bertragungskennlinie
I C = I S exp U BE U T
U BB o o
--------------------
- 100 C 25 C
RB RE
------- + -------
B A A
A
IC Arbeitsgerade des Eingangskreises

U BB U BE RB + RE
IC = --------------------------------------------- - I
- + ----------------------------------------------
RB B + RE A R B B + 1 + R E CB0

0
U BB U BE
A
U BE

Abb. 6.16 Graphische Arbeitspunktbestimmung von IC mit Arbeitspunktstabilitt: bertragungs-


kennlinien des Transistors bei 25 C und bei 100 C und Arbeitsgerade des Eingangskreises

Als Netzwerkgleichung bietet sich die Maschengleichung im Eingangskreis an:

UBB = IB RB + UBE + IE RE . (6.24)

Mit den Transistorgleichungen


IC ICB0 IC ICB0
IE = ; IB = ; (6.25)
A A B A
kann IB und IE durch IC ersetzt und damit die Netzwerkgleichung auf die Form von
IC = f (UBE ) gebracht werden:
UBB UBE RB + R E
IC = + ICB0 . (6.26)
(RB /B) + (RE /A) (RB /(B + 1)) + RE
Bei gegebener Dimensionierung ist dies eine Bestimmungsgleichung fr den gesuchten
Arbeitspunkt IC(A) . Diese Gleichung liefert gleichzeitig eine Aussage ber die Stabilitt des
Arbeitspunktes. Bei einer Temperaturerhhung von 25 C auf 100 C verndert sich UBE
von 0,7 V auf 0,55 V; weiterhin verndert sich ICB0 erheblich und es erhht sich B um ca.
40 %. Dabei sollte der Arbeitspunkt mglichst stabil bleiben.
Die eben dargestellte Lsung fr den Arbeitspunkt IC(A) lsst sich auch graphisch ver-
anschaulichen (Abb. 6.16). Bei vernderter Temperatur (oder Exemplarstreuung, oder
Alterung) verschiebt sich die bertragungskennlinie des Transistors. Gleichzeitig verndert
sich aber auch die Arbeitsgerade des Eingangskreises als Ergebnis der Netzwerkgleichung
Gl. 6.26 wegen der nderung von UBE , von B und von ICB0 . Um bei der gegebenen Schal-
tung einen stabilen Arbeitspunkt zu erhalten sollte RB /B mglichst wenig eingehen. Dies
ist um so mehr der Fall, je niederohmiger der Basisspannungsteiler dimensioniert wird.
6.2 Arbeitspunkteinstellung und Stabilitt 297

IC Ausgangskennlinien
U B U RE R C
I B5
U B RC + R E DC-Arbeitsgerade
AC-Arbeitsgerade I B4
A
IC A I B3

I B2

I B1

I CE0
0
0 A U B U RE U B U CE
U CE
Aussteuerbarkeit
Abb. 6.17 Zur Arbeitsgerade des Ausgangskreises im Ausgangskennlinienfeld und zur Aussteuer-
barkeit des Transistors

Weiter sollte in dem Mae wie sich UBE verndert, sich auch UBB ndern. Das heit, der
Basisspannungsteiler sollte einen negativen Temperaturkoeffizienten (realisiert durch die
Diode D im Beispiel von Abb. 6.15) aufweisen. Mit dem Transistor als Diodenstrecke im
Basisteiler erhlt die Arbeitsgerade des Eingangskreises einen entsprechenden Temperatur-
koeffizienten. Der Einfluss von ICB0 ist dann um so geringer, je niederohmiger die Basis mit
RB abgeschlossen wird. Bei hohen Temperaturen kann der Sperrstrom ICB0 Werte bis zu
einigen 100 nA bzw. bis A erreichen. Je kleiner der absolute Arbeitspunktstrom ist, um so
mehr muss auf ICB0 geachtet werden.
(A)
Neben dem Arbeitspunktstrom ist die Spannung UCE zu analysieren. Dazu ist eine
Netzwerkgleichung nach dem Schema IC = f (UCE ) aufzustellen. Im gewhlten Beispiel
lautet diese Gleichung (ICB0 vernachlssigt):
UB UCE
IC = . (6.27)
RC + RE /A
Diese Gleichung stellt die DC-Arbeitsgerade des Ausgangskreises dar. Auch sie kann
graphisch veranschaulicht werden (Abb. 6.17). Daneben gilt es, die AC-Arbeitsgerade
fr nderungen um den Arbeitspunkt zu bestimmen (URE mit geeignet gewhltem
Kondensator CE kurzgeschlossen, siehe Abb. 6.15):
UCE
IC = . (6.28)
RC
Die Spannung UB U RE ist die verfgbare Versorgungsspannung. Die DC-
Gegenkopplungsspannung an RE vermindert die verfgbare Versorgungsspannung. Die
Schaltungsvarianten zur Arbeitspunkteinstellung in Abb. 6.14 weisen diesen Nachteil der
Verminderung der verfgbaren Versorgungsspannung nicht auf.
(A)
Der Arbeitspunkt UCE bestimmt die Aussteuerbarkeit, er sollte mglichst in der
Mitte zwischen der Sttigungsgrenze und der verfgbaren Versorgungsspannung liegen.
298 6 Funktionsgrundschaltungen mit BJTs

IC IC
I C = gm U BE I B5
iC
I B4

A t A I B3
A
IC
I B2

I B1

A
U BE U CE I CE0 U CE
0 A
0 0
U BE U B U RE
U BE u BE u CE
0 0

t t
Abb. 6.18 Arbeitspunkt und Aussteuerung im Arbeitspunkt

Bei der Sttigungsgrenze ist eine mgliche DC-Spannung am Emitter zu bercksich-


tigen. Bei Schaltungen mit einer Seriengegenkopplung im Emitterpfad ergibt sich
die verfgbare Versorgungsspannung aus der Versorgungsspannung vermindert um die
Gegenkopplungsspannung.
Abbildung 6.18 zeigt den Arbeitspunkt eines Bipolartransistors eingetragen in die ber-
tragungskennlinie und in das Ausgangskennlinienfeld. Der Arbeitspunktstrom IC(A) ergibt
sich aus dem Schnittpunkt der Arbeitsgeraden des Eingangskreises (Gl. 6.26) mit der
(A)
bertragungskennlinie. UCE erhlt man aus der Arbeitsgeraden des Ausgangskreises bei
gegebenem Arbeitspunktstrom. Im Bild dargestellt ist die Wirkung der nderung von UBE
bei Anlegen einer Signalspannung. Fr nderungen um den Arbeitspunkt (AC-Analyse)
stellt der Arbeitspunkt gleichsam einen neuen Bezugspunkt (Nullpunkt) dar.
Zur Veranschaulichung der systematischen Vorgehensweise soll eine weitere Schaltung
als Beispiel (Abb. 6.19) herausgegriffen werden; der gewnschte Arbeitspunkt ist: IC(A) =
(A)
4 mA; UCE = 5 V bei UB = 10 V. Bei vorgegebenem Arbeitspunkt ergibt sich fr den
Widerstand RF im Beispiel von Abb. 6.19:

5 V 4 V 0,65 V
RF = = 17,5 k. (6.29)
4 mA/200
6.2 Arbeitspunkteinstellung und Stabilitt 299

Abb. 6.19 Beispiel 10V


Arbeitspunkteinstellung mit
Parallelgegenkopplung RC
RF

2
4V DZ
BCY 58
1

Fr den Widerstand RC erhlt man:


(10 V 5 V)
RC = = 1.25 k. (6.30)
4 mA + (4 mA/200)
Danach erfolgt die Analyse zur Bestimmung der Arbeitspunktstabilitt. Bei gegebe-
ner Dimensionierung erhlt man als Netzwerkgleichung gem IC = f (UBE ) aus der
Maschengleichung 1):

10 V = RC (IC + IB ) + RF IB + 4 V + UBE ; (6.31)

Daraus ergibt sich die Arbeitsgerade des Eingangskreises:


10 V 4 V UBE ( R C + RF
IC = + ICB0 A . (6.32)
RC /A + RF /B RC /A + RF /B

Sie weist eine hnliche Form auf, wie im vorigen Beispiel. Ist die nderung von UBE , die
nderung von B und die von ICB0 bekannt, so kann der genderte Arbeitspunkt bestimmt
werden. Damit erhlt man eine Aussage ber die Arbeitspunktstabilitt. Um den Einfluss
von nderungen der Stromverstrkung zu verringern, sollte RF /B < RC sein. Diese Ma-
nahme wirkt sich auch gnstig auf die Verminderung des ICB0 Einflusses aus. Eine nderung
von UBE ist dann vernachlssigbar, wenn UB U Z > 2V ist.
(A)
Zur Bestimmung von UCE wird ebenfalls eine Netzwerkgleichung gem IC = f (UCE )
gebildet.

10 V = RC (IC + IB ) + UCE ; (6.33)

Daraus erhlt man die Arbeitsgerade des Ausgangskreises:


10 V UCE
IC = + ICB0 . (6.34)
RC /A

Verallgemeinerung: Die Vorgehensweise zur Arbeitspunktanalyse von Schaltungen kann


nunmehr verallgemeinert werden. Anhand eines ausgewhlten Beispiels wird die prinzi-
pielle Vorgehensweise verdeutlicht. Gegeben sei folgende Schaltung (Abb. 6.20), sie stellt
einen optischen Empfnger dar mit der Photodiode D1. Ohne Ansteuerung zieht die
300 6 Funktionsgrundschaltungen mit BJTs

Abb. 6.20 Beispiel optische 12V 12V 12V


Empfngerschaltung

D1 2.2k 1.6k

Q2
Q1
1
2

4k
C
500 800

Photodiode den Dunkelstrom (Sperrstrom). Die Schaltung enthlt zwei Transistoren, die
DC-gekoppelt sind. Deren Arbeitspunkte beeinflussen sich gegenseitig.
(A) (A)
Zur Bestimmung der Arbeitspunktstrme IC,Q1 und IC,Q2 mssen zwei unabhngige
Netzwerkgleichungen nach dem Schema:

IC,Q1 = f1 (UBE,Q1 , UBE,Q2 );

IC,Q2 = f2 (UBE,Q1 , UBE,Q2 ); (6.35)

gebildet werden. Bei n DC-gekoppelten Transistoren sind n unabhngige Netzwerkglei-


chungen als Funktion der Steuerspannungen zu bilden. Dabei darf keine Spannung
ber einer gesperrten Diodenstrecke auftauchen. Im Allgemeinen sind diese Netzwerk-
gleichungen verkoppelt. Im konkreten Beispiel erhlt man fr die im Bild skizzierten Ma-
schen folgende Netzwerkgleichungen (unter Bercksichtigung von Richtungspfeilen fr
Strme):

(IE,Q2 IB,Q1) 800  = IB,Q1 4 k + UBE,Q1 + IE,Q1 500 ;

12 V = (IC,Q1 + IB,Q2) 2,2 k + UBE,Q2 + (IE,Q2 IB,Q1) 800 . (6.36)

Mit den bekannten Transistorgleichungen ergibt sich daraus:


 
IC,Q2 ICB0,Q2 IC,Q1 ICB0,Q1
+ 800 
AQ 2 A Q2 BQ 1 AQ 1
   
IC,Q1 ICB0,Q1 IC,Q1 ICB0,Q1
= 4 k + UBE,Q1 + 500 ;
BQ 1 AQ 1 AQ 1 AQ 1
 
IC,Q2 ICB0,Q2
12 V = IC,Q1 + 2.2 k + UBE,Q2
BQ2 AQ 2
 
IC,Q2 ICB0,Q2 IC,Q1 ICB0,Q1
+ + 800 . (6.37)
AQ 2 AQ 2 BQ 1 AQ 1
6.2 Arbeitspunkteinstellung und Stabilitt 301

Abb. 6.21 Beispiel fr eine UB


Arbeitspunkteinstellung nach 0
Abb. 6.14e 0 7V
Q2 Q3
IE Q2 IC Q3 IE Q2
RF
R0
Q1 IC Q1

0 7V 1 + R F R1
0
R1

Experiment 6.2-1: OptischerEmpf_AP

Bei bekannter Dimensionierung der Schaltung stellen diese zwei Gleichungen Bestim-
(A) (A)
mungsgleichungen fr die gesuchten Arbeitspunkte IC,Q1 und IC,Q2 dar. Aus diesen
Gleichungen lsst sich auch eine Aussage ber die Arbeitspunktstabilitt treffen. Zur Verein-
fachung werden Vernachlssigungen eingefhrt. Die Vernachlssigung von IB,Q1 ist zulssig,
wenn IC,Q1 /IC,Q2 < 10; mit B > 100 ist dann IB,Q1 /IE,Q2 < 0,1, sowie unter Vernachls-
sigung von ICB0 (bei Normaltemperatur ist ICB0 etwa nA) vereinfachen sich die obigen
Gleichungen erheblich:
IC,Q1
IC,Q2 800  = 4 k + UBE,Q1 + IC,Q1 500 ;
BQ1
12 V = IC,Q1 2.2 k + UBE,Q2 + IC,Q2 800 . (6.38)

Mit UBE = 0,7 V ergeben sich fr das Beispiel die Arbeitspunkte IC,Q1 = 3,9 mA; IC,Q2 =
3,5 mA. Das Simulationsergebnis des Experiments besttigt dieses Ergebnis.
Die verallgemeinerte Vorgehensweise zur Arbeitspunktanalyse von Schaltungen soll
nun an dem Beispiel nach Abb. 6.14 Variante e) dargestellt werden (siehe Abb. 6.21).
(A) (A) (A)
Zur Bestimmung der Arbeitspunktstrme IC,Q1 , IC,Q2 und IC,Q3 mssen drei unabhngige
Netzwerkgleichungen nach dem Schema:

IC,Q1 = f1 (UBE,Q1 , UBE,Q2 , UBE,Q3 );

IC,Q2 = f2 (UBE,Q1 , UBE,Q2 , UBE,Q3 );

IC,Q3 = f2 (UBE,Q1 , UBE,Q2 , UBE,Q3 ); (6.39)

gebildet werden. Im konkreten Beispiel lassen sich mit Bercksichtigung der einschrnken-
den Bedingung, dass nur Steuerspannungen auftauchen drfen, zwei Maschengleichungen
302 6 Funktionsgrundschaltungen mit BJTs

und eine Knotenpunktgleichung formulieren:

UB = IE,Q2 R0 + UBE,Q2 ;

UBE,Q2 = UBE,Q3 ;

IC,Q3 = IC,Q1 + UBE,Q1 /R1. (6.40)

Die zweite Netzwerkgleichung lsst sich mit der Gleichung in Abb. 3.28a auch in anderer
Form darstellen:
" # " #
UT,Q2 ln IE,Q2 /IS,Q2 = UT,Q3 ln IE,Q3 /IS,Q3 . (6.41)

Sind Q2 und Q3 gepaart (IS,Q2 = IS,Q3 ), d.h. gleiche Transportsttigungssperrstme und


weisen sie gleiche Temperatur auf, so sind deren Arbeitspunkte gleich. Damit stellen die obi-
gen Gleichungen die gewnschten Bestimmungsgleichungen der gesuchten Arbeitspunkte
dar.

6.3 Wichtige Funktionsprimitive mit BJTs

Ein wesentliches Grundkonzept in der Schaltungsentwicklung ist die Kenntnis der Ei-
genschaften von Funktionsprimitiven fr Funktionsschaltungen. Der Entwickler whlt
Schaltungen aufgrund von bekannten Eigenschaften aus. Es geht darum, das Wissen
um die wesentlichen Eigenschaften wichtiger, immer wiederkehrender Teilschaltungen
aufzubereiten.

6.3.1 RC-Verstrker in Emittergrundschaltung

Als erstes wird ein Transistorverstrker mit Ansteuerung an der Basis und Ausgang am
Kollektor betrachtet (Emittergrundschaltung). Es geht um die Abschtzung des bertra-
gungsverhaltens und der Schnittstelleneigenschaften am Eingang und am Ausgang. Der
RC-Verstrker mge an der Basis von Q1 in einem vorgegebenen Arbeitspunkt mit dem
Eingangssignal U1 angesteuert werden.
Das Ausgangssignal U2 wird am Kollektor abgenommen und wirkt auf die nachfolgende
Schnittstelle am Knoten 2 um 180 phasenverschoben. Die Phasendrehung um 180 ist
durch die Zhlpfeilwahl in Abb. 6.22 bereits bercksichtigt

DC-Analyse: Als erste Manahme fr die Dimensionierung einer Schaltung ist der Ar-
beitspunkt der aktiven Elemente geeignet zu whlen. Im Beispiel von Abb. 6.22 soll der
(A)
Arbeitspunktstrom des Transistors IC,Q1 = 2 mA betragen. Mit dem Arbeitspunkt werden
wesentliche Eigenschaften der Schaltung bereits festgelegt.
6.3 Wichtige Funktionsprimitive mit BJTs 303

Abb. 6.22 RC-Verstrker mit 10V


Ansteuerung an der Basis und
Signalausgang am Kollektor R1 RC
C2 2
Q1
1 C1
U2 RL
CE

U1
R2 RE

Abb. 6.23 Zu den Vorgaben 10V


der DC-Analyse
R1 RC
IB
Q1
Iq 10 I B max

R2 R E U RE 1 5V

1. Schritt: Bei der hier vorliegenden Schaltungsvariante zur Einstellung des Arbeitspunktes
sollte URE mindestens 1,5 V (noch besser 2 V) sein, um an RE eine feste Spannung
einzuprgen. Die zu U RE in Serie liegende Spannung UBE,Q1 wrde sich bei T = 75
um 0,15 V ndern, URE sollte mindestens 10mal grer sein, als die grtmgliche
nderung von UBE . Es wird URE = 2 V gewhlt, damit ist RE = 1 k. Abbildung 6.23
zeigt die DC-Ersatzanordnung.
2. Schritt: Der Querstrom Iq sollte mindestens 10mal grer sein, als der grtmgliche
Basisstrom. Bei einer angenommenen Worst-Case-Stromverstrkung von B = 100 wird
Iq 0,2 mA. Damit ergibt sich fr R1 + R2 = 50 k; gewhlt wird R2 = 13,5 k und
R1 = 36,5 k.
3. Schritt: Die Spannung UCE sollte bei grtmglicher Aussteuerung mindestens 0,5 V
(besser: 1 V) sein, um die Kollektor-Basis Diode hinreichend zu sperren. Im Beispiel
betrgt die verfgbare Versorgungsspannung 8 V. Die verfgbare Versorgungsspannung
ist die Versorgungsspannung (10 V) vermindert um den Spannungsabfall an RE . Ab-
zglich der geforderten Mindestspannung fr UCE verbleiben 7 V. Fr eine optimale
Aufteilung der Spannung (7 V) zwischen dem Widerstand RC und dem Transistor
wird eine hlftige Aufteilung gewhlt. Daraus ergibt sich fr URC im Arbeitspunkt ei-
ne Spannung von 3,5 V und somit erhlt man fr den Widerstand im Kollektorpfad
RC = 3,5 V/2 mA = 1,8 k.
304 6 Funktionsgrundschaltungen mit BJTs

0 150;
A
IC = 2mA RL U2
Q1: r e = 13 ;
A
U CE = 3 5V rc rb 500 ;
gm U x
rb
1 rc 1M ;
ro
Ux
VA 75V ;
R1 R2 V
U1 0 + 1 re ro r e -------A- 40k ;
UT
gm 1 13 ;

Abb. 6.24 AC-Analyse bei mittleren Frequenzen mit Modellparametern fr den Bipolartransistor
als spannungsgesteuerte Stromquelle

AC-Analyse bei mittleren Frequenzen: Im mittleren Frequenzbereich soll die Impedanz


der Kondensatoren C1, C2 und CE niederohmig sein, es mge gelten:
1 1 1
 R1 ||R2 ||{rb + (0 + 1)re };  RL ;  RE . (6.42)
C1 C2 CE
Das heit die Koppelkapazitten und Abblockkapazitten stellen im Betriebsfrequenzbe-
reich einen Kurzschluss dar. Sie sind entsprechend des Betriebsfrequenzbereichs geeignet
zu whlen. Der wirksame Lastwiderstand RL ist im Beispiel gleich dem ueren Lastwider-
stand RL parallel zum Kollektorwiderstand RC (wirksamer Lastwiderstand RL = RL ||RC ).
Unter den gegebenen Voraussetzungen arbeitet der Transistor als spannungsgesteuerte
Stromquelle. Es ergibt sich das AC-Ersatzschaltbild in Abb. 6.24.
Einschrnkend soll weiterhin bei mittleren Frequenzen rc und ro gelten.
Unter den gegebenen Voraussetzungen lsst sich fr die Verstrkung und fr den Eingangs-
widerstand nach Abb. 6.24 mit den dort angegebenen Parametern folgende Abschtzung
vornehmen:
U2 1,8 k U (0 + 1)re 2 k
= gm RL = = 140; x = = = 0,8;
Ux 13  U1 rb + (0 + 1)re 2,5 k
U2 U U (6.43)
= 2 x 110;
U1 Ux U1

Z11 = R1 ||R2 ||{rb + (0 + 1)re } 2 k.

AC-Analyse im unteren Frequenzbereich: Bei tiefen Frequenzen geht die Wirkung der
Abblockkapazitt CE verloren. Der Bipolartransistor ist seriengegengekoppelt. Wenn
1/(CE ) RE ist, so wirkt RE als Seriengegenkopplung. Ohne Bercksichtigung des
Early-Widerstandes r0 erhlt man das in Abb. 6.25 skizzierte Ersatzschaltbild.
6.3 Wichtige Funktionsprimitive mit BJTs 305

Abb. 6.25 AC-Analyse im


unteren Frequenzbereich: (Q:
RL U2
seriengegengekoppelt)
rc
rb Gm U x

0 + 1 re
U1 R1 R2 U x
0 + 1 RE

Mit der vereinfachenden Annahme von rc und ro ergibt sich aus der
Ersatzanordnung in Abb. 6.25 folgende Abschtzung:
U2 0 1
= Gm RL ; Gm = = ;
Ux re + R E 1 k
U2 1800 
= = 1,8; (6.44)
Ux 1000 
Z11 = R1 ||R2 ||{rb + (0 + 1)(re + RE )} 10 k.

Aufgrund der Seriengegenkopplung ist die Verstrkung deutlich vermindert, bei


erhhtem Eingangswiderstand.

AC-Analyse bei hheren Frequenzen: Im oberen Frequenzbereich beginnen die parasi-


tren Einflsse zu wirken (AC-Ersatzanordnung in Abb. 6.26). Ab ca. MHz macht sich die
Sperrschichtkapazitt Cc bemerkbar. Die Steuerspannung U x wird zunehmend aufgrund

RL U2

Zx Cc

rb gm U x
1
C b'e
A
Cc 4 pF = f U CE ;

0 + 1 re 1 -
U1 R1 R2 C b'e --------------- 70 pF ;
re T
Ux
rb 570 ;

Abb. 6.26 AC-Analyse bei hheren Frequenzen mit Angabe der parasitren Einflsse
306 6 Funktionsgrundschaltungen mit BJTs

NAME Q_Q1
MODEL Q2N2222-X
IB 1.16E-05
IC 1.91E-03
VBE 6.67E-01
VBC -4.41E+00
VCE 5.08E+00
BETADC 1.65E+02
GM 7.33E-02
RPI 2.46E+03
RX 5.00E+02
RO 4.11E+04
CBE 6.69E-11
CBC 3.78E-12
CJS 0.00E+00
BETAAC 1.80E+02
CBX 0.00E+00
FT 1.65E+08

Experiment 6.3-1: Emitter1sch AC-Analyse und Noise-Analyse

Abb. 6.27 Schematic des Simulationsbeispiels mit Modellparametersatz aus .out von PSpice gltig
fr den gegebenen Arbeitspunkt

der Diffusionskapazitt Cb e und der an der inneren Basis wirksamen Miller-Kapazitt
Cc (1 + gm RL ) kurzgeschlossen:
1 1
Zx = ||(0 + 1)re || . (6.45)
Cc (1 + gm RL ) Cb e
Daraus ergibt sich ein Tiefpassverhalten von U 1 nach U x . Bei hheren Frequenzen wird
Z11 rb . In Hochfrequenzanwendungen muss rb niederohmig gehalten werden, nur
dann kommt die auf den Eingang umgerechnete Sperrschichtkapazitt (Miller-Kapazitt)
weniger zum Tragen. Am Ausgang ist die Sperrschichtkapazitt Cc untransformiert als
Lastkapazitt wirksam. Es ergibt sich ein zustzliches Tiefpassverhalten mit:
1
U 2 /U x = gm RL . (6.46)
1 + jCc RL
Bei einem Lastwiderstand von 2 k und einer angenommenen Sperrschichtkapazitt
von 4 pF erhlt man im gewhlten Beispiel daraus eine Eckfrequenz von ca. 20 MHz.
Die Sperrschichtkapazitt erzeugt am Ausgang mit dem Lastkreis und die transformierte
Sperrschichtkapazitt am Eingang mit dem Basisbahnwiderstand ein Tiefpassverhalten. In
den nachstehenden Simulationsergebnissen (Abb. 6.28) sind die oben angegebenen Ab-
schtzungen eingetragen. Zum einen zeigt das Ergebnis, dass die Abschtzwerte recht gut
mit genaueren Berechnungen bereinstimmen. Sie bringen ein tieferes Verstndnis dafr,
wie und wodurch der Frequenzverlauf so zustandekommt. Fr die Abschtzung der oberen
Eckfrequenz bentigt man die Miller-Kapazitt, sie betrgt etwa 4 pF (1 + Vinnen )
550 pF. Die innere Verstrkung ist etwa vinnen gm RL 140. Mit der Diffusionskapazitt
ergibt sich eine Gesamtkapazitt von ca. 600 pF, wirksam an der inneren Basis gegen das
Bezugspotenzial. Der Basisbahnwiderstand rb sei im Beispiel 500 .
Als nchstes wird die Wirkung der Sperrschichtkapazitt Cc genauer betrachtet. Vern-
dert man den, die Sperrschichtkapazitt charakterisierenden Parameter CJC im Transistor-
modell, so verndert sich die obere Eckfrequenz (Abb. 6.29). Das Experiment zeigt, dass
6.3 Wichtige Funktionsprimitive mit BJTs 307

200
100

U2 U1 gm RL 0 8 = 110

10

Gm RL = 1 8

1 600pF 500
1,0
1 1 6 F 1k

200m
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.28 Spannungs-verstrkung der Emittergrundschaltung mit Abschtzwerten

200
100
CJC=0,1p

U2 U1
CJC=1p
10

CJC=10p

1,0

200m
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.29 Frequenzgang der Spannungsverstrkung mit CJC als Parameter

die Bandbreite eines Verstrkerelementes ganz wesentlich durch die Sperrschichtkapazitt


der Kollektor-Basis Diode bestimmt wird.
Der Eingangswiderstand (ohne R1 und R2) ist bei mittleren Frequenzen gegeben durch
rb +(0 +1)re . Bei tiefen Frequenzen wirkt R3 bzw. RE als Seriengegenkopplung, man erhlt
damit einen Eingangswiderstand mit dem Abschtzwert von ca. rb + (0 + 1)(re + RE ). Bei
hheren Frequenzen verbleibt nur noch der Basisbahnwiderstand rb als Eingangswiderstand
(Abb. 6.30).
308 6 Funktionsgrundschaltungen mit BJTs

1,0M

0 +1 1k = 150k

100k

Zx
10k
0 +1 13 + 500 = 2 5k

CJC=0,1p
1,0k
CJC=10p
r b = 500
100
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.30 Eingangswiderstand (ohne R1 und R2) der Emittergrundschaltung mit Abschtzwerten

Abb. 6.31 Messschaltung zur


Bestimmung des
Ausgangswiderstands

Experiment 6.3-2: Emitter1sch_out

Fr die Bestimmung des Ausgangswiderstands ist eine besondere Messschaltung erfor-


derlich (Abb. 6.31). Sie muss bei ausgeschalteter Signalspannung am Eingang so ausgelegt
werden, dass der gegebene Arbeitspunkt nicht verndert wird. Der Signalspannung an
Knoten 2 wird ein DC-Wert von 7 V berlagert.
Bei tiefen Frequenzen wirkt die Seriengegenkopplung, die den Innenwiderstand am Aus-
gang hochohmiger macht, bei mittleren Frequenzen ist der Ausgangswiderstand etwa gleich
dem Early-Widerstand ro . Bereits oberhalb einigen 100 kHz wird im Beispiel der Innen-
widerstand der spannungsgesteuerten Stromquelle zunehmend niederohmiger als ro . Bei
einem Lastwiderstand von ca. 1,8 k ist dann der Innenwiderstand der Stromquelle nicht
mehr vernachlssigbar. Der zunehmend niederohmige Innenwiderstand vermindert dann
6.3 Wichtige Funktionsprimitive mit BJTs 309

10M
r0 1 + g m 1k = 3M

1,0M
Z 22'

100k r0 40k

10k
RB = 10
RL 1 8k
100
1,0k
500

100
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.32 Ausgangs-widerstand bei der Emittergrundschaltung mit RB als Parameter

die Verstrkung des Verstrkerelementes. Abbildung 6.32 zeigt das Ergebnis des wirksamen
Innenwiderstandes am Ausgang des Transistors mit den Abschtzwerten. Je niederoh-
miger der Basisbahnwiderstand rb ist, um so hochohmiger ist der Innenwiderstand der
Stromquelle ber einen greren Frequenzbereich am Ausgang des Transistors.

Rauschanalyse: Ermglicht man im Simulation Profile des Experiments 6.3-1 der Schal-
tung von Abb. 6.27 die Rauschanalyse, so erhlt man im Ergebnis die quivalente spektrale
Rauschspannung am Ausgang (V(ONOISE)) und die auf den Eingang umgerechnete
wirksame spektrale Rauschspannung (V(INOISE)). Die Rauschzahl F bei einer bestimm-
ten Frequenz (z. B. bei f = 10 kHz) ergibt sich mit RG = R1||R2 = 10 k und mit der
entsprechenden quivalenten spektralen Rauschspannung V(INOISE) am Eingang aus:

V (INOISE)2
F= . (6.47)
4 k T RG
Das logarithmische Ma der Rauschzahl in dB ist 10logF. Abbildung 6.33 zeigt das Ergebnis
der Rauschanalyse der Schaltung in Abb. 6.27.

Zusammenfassung: Bei Ansteuerung an der Basis ergibt sich im mittleren Frequenzbe-


reich ein mittel-hochohmiger Eingangswiderstand mit (0 + 1) re + rb . Die innere
Verstrkung betrgt etwa gm RL . Der Transistor arbeitet am Ausgang als spannungsge-
steuerte Stromquelle. Der Innenwiderstand der Stromquelle am Ausgang des Transistors
ist nherungsweise durch den Early-Widerstand ro gegeben, wenn die steuernde Quelle
hinreichend niederohmig ist. Bei hheren Frequenzen vermindert sich die Verstrkung im
wesentlichen aufgrund des Einflusses der Sperrschichtkapazitt Cc . Sie macht sich um so
mehr bemerkbar, je hochohmiger der Bahnwiderstand rb ist.
310 6 Funktionsgrundschaltungen mit BJTs

1,0 V

V ONOISE

100nV

10nV

V INOISE

1,0nV
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.33 quivalente spektrale Rauschspannung am Ausgang (V(ONOISE)) und wirksame


quivalente spektrale Rauschspannung (V(INOISE)) am Eingang der Verstrkerschaltung nach
Abb. 6.27

6.3.2 RC-Verstrker in Basisgrundschaltung

Eingehend behandelt werden Verstrkerelemente in Basisgrundschaltung (Abb. 6.34)


und deren Unterschiede zur Emittergrundschaltung (Abb. 6.22). Die Ansteuerung des
RC-Verstrkers erfolgt im Arbeitspunkt am Emitter von Q1 mit U1 . Das Ausgangssignal
U2 wird am Kollektor abgenommen. Fr die DC-Analyse hat sich gegenber dem Beispiel
in Abb. 6.22 nichts gendert. Es gelten dieselben berlegungen wie im vorhergehenden
Abschnitt.
AC-Analyse bei mittleren Frequenzen: Bei mittleren Frequenzen stellen wiederum die
Koppelkapazitten und Abblockkapazitten einen Kurzschluss dar. Im Betriebsfrequenz-
bereich mit 1/(C3 )  R1 ||R2 und 1/(C1 )  |Z x | erhlt man das AC-Ersatzschaltbild in
Abb. 6.35.
Bezglich der Verstrkung und des Eingangswiderstands ergeben sich fr die Basis-
grundschaltung die nachstehenden Abschtzungen. Grundstzlich ist nherungsweise:

U 1 I e re + I b rb = I e (re + rb /(0 + 1)). (6.48)

Damit wirkt der Basisbahnwiderstand umgerechnet auf den Eingang mit rb /(0 +1). Wegen
des hohen Eingangsstroms Ie muss der Wert des Basisbahnwiderstands um 1/(0 + 1)
reduziert werden, um den gleichen Spannungswert am Bahnwiderstand zu erhalten.
Es ergibt sich dieselbe Verstrkung wie bei der Emittergrundschaltung. Allerdings ist
der Eingangswiderstand deutlich niederohmiger (siehe Abb. 6.40). Die Signalquelle am
6.3 Wichtige Funktionsprimitive mit BJTs 311

Abb. 6.34 RC-Verstrker mit


10V
Ansteuerung am Emitter:
Basisgrundschaltung R1 RC
C2 2
C3 Q1
RL U 2
C1
1

R2 RE U1

Abb. 6.35 AC-Ersatzschaltbild


bei Speisung am Emitter
Basisgrundschaltung RL U2
2
Ie gm U x
--------------
-
0+1
Ie Zx
rb re
1
Ux
RE U1

Eingang wird somit erheblich strker belastet.

U2 1,8 k Ux re
= gm RL 140; = ; (6.49)
Ux 13 k U1 re + rb /(0 + 1)

rb
Z x = re + 18 .
(0 + 1)

AC-Analyse bei hheren Frequenzen: Die Diffusionskapazitt Cb e schliet zunehmend


bei hheren Frequenzen U b e kurz, so dass von U 1 nach U x ein Tiefpassverhalten gegeben
ist. Abbildung 6.36 zeigt das AC-Ersatzschaltbild bei hheren Frequenzen.
Am Ausgang ist ebenfalls ein Tiefpassverhalten gegeben, es gilt:
U2 1
= gm RL . (6.50)
Ux 1 + jCc RL

Der Miller-Effekt bei der Emitterschaltung gegeben durch Cc (1 + gm RL ) macht


sich hier in der Weise wie bei Ansteuerung an der Basis nicht bemerkbar, da die
Eingangsspannung im Wesentlichen an re ||1/jCb e abfllt (bei niederohmigem Quellwi-
derstand). Insofern sollte das Verstrkerelement ein breitbandigeres Verhalten aufweisen.
312 6 Funktionsgrundschaltungen mit BJTs

Abb. 6.36 AC-Analyse bei


hheren Frequenzen
Basisgrundschaltung RL U2
gm U x
2

rb Cc

C b'e
re RG
1
Ux
RE U 1 U0

Abb. 6.37 Messschaltung fr


Ansteuerung an Emitter
Basisschaltung

Experiment 6.3-3: Basis1sch

Allerdings verndert sich der Innenwiderstand am Ausgang bei sehr niederohmiger An-
kopplung der Signalquelle am Emitter nicht gegenber der Darstellung des Ergebnisses in
Abb. 6.32. Der Frequenzgang des wirksamen Innenwiderstandes am Ausgang des Tran-
sistors (siehe Abb. 6.42) bestimmt auch hier im wesentlichen den Frequenzgang der
Verstrkung bei hheren Frequenzen. Der wirksame Innenwiderstand am Ausgang sollte
deutlich hochohmiger sein, als der Lastwiderstand.
Ein Quellwiderstand RG wirkt hinsichtlich des Innenwiderstandes am Ausgang als Seri-
engegenkopplung (siehe seriengegengekoppelter Transistor). Bei niederohmiger innerer
Basis (rb klein), wobei (rb /(0 + 1) niederohmig gegenber re ||(1/jCb e + RG ) sein soll und
zustzlich aufgrund der Seriengegenkopplung am Emitter mit dem Quellwiderstand RG
der Signalquelle wird der Frequenzgang des Innenwiderstandes am Ausgang breitbandiger
hochohmig. Ist der Basisbahnwiderstand rb hinreichend niederohmig, wie im Original-
modell des Transistors Q2N2222 gegeben, so ergibt sich eine signifikant hhere Bandbreite
des Verstrkungsfrequenzgangs. Abbildung 6.38 zeigt den Verstrkungsfrequenzgang der
Basisschaltung bei niederohmigem Bahnwiderstand (rb = 10 ) und mit der Sperrschicht-
kapazitt CJC als Parameter. In Abb. 6.39 ist der Verstrkungsfrequenzgang dargestellt mit
dem Bahnwiderstand rb als Parameter.
6.3 Wichtige Funktionsprimitive mit BJTs 313

1.0k

U2 U1 CJC = 0 1p
100
1p
gm RL = 140
10p
10

1,0

100m
100Hz 10kHz 1,0MHz 100MHz

Abb. 6.38 Basisgrundschaltung Frequenzgang der Spannungsverstrkung mit dem Originalm-


odell Q2N2222 mit rb = 10  und CJC als Parameter, Testschaltung Abb. 6.37

1,0k

U2 U1
100
gm RL = 140 RB = 10

100
10

500

1,0

100m
100Hz 10kHz 1,0MHz 100MHz

Abb. 6.39 Basisgrundschaltung Frequenzgang der Spannungsverstrkung mit dem Originalm-


odell Q2N2222 mit CJC = 7,3 pF und RB als Parameter, Testschaltung Abb. 6.37

Zusammenfassung: Bei Ansteuerung am Emitter ergibt sich ein niederohmiger Eingangs-


widerstand mit re +rb /(0 +1). Die Verstrkung betrgt etwa gm RL . Der Transistor arbeitet
am Ausgang als spannungsgesteuerte Stromquelle. Der Innenwiderstand der Stromquelle
ist bei mittleren Frequenzen nherungsweise durch den Early-Widerstand ro unter Be-
314 6 Funktionsgrundschaltungen mit BJTs

1,0k

RB = 500

300

100
100

Zx
30
re + rb +1

10
10
100Hz 10kHz 1,0MHz 100MHz

Abb. 6.40 Basisgrundschaltung Frequenzgang des Eingangswiderstands bei Ansteuerung am


Emitter mit dem Originalmodell Q2N2222 und RB als Parameter

Experiment 6.3-4: Basis1sch_out Untersuchung des Innenwiderstands


am Ausgang der Basisschaltung.

Abb. 6.41 Testanordnung fr die Ermittlung des Innenwiderstands am Ausgang der Basisschaltung

rcksichtigung der Seriengegenkopplung durch den Innenwiderstand RG der Signalquelle


gegeben. Bei hheren Frequenzen macht sich die Sperrschichtkapazitt Cc am Ausgang
durch ein Tiefpassverhalten bemerkbar.

Innenwiderstand am Ausgang: Nach Untersuchung des Verstrkungsfrequenzgangs und


des Eingangswiderstands soll nunmehr der Innenwiderstand am Ausgang der Verstrkerstu-
fe in Basisschaltung nher betrachtet werden, bei einem angenommenen Quellwiderstand
RG = 20  der Signalquelle (Testanordnung in Abb. 6.41). Der Quellwiderstand RG der
6.3 Wichtige Funktionsprimitive mit BJTs 315

10M
r0 1 + g m 1k 3M

1,0M
Z 22'
r0 1 + g m 20 100k
100k
RB = 10
100
500
10k

RL 1 8k
1,0k

100
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.42 Basisschaltung Innenwiderstand am Ausgang mit RB als Parameter bei einem
Innenwiderstand der Signalquelle mit RG = 20 

Signalquelle wirkt dabei als Seriengegenkopplung, er macht den Innenwiderstand der


Stromquelle des Transistors am Ausgang hochohmiger. In Abb. 6.42 ist zum Vergleich
der Ausgangswiderstandswert (hier: 1,8 k) eingetragen. Die Eckfrequenz der Ausgangs-
spannung wird erreicht, wenn der kapazitive Innenwiderstand gleich dem Lastwiderstand
(im Beispiel von Abb. 6.37: 1,8 k) ist. Mit zunehmend niederohmigem Bahnwiderstand
wird der Innenwiderstand am Ausgang breitbandig hochohmiger.

Zusammenfassung: Der Ausgangswiderstand der Basisschaltung (Innenwiderstand am


Ausgang) unterscheidet sich von dem von der Emitterschaltung nur dahingehend, dass bei
der Basisschaltung der Generatorwiderstand der steuernden Signalquelle als Seriengegen-
kopplung wirkt, was den Ausgangswiderstand breitbandiger hochohmiger macht.

6.3.3 Emitterfolger

Emitterfolger wirken als Impedanztransformator bzw. als Leistungsverstrker mit Span-


nungsverstrkung in der Grenordnung von 1. Beim Emitterfolger wird das Signal U1 an
der Basis von Q1 im vorgegebenen Arbeitspunkt eingekoppelt. Die Auskopplung des Aus-
gangssignals U2 erfolgt am Emitter. Auch hier ndert sich betreffs der DC-Analyse nichts
gegenber der Schaltung in Abb. 6.22. Das Ergebnis der DC-Analyse kann vom ersten
Abschnitt bernommen werden.

AC-Analyse bei mittleren Frequenzen: Im mittleren Frequenzbereich stellen die Koppel-


kapazitten C1 und C2 wiederum einen Kurzschluss dar. Mit der Nherung 1/(C1 ) 
316 6 Funktionsgrundschaltungen mit BJTs

Abb. 6.43 Kollektorgrund- 10V


schaltung Emitter-Folger
R1
C1 Q1
1
CE
2
U1
R2 RE RL U2

Abb. 6.44 AC-Ersatzschaltbild


fr den Emitterfolger rc
Gm U x
1 rb

U1 Ux 0 + 1 re

RE RL 0 +1

R1 ||R2 ||{rb + (0 + 1)(re + RE ||RL )}, sowie 1/(C2 )  RL erhlt man folgende Ab-
schtzergebnisse fr die Spannungsverstrkung, fr den Eingangswiderstand und fr den
Innenwiderstand am Ausgang.

U2 (0 + 1)(RE ||RL )
= 1;
U1 rb + (0 + 1)(re + RE ||RL )
Z 11 = rb + (0 + 1)(re + RE ||RL );
rb
Z 22 re + . (6.51)
(0 + 1)

Mit Bercksichtigung des in Abb. 6.43 nicht skizzierten Innenwiderstandes RG der


steuernden Quelle bestimmt sich der Innenwiderstand am Ausgang wie folgt:

(rb + R1 ||R2 ||RG )


Z 22 = re + . (6.52)
(0 + 1)

Ohne Bercksichtigung des Early-Widerstandes ro liegt dem Emitterfolger die in Abb. 6.44
skizzierte Ersatzanordnung zugrunde. Deutlich zeigt sich dabei die Hochohmigkeit des
Eingangskreises (vergl. Abb. 6.46 unten).
6.3 Wichtige Funktionsprimitive mit BJTs 317

Experiment 6.3-5: Kollektor1sch AC-Analyse mit dem Simulation


Profile AC zur Bestimmung von Verstrkung und Eingangswiderstand;
TR-Analyse mit dem Simulation Profile TR zur Transientenanalyse der
Aussteuerbarkeit.

Experiment 6.3-6: Kollektor1sch_out AC-Analyse mit dem Simulation


Profile AC zur Bestimmung des Ausgangswiderstands.

Abb. 6.45 Testschaltung fr Emitterfolger

1,0
U2 U1

100m
1,0M
0 +1 1k 180k
Z 11'
10k
0 +1 113 + 500 20k

100
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.46 Verstrkungsfrequenzgang und Eingangswiderstand des Emitterfolgers, Testanordnung


in Abb. 6.45

Der Emitterfolger soll im Frequenzbereich und im Zeitbereich untersucht wer-


den. Die zugrundeliegende Testschaltung zeigt Abb. 6.45. Das Ergebnis bezglich des
bertragungsverhaltens und des Eingangswiderstands ist in Abb. 6.46 dargestellt. Die
getroffenen Abschtzwerte werden gut besttigt. Das Aussteuerverhalten im Zeitbereich
318 6 Funktionsgrundschaltungen mit BJTs

1,0k

300

100

Z 22'
rb + R1 R2 RG
30 r e + ---------------------------------------------- 16
0+1

10
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.47 Ausgangswiderstand des Emitterfolgers, Experiment 6.3-6

Abb. 6.48 Zur maximalen


10V
Aussteuerbarkeit des
Emitterfolgers R1

C1 Q1
1
CE
IE = 0 2
u1
R2 UR RL
E RE u2 max

zeigt Abb. 6.49. Darauf wird noch nher eingegangen. In einem weiteren Experiment
erfolgt die Ermittlung des Innenwiderstandes am Ausgang des Emitterfolgers.
Der Innenwiderstand am Ausgang des Emitterfolgers ist in Abb. 6.47 dargestellt. Es zeigt
sich insbesondere bei mittleren Frequenzen ein sehr niederohmiges Verhalten. Im unteren
Frequenzbereich geht die Wirkung der Abblockkapazitt am Basisanschluss verloren, der
Innenwiderstand wird hochohmiger. Im oberen Frequenzbereich schliet die Diffusions-
kapazitt Cb e die Emitter-Basis Diode kurz. Die Transformationswirkung des Bahnwider-
standes rb /( + 1) geht verloren. Es verbleibt dann nur noch der Bahnwiderstand rb .
Ein Problem stellt die Aussteuerbarkeit dar (siehe dazu Abb. 6.48). Im Arbeitspunkt
ergibt sich als maximale Aussteuerbarkeit bei 1/(C2 )  RL :
(A)
(URE u2, max ) u2, max
= ;
RE RL
6.3 Wichtige Funktionsprimitive mit BJTs 319

4,0V
u1

3,0V

u RE
2,0V

1,0V

u2
0V

-1,0V
50 s 150 s 250 s 350 s 450 s

Abb. 6.49 Ergebnis zur Analyse der Aussteuerbarkeit des Emitterfolgers

(A) RL ||RE
u2, max = URE . (6.53)
RE
Zum zeitlichen Momentanwert der maximal negativen Aussteuerung fliet der Strom
(u2, max )/RL . Im Grenzfall (bergang zum Sperrbetrieb) ist am Emitter des Transistors
(A)
IE = 0. Dann fliet an RE der Strom (URE u2, max )/RE . Daraus erhlt man die Bedingung
fr die grtmgliche Aussteuerung. Zur Untersuchung der maximalen Aussteuerbarkeit
ist eine TR-Analyse durchzufhren. Interessant ist der zeitliche Momentanwert bei grt-
mglicher negativer Signalspannung. Ist der Lastwiderstand zu niederohmig, so geht der
Transistor bei IE = 0 in den Sperrzustand. Abbildung 6.48 veranschaulicht den Sachver-
halt. In einem Experiment soll die getroffene Abschtzung besttigt werden (TR-Analyse
(A)
der Testschaltung in Abb. 6.45). Im konkreten Beispiel ist URE = 2 V. Mit den im Experi-
ment gegebenen Werten betrgt die maximale Aussteuerbarkeit 0,2 V gem Gl. 6.53, was
durch das Simulationsergebnis in Abb. 6.49 besttigt wird.

Zusammenfassung: Der Emitterfolger weist einen hochohmigen Eingangswiderstand mit


(0 + 1) (RL + re ) auf. Die Verstrkung betrgt etwa gleich 1. Der Transistor arbeitet am
Ausgang als gesteuerte Spannungsquelle. Der Innenwiderstand am Ausgang an der Schnitt-
stelle zur Last hin ist ca re + (rb + RB )/(0 + 1). Die Aussteuerbarkeit des Emitterfolgers
ist begrenzt. Sie hngt ab von der Stromergiebigkeit des Emitter-Ausgangs, die durch den
Arbeitspunkt bestimmt wird. Bei zu groen negativen zeitlichen Momentanwerten geht der
Transistor ab einer bestimmten Gre des Laststroms in den Sperrzustand (IE = 0) ber.
Es zeigt sich ein Begrenzungseffekt.
320 6 Funktionsgrundschaltungen mit BJTs

6.3.4 Der Bipolartransistor als Spannungsquelle

Spannungsquellen werden als Funktionsprimitive in vielfltigen Funktionsschaltungen


verwendet. Im Gleichspannungsfall liegt eine Spannungsquelle mit niederohmigem Innen-
widerstand vor. Wechselspannungsmig wirkt nur der niederohmige Innenwiderstand
der Spannungsquelle. Ein parallelgegengekoppelter Bipolartransistor (Abb. 6.50) weist das
Verhalten einer Spannungsquelle auf.
Fr die Funktionsgrundschaltung lsst sich ein Makromodell in Form einer Span-
nungsquelle mit Innenwiderstand angeben. Die Ersatzspannung der Spannungsquelle
betrgt:
 
R1
U2, 0 = 0,7 V 1 + . (6.54)
R2
Die Bestimmung des Innenwiderstandes ri erfolgt durch AC-Analyse. Die Ersatz-
schaltung fr die nderungsanalyse zeigt Abb. 6.51b). Fr den Innenwiderstand des
parallelgegengekoppelten Transistors ergibt sich:
R2 U2 R2
Ux = U2 ; I2 = + gm U 2 ;
R2 + R 1 R2 + R 1 R2 + R 1
 
U 1 R1 + R2 1 R1
r1 = 2 = ||(R1 + R2 ) 1+ . (6.55)
I2 gm R2 gm R2
Bei R1 = R2 ist der Innenwiderstand nherungsweise gleich 2/gm . Die Steilheit ist durch den
Arbeitspunkt festgelegt. Im konkreten Beispiel ist der Arbeitspunkt so, dass re = 26  ist.
Der Innenwiderstand ist demnach ri = 52 . Die Testschaltung fr die Bestimmung des
Innenwiderstands am Ausgang des parallelgegengekoppelten Transistors zeigt Abb. 6.51a.
Das Ergebnis ist in Abb. 6.52 dargestellt, es besttigt die getroffene Abschtzung.

Zusammenfassung: Durch geeignete Parallelgegenkopplung wirkt der Transistor am Aus-


gang als Spannungsquelle mit niederohmigem Innenwiderstand. Die Leerlaufspannung

2 I 2 Die Schaltung wirkt als Spannungsquelle


2
R1 U2 0
Q1
IB
ri
I R2
R2 U2
Voraussetzung: I B I R ; I 2 -----------------------
-;
2 R1 + R2

Abb. 6.50 Der Bipolartransistor als Spannungsquelle


6.3 Wichtige Funktionsprimitive mit BJTs 321

a b 2
I2 U2

R1
gm U x

0 + 1 re

R2 Ux

Experiment 6.3-7: Spgqu

Abb. 6.51 Zur Bestimmung des Innenwiderstandes ri eines parallelgegengekoppelten Transistors;


a Testanordnung; b AC-Ersatzschaltbild

300

100 1 R1
------ 1 + ----- 52
Z 22' gm R2

30

10
10Hz 1,0kHz 100kHz 10MHz

Abb. 6.52 Ergebnis des Innenwiderstands der Spannungsquelle

der Spannungsquelle wird bestimmt durch das Verhltnis der Widerstnde R1 und R2.
Der Innenwiderstand der Spannungsquelle ist nherungsweise (1/gm ) (1 + R1 /R2 ).
Derartige Funktionsschaltungen sind u. a. hilfreich als Spannungsquelle fr die Arbeits-
punkteinstellung.
322 6 Funktionsgrundschaltungen mit BJTs

6.3.5 Der Bipolartransistor als Stromquelle

Stromquellen werden als Funktionsprimitive in Funktionsschaltungen u. a. zur Arbeits-


punkteinstellung eingesetzt. Grundstzlich stellt der Bipolartransistor im Normalbetrieb
eine Stromquelle dar. Das Verhalten einer Stromquelle wird durch Seriengegenkopplung
verbessert (siehe Abschn. 6.1.3). Abbildung 6.53 zeigt den Bipolartransistor betrieben als
Stromquelle mit Angabe eines Makromodells fr das funktionale Verhalten. Das Makromo-
dell wird charakterisiert durch den Konstantstrom I0 und durch den Innenwiderstand ri .
Der Konstantstrom der Ersatzstromquelle des Makromodells fr den Bipolartransistor
als Stromquelle gem Abb. 6.53 ergibt sich aus:
URE
I0 = . (6.56)
RE
Die Bestimmung des Innenwiderstandes erfolgt wiederum durch AC-Analyse (nderungs-
analyse). Der Ausgangswiderstand eines seriengegengekoppelten Transistors ist bei ro
mit RB = R1 ||R2 nur unter Bercksichtigung des Widerstandes rc nherungsweise (siehe
Abschn. 6.1.3):
rc
ri ; bei RB ; ri rc ; bei RB 0. (6.57)
0 + 1
Der Ausgangswiderstand aufgrund von rc ist bei niederohmigem Abschluss der Basis n-
herungsweise gleich rc ; bei hochohmigem Abschluss liegt der Grenzwert bei rc /(0 + 1).
Man beachte, dass bei Frequenzen ab einigen 100 kHz der Widerstand rc durch 1/jCc
zu ersetzen ist. Ein hochohmiger Ausgangswiderstand ist damit nur mit niederohmigem
Abschluss der Basis zu erreichen.
Als nchstes wird der Ausgangswiderstand eines seriengegengekoppelten Transistors bei
rc nur unter Bercksichtigung des Early-Widerstandes ro betrachtet; dazu gilt
folgende Herleitung gem Abb. 6.54:
 
(0 + 1)re + RB
I 2 + gm U x = U 2 U x /ro ;
(0 + 1)re
(0 + 1)re + RB 1
I2 = Ux /RE + U x .
(0 + 1)re (0 + 1)re
Schlielich erhlt man bei Bercksichtigung von Nherungen (z. B. RB  (0 + 1)re ) und
RE  (0 + 1)re ) folgendes Ergebnis:
U2
RE + ro (1 + gm RE ) ro (1 + gm RE ). (6.58)
I2
Die Seriengegenkopplung mit RE erhht nur unter Einfluss des Early-Widerstandes den
Ausgangswiderstand auf etwa ro (1 + gm RE ), wenn die Basis hinreichend niederohmig abge-
schlossen ist. Bei starker Gegenkopplung mit RE (0 +1)re nimmt der Innenwiderstand
am Ausgang den Wert r0 (1 + 0 ) an.
6.3 Wichtige Funktionsprimitive mit BJTs 323

2 Die Schaltung wirkt als Spannungsquelle


2
R1
I B Q1 I0 I0
ri
I R2
R2 RE U RE Voraussetzung: I B I R ; U RE 1, 5V ;
2
die Mindestspannung betrgt: U 2 U RE + 1V ;

Abb. 6.53 Der Bipolartransistor als Stromquelle

a b