You are on page 1of 6

AUDIO

AUDIO

Aplicando en la prctica los conocimien-


A MPLIFICADOR DE tos tericos vertidos en Saber Electrni-
ca N 149 y 150, describiremos a conti-
nuacin el circuito completo de un ampli-
AUDIO HIGH END ficador de audio de alta potencia disea-
do con MOS-FET. Se trata de un diseo
de los laboratorios Pass.

Por Egon Strauss

1.) El Circuito del Amplificador comportamiento muy particular en ca- cin es algo diferente debido a que el
da caso. En los transistores bipolares coeficiente de temperatura de los mis-
Para evaluar el circuito completo de existe un coeficiente de temperatura po- mos es positivo hasta una corriente rela-
este modelo, observaremos las figuras 1 sitivo que, produciendo que la tensin tivamente elevada, pero despus se
y 2, en las cuales se ilustra un canal de juntura VBE baje con la temperatu- transforma en negativo. En el caso del
completo del amplificador estereofni- ra, causa un incremento de la corriente amplificador que estamos describiendo,
co; la de la seccin de excitador es la base-emisor. Al aumentar la corriente, el coeficiente es positivo hasta unos 3A,
primera y la de la seccin de etapa de baja la tensin aun ms, se produce un de manera que bajo condiciones nor-
salida es la segunda de las dos figuras. circulo vicioso que puede terminar en males de funcionamiento, la polariza-
Comenzando por la etapa de salida un escape trmico (thermal runaway), cin aumentar ligeramente al aumen-
con una rpida visin previa, vemos que capaz de destruir el transistor en pocos tar la temperatura.
se usan dos bancos de 12 transistores segundos. Sin embargo otro factor muy im-
MOS-FET en paralelo. Esta configura- Este coeficiente de temperatura es portante es la tensin entre compuerta
cin de drenaje comn es muy caracte- responsable de la segunda tensin de y surtidor, VGS, del MOS-FET que de-
rstica para los transistores MOS-FET, ruptura en los dispositivos bipolares que be ser balanceada cuidadosamente en
que de esta manera solo aportan ganan- limita seriamente la utilizacin de un para poder usar los diferentes transisto-
cia de corriente y no de tensin. Los transistor en tensiones altas al producir res en paralelo. De otra manera, algunas
dispositivos MOS-FET estn arreglados puntos calientes en la superficie del unidades llevarn toda la carga y otras
de forma complementaria, con los de transistor que modifican la curva de la ninguna o poca. Diferencias en VGS
canal P en el lado negativo del circuito corriente del transistor. En un caso tpi- entre diferentes ejemplares pueden lle-
y los de canal N del lado positivo. En co vemos por ejemplo que el transistor gar a 0,5 volt.
concordancia con lo expuesto anterior- bipolar MJ15024 est calificado para Todos estos problemas son reduci-
mente, se encuentran en serie con com- una disipacin de 250 watt con una dos si se usa transistores MOS-FET ba-
puerta y surtidor sendos resistores que tensin de 25 volt, pero decae a 100 lanceados (matched). Adems al usar re-
cumplen las funciones ya conocidas. El watt con una tensin de 100 volt. Este sistores en el surtidor del orden de 1
resistor de compuerta impide las oscila- fenmeno, denominado en ingls cu- se soluciona este problema. El conjunto
ciones y el del surtidor asegura una dis- rrent hogging, es la causa por la cual es de los 24 transistores agrega solo 0,04
tribucin equitativa de la participacin necesario que en el funcionamiento en a la impedancia de salida de lazo abier-
de corriente en cada dispositivo. paralelo de transistores bipolares se debe to. Se obtiene as una estabilidad de po-
Un problema muy serio en el cone- usar resistores de emisor para obtener larizacin de la etapa de salida.
xionado en paralelo de transistores, tan- una participacin pareja de la corriente Otro aspecto que se soluciona con
to bipolares como MOS-FET, es el de todas las unidades. resistores de esta magnitud (1) al ac-
coeficiente de temperatura que tiene un En transistores MOS-FET la situa- tuar como proteccin del conjunto en

46 Saber Electrnica N 153


AUDIO
ra el banco de
Figura 1 canal N.
Se conecta
el potenci-
metro P3 so-
bre los termi-
nales de com-
puerta y surti-
dor del MOS-
FET de pola-
rizacin para
protegerlo de
interrupciones
accidentales.
En este caso al
fallar desapa-
rece la polari-
zacin y se
evitar una
conduccin
excesiva. La
conexin de
C7 sobre Q11
asegura baja
impedancia y
caractersticas
pasivas en al-
tas frecuen-
cias.
En el cir-
cuito de las fi-
guras 1 y 2
abarcamos to-
caso de fallar una unidad. Esto permite En el caso de los MOS-FET debe- do el amplificador A75 y en estos cir-
proteger a todas las dems unidades y mos recordar que la tensin VGS es del cuitos debemos observar algunas otras
limitar la falla a la unidad defectuosa. orden de los 3,5 a 5 volt. Por este moti- caractersticas muy importante. Una de
Por otra parte, si se desea reducir el vo se ajusta el conjunto resistor R80 y ellas es la conexin de los diodos zner
valor hmico de este resistor, es factible potencimetro P3 hasta que en P3 apa- Z3 y Z4 entre excitacin y salida. Estos
bajar su valor a 0,33 con resultados rezca una tensin VGS = 4 volt. En es- diodos zner proveen una proteccin de
satisfactorios, siempre que todas las uni- tas condiciones se obtendr una co- las compuertas de salida con respecto a
dades estn bien balanceadas. rriente a travs de ambos componentes eventuales casos de sobreexcitacin.
Como el amplificador debe funcio- que producir una tensin constante. En el punto nodal de salida vemos
nar en clase A, es necesario polarizar las La tensin de polarizacin para Q11 es tambin un circuito RC consistente de
etapas en consecuencia. Se utiliza para la suma de ambas tensiones de acuerdo R31 y C8. Este circuito ayuda a estabi-
ello las fuentes de tensin provistas por a la siguiente expresin: lizar el amplificador para el caso de
Q11. Se emplea en esta etapa una pola- VR80+P30 aplicarlo a cargas complejas que puedan
rizacin entre compuerta y surtidor, la Esto produce una tensin VGS = 4 producir oscilaciones resonantes de alta
tensin VGS. Este concepto es similar volt. Para polarizar entonces la etapa de frecuencia causadas por la excitacin de
al que se usa muchas veces en amplifi- salida hacia la conduccin se necesitan cargas reales con sus respectivos cables
cadores con transistores bipolares con la unos 9 volt sobre Q11, que se compo- de conexin. Este tipo de circuito es
tensin entre base y emisor VBE en un nen de 4,5 volt para el banco de transis- usado en muchos amplificadores de es-
circuito multiplicador. tores de salida de canal P y 4,5 volt pa- tado slido de toda ndole.

Saber Electrnica N 153 47


Amplificador de Audio HIGH END

Figura 2

Se usa tambin un agregado de rea- cador sin realimentacin desde la etapa res de tal manera que R23 y R24 sean
limentacin que incluye los drenajes de de salida, con R81 abierto, con valor iguales a R81. En este caso particular,
Q9 y Q10 y su conexin a R3 a travs infinito o mejor expresado, sin resistor un 50% de la realimentacin proviene
de los resistores R23 y R24. Esto per- R81. Se observa que esta curva muestra del circuito de cada uno de ellos. Otras
mite lograr dos puntos de salida que una respuesta muy lineal y con un valor variantes permiten modificar el valor de
poseen la misma tensin alterna, pero mximo de 0,3% en el valor de poten- R81, de tal manera que con un valor
estn polarizados con una diferencia de cia especificado. Muchos expertos opi- ms bajo habr ms realimentacin des-
9 volt. Los resistores R23 y R24 dividen nan que este resultado hace que el ren- de la etapa de salida y con un valor ms
estos 9 volt en la mitad y logran as un dimiento del amplificador con MOS- alto habr menos. La cifra de distorsin
punto de tensin media que es casi FET sea muy parecido al de amplifica- sufre un cambio proporcional con el va-
idntico con la tensin de salida real. dores a vlvulas. Consideramos que este lor de R81, debido a que la realimenta-
La presencia del resistor R81 se de- tipo de comparacin es sumamente elo- cin desde la etapa de salida es mxima
be a la seleccin del grado de realimen- gioso, tanto para el amplificador a con el valor cero de R81.
tacin negativa que deseamos incluir en MOS-FET, como para el amplificador a La modificacin de este valor tiene
el amplificador. Al mismo tiempo pode- vlvulas. No debemos olvidar que esta- sin embargo tambin una importante
mos analizar a fondo algunos aspectos mos en presencia de equipos High End influencia sobre la cifra de rechazo de
relacionados con el efecto de la presen- en ambos casos. modo comn (CMRR) de la etapa de
cia en mayor o menor grado de esta rea- Entre los dos extremos de valores de entrada balanceada del amplificador,
limentacin sobre el circuito. R81, cero e infinito, existen sin embar- como fue ya mencionado ms arriba.
Los extremos son las siguientes: R81 go mltiples variantes que sern trata- Se observar que al aumentar el va-
igual a cero significa que toda la reali- das a continuacin. Una de las posibili- lor de R81 desde cero, se presentar
mentacin proviene de la etapa de sali- dades es elegir los valores de los resisto- una reduccin en el valor de CMRR.
da, en un 100%. R81 igual a Este aspecto es sin embargo so-
infinito (circuito abierto) signi- lo de importancia si se usa una
fica que no habr realimenta- Figura 3 entrada balanceada. Si se decide
cin desde la etapa de salida, usar slo la entrada positiva y
pero en cambio el nico paso cortocircuitar la entrada negati-
de realimentacin vendr de la va, esta disminucin del factor
etapa de salida del circuito de CMRR no influir. Lo mismo
entrada, a travs de los resisto- sucede si no se necesita un
res R23 y R24. En este caso la CMRR muy alto para obtener
etapa de salida del amplifica- el valor de rechazo de ruido que
dor y su salida no estarn in- se necesita en la prctica en el
cluidas en el lazo de realimen- amplificador. Sin embargo, si se
tacin. En la figura 3 vemos la desea lograr el mximo valor
curva de respuesta del amplifi- posible del CMRR, ser necesa-

48 Saber Electrnica N 153


AUDIO
rio calibrar los resistores de realimenta- alta impedancia. En el modo no-balan- paralelo de R5, R28 y R30 (de 1,34
cin reduciendo los valores de R3 y ceado, la llave cortocircuita la entrada Kilohm) Esta impedancia de entrada
R27 por un valor similar a R81 y colo- negativa y desconecta los resistores R28 de 475 + 1340 = 1815 aparece en for-
car eventualmente un tercer resistor en y R5, dejando R30 a masa para una im- ma individual en ambas entradas del
este circuito. Una forma sencilla de pedancia de entrada de 75k. Cuando modo comn con respecto a seal y
conseguir esta calibracin seria usar un la llave se encuentra en el modo balan- ruido.
potencimetro de 1 Megohm y ajustar- ceado, se conectan los resistores R28 y En la entrada positiva es tambin
lo hasta lograr el mejor valor de R5 a masa. Para compensar entonces el este el valor de impedancia para la se-
CMRR. Un valor nominal de 40dB es agregado de R30 en la entrada positiva al, debido a que el circuito de la entra-
aceptable y el valor encontrado sin pro- y para mantener un factor CMRR co- da positiva no est conectado con la sa-
blema en este modelo es mejor que rrecto, resulta necesario agregar R27 en lida del amplificador y esta impedancia
60dB. paralelo con R3 en el lazo de realimen- es pasiva. En la entrada negativa, sin
Con respecto a los capacitores C9 y tacin. embargo, intervienen tanto la impedan-
C10, debemos sealar que son slo op- El amplificador A75 posee una en- cia pasiva como las seales en la salida
tativos. Su valor no est indicado en trada balanceada sin necesidad de usar en la formacin de la impedancia de
forma expresa en el circuito de la figura ningn circuito activo externo, lo que entrada.
1, debido a que el mismo puede variar significa una ventaja. El precio que de- Asumiendo que las entradas de la
entre 5 y 39pF. La presencia de estos bemos pagar por esta prestacin es sin seal diferencial sean iguales en ampli-
capacitores slo es necesaria en el caso embargo una impedancia baja para un tud pero opuesta en fase en las dos en-
que haya un problema de distribucin rendimiento alto. El motivo es que los tradas, podemos apreciar que el funcio-
de componentes o algn motivo similar transistores MOS-FET poseen capaci- namiento del lazo de realimentacin
de lugar a oscilaciones de alta frecuencia dades finitas que pueden interaccionar tratar de formar tensiones iguales en
que con la colocacin de estos capacito- con circuitos complejos de alta impe- las compuertas de los transistores
res quedar eliminada. Si no hubiera os- dancia. Para prevenir entonces eventua- MOS-FET del par diferencial. En el
cilaciones sin los capacitores, no ser les distorsiones en frecuencias altas es ejemplo de 1 volt de tensin en la en-
necesario colocar los mismos. Adems necesario mantener los valores resistivos trada positiva, la tensin de la compuer-
debe considerarse en este caso tambin tan bajo como sea posible. ta ser 0,738 volt. Este mismo valor de
la posibilidad de incrementar el valor de En la figura 4 vemos un circuito 0,738 volt aparecer entonces tambin
los resistores de compuerta de los equivalente del funcionamiento en mo- en la entrada negativa del resistor R2 de
MOS-FETs. do balanceado. En un amplificador di- 475. Si se excita entonces simult-
Para el caso en que la entrada nega- ferencial existen cuatro maneras para neamente con 1 volt, la corriente a
tiva del circuito de entrada balanceada analizar un circuito de esta naturaleza: travs de R2 se comporta como si R2
quede abierta, pueden presentarse ines- la impedancia de entrada de modo co- fuera 475/1,738 = 273. Bajo estas cir-
tabilidades que deben eliminarse por mn, la impedancia de entrada positiva, cunstancias, la impedancia de entrada
medio de los resistores R28 y R29. la impedancia de entrada negativa y la de la parte negativa del par balanceado
Se observa que en el diseo del impedancia de la entrada diferencial. La es menor que el resistor de entrada y
equipo A75 se tomaron en cuenta mu- impedancia de entrada de modo comn debe ser tomada en cuenta. A su vez la
chas variantes causadas por componen- con respecto a seal y ruido, es R4 (de impedancia diferencial en la entrada ba-
tes y/o armado y la forma como com- 475) en serie con la combinacin en lanceada es la suma de las impedancias
pensar las mismas. Al mismo
tiempo creemos que este tipo Figura 4
de anlisis es sumamente fa-
vorable para una comprensin
en profundidad de estos fen-
menos.
En el circuito de entrada
de la figura 1 vemos la pre-
sencia de una llave que permi-
te la conmutacin entre un
circuito de entrada balancea-
do de baja impedancia a otro
de entrada no-balanceada de

Saber Electrnica N 153 49


Amplificador de Audio HIGH END
TABLA 1. Lista de transistores MOS-FET con sus equivalencias.

TIPO Canal Disipacin Corriente RDS Reemplazos


IRFD110 N 1 WATT 0,5 AMP <1 OHM IRFD113, IRFD123, IRFD120, IRFD223, IRFD210, IRFD220,
IRFD9110 P 1 WATT 0,5 AMP <1 OHM IRFD9113, IRFD9123, IRFD9120, IRFD9220,
IRF510 N 20 WATT 4 AMP. <1 OHM IRF512, IRF612, IRF610, IRF710, IRF712, ECG2382,
IRF9510 P 20 WATT 4 AMP. <1 OHM IRF9512, IRF9612, IRF9610, ECG2372,
IRF230 N 75 WATT 9 AMP. <1 OHM IRF130, 2N6756, IRF231, IRF232, IRF233, IRF230, N6758, IRF330,
IRF9231 P 75 WATT 9 AMP. <1 OHM IRF9230, IRF9232, IRF9233, IRF9130, IRF9132,

de entrada, o sea 1815 + 273 = 2088. 2.) La Prueba y Seleccin I = (V-4) / R1 = 11/R1
Todos estos diferentes valores per- de Transistores MOS-FET
miten varios circuitos de excitacin con La seleccin de componentes, sobre Donde I es la corriente del transis-
excelentes resultados. A continuacin todo de los transistores MOS-FET, es tor que debemos emparejar. Un valor
mencionaremos algunos. muy delicada y es esencial para lograr nominal correcto sera por ejemplo 5
Una de las variantes surge de la mis- los resultados excelentes que los ampli- mA, para lo cual necesitamos un resis-
ma figura 4. En este caso la entrada po- ficadores de audio en base a MOS-FET tor de 2,2k a partir de la fuente de 15
sitiva es excitada por un preamplifica- pueden brindar. Para facilitar esta tarea volt. Se calcula que la cada de tensin
dor adecuado que permita la excitacin presentamos en la Tabla 1 algunos tipos en el MOS-FET es de 4 volt y por lo
de un amplificador final cuya impedan- de MOS-FET adecuados para cada fun- tanto la corriente surge de la expresin
cia de entrada sea del valor de 1815. cin (RDS es la resistencia entre drenaje simplificada de I = 11/R1. La diferencia
La entrada negativa puede terminarse y surtidor). entre la prueba con transistores de canal
con un circuito pasivo del surtidor a En algunos proyectos se utilizan N y de canal P consiste en la polaridad
masa con la impedancia de salida que muchos transistores MOS-FET en pa- con la cual los transistores son introdu-
requiera la fuente activa. En este caso se ralelo en distintas posiciones del circui- cidos al circuito. En el caso del canal N
logra la plena capacidad de rechazo de to. Para lograr un resultado coherente es el surtidor el que debe ir a masa y en
ruido caracterstica de la entrada balan- en este caso es necesario verificar los pa- el caso del canal P es el drenaje que de-
ceada y se evita la necesidad de excitar rmetros ms significativos de cada uni- be ir a masa. En ambas pruebas se co-
una impedancia muy baja en la entrada dad y ordenar las mismas de acuerdo a necta la compuerta al drenaje durante la
negativa. esta clasificacin. El uso de un proba- medicin.
Otra variante sera usar la entrada dor adecuado resulta indispensable y El circuito de comprobacin es sen-
negativa, ya que su impedancia balan- por otra parte disponer de un instru- cillo, pero se puede usar para diferentes
ceada de 273 no es mucho ms baja mento de esta ndole puede ser intere- comprobaciones y mediciones de todo
que el valor reglamentario de 300, sante para todo laboratorio cuyo tcni- tipo de MOS-FET, adaptando los valo-
mitad del valor de 600, usado como co desea trabajar con este tipo de com- res de V y R1 para cada tipo de transis-
norma en circuitos balanceados. ponente. A continuacin describiremos tor.
Finalmente, si el preamplificador un instrumento sencillo pero confiable Generalmente, el balance entre tran-
elegido no puede excitar estas impedan- para las pruebas ms importantes de sistores usados en las etapas de entrada
cias bajas, siempre es posible usar la lla- MOS-FET. es ms crtico que el de las etapas de sa-
ve de balanceado no-balanceado y En la figura 5 vemos el circuito de lida debido a que slo se dispone de
operar en forma no-balanceada y se ob- este probador de MOS-FET, en sus dos 10mA desde la fuente de corriente de
tendr una impedancia alta del orden versiones para transistores de canal N y polarizacin. Esta corriente debe ser re-
de los 75. Otras variantes son posibles de canal P. La fuente de alimentacin partida en forma igual entre todos los
pero creemos haber demostrado amplia- de este sencillo probador es de 15 volt, MOS-FET del sector para lograr un
mente la versatilidad de este tipo de cir- con el positivo a un terminal de la funcionamiento correcto. Se debe en-
cuito. fuente y el negativo al otro terminal y a tonces equilibrar la tensin de VGS de
En todos los casos el parmetro ms masa. Se usa un resistor limitador de todas las unidades conectadas. Con una
importante de conservar es que los valo- corriente cuyo valor debe ser conocido, corriente de 5mA, el valor de la resis-
res en el sector positivo y negativo sean ya que por intermedio del mismo se tencia equivalente del surtidor ser de
idnticos, sin darle demasiado impor- puede hallar la corriente de cada uni- 15. Asumiendo un equilibrio de la
tancia al monto individual de estos va- dad. La misma surge de la siguiente ex- corriente dentro de los 2mA, debemos
lores. presin: calcular la tensin VGS a equilibrar con

50 Saber Electrnica N 153


AUDIO
TABLA 2. Spread de valores de VGS medidos en MOS-FET.
Figura 5
Canal N Canal P
VGS valor mnimo (para ISD = 170 mA) 4,00 volt 3,79 volt
VGS valor mximo (para ISD = 170 mA) 4; 57 volt 4,15 volt
VGS valor promedio (para ISD = 170 mA) 4,42 volt 4,01 volt

la expresin V= IR = 0,002 x 15 = MOS-FET slo es nece-


30mV. Por lo tanto con una corriente sario controlar su ten-
de 5mA del circuito de prueba, debe- sin VGS, cuyo valor
mos conseguir un balance de 30mV debe ser de 4 a 4,6 volt.
en los transistores de cada par. No es Al mismo tiempo se
necesario efectuar el balance en tran- puede eliminar unida-
sistores fuera del par, sea de canal P o des que no funcionen.
de canal N. Los transistores
Si no fuera posible encontrar unida- MOS-FET de potencia
des con los valores adecuados, ser ne- de salida se miden con
cesario insertar resistores en serie con el una corriente 170mA.
surtidor para compensar la diferencia. Este valor requiere un resistor de 56, es necesario efectuar una segunda lectu-
El valor de esta resistencia se calcula to- 2 watt o eventualmente 2 resistores de ra con una corriente ms alta, por ejem-
mando la diferencia de los valores de 100, 1 watt, en paralelo. En este caso plo 0,5A y usar los valores de ambas
VGS dividido por 5mA. Si la diferencia conviene tener un surtido amplio de mediciones para calcular la transcon-
de VGS es 100mV, entonces R = unidades debido a que muchos amplifi- ductancia de acuerdo a la frmula vista
0,1/0,005 = 20. En este caso se coloca cadores usan 12 MOS-FET de canal N ms arriba. (S = DISD/DEGS).
entonces un resistor de 20 en serie y 12 de canal P. Es recomendable dispo- Se observa que las funciones del
con el surtidor del MOS-FET que tiene ner de una cantidad mayor para poder sencillo probador de MOS-FET permi-
la tensin VGS ms baja. seleccionar los ms adecuados. La dis- te las siguientes operaciones:
Con los transistores de potencia me- persin de los valores obtenidos, el a.) eliminar unidades defectuosas
dia se procede en principio de la misma spread, es bastante amplia como ve- b.) balancear unidades de diferentes
manera, pero usando una corriente ms mos en la Tabla 2. valores
alta, de 20mA, aproximadamente. Esto Otra comprobacin que se puede c.) determinar la transconductancia
requiere modificar el valor del resistor realizar con el esquema de prueba de la del MOS-FET
serie a 560, debido a que R = (15 figura 5 es la determinacin de la trans- Tomando en cuenta la sencillez del
5)/20 = 500. En estos transistores conductancia del MOS-FET. Para ello dispositivo, el resultado es atrayente.

MANTENIMIENTO Y REPARACION DE REPRODUCTORES DE COMPACT DISC


Se trata de un verdadero
manual para la reparacin de estos
equipos que posee teora, prctica y
montajes de instrumentos imprescindi-
bles para la localizacin de fallas, ajus-
tes y puesta a punto de los equipos

Pdalo en los mejores


quioscos del pas