Fundamentos de Electrnica

Laboratrio

Transstor de Efeito de Campo

MOS-FET

IST-2013/2014
2 Semestre
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

I-Introduo

Com este trabalho pretende-se atingir os seguintes objectivos:

a. Caracterizar o comportamento dum transstor de efeito de campo, canal n,

medindo aos seus terminais as suas caractersticas corrente-tenso e extrair da
os parmetros fundamentais do respectivo modelo de primeira ordem.

b. Realizar uma aplicao experimental onde se mostra a utilizao dum MOS-FET

enquanto porta lgica e enquanto amplificador e comparar os resultados
experimentais com os obtidos por simulao.

c. Ilustrar a ligao entre os modelos dos dispositivos utilizados na indstria

dominante de circuitos integrados - Tecnologia CMOS (Complementary metal
oxidesemiconductor) - e os princpios fsicos que lhes subjazem.

A placa de ensaio para a caracterizao do comportamento do transstor de efeito de

campo bem como para a extraco de parmetros do correspondente modelo de primeira
ordem ser a representada na Fig. 1.

Fig.1- Placa de ensaio para o estudo do transstor de efeito de campo.

1
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

O transstor de efeito de campo obtido a partir do integrado HEF4007, Fig.2. Este

integrado de tecnologia CMOS contm trs transstores de efeito de campo, canal n
(NMOS) e trs de canal complementar p, PMOS. O corpo dos transstores NMOS
coincide com o substrato p do integrado. Neste substrato implantada uma regio n que
ir constituir o corpo comum dos transstores PMOS. A juno p-n assim constituda,
como alis todas as junes secundrias que esto presentes na constituio de cada
transstor de efeito de campo, no devero estar directamente polarizadas. Assim, ao
substrato p usual atribuir o potencial de referncia mais baixo do integrado (VSS) e ao
corpo n, o potencial de referncia mais elevado (VDD). VSS e VDD por sua vez
asseguraro, do ponto de vista dinmico, um caminho de baixa impedncia do corpo dos
transstores para a massa do circuito onde o integrado se insere. Neste trabalho
usaremos apenas um transstor de canal n, o transstor N2(NMOS) com os terminais
dreno-DN2(5), porta-G2(3), fonte-SN2(4) e corpo-VSS(7). Os transstores de canal p no
sero utilizados. Para que o corpo
destes transstores no se encontre a um potencial flutuante, um condensador de 1F
colocado entre o terminal 14 (VDD) e terminal 7(VSS).

Fig.2- Representao do circuito integrado HEF4007 com o seu esquema funcional.

II-Actividade pr-laboratorial

II.1 Caracterizao do transstor

Considere o circuito de polarizao do transstor M1 indicado na Fig.3 onde o divisor

potenciomtrico constitudo por RG1 e RG2 fixa o valor do potencial do terminal de
porta, RG1 = 150k , RD = 5,1k , RS = 5,1k , RL = 1M e VDD = 20V .
Abaixo vem indicado o modelo de primeira ordem do transstor utilizado quer na
anlise terica quer na simulao com o PSPICE. Considere que o parmetro A do
modelo terico do transistor definido por A = K pW / L . Para poder usar esse
modelo na simulao, seleccione o transstor MbreakN4 da lista de smbolos do
programa Schematics, edite o respectivo modelo com edit>model>Edit instance
Model (Text.), e com Copy/Paste substitua-o pelo modelo do N4007.

2
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

Fig.3

MODELO PARA O PSPICE

.model N4007 NMOS(Level=1 Kp=438u Vto=1.3 Lambda=.01 W=30u L=10u Gamma= 2 Xj=0
Tox=1200n Phi=.6 Cbd=2.0p Cbs=2.0p Pb=.8 Is=16.64p N=1 Cgso=.1p Cgdo=.1p)
*$

A. Determine analiticamente RG2 para que se verifique UGS=2.5V (utilize a

aproximao lambda=0). Indique os valores das grandezas que definem o
ponto de funcionamento em repouso do transstor MOS e determine o valor
dos parmetros gm , rds e cgs do respectivo modelo incremental (ver teoria-
Cap 4-Regime dinmico). Considere ox= 3,96 0 .

B. Desenhe o circuito equivalente ao da figura 3 mas apenas para as

componentes incrementais. Determine o valor do ganho de tenso
G = VO / VG = vo / vi admitindo que, para a frequncia de operao no se
fazem sentir os efeitos capacitivos associados s capacidades do MOS e que
as capacidades presentes no circuito exterior tm uma impedncia
desprezvel.

C.

1. Desenhe o esquema da Fig.3. no Schematics do PSPICE com incluso do

modelo acima indicado do transstor de efeito de campo canal n (N4007)
com o terminal do corpo do MOS ligado fonte. Considere
CG = CL = CS = 3,3 F RL = 1M e o gerador vi do tipo VSIN com
VOFF=0, VAMPL=100mV e FREQ=1kHz.

3
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

2. Anlise DC. Determinao do ponto de funcionamento em repouso

Entre em Setup Analysis, active os botes Bias Point Detail e

Temperature para a anlise temperatura de 27C e posteriormente
para 40C. Por consulta do ficheiro de sada output file justifique as
diferenas encontradas nos valores do ponto de funcionamento em
repouso do MOS a estas temperaturas. Apenas para 27C, e por consulta
do ficheiro output file indique quais os valores dos respectivos
parmetros do modelo incremental gm, rds e cgs.

3. Anlise de regime transitrio para componentes incrementais

Entrando em Setup Analysis e activando o boto Transient, realize uma

anlise de regime transitrio durante 5ms com um passo(Step ceiling) de
10us.

i. Obtenha uma cpia das formas de onda da tenso na

porta e no dreno.

ii. Determine o ganho do amplificador

G = VO / VG = vo / vi e o valor mdio da tenso vO.

iii. Desligue da fonte (S) o terminal do corpo do transstor

Mos e ligue-o massa. Qual o novo valor do ganho
G?Justifique a alterao.

D. Execute a anlise de regime transitrio para a amplitude do sinal vi igual a

1,5V para a situao em que o terminal de corpo do transstor Mos est
ligado fonte. Mostre os andamentos de vi, vGS e vDS (para vGS e vDS utilize as
pontas de prova diferenciais (Marker Voltage Differential). Indique tambm
para que valores de vi o transstor opera na regio de corte.

II.2 Funo de transferncia duma montagem de fonte comum

1. Desenhe no Schematics do PSPICE o circuito da Fig.5 onde VDD=10V e

substitua vI por uma fonte de tenso contnua VI. Para o intervalo de varrimento
0 VI 10V:
a) Obtenha a caracterstica de transferncia vO(vI) e sobre esse grfico,
assinale os pontos de fronteira entre cada uma das regies de
funcionamento do transistor e trace a recta vDS = vGS VT que separa a
regio de saturao da regio de no saturao.
b) Obtenha o grfico do ganho incremental G=dvO/dvI em funo de vI
entrando no menu Add>Add Trace do PSIPCE A/D, activando a funo
D() e escolhendo vO como argumento.
c) Iindique os intervalos de vI onde o transstor se comporta como porta
lgica (|dvO/dvI|<1).

4
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

III-Actividade laboratorial

III.1 Determinao de VT, A=KpW/L do MOS de tipo n

Na saturao a corrente de dreno pode ser expressa como funo da tenso de porta
na seguinte forma:
A 1 W
iD = ( vGS VT ) = K p ( vGS VT ) para vGS VT (1)
2 2 L

onde VT a tenso de limiar e Kp o parmetro de transcondutncia.

Como iD linear com vGS , o valor de VT obtido da interseco com o eixo dos
xx e a inclinao da recta permite obter A / 2 . Esta recta dever poder interpolar a
regio linear do grfico experimental iD vGS correspondente regio de
funcionamento do MOS com inverso forte do canal.
Procedimento:
1. Estabelea o esquema de ligaes mostrado na Fig.4.a, comeando por verificar
se os shunts S1 e S2 esto nas posies indicadas. A tenso VDD obtida da
fonte de alimentao PS503A. O ampermetro A conseguido com o multmetro
DM502A depois de seleccionar a funo mA>DC, o campo de medida 20mA e
escolher o terminal de entrada mA e o de sada LOW. O voltmetro V
conseguido tambm com um multmetro DM502A depois de seleccionar a
funo VOLTS>DC, o campo de medida 20V e escolher os terminais
VOLTS/-LOW.
2. Varie a tenso de porta VGS = VDS de 0 a 7V com um passo de 0,5V at 3V e de
2V de 3 at 7V, registe os valores medidos e os valores correspondentes de
corrente de dreno. Para continuao da parte experimental passe para o ponto 1
de III.2 estabelecendo as alteraes do circuito a requeridas.
3. Com base no grfico obtido no plano iD vGS e partindo da recta que melhor
se adapta regio da caracterstica correspondente inverso forte do canal
determine os parmetros A, VT e Kp(admita a relao W/L=3).
4. Calcule diD dvGS quando VGS = VDS = 2,5V .

5
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

1 1
RD = 680 RD = 5.1k
A A

D D
B + +
G _ VDD S3 G B _ VDD
V
V S1 S1
S S
Rg = 12k
S2 2
+ RS S2
RS = 5,1k _ VG
0 0
(a) (b)

Fig.4-a) Montagem do transstor como dispositivo de dois terminais b) Polarizao do

transstor com duas fontes de tenso independentes.

III.2 Determinao do parmetro de efeito de corpo

No caso em que o terminal de corpo B est acessvel, e no curto-circuitado com a

fonte, a aplicao duma tenso traduz-se numa alterao da tenso de limiar descrita
por
VT = ( Sinv U BS ) Sinv1/ 2
1/ 2
(2)

onde Sinv representa a tenso de inverso do canal para a qual se assume o valor de
0.6V.
Procedimento:
1. Imponha VGS = VDS = 5V na montagem correspondente Fig. 4.a. Em seguida
retire o shunt S2 e registe o novo valor de corrente de dreno. Reponha de novo
o shunt, desligue o gerador e querendo continuar a execuo da parte
experimental passe para o ponto 1 de III.3 procedendo s alteraes a
requeridas.
2. Determine UBS nesse circuito bem como o novo valor da tenso de limiar VT
que possa ajustar-se equao (1) e o valor do parmetro .

III.3 Determinao de rds e gm do MOS tipo n

Se a modulao do comprimento do canal for considerada, a corrente de saturao
de dreno assume a forma:
A 2
iD = ( vGS Vt ) (1 + vDS ) (4.3)
2
A resistncia incremental de sada nestas condies ser dada para o ponto de
funcionamento em repouso (VGS0, VDS0) e para VGS constante por

6
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

-1
i 1 V
rds = D = A
vDS VGS I D I D (4.4)
VDS

I D

A resistncia incremental e o parmetro de Early VA so assim obtidos a partir da

recta que interpola a caracterstica experimental I D VDS na vizinhana dum dado
VDS na regio de saturao supondo constante VGS. A resistncia incremental o
inverso da inclinao dessa recta e o parmetro VA encontrado a partir da
interseco com o eixo dos xx (ID=0, VDS=-VA) .
Para um dado VDS0 e para VGS constante a transcondutncia incremental ser
expressa por:
di 2I D
gm = D 2 AI D
dvGS VDS VGS Vt
(4.5)
I D

VGS

Procedimento:
1. Retire o condutor que une o terminal D ao terminal G da montagem da Fig. 4.a
e, conforme a Fig. 4.b, estabelea a ligao do dreno D para a resistncia
RD = 5,1k . Ligue o ponto 2 do circuito ao gerador VG de modo a garantir no
voltmetro V o valor VGS=2,5V.
2. Mea a corrente no ampermetro A e a tenso VDS no voltmetro V e faa variar
VDD de modo a que VDS varie de 0 a 2V com um passo de 0,5V e de 3V a 7V
com um passo de 2V. Registe os valores medidos.
3. Registe tambm o valor de ID para VDS=3V e VGS=3V.
4. Determine, conforme a definio, os parmetros incrementais gm, rds e para o
ponto de funcionamento VGS=2,5V e VDS=3V.

III.4 Caracterstica de transferncia

O circuito representado na Fig.5 permite ilustrar a utilizao do transstor de
efeito de campo quer como porta lgica quer como amplificador de fonte comum. A
derivada da curva vGS-vDS representa o ganho incremental do amplificador. O sinal
negativo da derivada dvDS/dvGS d conta da funo inversora da montagem. A regio
da curva onde a derivada em mdulo superior a 1 tem interesse no domnio
analgico para a amplificao linear. As regies onde a derivada inferior a 1 tm
interesse no domnio digital.
Procedimento:
1. Previamente ao estabelecimento do esquema de ligaes procure visualizar no
canal 1 do osciloscpio o sinal vI. Este sinal obtido do gerador de funes
FG503 comeando por rodar o boto FUNCTION no sentido contrrio ao dos
ponteiros do relgio de forma a seleccionar o sinal sinusoidal com DC
OFFSET. Seguidamente, com os botes de ajuste, assegure-se que esse sinal
satisfaz as seguintes especificaes: Voffset=5V, Vpico-a-pico=10V,
frequncia=100Hz.

7
 Fundamentos de Electrnica 5 Trabalho de Laboratrio

2. Ligue o mdulo PS503A e, com o voltmetro, assegure-se que a tenso aos seus
terminais VDD=10V.
3. Estabelea o esquema de ligaes mostrado na Fig. 5 com todos os
instrumentos desligados.
4. Obtenha uma cpia das formas de onda vI(t) e vO(t) bem como da caracterstica
de transferncia vO(vI).
5. Indique sobre esta caracterstica os intervalos de valores de vI correspondentes
s diferentes regies de funcionamento do transstor. Trace a recta tangente
curva em vI=2,5V. Para esse mesmo ponto determine o ganho incremental GV
=dvO/dvI e calcule a transconductncia do transstor(gm).

RD = 5,1k
R

Rg = 12k G D vO
+
R B
_ VDD
Osc.-Ch-2
S

~ vG
Osc.-Ch-1

Fig 5 Montagem de fonte comum.