You are on page 1of 6

Laboratorio de electrnica digital #3

Csar Ferney Pinto U00100913

Aldemar

Alejandro

INTRODUCCIN

En el mundo actual en donde los conocimientos que debe tener todo ingeniero son
imprescindibles para un avance de la sociedad, se debe tener en cuenta que para este llegar a
aplicarlos en el da a da primero se debe practicar o mejor dicho simular en alguna plataforma
esos conocimientos.

En plena cuarta revolucin industrial y el auge de la automatizacin industrial, como estudiante


de ingeniera se nos es absequible cualquier tipo de software para emular/simular los
conocimientos, y en este caso del curso de electrnica digital, contamos con una herramienta
muy poderosa llamada XILINK.

OBJETIVO GENERAL

-Simular los conocimientos vistos en el curso de electrnica digital en el software XILINK.

OBJETIVOS ESPECFICOS

-Crear el cdigo para implementarlo en el XILINK.

-Visualizar el cdigo de forma grfica en el lSim.

-Implementar el cdigo en una FPGA

-Profundizar los conocimientos de compuertas lgicas.


1.

1.1 Sistema original:

Fig1.Representacin del sistema original

1.2 Ecuacin del sistema original:

{[ ( ( A . B+C ) XOR D ) . A . B XOR ( ( A . B+C ) XOR D ) ]+ F }=Y


1.3 Tabla de la verdad del sistema

Fig2. Tabla de verdad del sistema


1.4 Salida mostrada en el LSim de XILINK para el sistema original:

Fig3. Salida del sistema por Slim

2.

2.1 Tablas de Karnaugh:

A=0
DE\BC 0.0 0.1 1.1 1.0
0.0 0 1 0 0
0.1 1 1 1 1
1.1 1 1 1 1
1.0 1 0 0 0
A=1
DE\BC 0.0 0.1 1.1 1.0
0.0 0 1 1 0
0.1 1 1 1 1
1.1 1 1 1 1
1.0 1 0 0 1

2.2 Ecuacin sustrada de las tablas de Karnaugh:

B . C . D+ F+ A .C . D+ B .C . D+ A . C . D=Y
2.3 Sistema que representa la reduccin por karnaugh:
Fig4. Representacin de reduccin por karnaugh.

2.4 Salida mostrada en el LSim de XILINK para el sistema reducido por Karnaugh:

D
das

3.1 Reduccin utilizando el algebra booleana:

*Anexada como memoria de clculos.

3.1 Sistema que representa la reduccin algebra booleana:


3.2 Ecuacin reducida:

F+ B . C . D+ B . C . D+ A . (C XOR D )=Y

3.3 Salida mostrada en el LSim de XILINK para el sistema reducido por algebra booleana:

4. Pruebas de la implementacin del cdigo en la FPGA:

CONCLUSIONES
Se observa que los sistemas de compuertas pueden tener una simplificacin.
Se detalla que los sistemas reducidos por karnaug y algebra booleana ahorran
compuertas los cual se traduce en dinero al momento de implementar el sistema en
fsico.
No siempre lo sustrado de la tabla de karnaugh denota la simplificacin mnima del
sistema.
En ocasiones el algebra booleana es ms ventajoso para reducir un sistema debido que
de karnaugh solo se aprecian sumas y restas pero no la contraccin de un compuerta
XOR.
La utilizacin del XILINK es imprescindible para comparar la salida de los sistemas de
forma visual.