You are on page 1of 121

Poglave 3

Logiqke funkcije

U ovom poglavu su definisane logiqke funkcije i dati su ihovi raz-


liqiti oblici, kanoniqki, standardni i nestandardni. Izloeni su
razliqiti postupci minimizovaa kako pojedinaqnih logiqkih funkcija
tako i sistema logiqkih funkcija. Prikazane su razliqite dvonivoske
realizacije logiqkih funkcija kao i naqini ihovog dobijaa.

33
34 Poglave 4. Logiqke funkcije

3.1 Definicija logiqkih funkcija


Definicija 3.1 Bulova, logiqka funkcija je algebarski izraz koji se sas-
toji od nezavisnih logiqkih promenivih npr. x1, x2 , , xn , logiqkih ope-
racija I, ILI, NE, zagrada i znaka jednakosti.

Oqigledno, iz definicije proistiqe da pomou osnovnih logiqkih


operacija mogu biti iskazane sloenije logiqke funkcije, u odnosu na
osnovne logiqke funkcije, koje u opxtem sluqaju mogu da imaju n neza-
visnih logiqkih promenivih koje se obiqno obeleavaju sa x1 , x2 , , xn .
Logiqka funkcija y od n nezavisnih logiqkih promenivih se moe uop-
xteno analitiqki iskazati kao xto sledi:

y = f (x1 , x2 , , xn ) . (3.1)
Vidi se da se taj analitiqki prikaz formalno ne razlikuje od analiti-
qkog prikaza bilo koje druge funkcije, pri qemu se iz konteksta moe
zakuqiti da se radi o logiqkoj funkciji. Drugi naqin prikazivaa
logiqke funkcije je tabelarni. Ta tabela u svom levom delu sadri
izlistane ureene skupove vrednosti nezavisnih promenivih, kojih je
za n nezavisnih logiqkih promenivih 2n . Mada se qesto upotrebava
req kombinacije za te ureene skupove oni su varijacije sa ponava-
em n-te klase od dva elementa. Ovo listae se jednostavno dobija
brojaem od 0 do 2n 1 u binarnom sistemu brojeva. Naspram svakog
ureenog skupa vrednosti nezavisnih logiqkih promenivih, u desnom
delu tabele, upisuje se odgovarajua vrednost logiqke funkcije, koja
moe biti samo 0 ili 1. U sledeem primeru se daje tabelarni prikaz
proizvone logiqke funkcije od tri nezavisne logiqke promenive.

Primer 3.1 U tabeli 3.1 je prikazana proizvona logiqka funkcija od tri


nezavisne logiqke promenive.

x1 x2 x3 y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0

Tabela 3.1: Tabelarni prikaz proizvone logiqke funkcije od tri neza-


visne promenive

Oqigledno u tabeli 3.1 ima 23 = 8 ureenih skupova vrednosti neza-


visnih promenivih i oni se listaju tako xto se broji u binarnom
4.1. Definicija logiqkih funkcija 35

sistemu brojeva od 0 do 7. Prikazana funkcija je primer za tz. potpune


funkcije, koje su definisane za sve ureene skupove vrednosti nezavis-
nih promenivih, nasuprot nepotpunih funkcija.
Ako se posmatra tabelarni prikaz neke logiqke funkcije od n neza-
visnih logiqkih promenivih u desnom delu tabele se nalaze vrednosti
logiqke funkcije i ukupno ih ima 2n . Te vrednosti se takoe mogu sma-
trati ureenim skupom nula i jedinica i postava se pitae na koliko
razliqitih naqina se moe urediti taj skup od 2n nula i jedinica. Po
analogiji sa odreivaem broja razliqito ureenih skupova vrednosti
n
nezavisnih promenivih ovde se dobija da je taj broj 22 , xto ne pred-
stava nixta drugo do ukupan broj razliqitih logiqkih funkcija od n
nezavisnih logiqkih promenivih.

3.1.1 Komplement-negacija logiqkih funkcija


Odreivae komplementa-negacije logiqkih funkcija se zasniva na pro-
xirenoj DeMorganovoj teoremi.

Teorema 3.2 (Proxirena DeMorganova teorema) a) (x1 + x2 + + xn ) =


= x 1 x2 x n

b) (x1 x2 xn ) = x1 + x2 + + xn

Na bazi proxirene DeMorganove teoreme komplement logiqke funk-


cije se dobija kad se logiqke operacije + i zamene jedna drugom a
svaka slovna oznaka nezavisne promenive bilo da je u negaciji ili
afirmaciji, negira. Drugim reqima komplement logiqke funkcije je
en dual sa negiranim slovnim oznakama nezavisnih promenivih bilo
da su one u afirmaciji ili negaciji.

3.1.2 Kanoniqki oblici logiqke funkcije


Za definisae kanoniqkih oblika logiqke funkcije neophodno je uvesti
pojmove potpunog proizvoda ili minterma i potpunog zbira ili maks-
terma.

Definicija 3.3 Potpuni proizvod ili minterm u odnosu na neku logiqku


funkciju od proizvonog broja nezavisnih logiqkih promenivih je logiqki
proizvod svih enih nezavisnih promenivih bilo da su one u afirmaciji
ili negaciji.

Logiqka funkcija od n nezavisnih logiqkih promenivih ima ukupno


2n mintermova koji se lako dobijaju na osnovu tabelarnog prikaza logi-
qke funkcije i to enog levog dela. Svakom ureenom skupu vrednosti
nezavisnih promenivih tj. svakoj varijaciji sa ponavaem odgovara
po jedan minterm i dobija se tako xto se logiqki izmnoe sve nezavisne
promenive i to tamo gde je 0 uzima se odgovarajua promeniva u ne-
gaciji a tamo gde je 1 uzima se odgovarajua promeniva u afirmaciji.
36 Poglave 4. Logiqke funkcije

Minterm se oznaqava sa mj gde je j decimalni ekvivalent odgovarajue


varijacije sa ponavaem.

Stav 3.4 Bulova, logiqka funkcija se moe izraziti kao logiqki zbir onih
enih mintermova kojima odgovara vrednost 1 logiqke funkcije.

Definicija 3.5 Potpuni zbir ili maksterm u odnosu na neku logiqku


funkciju od proizvonog broja nezavisnih logiqkih promenivih je logiqki
zbir svih enih nezavisnih promenivih bilo da su one u afirmaciji ili
negaciji.

Logiqka funkcija od n nezavisnih logiqkih promenivih ima takoe


ukupno 2n makstermova. Svakom ureenom skupu vrednosti nezavisnih
logiqkih promenivih tj. svakoj varijaciji sa ponavaem odgovara
po jedan maksterm koji se dobija kada se logiqki saberu sve nezavisne
logiqke promenive, s tim da tamo gde je 0 uzima se odgovarajua
promeniva u afirmaciji a gde je 1 uzima se odgovarajua promeniva
u negaciji. Maksterm se oznaqava sa Mj .

Stav 3.6 Logiqka funkcija se moe izraziti kao logiqki proizvod onih
enih makstermova kojima odgovara vrednost logiqke funkcije 0.

Kao primer, u tabeli 3.2 su prikazani svi mintermovi i makstermovi


za logiqku funkciju od tri nezavisne logiqke promenive.

x1 x2 x3 Mintermovi Oznaka Makstermovi Oznaka


0 0 0 x1 x2 x3 m0 x1 + x 2 + x 3 M0
0 0 1 x1 x2 x3 m1 x1 + x2 + x3 M1
0 1 0 x1 x2 x3 m2 x1 + x2 + x3 M2
0 1 1 x1 x2 x3 m3 x1 + x2 + x3 M3
1 0 0 x1 x2 x3 m4 x1 + x2 + x3 M4
1 0 1 x1 x2 x3 m5 x1 + x2 + x3 M5
1 1 0 x1 x2 x3 m6 x1 + x2 + x3 M6
1 1 1 x 1 x2 x3 m7 x1 + x2 + x3 M7

Tabela 3.2: Mintermovi i makstermovi za logiqku funkciju od tri neza-


visne logiqke promenive

Prvi kanoniqki oblik logiqke funkcije je kao xto je dato u stavu


3.4 tj. logiqki zbir onih mintermova kojima odgovara vrednost 1 pos-
matrane logiqke funkcije. Za logiqku funkciju iz tabele 3.1 ovaj kano-
niqki oblik je kao xto sledi:

y = x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 . (3.2)
Drugi kanoniqki oblik logiqke funkcije je kao xto je dato u stavu
3.6 tj. logiqki proizvod onih makstermova kojima odgovara vrednost 0
4.1. Definicija logiqkih funkcija 37

posmatrane logiqke funkcije. Za logiqku funkciju iz tabele 3.1 ovaj


kanoniqki oblik je kao xto sledi:

y = (x1 + x2 + x3 ) (x1 + x2 + x3 ) (x1 + x2 + x3 ) (x1 + x2 + x3 ) . (3.3)

Ve na osnovu prikazanih kanoniqkih oblika jedne iste funkcije je


jasno da analitiqki algebarski izraz za neku logiqku funkciju nije
jedinstven ve da za istu logiqku funkciju moe da postoji vixe raz-
liqitih oblika.
Za logiqku funkciju iz tabele 3.1 se daje en skraeni zapis za
sluqaj enog prvog i drugog kanoniqkog oblika:
X
y (x1 , x2 , x3 ) = (1, 2, 4, 5) (3.4)
Y
y (x1 , x2 , x3 ) = (0, 3, 6, 7) . (3.5)

Prelazak sa jednog kanoniqkog oblika na drugi tj. sa skraenog


P Q zapisa
jednog kanoniqkog oblika na drugi je oqigledan. Znaci i zamene
jedan drugog a u zagradama se listaju decimalni ekvivalenti koji nisu
zastupeni u prvoj kanoniqkoj formi.

3.1.3 Standardni i nestandardni oblici logiqke funkcije


Standardni oblici logiqke funkcije su za razliku od kanoniqkih, logi-
qka suma nepotpunih logiqkih proizvoda i logiqki proizvod nepotpunih
logiqkih zbirova.

Primer 3.2 Funkcije f1 i f2 imaju opisane standardne oblike:

f1 (x1 , x2 , x3 ) = x2 + x1 x2 + x1 x2 x3 (3.6)
f2 (x1 , x2 , x3 , x4 ) = x1 (x2 + x3 ) (x1 + x2 + x3 + x4 ) . (3.7)

Nestandardni oblici logiqke funkcije su oni oblici koji nisu ni


kanoniqki ni standardni.

Primer 3.3 Funkcija f ima nestandardni oblik:

f2 (x1 , x2 , x3 , x4 ) = (x1 x2 + x3 x4 ) (x1 x2 + x3 x4 ) . (3.8)

3.1.4 Pretvarae standardnog oblika logiqke funkcije


u kanoniqke
Kroz primer se daje postupak pretvaraa standardnog oblika logiqke
funkcije koja je u vidu zbira nepotpunih proizvoda u odgovarajui
kanoniqki oblik.
38 Poglave 4. Logiqke funkcije

Primer 3.4 Potrebno je logiqku funkciju f1 koja ima standardni oblik


u vidu zbira nepotpunih proizvoda pretvoriti u odgovarajui kanoniqki
oblik:

f1 (x1 , x2 , x3 ) = x2 + x1 x2 + x1 x2 x3 = (x1 + x1 ) x2 (x3 + x3 ) + x1 x2 (x3 + x3 ) +


+x1 x2 x3 = x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 +
+x1 x2 x3 . (3.9)

Nepotpuni proizvodi se mnoe logiqkim jedinicama koje se izraavaju


preko nedostajue nezavisne promenive prema 5. Hantingtonovom pos-
tulatu, x + x = 1.

Takoe, kroz primer se daje postupak pretvaraa standardnog ob-


lika logiqke funkcije koja je u vidu proizvoda nepotpunih zbirova u
odgovarajui kanoniqki oblik.

Primer 3.5 Potrebno je logiqku funkciju f2 koja ima standardni oblik u


vidu proizvoda nepotpunih zbirova pretvoriti u odgovarajui kanoniqki
oblik:

f2 (x1 , x2 , x3 ) = (x2 + x3 ) (x1 + x2 + x3 ) = (x1 x1 + x2 + x3 ) (x1 + x2 + x3 ) =


= (x1 + x2 + x3 ) (x1 + x2 + x3 ) (x1 + x2 + x3 ) (3.10)

Nepotpuni zbirovi se dopuavaju logiqkim nulama koje se izraavaju


preko nedostajue nezavisne promenive prema 5. Hantingtonovom pos-
tulatu, xx = 0.

3.1.5 Logiqki dijagrami


Pomou logiqkih simbola za osnovne logiqke operacije, tj. logiqke
funkcije, mogue je odrediti tz. logiqki dijagram za neku logiqku funk-
ciju u bilo kom obliku, kanoniqkom, standardnom ili nestandardnom.

Primer 3.6 Ovde se daje logiqki dijagram, slika 3.1, za ve prikazanu
logiqku funkciju i to en kanoniqki oblik 3.2. Ovaj dijagram je dobijen
tako xto je svaki logiqki proizvod realizovan pomou jednog I logiqkog
elementa qiji su izlazi logiqki sabrani pomou jednog ILI logiqkog ele-
menta. Ulazi I logiqkih elemenata su same nezavisne logiqke promenive
u afirmaciji ili negaciji. Negacija nezavisnih logiqkih promenivih se
dobija pomou NE logiqkih elemenata.

Primer 3.7 Ovde se daje logiqki dijagram, slika 3.2, za kanoniqki ob-
lik 3.3 logiqke funkcije y. Ovaj dijagram je dobijen tako xto je svaki
logiqki zbir realizovan pomou jednog ILI logiqkog elementa qiji su
izlazi logiqki pomnoeni pomou jednog I logiqkog elementa. Ulazi
ILI logiqkih elemenata su same nezavisne logiqke promenive u afirma-
ciji ili negaciji s tim xto se negacija nezavisnih logiqkih promenivih
dobija pomou NE logiqkih elemenata.
4.1. Definicija logiqkih funkcija 39

Slika 3.1: Logiqki dijagram za kanoniqki oblik 3.2 logiqke


funkcije y

Na sliqan naqin se dobijaju logiqki dijagrami i za standardne i


nestandardne oblike logiqke funkcije.
Pri formirau logiqkih dijagrama kanoniqki i standardni oblici
logiqkih funkcija rezultiraju u tz. dvonivoske realizacije dok to nije
sluqaj za nestandardni oblik logiqke funkcije.

3.1.6 Logiqke funkcije jedne i dve nezavisne logiqke


promenive
Prema ve datoj formuli za odreivae ukupnog broja razliqitih funk-
cija od n nezavisnih logiqkih promenivih sledi da ukupan broj raz-
liqitih logiqkih funkcija od 1 nezavisne logiqke promenive iznosi
1
22 = 4, a ukupan broj razliqitih logiqkih funkcija od 2 nezavisne
2
logiqe promenive iznosi 22 = 16.
Qetiri razliqite logiqke funkcije od jedne nezavisne logiqke pro-
menive, logiqka funkcija DA, logiqka funkcija NE, KONSTANTA
NULA i KONSTANTA JEDAN, su prikazane u tabeli 3.3.

DA NE KONSTANTA NULA KONSTANTA JEDAN


x y y y y
0 0 1 0 1
1 1 0 0 1

Tabela 3.3: Logiqke funkcije DA, NE, KONSTANTA NULA i KON-


STANTA JEDAN od jedne nezavisne logiqke promenive

Od svih xesnaest logiqkih funkcija od dve nezavisne logiqke pro-


menive dve logiqke funkcije su ve pomiane, a to su I i ILI
40 Poglave 4. Logiqke funkcije

Slika 3.2: Logiqki dijagram za kanoniqki oblik 3.3 logiqke


funkcije y

logiqke funkcije. Vrednosti svih logiqkih funkcija od dve nezavisne


promenive su prikazane u tabeli 3.4 a ihovi simboli, imena i izrazi
pomou osnovnih logiqkih operacija su dati u tabeli 3.5.

Sve logiqke funkcije od dve nezavisne logiqke promenive mogu se


podeliti u tri grupe:

a) dve funkcije koje su konstante, 0 i 1

b) qetiri funkcije koje su rezultat unarnih operacija DA i NE

c) deset funkcija koje su rezultat osam binarnih operacija: I, ILI,


NI, NILI, ISKUQNO ILI, EKVIVALENCIJA, INHIBI-
CIJA i IMPLIKACIJA.

Zade dve binarne operacije su retko u upotrebi. Prve dve binarne


operacije tj. logiqke funkcije koje su rezultat tih logiqkih operacija
su ve uvedene pri definisau Bulove algebre, i zajedno sa logiqkim
funkcijama koje su rezultat sledee qetiri binarne operacije su u in-
tenzivnoj upotrebi. Logiqka funkcija NI ima suprotne vrednosti od
logiqke funkcije I pa je po tome i dobila ime NEI ili krae NI. Ona
se kao xto je prikazano u tabeli 3.5 oznaqava sa vertikalnom streli-
com okrenutom na gore izmeu nezavisnih promenivih tj. F14 = x1 x2 .
Drukqiji naziv za logiqku funkciju NI je Pirsova funkcija. Sliqno,
logiqka funkcija NILI ima suprotne vrednosti u odnosu na logiqku
funkciju ILI pa je po tome dobila ime NEILI ili krae NILI.
Ona se kao xto je takoe prikazano u tabeli 3.5 oznaqava vertikalnom
strelicom okrenutom na dole izmeu nezavisnih logiqkih promenivih
tj. F8 = x1 x2 . Drugi naziv za ovu logiqku funkciju je Xeferova
4.1. Definicija logiqkih funkcija 41

x1 0 0 1 1
x2 0 1 0 1
F0 0 0 0 0
F1 0 0 0 1
F2 0 0 1 0
F3 0 0 1 1
F4 0 1 0 0
F5 0 1 0 1
F6 0 1 1 0
F7 0 1 1 1
F8 1 0 0 0
F9 1 0 0 1
F10 1 0 1 0
F11 1 0 1 1
F12 1 1 0 0
F13 1 1 0 1
F14 1 1 1 0
F15 1 1 1 1

Tabela 3.4: Vrednosti svih logiqkih funkcija od dve nezavisne logiqke


promenive

funkcija. Logiqka funkcija ISKUQNO ILI ima iste vrednosti


kao logiqka funkcija ILI izuzev za x1 x2 = 11, kada ova funkcija ima
vrednost 0. Po tome je i dobila ime, tj. to je funkcija kod koje postoji
razlika, iskuqena je jednakost, sa logiqkom funkcijom ILI samo na
jednom mestu, a to je za x1 x2 = 11. Ova logiqka funkcija se oznaqava
zaokruenim znakom plus izmeu nezavisnih logiqkih promenivih tj.
F6 = x1 x2 . Drugi naziv za ISKUQNO ILI je SABIRAE PO
MODULU 2. Logiqka funkcija EKVIVALENCIJA ima vrednost 1
kad god nezavisne logiqke promenive imaju jednake vrednosti i obr-
nuto, vrednost 0 kad god nezavisne logiqke promenive imaju razli-
qite vrednosti. Ova logiqka funkcija se oznaqava zaokruenom taqkom
izmeu nezavisnih logiqkih promenivih tj. F9 = x1 x2 . Poxto su
funkcije ISKUQNO ILI i EKVIVALENCIJA komplementi jedna
druge, xto se vidi iz tabele 3.4 drugi naziv za EKVIVALENCIJU je
ISKUQNO NILI.
Bulova algebra kao deduktivna algebarska struktura definisana je
pomou osnovnih operacja I, ILI, NE a ostale logiqke operacije se
dobijaju tj. mogu se izraziti pomou osnovnih. Meutim, to nije jedina
mogunost. Bilo je mogue poi npr. od logiqke operacije NILI a
potom odrediti ostale u zavisnosti od e.
Sa stanovixta fiziqke realizacije razmatranih logiqkih funkcija,
da bi se komercijalno izraivali odgovarajui logiqki elementi potre-
bno je da budu zadovoeni odreeni kriterijumi kao xto su:

1. da je izrada ekonomiqna,
42 Poglave 4. Logiqke funkcije

Funkcija Simbol Ime Izraz Komentar


F0 Nula Binarna konstanta 0
F1 x1 x 2 I x1 x2 x1 Ix2
F2 x1 /x2 Inhibicija x 1 x2 x1 ali ne x2
F3 DA x1
F4 x2 /x1 Inhibicija x 1 x2 x2 ali ne x1
F5 DA x2
F6 x1 x 2 Iskuqno ILI x 1 x2 + x1 x2 x1 ili x2 ali ne oboje
F7 x1 + x 2 ILI x 1 + x2 x1 ILIx2
F8 x1 x 2 NILI x 1 + x2 ne ILI
F9 x1 x 2 Ekvivalencija x1 x2 + x1 x2 x1 jednako x2
F10 x2 NE x2 ne x2
F11 x1 x 2 Implikacija x 1 + x2 ako x2 onda x1
F12 x1 NE x1 ne x1
F13 x1 x 2 Implikacija x 1 + x2 ako x1 onda x2
F14 x1 x 2 NI x 1 x2 ne I
F15 Jedan Binarna konstanta 1

Tabela 3.5: Simboli, imena i izrazi pomou osnovnih operacija za


logiqke funkcije od dve nezavisne logiqke promenive

2. da je logiqku operaciju mogue proxiriti sa dve na vixe promenivih


i sl.

Sem logiqkih operacija I, ILI, NE ovi kriterijumi su ispueni


za logiqke operacije DA, NI, NILI, ISKUQNO ILI i EKVIVA-
LENCIJA.
Na slici 3.3 dati su novi, standardni, a na slici 3.4 stari logiqki
simboli za logiqke funkcije DA, NI, NILI, ISKUQNO ILI i
EKVIVALENCIJU.

Slika 3.3: Novi logiqki simboli za logiqke funkcije DA, NI, NILI,
ISKUQNO ILI i EKVIVALENCIJU

U sluqaju elektronskog fiziqkog izvoea tranzistorskom tehnikom


logiqki elementi NI i NILI su mnogo vixe u upotrebi nego logiqki
elementi I i ILI.
Da bi broj ulaza logiqkog elementa mogao da se povea sa dva na vixe
neophodno je da je odgovarajua operacija komutativna i asocijativna.
4.1. Definicija logiqkih funkcija 43

Slika 3.4: Stari logiqki simboli za logiqke funkcije DA, NI, NILI,
ISKUQNO ILI i EKVIVALENCIJA

Za operacije I i ILI ovo je ispueno tako da postoje odgovarajui


elementi sa poveanim brojem ulaza, xto je ve pokazano ranije.
NILI i NI logiqke funkcije su komutativne ali nisu asocijativne,
pa se ovaj problem prevazilazi blagom modifikacijom definicije ovih
funkcija za vixe promenivih, npr. za tri promenive:

x1 x2 x3 = x1 + x2 + x3 (3.11)
x1 x2 x3 = x 1 x2 x3 . (3.12)

Logiqki simboli za logiqke funkcije NILI i NI posle modifikacije


ihovih definicija za tri nezavisne promenive su prikazani na slici
3.5.

Slika 3.5: Logiqki simboli logiqkih funkcija NI i NILI od tri


nezavisne promenive, posle modifikacije ihovih definicija za vixe
ulaza

3.1.7 Integrisana digitalna logiqka kola


Pod pojmom integrisanog kola1 u elektronici podrazumeva se poseb-
nom tehnologijom izraen, od tz. poluprovodniqkih materijala (npr.
germanijum), mali kompaktan kristal koji u sebi sadri elektronske
komponente kao xto su tranzistori, diode, otpornici, kondenzatori
meusobno povezane u sloenija elektronska kola. Kristal je zatopen
u plastiqnu masu pri qemu je pristup ovom elektronskom kolu mogu
jedino preko napoe izvedenih veza. Poxto su sva integrisana kola
spoa gledano identiqna ili vrlo sliqna nemogue ih je razlikovati
bez oznake koja se nalazi na ima. Osnovne komponente sadrane u in-
tegrisanom kolu nisu razdvojive. Dobre osobine integrisanih kola su:

minijaturni gabariti,

mala potroxa energije,


1 Uobiqajen naziv je QIP koji potiqe od engleskog naziva
44 Poglave 4. Logiqke funkcije

mala cena,

velika pouzdanost u radu,


velika brzina rada,

smaee broja spoaxih iqanih veza poxto su mnoge veze unu-


traxe.

Prema stepenu integracije integrisana kola mogu biti:

malog stepena integracije, sa nekoliko logiqkih elemenata, qija


je oznaka SSI xto je skraenica koja dolazi od poqetnih slova en-
gleskog naziva, za kako je ve reqeno, mali stepen integracije,

sredeg stepena integracije, sa 10 do 100 logiqkih elemenata, qija


je oznaka MSI xto je skraenica koja dolazi od poqetnih slova
engleskog naziva, za kako je ve reqeno, sredi stepen integracije,

velikog stepena integracije, sa preko 100 logiqkih elemenata, qija


je oznaka LSI xto je skraenica koja dolazi od poqetnih slova en-
gleskog naziva, za kako je ve reqeno, veliki stepen integracije,

vrlo velikog stepena integracije, sa hiadama logiqkih eleme-


nata, qija je oznaka VLSI xto je skraenica koja dolazi od poqetnih
slova engleskog naziva, za kako je ve reqeno, vrlo veliki stepen
integracije.

Druga podela integrisanih digitalnih kola je prema ihovoj pri-


padnosti odreenoj familiji. Svaka familija ima osnovni logiqki ele-
ment pomou koga se ostvaruju sloenija logiqka kola. Taj osnovni
logiqki element je ili NI ili NILI logiqki element. Familije in-
tegrisanih kola su dobile ime po elektronskim komponentama koje uqe-
stvuju u izgradi osnovnog logiqkog elementa. Familije koje se najqex-
e sreu su:

T T L - tranzistor tranzistor logika,

ECL - logika uparenog emitera,

M OS - metal oksid poluprovodnik,

CM OS - komplementarni metal oksid poluprovodnik,

I 2 L logika integrisanog ubrizgavaa.


4.2. Minimizovae logiqkih funkcija 45

3.2 Minimizovae logiqkih funkcija


Imajui u vidu ranije navedenu qienicu da jedna ista logiqka funk-
cija moe da ima razliqite oblike, namee se logiqno pitae, koji od
svih tih oblika je optimalan sa stanovixta ekonomiqne fiziqke rea-
lizacije i kako se dobija. Takav oblik logiqke funkcije se naziva
minimalnim, a najqexe korixeni kriterijum minimalnosti je broj
slovnih oznaka za nezavisne logiqke promnive bilo da su one u afir-
maciji ili negaciji. Minimalni oblik neke logiqke funkcije u nave-
denom smislu se dobija postupkom takozvanog minimizovaa. Postoje
razne metode minimizovaa logiqkih funkcija pri qemu su neke od ih
nedovono egzaktne ali mae komplikovane, a druge potpuno egzaktne
ali jako komplikovane.

3.2.1 Metoda algebarskih transformacija


Metoda algebarskih transformacija se zasniva na primeni ve uve-
denih postulata i teorema u okviru Bulove algebre, u postupku trans-
formisaa logiqkog algebarskog izraza do egove minimalne forme.
Glavni nedostatak ove metode je xto ona nije egzaktna i ne garantuje si-
gurno dobijae minimalne forme jer je ena suxtina princip ponovnih
pokuxaja tako da ishod primene metode zavisi od iskustva onoga ko je
koristi. Primenu ove metode ilustruje sledei primer.

Primer 3.8 Minimizovati sledee logiqke funkcije metodom algebarskih


transformacija:

1. x1 + x1 x2 = (x1 + x1 ) (x1 + x2 ) = 1 (x1 + x2 ) = x1 + x2 ,


2. x1 (x1 + x2 ) = x1 x1 + x1 x2 = 0 + x1 x2 = x1 x2 ,
3. x1 x2 x3 + x1 x2 x3 + x1 x2 = x1 x3 (x2 + x2 ) + x1 x2 = x1 x3 + x1 x2 ,
4. x1 x2 + x1 x3 + x2 x3 = x1 x2 + x1 x3 + x2 x3 (x1 + x1 ) = x1 x2 + x1 x3 + x1 x2 x3 +
+x1 x2 x3 = x1 x2 (1 + x3 ) + x1 x3 (1 + x2 ) = x1 x2 + x1 x3 ,
5. (x1 + x2 ) (x1 + x3 ) (x2 + x3 ) = (x1 + x2 ) (x1 + x3 ), na osnovu principa
dualnosti u odnosu na logiqku funkciju iz taqke 4.

3.2.2 Grafiqka metoda


Ova metoda nije potpuno egzaktna ali je vrlo pogodna za primenu, pogo-
tovu za logiqke funkcije sa maim brojem nezavisnih promenivih, naj-
vixe se koristi u praksi i najpopularnija je. To je takozvana grafiqka
metoda ili metoda Veiq-Karno prema imenima nauqnika koji su ovu
metodu dali u skoro istovetnoj formi.
Grafiqka metoda se sprovodi i zasniva na korixeu tabela, tako-
zvanih mapa Veiq-Karno. Mapa Veiq-Karno se sastoji od poa, tj.
kvadrata ili pravougaonika, koji su rasporeeni u odreeni broj vrsta
i kolona, tako da se svakom pou mape pridruuje jedan minterm logiqke
46 Poglave 4. Logiqke funkcije

funkcije. Sledi da je ukupan broj poa mape Veiq-Karno jednak ukup-


nom broju mintermova logiqke funkcije, xto znaqi da se mape raz-
likuju za logiqke funkcije sa razliqitim brojem nezavisnih logiqkih
promenivih. Mintermovi su rasporeeni u mapi na odreeni unapred
propisani naqin koji je pogodan sa stanovixta ene primene. Tabela
3.6 pretstava mapu Veiq-Karno za logiqku funkciju od dve nezavisne
promenive.

x2
0 1
0 x1 x2 x1 x2
x1
1 x1 x2 x1 x2

Tabela 3.6: Mapa Veiq-Karno za logiqku funkciju od dve nezavisne


promenive

Tabela 3.7 pretstava mapu Veiq-Karno za logiqku funkciju od tri


nezavisne promenive.

x2 x3
00 01 11 10
0 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3
x1
1 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3

Tabela 3.7: Mapa Veiq-Karno za logiqku funkciju sa tri nezavisne


logiqke promenive

Tabela 3.8 pretstava mapu Veiq-Karno za logiqku funkciju od qe-


tiri nezavisne promenive.

x3 x4
00 01 11 10
00 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
01 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
x1 x2
11 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4
10 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4 x1 x2 x3 x4

Tabela 3.8: Mapa Veiq-Karno za logiqku funkciju od qetiri nezavisne


logiqke promenive

Tabela 3.9 pretstava mapu Veiq-Karno za logiqku funkciju od pet


nezavisnih promenivih.
Tabela 3.10 pretstava mapu Veiq-Karno za logiqku funkciju od
xest nezavisnih promenivih.
4.2. Minimizovae logiqkih funkcija 47

x3 x4 x5
000 001 011 010 110 111 101 100
00 m0 m1 m3 m2 m6 m7 m5 m4
01 m8 m9 m11 m10 m14 m15 m13 m12
x1 x2
11 m24 m25 m27 m26 m30 m31 m29 m28
10 m16 m17 m19 m18 m22 m23 m21 m20

Tabela 3.9: Mapa Veiq-Karno za logiqku funkciju od pet nezavisnih


logiqkih promenivih

x4 x5 x6
000 001 011 010 110 111 101 100
000 0 1 3 2 6 7 5 4
001 8 9 11 10 14 15 13 12
011 24 25 27 26 30 31 29 28
010 16 17 19 18 22 23 21 20
x1 x2 x3
110 48 49 51 50 54 55 53 52
111 56 57 59 58 62 63 61 60
101 40 41 43 42 46 47 45 44
100 32 33 35 34 38 39 37 36

Tabela 3.10: Mapa Veiq-Karno za logiqku funkciju od xest nezavisnih


logiqkih promenivih

U poa prikazanih mapa Veiq-Karno su uneti odgovarajui minter-


movi ili oznake mintermova ili decimalni ekvivalenti binarnih pri-
kaza mintermova xto se pri primeni mapa ne qini. To je ovde ura-
eno samo zbog toga da bi se pokazalo kako je izvrxeno pridruivae
mintermova poima mapa. Sa strana Veiq-Karno mape nalaze se oz-
nake koje pokazuju pripadnost mintermova pojedinim poima, tj. u za-
glavu vrsta i kolona se nalaze binarni brojevi koji predstavaju te
oznake. Zdruivaem binarnog broja iz zaglava neke vrste i iz za-
glava neke kolone dobija se binarni broj qiji decimalni ekvivalent
odreuje minterm, koji odgovara pou mape Veiq-Karno u preseku pos-
matrane vrste i posmatrane kolone. Drukqije iskazano, svaka cifra
pomenutih binaranih brojeva koji su u zaglavima vrsta i kolona odgo-
vara jednoj nezavisnoj logiqkoj promenivoj, tako da tamo gde je 0 odgo-
varajua promeniva je u negaciji u svim poima vrste ili kolone
u qijem zaglavu je ta 0. Sliqno, tamo gde je jedinica odgovarajua
promeniva je u afirmaciji u svim poima vrste ili kolone u qijem
zaglavu se nalazi ta jedinica. Sa leve i gore strane mape Veiq-
-Karno naznaqene su promenive koje odgovaraju binarnim ciframa u
zaglavima vrsta i zaglavima kolona. Pored ovoga mogu postojati i
dodatne oznake koje se sastoje od vitiqastih zagrada koje zahvataju odre-
eni broj vrsta ili kolona i oznake promenive u afirmaciji pridru-
48 Poglave 4. Logiqke funkcije

ene ovoj zagradi. Znaqee je da kvadratima svih zahvaenih vrsta ili


kolona odgovara naznaqena promeniva u afirmaciji a nezahvaenim u
negaciji.
Mapa se popuava tako xto se u ena poa upisuju vrednosti pos-
matrane logiqke funkcije i to jedinice u ona poa qiji mintermovi
uqestvuju u izgradi pomenute logiqke funkcije i obrnuto, nule u ona
poa qiji mintermovi ne uqestvuju u izgradi posmatrane logiqke funk-
cije. Sledi da mintermovi onih poa u koja su upisane jedinice uqes-
tvuju u izgradi logiqke funkcije. Mintermovi su rasporeeni u ma-
pama Veiq-Karno tako da susednim poima odgovaraju logiqki susedni
mintermovi, tj. oni mintermovi koji se razlikuju samo u pogledu jedne
nezavisne promenive, koja je kod jednog minterma u afirmaciji a kod
drugog u negaciji, dok su sve ostale promenive identiqne kod oba
minterma. Prema postulatima Bulove algebre, zbir takva dva minterma
se svodi na nepotpuni proizvod nezavisnih logiqkih promenivih, u
kome nedostaje promeniva po kojoj su se razlikovali mintermovi sabir-
ci. Kae se da je izvrxeno saimae pomenutih mintermova.

Primer 3.9 Tabela 3.11 je oqigledno mapa Veiq-Karno za logiqku funkciju


od tri nezavisne logiqke promenive u kojoj su prikazana samo dva minter-
ma koji su fiziqki i logiqki susedni. ihovim saimaem se dobija nepot-
puni proizvod x2 x3 tj. x1 x2 x3 + x1 x2 x3 = x2 x3 (x1 + x1 ) = x2 x3 1 = x2 x3 .

x2 x3
00 01 11 10
0 x1 x2 x3
x1
1 x1 x2 x3

Tabela 3.11: Fiziqki i logiqki susedni dva minterma u mapi Veiq-


Karno za logiqke funkcije od tri nezavisne promenive

Kod mape Veiq-Karno za logiqku funkciju od tri nezavisne logiqke


promnive se smatra da su leva i desna ivica mape preklopene tako da
je mapa savijena u cilindriqnu povrxinu, a poa mape koja su uz enu
levu ivicu su fiziqki susedna poima koja su uz desnu ivicu.
Kod mape Veiq-Karno za logiqku funkciju od qetiri nezavisne logiq-
ke promenive se smatra da su leva i desna ivica mape preklopena, a
isto tako i gora i doa ivica mape preklopena, tako da je mapa savi-
jena u nekakvu krivu povrxinu, a poa mape koja su uz ene preklopene
ivice su fiziqki susedna.
Kod mapa za funkcije sa pet i xest promenivih definicija fiziqke
susednosti poa je jox xira. Dupla linija xto se vidi u tabelama
3.9 i 3.10 se moe smatrati kao da je sredina kige a delovi mape sa
strane ove linije kao stranice kige pa kada se kiga zatvori susedni
kvadrati padaju jedan na drugi.
4.2. Minimizovae logiqkih funkcija 49

Saimae dva susedna minterma nije jedina mogunost. Saima-


em qetiri susedna minterma dobija se jedan nepotpun proizvod u kome
nedostaju dve nezavisne logiqke promenive.

Primer 3.10 Tabela 3.12 je mapa Veiq-Karno za logiqke funkcije od tri


nezavisne logiqke promenive u kojoj su prikazana samo qetiri susedna
minterma. ihovim saimaem se dobija nepotpuni proizvod x3 tj.
x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 = x2 x3 (x1 + x1 ) + x2 x3 (x1 + x1 ) = x2 x3
1 + x2 x3 1 = x2 x3 + x2 x3 = x3 (x2 + x2 ) = x3 1 = x3 .

x2 x3
00 01 11 10
0 x1 x2 x3 x1 x2 x3
x1
1 x1 x2 x3 x1 x2 x3

Tabela 3.12: Qetiri fiziqki i logiqki susedna minterma u mapi Veiq-


-Karno

Sliqno, saimaem osam mintermova nastaje nepotpun proizvod u


kome nedostaju tri nezavisne promenive itd. Sledi da nepotpunom
proizvodu od n k promenivih odgovara 2k susednih poa. Ova metoda
se zasniva na opisanom postupku saimaa i to:

1. u mapu Veiq-Karno ucrtavaju se zatvorene konture koje obuhvataju


xto vei broj susednih jediniqnih poa, pri qemu taj broj mora
da bude stepen broja dva, 2k .

2. Pri ucrtavau kontura, sva jediniqna poa moraju biti obuhvaena


nekom od kontura, a dozvoeno je da se konture preklapaju.

3. Svakoj konturi odgovara po jedan nepotpuni proizvod od n k


promenivih koji treba da uqestvuje u izgradi, u ranije nave-
denom smislu, minimalnog standardnog oblika logiqke funkcije.

Opisani postupak je egov formalni prikaz. Suxtina ovog postupka


je saimae mintermova koji uqestvuju u kanoniqkom obliku logiqke
funkcije. Postupak oqigledno nije egzaktan i pri egovoj primeni
treba pored svega ve navedenog teiti ka tome da ukupan broj kon-
tura bude xto mai. Nepotpuni proizvod koji odgovara nekoj konturi
sadri samo one promenive koje imaju konstantnu vrednost na svim
obuhvaenim poima, bilo 0 ili 1. Ako promeniva ima vrednost nula
na svim obuhvaenim poima, ona u nepotpuni proizvod ulazi u negaciji
i obrnuto ako promeniva ima vrednost jedan, ona u nepotpuni proizvod
ulazi u afirmaciji. Sledei primer ilustruje primenu ove metode.
50 Poglave 4. Logiqke funkcije

Primer 3.11 Potrebno je minimizovati zadatu logiqku funkciju od pet


nezavisnih logiqkih promenivih:
X
f (x1 , x2 , x3, x4, x5 ) = (0, 2, 4, 6, 9, 11, 13, 15, 17, 21, 25, 27, 29, 31) . (3.13)
Na slici 3.6 je prikazana odgovarajua mapa Veiq-Karno zajedno sa ucr-
tanim konturama. U prvoj vrsti mape na prvi pogled postoji vixe kon-
tura meutim imajui u vidu ranije definicije kontura one pretstavaju
samo jednu konturu koja obuhvata qetiri jediniqna poa. Ta jediniqna
poa koja su obuhvaena konturom koja se sastoji iz tri dela su susedna po
osnovu preklapaa usled sklapaa kige i posle toga po osnovu prekla-
paa leve i desne ivice mape. Toj konturi odgovara nepotpuni proizvod u
kome nedostaju dve promenive odnosno taj nepotpuni proizvod e imati
tri promenve i to one koje ne meaju vrednost na sva qetiri poa. To su
promenive x1 , x2 i x5 koje na sva qetiri poa imaju vrednost 0 tako da
one ulaze u nepotpuni proizvod kao x1 , x2 i x5 . U drugoj i treoj vrsti na
prvi pogled dve konture, takoe pretstavaju jedinstvenu konturu koja
obuhvata osam jediniqnih poa tako da oj odgovara nepotpuni proizvod
u kome nedostaju tri nezavisne promenive tj. taj nepotpuni proizvod
ima dve promenive koje ne meaju vrednost na svih osam poa. I najzad u
treoj i qetvrtoj vrsti na prvi pogled dve konture, pretstavaju jedin-
stvenu konturu koja obuhvata qetiri jediniqna poa tako da oj odgovara
nepotpuni proizvod u kome nedostaju dve nezavisne promenive tj. taj
nepotpuni proizvod ima tri promenive koje ne meaju vrednost na sva
qetiri poa. Na sliqan naqin kao u sluqaju prve konture se odreuju i
druga dva nepotpuna proizvoda tako da je minimalni standardni oblik
zadate logiqke funkcije:

f (x1 , x2 , x3, x4, x5 ) = x2 x5 + x1 x4 x5 + x1 x2 x5 (3.14)

Slika 3.6: Popuena mapa Veiq-Karno iz primera 3.11

Na opisani naqin dobija se minimizovana logiqka funkcija u stan-


dardnom obliku kao zbir nepotpunih proizvoda.
Mogue je dobiti minimizovanu logiqku funkciju i u drugom stan-
dardnom obliku kao proizvod nepotpunih zbirova. To se postie na
sledei naqin:
4.2. Minimizovae logiqkih funkcija 51

1. prvo se odredi minimalni standardni oblik komplementa posma-


trane logiqke funkcije u vidu zbira nepotpunih proizvoda, na ve
opisani naqin primeen na one mintermove koji ne uqestvuju u
izgradi logiqke funkcije tj. ona poa u koja su upisane nulte
vrednosti,

2. drugi korak je primena DeMorganove teoreme na tako dobijeni


izraz xto rezultira u minimalni standardni oblik logiqke funkcije
u vidu proizvoda nepotpunih zbirova.

Postupak dobijaa minimalnog standardnog oblika zadate logiqke


funkcije u vidu proizvoda nepotpunih zbirova ilustruje sledei primer.

Primer 3.12 Potrebno je minimizovati logiqku funkciju:


X
f (x1 , x2 , x3 , x4 ) = (0, 1, 2, 5, 8, 9, 10) (3.15)

u standardni oblik koji je u vidu proizvoda nepotpunih zbirova. Na slici


3.7 je prikazana odgovarajua mapa Veiq-Karno zajedno sa ucrtanim kon-
turama.

Slika 3.7: Popuena mapa Veiq-Karno za logiqku funkciju iz primera


3.12

Prvo se odreuje minimilni oblik komplementa logiqke funkcije u stan-


dardnom obliku kao zbir proizvoda:

f (x1 , x2 , x3 , x4 ) = x1 x2 + x3 x4 + x2 x4 (3.16)

a potom primenom DeMorganove teoreme na ovaj izraz dobija se minimalni


oblik zadate logiqke funkcije u standardnom obliku kao proizvod nepot-
punih zbirova:

f (x1 , x2 , x3 , x4 ) = (x1 + x2 ) (x3 + x4 ) (x2 + x4 ) . (3.17)

3.2.3 Razliqiti oblici dvonivoskih realizacija


1. I-ILI realizacija
52 Poglave 4. Logiqke funkcije

Ova realizacija je mogua kada je logiqka funkcija minimizo-


vana u standardni oblik kao suma nepotpunih proizvoda. Tada se
svaki proizvod realizuje pomou jednog I logiqkog elementa qiji
su ulazi promenive tog proizvoda tako da svi ovakvi I logiqki
elementi saqiavaju tz. prvi nivo. Izlazi svih I logiqkih ele-
menata se uvode u jedan ILI logiqki element koji qini tz. drugi
nivo. Za logiqku funkciju iz primera 3.12 I-ILI realizacija tj.
logiqki dijagram je prikazana na slici 3.8.

Slika 3.8: I-ILI realizacija logiqke funkcije iz primera 3.12

2. ILI-I realizacija
Za ovakvu realizaciju neophodno je da je logiqka funkcija mini-
mizovana u standardni oblik kao proizvod nepotpunih suma. Za
logiqku funkciju iz primera 3.12 ILI-I realizacija tj. logiqki
dijagram je prikazana na slici 3.9.

Slika 3.9: ILI-I realizacija logiqke funkcije iz primera 3.12

3. NI-NI realizacija
Za ostvarivae NI-NI realizacije neophodno je uvesti alterna-
tivni logiqki simbol za NI logiqku funkciju. Dobijae ovog al-
ternativnog logiqkog simbola za logiqku funkciju NI se zasniva
na DeMorganovoj teoremi. Na slici 3.10 su prikazani oba logiqka
simbola za logiqku funkciju NI od tri nezavisne promenive.

Slika 3.10: Logiqki simboli NI logiqke funkcije sa tri nezavisne


logiqke promenive
4.2. Minimizovae logiqkih funkcija 53

U sluqaju da se u NI logiqki element uvodi samo jedna promeniva


onda se on ponaxa kao NE logiqki element. Krui koji sim-
boliqno oznaqava negaciju moe da bude ili na ulazu ili na izlazu.
Obe varijante logiqkog simbola za NI logiqku funkciju samo sa
jednom ulaznom promenivom su prikazane na slici 3.11.

Slika 3.11: Dve varijante logiqkog simbola za NI logiqku funkciju


sa jednom ulaznom veliqinom

Da bi se dobila NI-NI realizacija neophodno je logiqku funkciju


minimizovati u standardni oblik sumu proizvoda. Prelazak sa I-
-ILI realizacije na NI-NI realizaciju ilustruje slika 3.12.

Slika 3.12: Postupak prelaska sa I-ILI realizacije na NI-NI rea-


lizaciju

Na osnovu slike 3.12 sledi da se NI-NI realizacija dobija tako


xto se promenive svakog proizvoda uvedu u jedan NI logiqki
element a ihovi izlazi se uvedu u novi jedan NI logiqki element
na qijem izlazu se dobija traena logiqka funkcija.
Komplement logiqke funkcije je takoe mogue dobiti u NI-NI
realizaciji s tim xto se u tom sluqaju polazi od minimizovanog
komplementa logiqke funkcije u standardnom obliku zbira proiz-
voda. Ako je potrebna sama funkcija u afirmaciji doda se jox
jedan NE logiqki element u vidu NI logiqkog elementa samo sa
jednim ulazom. Ovo ilustruje slika 3.13.

Slika 3.13: NI-NI realizacija komplementa logiqke funkcije

4. NILI-NILI realizacija
54 Poglave 4. Logiqke funkcije

Za ostvarivae NILI-NILI realizacije neophodno je uvesti al-


ternativni logiqki simbol za NILI logiqku funkciju. Dobijae
ovog alternativnog logiqkog simbola za logiqku funkciju NILI
se zasniva na DeMorganovoj teoremi. Na slici 3.14 su prikazani
oba logiqka simbola za logiqku funkciju NILI od tri nezavisne
promenive.

Slika 3.14: Logiqki simboli NILI logiqke funkcije sa tri nezavisne


logiqke promenive

U sluqaju da se u NILI logiqki element uvodi samo jedna promen-


iva onda se on ponaxa kao NE logiqki element. Krui koji
simboliqno oznaqava negaciju moe da bude ili na ulazu ili na
izlazu. Obe varijante logiqkog simbola za NILI logiqku funkciju
samo sa jednom ulaznom promenivom su prikazane na slici 3.15.

Slika 3.15: Dve varijante logiqkog simbola za NILI logiqku funkciju


sa jednom ulaznom veliqinom

Da bi se dobila NILI-NILI realizacija neophodno je logiqku


funkciju minimizovati u standardni oblik proizvod suma. Prela-
zak sa ILI-I realizacije na NILI-NILI realizaciju ilus-
truje slika 3.16.

Slika 3.16: Postupak prelaska sa ILI-I realizacije na NILI-


-NILI realizaciju

Na osnovu slike 3.16 sledi da se NILI-NILI realizacija dobija


tako xto se promenive svakog zbira uvedu u jedan NILI logiqki
element a ihovi izlazi se uvedu u novi jedan NILI logiqki
element na qijem izlazu se dobija traena logiqka funkcija.
Komplement logiqke funkcije je takoe mogue dobiti u NILI-
-NILI realizaciji s tim xto se u tom sluqaju polazi od mini-
mizovanog komplementa logiqke funkcije u standardnom obliku pro-
izvoda zbirova. Ako je potrebna sama funkcija u afirmaciji doda
4.2. Minimizovae logiqkih funkcija 55

se jox jedan NE logiqki element u vidu NILI logiqkog elementa


samo sa jednim ulazom. Ovo ilustruje slika 3.17.

Slika 3.17: NILI-NILI realizacija komplementa logiqke funkcije

5. I-NILI i NI-I realizacija


Ove dve realizacije su ekvivalentne xto pokazuje slika 3.18.

Slika 3.18: Prelazak sa I-NILI na NI-I realizaciju logiqke


funkcije

Da bi se dobila I-NILI realizacija neophodno je oqigledno


odrediti minimizovani standardni oblik komplementa logiqke fun-
kcije u obliku sume proizvoda. Jox jedna negacija daje samu funk-
ciju. Prelazak sa I-NILI na NI-I realizaciju pokazuje slika
3.18.
6. ILI-NI i NILI-ILI realizacija
Ove dve realizacije su ekvivalentne xto pokazuje slika 3.19.

Slika 3.19: Prelazak sa ILI-NI na NILI-ILI realizaciju logiqke


funkcije

Da bi se dobila ILI-NI realizacija neophodno je oqigledno


odrediti minimizovani standardni oblik komplementa logiqke fun-
kcije u obliku proizvoda zbirova. Jox jedna negacija daje samu
funkciju. Prelazak sa ILI-NI na NILI-ILI realizaciju poka-
zuje slika 3.19.
56 Poglave 4. Logiqke funkcije

3.2.4 Sluqaj nepotpunih logiqkih funkcija


Sa stanovixta primena, postoji mogunost da se neka od varijacija
vrednosti nezavisnih logiqkih promenivih nikada ne desi. Prema
tome ne moe se govoriti da logiqka funkcija za tu varijaciju ima vred-
nost bilo 0 bilo 1. Oqigledno radi se o nepotpunoj logiqkoj funkciji.
Pri popuavau mape Veiq-Karno za ovakvu logiqku funkciju u poe
gde je minterm na kome ona ima neodreenu vrednost upisuje se crtica
koja simboliqno oznaqava tu neodreenu vrednost. Pri ucrtavau kon-
tura ovakva poa se mogu dvojako koristiti ili kao poa sa vrednoxu
0 ili sa vrednoxu 1 u zavisnosti od toga xta boe odgovara za mini-
mizovae.

Primer 3.13 Minimizovati nepotpunu logiqku funkciju koja je zadata


sledeim skraenim zapisom:
X
f (x1 , x2 , x3 , x4 ) = (1, 3, 7, 11, 15) (3.18)
X
d (x1 , x2 , x3 , x4 ) = (0, 2, 5) . (3.19)

Na slici 3.20 je prikazana popuena odgovarajua mapa Veiq-Karno sa ucr-


tanim konturama.

Slika 3.20: Popuena mapa Veiq-Karno za nepotpunu logiqku funkciju


iz primera 3.13

Na osnovu mape Veiq-Karno dobija se minimalni oblik logiqke funkcije:

f (x1 , x2 , x3 , x4 ) = x1 x4 + x2 x4 . (3.20)

Napomena 3.7 Mintermovi 0, 2, 5 odgovaraju neodreenim vrednostima


logiqke funkcije.

3.2.5 Tabelarna metoda


Grafiqka metoda minimizovaa za logiqke funkcije qiji je broj neza-
visnih logiqkih promenivih sedam i vei se ne koristi zbog glo-
maznosti, komplikovanosti i nepreglednosti odgovarajuih mapa Veiq-
4.2. Minimizovae logiqkih funkcija 57

-Karno. I u sluqaju maeg broja promenivih nedostatak ove metode je


xto se i ona zasniva na principu ponovnih pokuxaja pa prema tome nije
potpuno egzaktna.
Tabelarna metoda koju je uveo Kvajn a poboxao MekKlaski nema
prethodno navedene nedostatke. Ona je egzaktna i pogodna za primenu
na digitalnom raqunaru.
Ova metoda se sprovodi u dve etape. Prva je odreivae tz. pri-
marnih implikanti kroz postupak saimaa. Druga etapa jeste izbor
podskupa primarnih implikanti, izmeu svih primarnih implikanti,
koji daje minimalni oblik logiqke funkcije.
Postupak minimizovaa logiqke funkcije ovom metodom se pokazuje
na sledeem primeru.

Primer 3.14 Tabelarnom metodom minimizovati logiqku funkciju:


X
f (x1 , x2 , x3 , x4 ) = (1, 4, 6, 7, 8, 9, 10, 11, 15) . (3.21)

1. Odreivae skupa svih primarnih implikanti


Ovaj postupak se sprovodi pomou tz. tabele saimaa i to u isto
vreme se prikazuju dve varijante postupka, paralelno. Iz tog razloga
svaka kolona tabele saimaa ima dve podkolone pri qemu jedna pod-
kolona se odnosi na jednu varijantu a druga podkolona na drugu var-
ijantu ovog postupka. U praksi se koristi samo jedna varijanta,
jedna ili druga, ovog postupka tako da tada kolone tabele sai-
maa nemaju podkolone. Za razmatrani primer tabela saimaa je
prikazana u tabeli 3.13.

I II III
0001X 1X 001 1, 9 (8) 10 8, 9, 10, 11 (1, 2)
0100X 4X 01 0 4, 6 (2)
1000X 8X 100 X 8, 9 (1) X
0110X 6X 10 0X 8, 10 (2) X
1001X 9X 011 6, 7 (1)
1010X 10X 10 1X 9, 11 (2) X
0111X 7X 101 X 10, 11 (1) X
1011X 11X 111 7, 15 (8)
1111X 15X 1 11 11, 15 (4)

Tabela 3.13: Tabela saimaa za logiqku funkciju iz primera 3.14

I kolona je podeena u grupe tako da svaka grupa u prvoj podkoloni


sadri binarne prikaze mintermova sa jednakim brojem jedinica, a
u drugoj podkoloni ihove decimalne ekvivalente. U prvoj grupi su
binarni prikazi sa najmaim brojem jedinica a naredne grupe sadre
binarne prikaze koji imaju za po jednu jedinicu vixe. Dva binarna
prikaza se mogu saeti ako se razlikuju samo na jednom mestu a
na svim ostalim mestima imaju jednake cifre. Potencijalno se
mogu saimati binarni prikazi iz susednih grupa i to ispituje se
58 Poglave 4. Logiqke funkcije

mogunost saimaa svakog sa svakim. U rezultatu saimaa pre-


pisuje se deo uqesnika saimaa koji je jednak a na mestu gde se oni
razlikuju upisuje se znak . Rezultat svih moguih saimaa iz
dve susedne grupe unosi se u prvu podkolonu II kolone i pripada jed-
noj grupi. Pri tome se uqesnici saimaa iz prve kolone oznaqavaju
znakom X. Sliqno je i kada je u pitau druga podkolona I kolone.
Dva decimalna ekvivalenta iz susednih grupa mogu da se samu ako
je ihova razlika u korist onog koji je iz doe grupe, neki stepen
broja 2. Ovaj uslov za saimae proistiqe iz veze izmeu binarnih
i decimalnih brojeva. Rezultat saimaa je lista decimalnih ek-
vivalenata uqesnika odvojenih zarezom i praenih ihovom razlikom
u zagradi. Pri tome se uqesnici saimaa iz I kolone oznaqavaju
znakom X a rezultat saimaa dveju susednih grupa se upisuje u
drugu podkolonu II kolone i saqiava jednu grupu. Isti postupak se
sprovodi i nad drugom kolonom. Uslov za saimae binarnih prikaza
iz druge kolone je isti s tim xto znak mora da bude na istoj pozi-
ciji. Uslov za saimae decimalnih ekvivalenata iz druge kolone
je isti s tim da moraju da imaju jednak broj u zagradi. Drugi krug
saimaa po istom principu se sprovodi nad II kolonom. Uqesnici
saimaa iz druge kolone se oznaqavaju znakom X. Rezultat sai-
maa iz druge kolone se upisuje u treu kolonu.
Iako se govori o saimau binarnih prikaza odnosno decimalnih ek-
vivalenata u suxtini radi se o saimau, npr. u prvoj koloni,
mintermova jer su binarni prikazi i decimalni ekvivalenti samo
ihovi predstavnici. Rezultat saimaa dva minterma je nepot-
pun proizvod koji se zove implikanta. Mintermovi i implikante
koji nisu uqestvovali u saimau nazivaju se primarne implikante.
Za razmatrani primer sve primarne implikante su prikazane u tabeli
3.14.
1, 9 (8) 001 x 2 x3 x4
4, 6 (2) 01 0 x 1 x2 x4
6, 7 (1) 011 x 1 x2 x3
7, 15 (8) 111 x 2 x3 x4
11, 15 (4) 1 11 x 1 x3 x4
8, 9, 10, 11 (1, 2) 10 x 1 x2

Tabela 3.14: Sve primarne implikante logiqke funkcije iz primera


3.14

2. Izbor primarnih implikanti koje grade minimalni oblik logiqke


funkcije
U pojedinim sluqajevima sve primarne implikante uqestvuju u iz-
gradi minimalnog oblika logiqke funkcije, u protivnom se vrxi iz-
bor podskupa primarnih implikanti pomou takozvane tabele pri-
marnih implikanti. Tabela primarnih implikanti za razmatrani
primer je data u tabeli 3.15.
4.2. Minimizovae logiqkih funkcija 59

1 4 6 7 8 9 10 11 15
X x 2 x3 x4 1, 9
X x1 x2 x4 4, 6
x1 x2 x3 6, 7
x2 x3 x4 7, 15
x1 x3 x4 11, 15
X x 1 x2 8, 9, 10, 11
X X X X X X X

Tabela 3.15: Tabela primarnih implikanti iz primera 3.14

U zaglavu vrsta su sve primarne implikante a u zaglavu kolona su


decimalni ekvivalenti svih mintermova razmatrane logiqke funk-
cije. Ako je neki minterm pokriven primarnom implikantom onda se
to oznaqava sa znakom u preseku odgovarajue vrste i kolone. Ako
je neki minterm pokriven samo jednom primarnom implikantom onda
se ona naziva esencijalna primarna implikanta i oznaqava sa znakom
X. Takve primarne implikante moraju da uqestvuju u izgradi min-
imalne forme logiqke funkcije. Esencijalne primarne implikante u
razmatranom primeru pokrivaju sve izuzev dva minterma xto je oz-
naqeno znakom X u zadoj vrsti i kolonama mintermova koji su
pokriveni. Izmeu preostalih primarnih implikanti potrebno je
izabrati dodatne koje e pokriti nepokrivene mintermove i ui u
sastav minimalne forme. U sluqaju posmatranog primera situacija
je jednostavna tako da se bira primarna implikanta x2 x3 x4 , tako da
je minimalni oblik logiqke funkcije:
f (x1 , x2 , x3 , x4 ) = x2 x3 x4 + x1 x2 x4 + x2 x3 x4 + x1 x2 . (3.22)
Onda kada je situacija komplikovanija primeuje se tz. Petrikova
metoda. Pre primene Petrikove metode neophodno je tabelu pri-
marnih implikanti redukovati eliminacijom vrsta esencijalnih pri-
marnih implikanti i kolona sa mintermovima pokrivenim ovim es-
encijalnim implikantama.
Petrikova metoda
Za razmatrani primer redukovana tabela primarnih implikanti je
prikazana u tabeli 3.16. Svakoj primarnoj implikanti iz reduko-

7 15
p1 x1 x2 x3
p2 x2 x3 x4
p3 x1 x3 x4

Tabela 3.16: Redukovana tabela primarnih implikanti iz primera 3.14

vane tabele pridruuje se binarna promeniva pi koja ima vrednost


1 ako pripada skupu pokrivaa primarnih implikanti i 0 u suprot-
nom sluqaju. Da bi minterm qiji je decimalni ekvivalent 7 bio
60 Poglave 4. Logiqke funkcije

pokriven potrebno je da je p1 + p2 = 1. Sliqno je i za minterm qiji


je decimalni ekvivalent 15, da bi on bio pokriven potrebno je da je
p2 +p3 = 1. Da bi oba minterma bila pokrivena u isto vreme potrebno
je da je (p1 + p2 ) (p2 + p3 ) = 1. Posle mnoea gorih suma dobija se
uslov p2 + p1 p3 = 1. Ovaj izraz imae vrednost 1 ako je p2 = 1 ILI
p1 = 1 I p3 = 1. Obzirom da su sve primarne implikante istog ranga
usvaja se da skup pokrivaa bude sastaven samo od primarne imp-
likante iz druge vrste.

Sluqaj nepotpunih logiqkih funkcija


Tabelarna metoda se primeuje za nepotpune logiqke funkcije na isti
naqin kao za potpune s tim xto su u tabeli saimaa ukuqeni i
mintermovi na kojima logiqka funkcija ima neodreene vrednosti a u
tabeli primarnih implikanti oni nisu ukuqeni.

3.2.6 Minimizovae sistema logiqkih funkcija tabela-


rnom metodom
U sluqaju sistema logiqkih funkcija minimizovae je mogue sprovesti
za svaku logiqku funkciju ponaosob. Meutim, postoji tabelarni pos-
tupak pomou koga se sve funkcije u isto vreme uzimaju u obzir. Na taj
naqin mogue je da se sa stanovixta realizacije pojave zajedniqki de-
lovi za dve ili vixe logiqkih funkcija posmatranog sistema pri qemu
se dobija jox minimalnija realizacija nego xto bi bila kada bi se svaka
logiqka funkcija posmatrala ponaosob. Primena postupka se ilustruje
na konkretnom primeru.
Primer 3.15 Minimizovati tabelarnom metodom sledei sistem logi-
qkih funkcija pri qemu se sve logiqke funkcije sistema uzimaju u obzir
istovremeno:
X
f1 (x1 , x2 , x3 , x4 ) = (2, 4, 10, 11, 12, 13) (3.23)
X
f2 (x1 , x2 , x3 , x4 ) = (4, 5, 10, 11, 13) (3.24)
X
f3 (x1 , x2 , x3 , x4 ) = (1, 2, 3, 10, 11, 12) . (3.25)

Tabela saimaa za dati sistem logiqkih funkcija je prikazana u tabeli


3.17.

Svaka od kolona I, II, III sadri jox po jednu podkolonu u kojoj se znako-
vima pokazuje pripadnost mintermova ili implikanti pojedinim
funkcijama. Pored ranije navedenih uslova za saimae dvaju minter-
mova ili implikanti mora da bude ispuen i uslov da oba (obe) pripadaju
bar jednoj od funkcija. Formalno se to svodi na prisustvo znaka u
podkoloni bar ispod jedne funkcije i kod jednog i kod drugog uqesnika sai-
maa. Rezultat saimaa a to je implikanta upisuje se u narednu kolonu
4.2. Minimizovae logiqkih funkcija 61

I II III
f1 f2 f3 f1 f2 f3 f1 f2 f3
1X 0001X 1, 3 00 1 2, 3, 10, 11 01
2X 0010X 2, 3X 001X 2, 10, 3, 11 01
4 0100 2, 10 010
3X 0011X 4, 5 010
5X 0101X 4, 12 100
10X 1010X 3, 11X 011X
12 1100 5, 13 101
11X 1011X 10, 11 101
13 1101 12, 13 110

Tabela 3.17: Tabela saimaa za sistem logiqkih funkcija iz primera


3.15

i pripada samo onim funkcijama koje su sadrale oba uqesnika saimaa.


Formalno ako se znakovi uz jedan uqesnik saimaa posmatraju kao
jedan skup a znakovi uz drugi uqesnik saimaa posmatraju kao drugi
skup, onda se uz rezultat saimaa upisuje presek ova dva skupa. Uqesnici
saimaa se oznaqavaju znakom X da su iskorixeni jedino onda kada
oni ne pripadaju nekoj drugoj funkciji izuzev onoj u okviru koje je izvrxeno
saimae. Formalno, ako znakovi uz rezultat saimaa, kao skup,
sadre skup znakova uz uqesnik saimaa onda se uqesnik saimaa
oznaqava sa znakom X da je iskorixen. Kada se dobije skup primarnih
implikanti dai tok minimizovaa se nastava Petrikovom metodom.
Tabela primarnih implikanti je prikazana u tabeli 3.18.

f1 f2 f3
2 4 10 11 12 13 4 5 10 11 13 1 2 3 10 11 12
p1 x2 x3
p2 x1 x2 x3
p3 x1 x2 x3
p4 x2 x3 x4
p5 x2 x3 x4
p6 x1 x2 x3
p7 x2 x3 x4
p8 x1 x2 x4
p9 x1 x2 x3 x4
p10 x1 x2 x3 x4
p11 x1 x2 x3 x4

Tabela 3.18: Tabela primarnih implikanti za sistem logiqkih


funkcija iz primera 3.15
62 Poglave 4. Logiqke funkcije

Da bi svi mintermovi bili pokriveni potrebno je da je:

p3 p7 p8 p10 (p4 p9 p11 + p4 p5 p6 p9 + p2 p4 p11 + p2 p4 p5 p6 + p6 p9 p11 + p5 p6 p9 +

+p4 p5 p6 p9 + p2 p4 p5 p6 ) = 1.
(3.26)
Oqigledno je da mora da bude p3 = 1, p7 = 1, p8 = 1 i p10 = 1 tj. odgovarajue
primarne implikante moraju biti uvrxtene u minimalnu formu. Xto se
tiqe ostalih primarnih implikanti postoje dve varijante za minimalnu
formu da je p2 p4 p11 = 1 ili p5 p6 p9 = 1. Ove dve varijante su ekvivalentne.
Pretpostavimo da se usvoji prva varijanta. Sada se odreuje redukovana
tabela primarnih implikanti koja je prikazana u tabeli 3.19.

f1 f2 f3
2 4 10 11 12 13 4 5 10 11 13 1 2 3 10 11 12
p2 x1 x2 x3
p3 x1 x2 x3
p4 x2 x3 x4
p7 x2 x3 x4
p8 x1 x2 x4
p10 x1 x2 x3 x4
p11 x1 x2 x3 x4

Tabela 3.19: Redukovana tabela primarnih implikanti za sistem


logiqkih funkcija iz primera 3.15

Uslovi za pokrivenost svih mintermova po pojedinim funkcijama su:

p7 p11 (p3 + p7 ) p3 (p2 + p10 ) p2 = p2 p3 p7 p11 = 1 (3.27)


p3 p4 p11 = 1 (3.28)
p7 p8 (p3 + p7 ) p3 p10 = p3 p7 p8 p10 = 1. (3.29)

Sledi da su minimizovane funkcije:

f1 (x1 , x2 , x3 , x4 ) = x1 x2 x3 + x1 x2 x3 + x2 x3 x4 + x1 x2 x3 x4 (3.30)
f2 (x1 , x2 , x3 , x4 ) = x1 x2 x3 + x2 x3 x4 + x1 x2 x3 x4 (3.31)
f3 (x1 , x2 , x3 , x4 ) = x1 x2 x3 + x2 x3 x4 + x1 x2 x4 + x1 x2 x3 x4 . (3.32)

Oqigledno postoje delovi koji su zajedniqki za neke od ovih funkcija.


Poglave 4

Kombinaciona logiqka
kola

U ovom poglavu izlau se klasiqni postupci projektovaa i analize


kombinacionih logiqkih kola uopxte kao i na primerima nekih znaqa-
jnih kola ovoga tipa kao xto su npr. razna logiqka kola za izvoee
aritmetiqkih operacija. Pri tome se ova logiqka kola izvode pomou
pojedinaqnih logiqkih elemenata koji ostvaruju ili osnovne logiqke
funkcije ili pak neke druge logiqke funkcije kao xto su samo NI, samo
NILI i ISKUQNO ILI i EKVIVALENCIJA.

63
64 Poglave 5. Kombinaciona logiqka kola

4.1 Definicija kombinacionih logiqkih kola


Kao xto je ranije navedeno, osnovne logiqke funkcije se fiziqki rea-
lizuju pomou logiqkih elemenata. Povezivaem vixe logiqkih eleme-
nata dobijaju se takozvana logiqka kola. Logiqka kola mogu biti ra-
zliqitih tipova, sloenosti i namene. Najjednostavniji tip logiqkih
kola su kombinaciona logiqka kola.
Definicija 4.1 Pod kombinacionim logiqkim kolom se podrazumeva logi-
qko kolo koje ostvaruje jednoznaqno preslikavae ulaza u izlaz. To znaqi da
jedan isti ureeni skup vrednosti ulaznih binarnih promenivih veliqina,
kad god se pojavi na ulazu kombinacionog logiqkog kola, na izlazu uslovava
pojavu jedinstvenog ureenog skupa vrednosti izlaznih binarnih promeni-
vih veliqina.
Ovo logiqko kolo u opxtem sluqaju moe da ima vixe ulaza npr. n i
vixe izlaza npr. m. Dijagram kombinacionog logiqkog kola je prikazan
na slici 4.1.

Slika 4.1: Dijagram kombinacionog logiqkog kola

x1 , x2 , , xn su n ulaznih binarnih promenivih veliqina. f1 , f2 , ,


fm su m izlaznih binarnih promenivih veliqina.
Kombinaciono logiqko kolo se moe logiqki opisati sistemom od m
logiqkih funkcija od n nezavisnih logiqkih promenivih.

f1 = f1 (x1 , x2 , , xn )
f2 = f2 (x1 , x2 , , xn )
..
. (4.1)
fm = fm (x1 , x2 , , xn )
Obzirom da su ulazne promenive binarne, na ulazu kombinacionog
logiqkog kola, koje ima n ulaznih kanala, mogue je da se pojavi 2n raz-
liqitih varijacija vrednosti ulaznih promenivih veliqina. Sliqno,
poxto su izlazne promenive takoe binarne, na izlazu kombinacionog
logiqkog kola, koje ima m izlaznih kanala, mogue je da se pojavi 2m
razliqitih varijacija vrednosti izlaznih promenivih.
Jednoj varijaciji na ulazu odgovara jedna i samo jedna varijacija na
izlazu bez obzira na trenutak pojavivaa ulazne varijacije. Ako je
5.2. Postupak projektovaa kombinacionih logiqkih kola 65

n > m (n i m su oqigledno pozitivni celi brojevi) onda je oqigledno i


2n > 2m tako da vixe varijacija vrednosti ulaznih promenivih uslov-
ava jednu varijaciju vrednosti izlaznih promenvih. Ako je obrnuto,
tj. n < m onda je i 2n < 2m tako da neke varijacije vrednosti izlaznih
promenivih se nee nikada pojaviti.

4.2 Postupak projektovaa kombinacionih


logiqkih kola
Postupak projektovaa kombinacionog logiqkog kola zapoqie tekstu-
alnim definisaem problema (naqina rada tog kola), a zavrxava se
odreivaem logiqkih funkcija koje opisuju rad tog kola, tj. odrei-
vaem odgovarajueg logiqkog dijagrama. Etape postupka projektovaa
kombinacionog logiqkog kola se daju algoritamski:

1. Problem tj. naqin rada zahtevanog logiqkog kola definixe se tek-


stualno.
2. Na bazi tekstualno definisanog naqina rada kombinacionog logi-
qkog kola vrxi se identifikovae ulaznih i izlaznih veliqina
tog kola.
3. Uvode se oznake ulaznih i izlaznih veliqina tog kola.
4. Zahtevani odnos izmeu vrednosti ulaznih i izlaznih promenivih
veliqina prikazuje se tabelarno. Imajui u vidu da ulazne veli-
qine nisu nixta drugo do nezavisne logiqke promenive, a izlazne
veliqine, logiqke funkcije, ovaj tabelarni prikaz je tabelarni
prikaz logiqkih funkcija koje opisuju rad kombinacionog logiqkog
kola. Tabelarni prikaz se odreuje na ranije opisani naqin, kao
i za svaku logiqku funkciju, s tim xto se ovde vrednosti logiqkih
funkcija identifikuju na osnovu tekstualnog definisaa rada kola.

Napomena 4.2 U sluqaju kada tekstualna postavka problema ne doz-


voava neku od varijacija ulaznih promenivih onda se radi o nepot-
punim logiqkim funkcijama.

5. Posle dobijaa tabelarnog prikaza logiqkih funkcija, vrxi se


minimizacija logiqkih funkcija i dobijaju se ihovi minimalni
oblici.
6. Na osnovu minimalnih oblika logiqkih funkcija odreuje se odgo-
varajui logiqki dijagram, na osnovu koga se fiziqki realizuje
traeno kombinaciono logiqko kolo, koje ispuava uslov finan-
sijske ekonomiqnosti.

Primer 4.1 Projektovati kombinaciono logiqko kolo koje ima tri ulaza
i jedan izlaz. Izlazna veliqina ovog logiqkog kola ima vrednost 1 kada:
66 Poglave 5. Kombinaciona logiqka kola

sve ulazne veliqine na svim egovim ulazima imaju vrednost 1, ili kada
sve ulazne veliqine na svim egovim ulazima imaju vrednost 0, ili kada
neparan broj ulaznih veliqina na neparnom broju egovih ulaza ima vred-
nost 1. U svim ostalim sluqajevima izlazna veliqina ovog logiqkog kola
ima vrednost 0. Ulazne veliqine se oznaqavaju sa x1 , x2 i x3 , a izlazna
veliqina se oznaqava sa y. Tabela 4.1 je tabela vrednosti za logiqku
funkciju y, dobijena na osnovu tekstualno definisanog naqina rada kom-
binacionog kola. Na slici 4.2 je prikazana popuena mapa Veiq-Karno za
navedeno kombinaciono logiqko kolo, u kojoj su unete sve konture, tako
da se na bazi te mape i unetih kontura dobija minimalni oblik logiqke
funkcije y dat izrazom 4.2. Na slici 4.3 prikazan je odgovarajui logiqki
dijagram koji je dobijen na osnovu minimalnog oblika 4.2 logiqke funkcije
y.

x1 x2 x3 y
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

Tabela 4.1: Tabela vrednosti za izlaznu veliqinu zadatog kombina-


cionog logiqkog kola

Slika 4.2: Mapa Veiq-Karno za razmatrano kombinaciono logiqko kolo

y = x1 x2 + x2 x3 + x1 x3 + x1 x2 x3 (4.2)

4.3 Aritmetiqka logiqka kola


Samo ime kae da aritmetiqka logiqka kola slue za izvoee arit-
metiqkih operacija. To je jedan od najznaqajnijih zadataka digitalnih
5.3. Aritmetiqka logiqka kola 67

Slika 4.3: Logiqki dijagram razmatranog kombinacionog logiqkog kola

sistema odnosno digitalnih raqunara. Ovde e biti razmatrana samo


logiqka kola za izvoee aritmetiqkih operacija sabiraa i oduzi-
maa, poxto se u digitalnim sistemima, tj. digitalnim raqunarima,
sve aritmetiqke operacije izvode pomou ove dve navedene operacije.

4.3.1 Sabiraqi
Sabirae je osnovna aritmetiqka operacija. Pri sabirau dva jedno-
cifrena binarna broja rezultat moe da bude jednocifren ili dvocif-
ren. U sluqaju kada je zbir dvocifren, cifra 1 koja je vixeg ranga, tj.
koja se nalazi u vixem razredu, naziva se cifra za prenos. Pri sabi-
rau dva vixecifrena binarna broja, sabirae se vrxi po razredima.
U okviru jednog razreda se obiqno sabiraju dva jednocifrena binarna
broja. Meutim, kada se pri sabirau u okviru jednog razreda pojavi
cifra 1 za prenos, ona se prenosi u naredni vixi razred, tako da se u
narednom vixem razredu sabiraju tri jednocifrena broja. Za sabirae
dva jednocifrena binarna broja koristi se tz. polusabiraq, a za sabi-
rae tri jednocifrena binarna broja koristi se tz. potpuni sabiraq.
Naziv potpuni sabiraq potiqe otuda xto se on realizuje pomou dva po-
lusabiraqa. Oba pomenuta sabiraqa su po svojoj prirodi kombinaciona
logiqka kola.

Polusabiraq
Imajui u vidu da polusabiraq ostvaruje sledee sluqajeve sabiraa
0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10, jasno je da je to logiqko kolo koje
ima dva ulaza i dva izlaza. Ulazi su binarne promenive x1 i x2 kojima
odgovaraju jednocifreni sabirci, a izlazi su binarne promenive S i
C kojima odgovaraju cifra zbira i cifra za prenos. Tabelarni prikaz
logiqkih funkcija S i C, koje su dobile ime na osnovu engleskih reqi
za zbir i prenos, je dat u tabeli 4.2.
Na osnovu tabelarnog prikaza 4.2 dobijaju se kanoniqki oblici 4.3
i 4.4, logiqkih funkcija S i C, koji u ovom konkretnom sluqaju pred-
stavaju i ihove minimalne oblike, tj. ovde nije mogue postupkom
minimizacije doi do minimalnijih, jednostavnijih oblika.
68 Poglave 5. Kombinaciona logiqka kola

x1 x2 C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Tabela 4.2: Tabela vrednosti za logiqke funkcije S i C polusabiraqa

S = x1 x2 + x1 x2 (4.3)
C = x 1 x2 (4.4)

S druge strane, iz tabelarnog prikaza 4.2 je oqigledno da je S ISK-


UQNO ILI logiqka funkcija, koja je u 4.3 izraena pomou osnovnih
logiqkih funkcija. Na slikama 4.4, 4.5, 4.6, 4.7 i 4.8 prikazano je neko-
liko razliqitih realizacija polusabiraqa dobijenih na osnovu izraza
4.3 i 4.4, 4.5 i 4.6, 4.7 i 4.8, 4.9 i 4.10 i 4.11 i 4.12.

Slika 4.4: Logiqki dijagram polusabiraqa prema 4.3 i 4.4

Slika 4.5: Logiqki dijagram polusabiraqa prema 4.5 i 4.6

S = (x1 + x2 ) (x1 + x2 ) (4.5)


C = x 1 x2 (4.6)
5.3. Aritmetiqka logiqka kola 69

Slika 4.6: Logiqki dijagram polusabiraqa prema 4.7 i 4.8

Slika 4.7: Logiqki dijagram polusabiraqa prema 4.9 i 4.10

S = (C + x1 x2 ) (4.7)
C = x 1 x2 (4.8)

S = (x1 + x2 ) (x1 + x2 ) (4.9)


C = (x1 + x2 ) (4.10)

S = x1 x2 (4.11)
C = x 1 x2 (4.12)

Potpuni sabiraq
Potpuni sabiraq je logiqko kolo koje ima tri ulaza i dva izlaza. Dva
ulaza su binarne promenive x1 i x2 kojima odgovaraju jednocifreni
sabirci, trei ulaz je binarna promeniva x3 kojoj odgovara cifra za
prenos nastala pri sabirau u prethodnom razredu, a izlazi su binarne
promenive S i C kojima odgovaraju cifra zbira i cifra za prenos u

Slika 4.8: Logiqki dijagram polusabiraqa prema 4.11 i 4.12


70 Poglave 5. Kombinaciona logiqka kola

naredni vixi razred. Tabelarni prikaz logiqkih funkcija S i C je dat


u tabeli 4.3.

x1 x2 x3 C S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Tabela 4.3: Tabelarni prikaz logiqkih funkcija S i C potpunog


sabiraqa

Na slici 4.9 (a) prikazana je mapa Veiq-Karno za logiqku funkciju


S, a na slici 4.9 (b) mapa Veiq-Karno za logiqku funkciju C.

Slika 4.9: Mape Veiq-Karno za logiqke funkcije S i C potpunog


sabiraqa

Oqigledno da se logiqka funkcija S nemoe minimizovati, ve je


en kanoniqki oblik istovremeno i minimalni, a logiqka funkcija C
je minimizovana ucrtavaem tri konture u odgovarajuu mapu Veiq-
-Karno, tako da se dobija en standardni oblik:

S = x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 (4.13)
C = x 1 x2 + x 1 x3 + x 2 x3 . (4.14)

Izraz 4.13 za logiqku funkciju S moe se lako transformisati u oblik


izraen preko logiqke funkcije ISKUQNO ILI:
5.3. Aritmetiqka logiqka kola 71

S = x3 (x1 x2 ) (4.15)
Na slici 4.10 prikazan je logiqki dijagram potpunog sabiraqa dobijen
na osnovu izraza 4.13 i 4.14, a na slici 4.11 na osnovu izraza 4.15 i
4.14.

Slika 4.10: Logiqki dijagram potpunog sabiraqa na osnovu kanoniqkog


i standardnog oblika funkcija S i C

Slika 4.11: Logiqki dijagram potpunog sabiraqa na osnovu


ISKUQNO ILI oblika funkcije S i standardnog oblika funkcije
C

4.3.2 Oduzimaqi
Sliqno kao xto postoji polusabiraq i potpuni sabiraq tako postoji i
poluoduzimaq i potpuni oduzimaq. Poluoduzimaq slui za oduzimae
dva jednocifrena binarna broja. Pri oduzimau vixecifrenih binar-
nih brojeva oduzimae se sprovodi po razredima. Kada je pri oduzi-
mau u okviru jednog razreda cifra umaenik maa od cifre umaioca,
onda se iz narenog vixeg razreda pozajmuje cifra 1. Kada se oduzi-
mae sprovodi u razredu u kome je prethodno izvrxeno pozajmivae,
mora se uzeti u obzir i pozajena cifra, tako da u tom postupku uqes-
tvuju tri cifre. Potpuni oduzimaq slui za izvoee postupka oduzi-
maa u kome uqestvuju tri jednocifrena binarna broja. Oba pomenuta
oduzimaqa su po svojoj prirodi kombinaciona logiqka kola.

Poluoduzimaq
Poluoduzimaq je logiqko kolo koje ima dva ulaza i dva izlaza. Ulazi su
binarne promenive x1 i x2 kojima odgovaraju jednocifreni umaenik
72 Poglave 5. Kombinaciona logiqka kola

i umaioc, a izlazi su binarne promenive D i B, kojima odgovaraju


cifra razlike i cifra koja se pozajmuje iz narednog vixeg razreda.
U sluqaju kada se radi o oduzimau vixecifrenih binarnih brojeva,
binarna promeniva B se koristi pri oduzimau u narednom vixem
razredu kao dodatni umailac. Tabelarni prikaz logiqkih funkcija D
i B, koje su dobile ime na osnovu engleskih reqi za razliku i pozajmi-
vae, je dat u tabeli 4.4.

x1 x2 B D
0 0 0 0
0 1 1 1
1 0 0 1
1 1 0 0

Tabela 4.4: Tabelarni prikaz logiqkih funkcija D i B poluoduzimaqa

Minimizovaem se dobijaju minimalni oblici logiqkih funkcija D


i B:

D = x1 x2 + x1 x2 (4.16)
B = x1 x2 . (4.17)

Vidi se da je D ISKUQNO ILI logiqka funkcija tj. D = x1 x2 i


da je jednaka logiqkoj funkciji S kod polusabiraqa tako da su reali-
zacije polusabiraqa i poluoduzimaqa sliqne. Zbog toga se realizacije
poluoduzimaqa ovde ne daju.

Potpuni oduzimaq
Potpuni oduzimaq je logiqko kolo koje ima tri ulaza i dva izlaza. Dva
ulaza su binarne promenive x1 i x2 kojima odgovaraju cifra umaenik
i cifra umaioc jednog razreda, trei ulaz je binarna promeniva
x3 kojoj odgovara cifra pozajmena iz tog razreda pri oduzimau u
prethodnom razredu tako da i ona ima ulogu cifre umaioca. Izlazi
su binarne promenive D i B kojima odgovaraju cifra razlike i cifra
pozajmena iz narednog vixeg razreda. Tabelarni prikaz logiqkih
funkcija D i B je dat u tabeli 4.5.
Mape Veiq-Karno za logiqke funkcije D i B potpunog oduzimaqa su
prikazane na slikama 4.12 (a) i 4.12 (b).
Oqigledno da se funkcija D ne moe minimizovati i da je en kanoni-
qki oblik istovremeno i minimalni, a funkcija B se minimizuje ucr-
tavaem tri konture prema slici 4.12 (b), tako da se dobija en stan-
dardni oblik:
5.3. Aritmetiqka logiqka kola 73

D = x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 (4.18)
B = x1 x2 + x1 x3 + x2 x3 (4.19)

x1 x2 x3 B D
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 1 0
1 0 0 0 1
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Tabela 4.5: Tabela vrednosti za logiqke funkcije D i B potpunog odu-


zimaqa

Slika 4.12: Mape Veiq-Karno za logiqke funkcije D i B potpunog odu-


zimaqa

I ovde se vidi da je logiqka funkcija D jednaka logiqoj funkciji S,


za potpuni sabiraq, tj. da se kao i u sluqaju ove funkcije S, moe izraz-
iti pomou ISKUQNO ILI logiqke funkcije, D = x3 (x1 x2 ).
Logiqki dijagrami se ovde ne daju s obzirom da se oni razlikuju nez-
natno u odnosu na logiqke dijagrame potpunog sabiraqa.

4.3.3 Tehniqka izvoea aritmetiqkih logiqkih kola


Ovde se daju samo tehniqka izvoea polusabiraqa i potpunog sabiraqa
poxto su ona vrlo sliqna za poluoduzimaq i potpuni oduzimaq. Ta
tehniqka izvoea su pneumatsko i hidrauliqno pomou pneumatskih i
hidrauliqnih razvodnika i elektronsko pomou tranzistora.
74 Poglave 5. Kombinaciona logiqka kola

Tehniqka izvoea polusabiraqa


1. Pneumatsko tehniqko izvoee polusabiraqa pomou pneumatskih
razvodnika prikazano je na slici 4.13.

Slika 4.13: Tehniqko izvoee polusabiraqa pomou pneumatskih


razvodnika

2. Hidrauliqno tehniqko izvoee polusabiraqa pomou hidrauliq-


nih razvodnika je potpuno analogno pneumatskom izvoeu.

3. Elektronsko tehniqko izvoee polusabiraqa pomou tranzistora


prikazano je na slici 4.14.

Slika 4.14: Elektronsko tehniqko izvoee polusabiraqa pomou


tranzistora

Tehniqka izvoea potpunog sabiraqa


1. Pneumatsko tehniqko izvoee potpunog sabiraqa pomou pneuma-
ckih razvodnika prikazano je na slici 4.15.

2. Hidrauliqno tehniqko izvoee potpunog sabiraqa pomou hidrauliq-


nih razvodnika je potpuno analogno pneumatskom izvoeu.
5.4. Pretvaraqi kodova 75

Slika 4.15: Tehniqko izvoee potpunog sabiraqa pomou pneumatskih


razvodnika

3. Elektronsko tehniqko izvoee potpunog sabiraqa pomou tranzis-


tora prikazano je na slici 4.16.

Slika 4.16: Elektronsko tehniqko izvoee potpunog sabiraqa pomou


tranzistora

4.4 Pretvaraqi kodova


U sluqaju sprezaa dvaju digitalnih sistema, kod kojih se koriste raz-
liqiti kodovi za iste diskretne elemente informacija, potrebno je ost-
variti saglasnost izmeu ih u pogledu tih kodova, pomou takozvanog
pretvaraqa koda. Pretvaraq koda je kombinaciono logiqko kolo qiji je
76 Poglave 5. Kombinaciona logiqka kola

zadatak da pri pretvarau koda A u kod B na osnovu ureenog skupa


bitova koda A na svom ulazu daje ureeni skup bitova odgovarajueg
koda B na svom izlazu. Sledei primer ilustruje postupak projekto-
vaa pretvaraqa kodova.

Primer 4.2 Projektovati pretvaraq BCD koda u +3 kod. Tabela 4.6 je


tabela vrednosti za ovo logiqko kolo. Vidi se da su oba koda qetvoro-
bitna. Ovde se oqigledno radi o qetiri logiqke funkcije y1 , y2 , y3 i y4
od qetiri nezavisne logiqke promenive x1 , x2 , x3 i x4 , xto znaqi da bi
tabela vrednosti trebalo da ima 16 vrsta. Meutim imajui u vidu da
se kod BCD koda, od 16 raspoloivih ureenih skupova od qetiri bita ko-
risti samo deset, pomenute logiqke funkcije za neiskorixene varijacije
vrednosti nezavisnih promenivih nisu definisane, tj. imaju neodreene
vrednosti. Nije predvieno da se neiskorixeni ulazi ovog pretvaraqa po-
jave bilo kada, tako da se za odgovarajue vrednosti izlaza ne moe rei
da treba da imaju vrednost bilo 0 bilo 1. Prilikom minimizovaa ovih
logiqkih funkcija, ihove neodreene vrednosti se zameuju sa 0 ili 1, u
zavisnosti od toga xta je u konkretnom sluqaju povonije sa stanovixta
minimizovaa. Te vrednosti izlaza ovog logiqkog kola se nikada nee de-
siti, poxto vrednosti ulaza koje uslovavaju te izlaze se nikada nee
desiti, tako da je sa tog stanovixta potpuno nevano koje vrednosti
izlaza e se usvojiti na mestima gde su one neodreene. Tabela 4.6 nije
kompletna iz razloga xto se podrazumeva da su vrednosti izlaza neodre-
ene za neiskorixene ulaze, a upravo nedostaje taj deo tabele vrednosti,
da bi se izbegla bespotrebna glomaznost. Odgovarajue mape Veiq-Karno su
date na slikama 4.17 i 4.18, a izrazi 4.20, 4.21, 4.22 i 4.23 su minimalni
oblici logiqkih funkcija dobijeni u postupku minimizovaa svake logiqke
funkcije ponaosob zasebno. U tim izrazima logiqke funkcije y1 , y2 i y3
su dae algebarski transformisane da bi se pri fiziqkoj realizaciji ovog
sistema logiqkih funkcija dobili zajedniqki delovi nekih od ovih logiqkih
funkcija. Logiqki dijagram ovog pretvaraqa je dat na slici 4.19.

BCD +3
x1 x2 x3 x4 y1 y2 y3 y4
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0

Tabela 4.6: Tabela vrednosti pretvaraqa BCD koda u +3 kod


5.5. Postupak analize kombinacionih logiqkih kola 77

Slika 4.17: Mape Veiq-Karno za logiqke funkcije y1 i y2 pretvaraqa


BCD koda u +3 kod

y1 = x1 + x2 x3 + x2 x4 = x1 + x2 (x3 + x4 ) (4.20)
y2 = x2 x3 + x2 x4 + x2 x3 x4 = x2 (x3 + x4 ) + x2 (x3 + x4 ) (4.21)

Slika 4.18: Mape Veiq-Karno za logiqke funkcije y3 i y4 pretvaraqa


BCD koda u +3 kod

y3 = x3 x4 + x3 x4 = x3 x4 + (x3 + x4 ) (4.22)
y4 = x4 (4.23)

4.5 Postupak analize kombinacionih logiqkih


kola
Postupak analize kombinacionih logiqkih kola je inverzan postupku
ihove sinteze. U ovom postupku polazi se od logiqkog dijagrama kom-
binacionog logiqkog kola qija analiza se sprovodi. Ci je da se odrede
78 Poglave 5. Kombinaciona logiqka kola

Slika 4.19: Logiqki dijagram pretvaraqa BCD koda u +3 kod

odgovarajue logiqke funkcije (u opxtem sluqaju ih ima vixe), u tabela-


rnom ili algebarskom obliku, koje logiqki opisuju rad tog logiqkog
kola, ili pak tekstualni opis rada logiqkog kola.
Pokazate da je logiqko kolo qiji logiqki dijagram se razmatra u
ciu analize, kombinaciono logiqko kolo je da taj logiqki dijagram
nema povratnih sprega i da ne sadri memorijske elemente xto je kara-
kteristiqno za sekvencijalna logiqka kola o kojima se govori u nared-
nim poglavima. Etape postupka analize kombinacionog logiqkog kola
daju se algoritamski:

1. Proizvonim oznakama oznaqavaju se izlazi onih logiqkih eleme-


nata qiji su ulazi samo ulazi qitavog logiqkog kola. Odreuju se
logiqke funkcije koje odgovaraju izlazima ovakvih logiqkih ele-
menata.

2. Proizvonim oznakama oznaqavaju se izlazi onih logiqkih ele-


menata qiji su ulazi, ulazi qitavog logiqkog kola i/ili izlazi
logiqkih elemenata iz taqke 1. Odreuju se logiqke funkcije koje
odgovaraju izlazima ovakvih logiqkih elemenata.

3. Postupak iz taqke 2. se ponava dok se ne doe do izlaza celog


logiqkog kola.

4. Uzastopnim zamenama eliminixu se meuveliqine dok se ne dobiju


logiqke funkcije koje odgovaraju izlazima qitavog logiqkog kola
a koje su izraene samo preko ulaza qitavog kola kao nezavisnih
logiqkih promenivih.

Tabelarni oblik tj. tabelu vrednosti logiqkih funkcija koje opisuju


rad zadatog kombinacionog logiqkog kola mogue je dobiti direktno na
osnovu zadatog logiqkog dijagrama od koga se kree u postupku ana-
lize. Prvo se formira levi deo tabele vrednosti gde se izlistaju sve
varijacije vrednosti ulaznih binarnih promenivih kojih ima ukupno
2n . Potom se u desnom delu tabele vrednosti unose vrednosti logiqkih
funkcija redom iz taqke 1., 2. i 3. goreg postupka. Najzad se na
5.5. Postupak analize kombinacionih logiqkih kola 79

osnovu vrednosti ve odreenih logiqkih funkcija koje predstavaaju


meuveliqine odreuju vrednosti logiqkih funkcija koje opisuju rad
qitavog logiqkog kola i unose u posebne kolone, xto odgovara taqki 4.
goreg postupka.
U sluqaju da kombinacionom logiqkog kolu, qija analiza se sprovodi
a qiji je logiqki dijagram zadat, odgovaraju nepotpune logiqke funkcije
analiza se sprovodi i za one varijacije vrednosti ulaznih promenivih
koje se nikada nee desiti. Ako bi se kojim sluqajem na ulazu razmatra-
nog logiqkog kola pojavile nepredviene varijacije vrednosti ulaznih
promenivih na izlazu se ipak dobijaju vrednosti logiqkih funkcija
bilo 1 ili 0 zavisno od toga koje su vrednosti logiqkih funkcija usvo-
jene u postupku sinteze tog logiqkog kola.

Primer 4.3 Izvrxiti analizu logiqkog kola qiji je logiqki dijagram na


slici 4.20.

Slika 4.20: Logiqki dijagram logiqkog kola iz primera 4.3

Analiza logiqkog kola qiji je logiqki dijagram zadat zapoqie oznaqa-


vaem sa T1 izlaza I logiqkog elementa 1 qiji su ulazi x1 , x2 i x3 a to su
istovremeno ulazi qitavog logiqkog kola. Sliqno, sa T2 se oznqava izlaz
ILI logiqkog elementa 2 qiji su ulazi takoe x1 , x2 i x3 . Sa T3 se oznaqava
izlaz NE logiqkog elementa 7 qiji je ulaz, izlaz ILI logiqkog elementa
6. Sa T4 se oznaqava izlaz I logiqkog elementa 8 qiji su ulazi, izlazi
ILI logiqkog elementa 2 i NE logiqkog elementa 7. Izlaz ILI logiqkog
elementa 9 je istovremeno i izlaz qitavog logiqkog kola tako da se on oz-
naqava sa F1 xto je jedna od logiqkih funkcija koje treba odrediti. Ulazi
ovog logiqkog elementa su izlazi I logiqkih elemenata 1 i 8. U ovom
konkretnom sluqaju, zbog jednostavnosti odreivaa izlaza ILI logiqkog
elementa 6, koji je istovremeno i izlaz qitavog logiqkog kola, izlazi I
logiqkih elemenata 3, 4 i 5 se ne obeleavaju ve se obeleava izlaz tog
ILI logiqkog elementa 6 sa F2 xto je druga logiqka funkcija koju treba
80 Poglave 5. Kombinaciona logiqka kola

odrediti. Pomone veliqine T1 , T2 , T3 i T4 su odreene sledeim izrazima:

T1 = x 1 x2 x3 (4.24)
T2 = x1 + x2 + x3 (4.25)
T3 = x1 x2 + x1 x3 + x2 x3 = (x1 x2 ) (x1 x3 ) (x2 x3 ) =
= (x1 + x2 ) (x1 + x3 ) (x2 + x3 ) = x1 x2 + x1 x3 + x2 x3 (4.26)
T4 = T 2 T3 (4.27)

Logiqke funkcije F1 i F2 se prvo izraavaju preko pomonih veliqina a po-


tom se uzastopnom eliminacijom tih pomonih veliqina dobijaju ihovi
izrazi samo preko ulaznih veliqina qitavog logiqkog kola.

F1 = T 1 + T 4 = T 1 + T 2 T3 =
= x1 x2 x3 + (x1 + x2 + x3 ) (x1 x2 + x1 x3 + x2 x3 ) =
= x1 x2 x3 + x1 x2 x3 + x1 x2 x3 + x1 x2 x3 (4.28)
F2 = x 1 x2 + x 1 x3 + x 2 x3 (4.29)

Tabela 4.7 je tabela vrednosti za meuveliqine i logiqke funkcije F 1


i F2 .

x1 x2 x3 T1 T2 x1 x2 x1 x3 x2 x3 T3 T4 F1 F2
0 0 0 0 0 0 0 0 1 0 0 0
0 0 1 0 1 0 0 0 1 1 1 0
0 1 0 0 1 0 0 0 1 1 1 0
0 1 1 0 1 0 1 1 0 0 0 1
1 0 0 0 1 0 0 0 1 1 1 0
1 0 1 0 1 0 1 0 0 0 0 1
1 1 0 0 1 1 0 0 0 0 0 1
1 1 1 1 1 1 1 1 0 0 1 1

Tabela 4.7: Tabela vrednosti meuveliqina i logiqkih funkcija


logiqkog kola iz primera 4.3

4.6 NI vixenivoska realizacija kombinacio-


nih logiqkih kola
U praksi se kombinaciona logiqka kola qexe realizuju pomou NI
ili NILI logiqkih elemenata nego pomou I, ILI i NE logiqkih
elemenata jer je fiziqka izrada ovih prvih pomou elektronskih kom-
ponenti jednostavnija. Tako je lakxe doi do NI ili NILI inte-
grisanih logiqkih kola za realizaciju kombinacionih logiqkih kola.
Mogunost da se kombinaciono logiqko kolo realizuje samo pomou
NI logiqkih elemenata zasniva se na qienici da je bilo koju logiqku
5.6. NI vixenivoska realizacija kombinacionih logiqkih kola 81

funkciju mogue iskazati samo pomou NI logiqke funkcije. Jox pre-


ciznije, osnovne logiqke funkcije I, ILI i NE mogu se iskazati samo
pomou logiqke funkcije NI a samim tim i bilo koja druga logiqka
funkcija koja se izraava preko osnovnih logiqkih funkcija. Veza
izmeu osnovnih logiqkih funkcija i logiqke funkcije NI prikazana
je na slici 4.21.

Slika 4.21: Veza izmeu osnovnih logiqkih funkcija i logiqke funkcije


NI

I, ILI, NE vixenivoska realizacija koja nastaje u sluqaju nes-


tandardnog minimalnog oblika logiqke funkcije prevodi se u NI vixe-
nivosku realizaciju zamenom I, ILI i NE logiqkih elemenata sa NI
logiqkim elementima na prethodno opisani naqin.

Primer 4.4 Logiqku funkciju f = x1 (x2 + x3 x4 )+x2 x3 realizovati pomou


NI elemenata. Prvo se ostvari I, ILI, NE realizacija kao xto je
prikazano na slici 4.22.

Slika 4.22: I, ILI, NE realizacija logiqke funkcije iz primera 4.4

Potom se ostvari odgovarajua zamena I, ILI i NE logiqkih eleme-


nata NI logiqkim elementima xto je prikazano na slici 4.23.
Svaka dva NE logiqka elementa (NI logiqki element sa jednim ulazom)
povezana redno su suvixna. ihovim izostavaem dobija se konaqna NI
realizacija funkcije f prikazana na slici 4.24.
Pretpostava se da su ulazne nezavisne promenive ravnopravno raspo-
loive u afirmaciji i u negaciji. Tako se ulazna promeniva x2 koja je
trea po redu idui odozgo na dole zameuje enom negacijom a istovre-
meno se izostava NE logiqki element u koji ona ulazi. Na taj naqin je
ostvarena potpuno ekvivalentna situacija.
82 Poglave 5. Kombinaciona logiqka kola

Slika 4.23: NI realizacija logiqke funkcije f iz primera 4.4

Slika 4.24: Konaqna NI realizacija logiqke funkcije f iz primera 4.4

Za prelazak sa vixenivoske NI realizacije na I, ILI, NE rea-


lizaciju kombinacionog logiqkog kola koristi se alternativni NE-
-ILI simbol za NI logiqku funkciju kao xto je prikazano u primeru
4.5.

Primer 4.5 Prei sa vixenivoske NI realizacije logiqke funkcije f pri-


kazane na slici 4.24 na odgovarajuu I, ILI, NE realizaciju. Prvo se NI
logiqki element na zadem nivou zameni sa alternativnim NE-ILI sim-
bolom. Svuda se brixu dva kruia du iste linije kao suvixni jer ne-
gacija negacije daje afirmaciju. Postupak se nastava sve dok se svi NI
logiqki elementi ne eliminixu. Takoe nezavisna ulazna promeniva x 2 ,
trea idui odozgo na dole, koja je u negaciji se zameuje svojom afirmaci-
jom i brixe se krui koji je du iste linije. Na taj naqin se ostvaruje
potpuno ekvivalentna situacija. Opisani postupak je prikazan na slici
4.25.

Slika 4.25: Postupak prelaza sa NI vixenivoske realizacije na I,


ILI, NE realizaciju

Oqigledno, dobija se I, ILI, NE realizacija ve prikazana na slici


4.22.
5.7. NILI vixenivoska realizacija kombinacionih logiqkih kola 83

Postupak analize NI vixenivoski realizovanih logiqkih kola je


isti kao kod I, ILI, NE realizacija.

Primer 4.6 Izvrxiti analizu logiqkog kola qiji je logiqki dijagram ve
prikazan na slici 4.24. Pomone veliqine T1 , T2 , T3 i T4 su odreene slede-
im izrazima:

T1 = x 3 x4 = x 3 + x4 (4.30)
T2 = x 2 x3 = x 2 + x 3 (4.31)
T3 = T1 x2 = x2 x3 + x2 x4 = (x2 + x3 ) (x2 + x4 ) =
= x 2 + x 3 x4 (4.32)
T4 = x1 T3 = x1 (x2 + x3 x4 ) (4.33)
Logiqka funkcija f prvo se izraava preko pomonih veliqina a potom se
eliminacijom tih pomonih veliqina dobija en izraz samo preko ulaznih
veliqina qitavog logiqkog kola.
n h io
f1 = T2 T4 = x2 x3 x1 (x2 + x3 x4 ) =
= x2 x3 + x1 (x2 + x3 x4 ) (4.34)

Direktno odreivae tabele vrednosti na osnovu logiqkog dijagrama je


sliqno kao kod I, ILI, NE realizacije.

4.7 NILI vixenivoska realizacija kombi-


nacionih logiqkih kola
Sliqno kao kod NI vixenivoske realizacije, mogunost da se kombi-
naciono logiqko kolo realizuje samo pomou NILI logiqkih eleme-
nata zasniva se na qienici da je bilo koju logiqku funkciju mogue
iskazati samo pomou NILI logiqke funkcije. Osnovne logiqke funk-
cije I, ILI i NE mogu se iskazati samo pomou logiqke funkcije
NILI a samim tim i bilo koja druga logiqka funkcija koja se izraava
preko osnovnih logiqkih funkcija. Veza izmeu osnovnih logiqkih funk-
cija i logiqke funkcije NILI prikazana je na slici 4.26.
I, ILI, NE vixenivoska realizacija prevodi se u NILI vixenivo-
sku realizaciju zamenom I, ILI i NE logiqkih elemenata sa NILI
logiqkim elementima na prethodno opisani naqin.
Primer 4.7 Logiqku funkciju f iz primera 4.4 realizovati pomou NILI
elemenata. I, ILI, NE realizacija ove funkcije je ve prikazano na slici
4.22. Ostvaruje se odgovarajua zamena I, ILI i NE logiqkih elemenata
ove realizacije NILI logiqkim elementima xto je prikazano na slici
4.27.
Svaka dva NE logiqka elementa (NILI logiqki element sa jednim ula-
zom) povezana redno su suvixna. ihovim izostavaem dobija se konaqna
NILI realizacija funkcije f prikazana na slici 4.28.
84 Poglave 5. Kombinaciona logiqka kola

Slika 4.26: Veza izmeu osnovnih logiqkih funkcija i logiqke funkcije


NILI

Slika 4.27: NILI realizacija logiqke funkcije f iz primera 4.4

Slika 4.28: Konaqna NILI realizacija logiqke funkcije f iz primera


4.4
5.7. NILI vixenivoska realizacija kombinacionih logiqkih kola 85

I ovde se pretpostava da su ulazne nezavisne promenive ravnopravno


raspoloive u afirmaciji i u negaciji. Tako se ulazna promeniva x3 koja
je prva po redu idui odozgo na dole, zatim x4 druga po redu, x1 qetvrta
po redu i x2 peta po redu zameuju ihovim negacijama a x3 xesta po redu
zameuje svojom afirmacijom s tim da se istovremeno izostavaju NE
logiqki elementi u koje ove promenive ulaze. Na taj naqin je ostvarena
potpuno ekvivalentna situacija.

Za prelazak sa vixenivoske NILI realizacije na I, ILI, NE rea-


lizaciju kombinacionog logiqkog kola koristi se alternativni NE-I
simbol za NILI logiqku funkciju kao xto je prikazano u primeru 4.8.

Primer 4.8 Prei sa vixenivoske NILI realizacije logiqke funkcije f


prikazane na slici 4.28 na odgovarajuu I, ILI, NE realizaciju. Prvo
se NILI logiqki element na zadem nivou zameni sa alternativnim
NE-I simbolom. Svuda se brixu dva kruia du iste linije kao su-
vixni jer negacija negacije daje afirmaciju. Postupak se nastava sve dok
se svi NILI logiqki elementi ne eliminixu. Takoe, nezavisna ulazna
promeniva x3 , prva po redu idui odozgo na dole, zatim x4 druga po redu,
x1 qetvrta po redu i x2 peta po redu koje su u negaciji zameuju se svo-
jim afirmacijama i brixu se kruii koji su du istih linija. Sliqno,
promeniva x3 xesta po redu idui odozgo na dole koja je u afirmaciji se
zameuje svojom negacijom a brixe se krui du iste linije. Na taj
naqin se ostvaruje potpuno ekvivalentna situacija. Opisani postupak
je prikazan na slici 4.29.

Slika 4.29: Postupak prelaza sa NILI vixenivoske realizacije na I,


ILI, NE realizaciju

Oqigledno, dobija se I, ILI, NE realizacija ve prikazana na slici


4.22.

Postupak analize NILI vixenivoski realizovanih logiqkih kola


je isti kao kod I, ILI, NE realizacija.

Primer 4.9 Izvrxiti analizu logiqkog kola qiji je logiqki dijagram ve
prikazan na slici 4.28. Pomone veliqine T1 , T2 , T3 , T4 i T5 su odreene
86 Poglave 5. Kombinaciona logiqka kola

sledeim izrazima:

T1 = x 3 + x 4 = x 3 x4 (4.35)
T2 = x 2 + x 3 = x 2 x3 (4.36)
T3 = T1 + x2 = x3 x4 + x2 = x2 (x3 + x4 ) (4.37)
T4 = x1 + T3 = x1 + x2 (x3 + x4 ) = x1 (x2 + x3 x4 ) (4.38)
T5 = T2 + T4 = x2 x3 + x1 (x2 + x3 x4 ) (4.39)

Logiqka funkcija f prvo se izraava preko pomone veliqine T5 a potom


se eliminacijom te pomone veliqine dobija en izraz samo preko ulaznih
veliqina qitavog logiqkog kola.

f1 = T5 = x2 x3 + x1 (x2 + x3 x4 ) =
= x2 x3 + x1 (x2 + x3 x4 ) (4.40)

Direktno odreivae tabele vrednosti na osnovu logiqkog dijagrama je


sliqno kao kod I, ILI, NE realizacije.

4.8 ISKUQNO ILI i EKVIVALENCIJA


realizacija kombinacionih logiqkih kola
Logiqke operacije, ISKUQNO ILI koja je oznaqena sa i EKVI-
VALENCIJA koja je oznaqena sa , su, kao xto je ranije ve reqeno,
komutativne i asocijativne tako da se odgovarajue logiqke funkcije
sa veim brojem nezavisnih promenivih od 2 mogu pisati bez zagrada,
npr. (x1 x2 ) x3 = x1 (x2 x3 ) = x1 x2 x3 odnosno (x1 x2 ) x3 =
x1 (x2 x3 ) = x1 x2 x3 . Ovo daje mogunost korixea ISKUQNO
ILI ili EKVIVALENCIJA logiqkih elemenata sa vixe ulaza. Meu-
tim ipak se ovakvi logiqki elementi ne koriste u praksi poxto je i-
hova fiziqka elektronska izrada neekonomiqna. U praksi se qak ne
koriste ni dvoulazni ovakvi logiqki elementi ve se ISKUQNO
ILI i EKVIVALENCIJA logiqke funkcije realizuju pomou drugih
logiqkih elemenata.
Samo ograniqen broj logiqkih funkcija moe biti iskazan iskuqivo
preko ISKUQNO ILI ili EKVIVALENCIJA logiqkih operacija.
I pored toga ove logiqke funkcije qesto se sreu i koriste prilikom
sinteze digitalnih sistema. One su posebno korisne kod aritmetiqkih
logiqkih kola i kod logiqkih kola za otkrivae grexaka koje nastaju
prilikom prenoxea binarnih informacija.
ISKUQNO ILI logiqka funkcija od n nezavisnih logiqkih prom-
enivih sastoji se od 2n /2 mintermova qiji binarni prikazi sadre
neparan broj jedinica. Ovo je ilustrovano mapom Veiq-Karno prika-
zanom na slici 4.30 a) za sluqaj logiqke funkcije od qetiri nezavisne
logiqke promenive tj.

f1 = x 1 x 2 x 3 x 4 .
5.8. ISKUQNO ILI i EKVIVALENCIJA realizacija 87

EKVIVALENCIJA logiqka funkcija od n nezavisnih logiqkih pro-


menivih sastoji se od 2n /2 mintermova qiji binarni prikazi sadre
paran broj nula. Ovo je ilustrovano mapom Veiq-Karno prikazanom na
slici 4.30 b) za sluqaj logiqke funkcije od takoe qetiri nezavisne
logiqke promenive tj.
f2 = x 1 x 2 x 3 x 4 .

Slika 4.30: Mape Veiq-Karno za a) ISKUQNO ILI b) EKVIVA-


LENCIJA logiqke funkcije od qetiri nezavisne logiqke promenive

U sluqaju kada je n neparan broj mintermovi qiji binarni prikazi


imaju neparan broj jedinica i mintermovi koji imaju paran broj nula
su jedni te isti mintermovi xto znaqi da su tada logiqke funkcije
ISKUQNO ILI i EKVIVALENCIJA jednake. Ovo je ilustrovano
mapom Veiq-Karno prikazanom na slici 4.31 a) za sluqaj logiqke funk-
cije od tri nezavisne logiqke promenive tj.
f = x 1 x2 x3 = x1 x2 x3 .
Kada je n paran broj kao xto je bio sluqaj sa mapama Veiq-Karno prika-
zanim na slici 4.30 logiqke funkcije, jedna koja se sastoji od 2n /2
mintermova sa neparnim brojem jedinica i druga koja se sastoji od 2n /2
mintermova sa parnim brojem nula, su komplement jedna druge. U nave-
denom primeru je:
f1 = f 2 odnosno f2 = f 1 .
Pri neparnom n logiqka funkcija koja se sastoji od onih drugih
2n /2 mintermova, u odnosvu na ve opisani sluqaj, tj. mintermova qiji
binarni prikazi imaju paran broj jedinica i neparan broj nula, je
komplement ISKUQNO ILI odnosno EKVIVALENCIJA logiqke
funkcije. Na slici 4.31 b) prikazana je mapa Veiq-Karno za logiqku
funkciju F,
F = f = x 1 x2 x3 = x1 x2 x3
88 Poglave 5. Kombinaciona logiqka kola

odnosno
F = f = x 1 x2 x3 = x1 x2 x3 .

Slika 4.31: Mape Veiq-Karno za a)ISKUQNO ILI i EKVIVA-


LENCIJA b) komplement od ISKUQNO ILI i EKVIVALENCIJA
logiqke funkcije od tri nezavisne logiqke promenive

Potpuni sabiraq i potpuni oduzimaq su kombinaciona logiqka kola


qiji izlazi S i D se mogu izraziti preko ISKUQNO ILI logiqke
funkcije poxto se S i D kao logiqke funkcije sastoje od qetiri minterma
qiji binarni prikazi sadre neparan broj jedinica xto se vidi sa i-
hovih odgovarajuih mapa Veiq-Karno prikazanih na slikama 4.9 a) i
4.12 a). Otuda se ISKUQNO ILI logiqka funkcija intezivno ko-
risti kod logiqkih kola za izvoee aritmetiqkih operacija u digi-
talnim sistemima poxto se one u ima izvode vixestrukim izvoeem
operacija sabiraa ili oduzimaa.
Kao xto je ve reqeno, druga primena logiqkih funkcija ISKUQNO
ILI i EKVIVALENCIJA je kod logiqkih kola za otkrivae grexaka
pri prenosu binarne informacije. Logiqko kolo generator dodatnog
bita, koje je sastavni deo predajnika, kako i sam naziv kae daje na
svom izlazu dodatni bit P koji se pridruuje osnovnoj binarnoj in-
formaciji koja se prenosi. Vrednost dodatnog bita P se bira tako
da ukupan broj jedinica sadran u osnovnoj informaciji proxirenoj
sa dodatnim bitom bude neparan ili paran. U prijemniku se kontro-
lixe prispela informacija i ako ona ima drukqiji broj jedinica to je
pokazate da je nastala grexka u transportu. Oqigledno je da se na ovaj
nain moe otkriti samo neparan broj grexaka. Tabela 4.8 je tabela
vrednosti logiqke funkcije P koja se ostvaruje na izlazu logiqkog kola
generatora dodatnog bita za sluqaj da je osnovna informacija trobitna
i da je ukupan broj jedinica u proxirenoj informaciji neparan.
Ve prikazana mapa Veiq-Karno na slici 4.31 b) je mapa Veiq-Karno
za ovu logiqku funkciju P . Tako je:

P = x1 x2 x3 = x1 x2 x3 .
5.8. ISKUQNO ILI i EKVIVALENCIJA realizacija 89

x1 x2 x3 P
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

Tabela 4.8: Tabela vrednosti logiqke funkcije P generatora dodatnog


bita pri trobitnoj osnovnoj informaciji

Slika 4.32: Logiqki dijagrami logiqke funkcije P od tri nezavisne


promenive

Odgovarajui logiqki dijagrami su prikazani na slici 4.32.


Logiqko kolo kontrolor prenete informacije, koje je sastavni deo
prijemnika prima osnovnu informaciju proxirenu sa dodatnim bitom P
i na svom izlazu daje signal kome odgovara logiqka funkcija C qija je
vrednost jednaka jedinici kad god je broj jedinica u primenoj komplet-
noj informaciji drukqiji od oqekivanog. Tabela 4.9 je tabela vrednosti
logiqke funkcije C koja se ostvaruje na izlazu logiqkog kola kontrolor
prenete informacije za sluqaj da je primena informacija qetvoro-
bitna (osnovna informacija trobitna proxirena sa dodatnim bitom P )
i da je oqekivani sadrani broj jedinica neparan.

x1 x2 x3 P C x1 x2 x3 P C
0 0 0 0 1 1 0 0 0 0
0 0 0 1 0 1 0 0 1 1
0 0 1 0 0 1 0 1 0 1
0 0 1 1 1 1 0 1 1 0
0 1 0 0 0 1 1 0 0 1
0 1 0 1 1 1 1 0 1 0
0 1 1 0 1 1 1 1 0 0
0 1 1 1 0 1 1 1 1 1

Tabela 4.9: Tabela vrednosti logiqke funkcije C kontrolora prenete


informacije pri trobitnoj osnovnoj informaciji

Iz tabele vrednosti 4.9 se vidi da logiqka funkcija C ima vrednost


jedan kada binarni prikaz odgovarajueg minterma ima paran broj nula
90 Poglave 5. Kombinaciona logiqka kola

prema tome radi se o logiqkoj funkciji EKVIVALENCIJA tj.:

C = x1 x2 x3 P.

Odgovarajui logiqki dijagram za logiqku funkciju C prikazan je na


slici 4.33.

Slika 4.33: Logiqki dijagram logiqke funkcije C kontrolora prenete


qetvorobitne informacije

Logiqko kolo kontrolor prenete informacije moe da se koristi i


kao generator dodatnog bita ako se na egov ulaz P dovodi stalno nula
a izlaz oznaqi sa P . Na taj naqin bi se unificirano logiqko kolo moglo
koristiti u obe svrhe.
Poglave 5

Kombinaciona logiqka
kola sa integrisanim
kolima

U ovom poglavu izlau se postupci projektovaa kombinacionih logiq-


kih kola pomou elektronskih digitalnih integrisanih kola sredeg
(MSI logiqka kola) i velikog (LSI logiqka kola) stepena integracije
kao alternativa klasiqnom projektovau. Pri tome su, s jedne strane,
detano izloena integrisana kombinaciona logiqka kola paralelni
binarni sabiraq, uporeivaq vrednosti, dekoder, demultiplekser, koder,
multiplekser, memorija samo za oqitavae i programabilne logiqke ma-
trice i objaxene su ihove osnovne namene kao xto ihovi nazivi
govore. S druge strane pokazano je kako se ova logiqka kola koriste za
projektovae kombinacionih logiqkih kola uopxte.

91
92 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

5.1 Projektovae sa integrisanim kolima


naspram klasiqnog postupka
Kod klasiqnog projektovaa kombinacionih logiqkih kola minimizo-
vae logiqkih funkcija koje opisuju ihov rad je od esencijalne va-
nosti. To vodi ka najprostijim oblicima tih logiqkih funkcija, odnosno
pri praktiqnoj fiziqkoj realizaciji, ka najmaem broju upotrebenih
logiqkih elemenata xto je ekvivalentno najjeftinijem rexeu. Raz-
vojem tehnologije integrisanih digitalnih logiqkih kola pojavila se
alternativa klasiqnom postupku projektovaa koja je u mnogim sluqa-
jevima i situacijama postala superiornija. U sluqaju komplikovanih
kombinacionih logiqkih kola koja su opisana sistemom velikog broja
logiqkih funkcija od velikog broja nezavisnih promenivih postupci
ihovog minimizovaa postaju jako komplikovani tako da klasiqno pro-
jektovae postaje nemono. Qak i kada klasiqni postupak daje rezultat,
zahvaujui preplavenosti trixta raznim integrisanim logiqkim
kolima qesto je mogue nai gotovo raspoloivo rexee u vidu in-
tegrisanog kola koje je mnogo elegantnije i kvalitetnije sa stanovixta
kompaktnosti, maeg broja spoaxih veza, cene i sl. U sluqaju takvih
rexea ne postava se zahtev za minimalnim brojem upotrebenih po-
jedinaqnih logiqkih elemenata kojih ima vixe pa qak i veliki broj
unutar digitalnih integrisanih kola sredeg i velikog stepena inte-
gracije. Na taj naqin izbegava se procedura minimizovaa xto je ve-
lika olakxavajua okolnost. Xta vixe u interesu je da xto vei broj
unutraxih pojedinaqnih logiqkih elemenata integrisanih kola bude
upotreben u ciu ostvarivaa eenih logiqkih funkcija jer se na
taj naqin pri praktiqnoj realizaciji znaqajno smauje broj spoaxih
veza. Sa stanovixta ekonomiqnosti kod pristupa projektovaa sa in-
tegrisanim kolima od znaqaja je broj upotrebenih integrisanih kola
i ihova vrsta kao i broj spoaxih veza izmeu ih. Za razliku
od klasiqnog postupka projektovaa koje uvek dovodi do jedinstvenog
rexea u situacijama kada je postupak mogue sprovesti, kod projekto-
vaa sa integrisanim kolima rexea zavise od konkretnog problema i
od inventivnosti projektanta.
I pored svega klasiqan naqin projektovaa nije izgubio na svom
znaqaju jer se on primeuje onda kada na trixtu ne moe da se pro-
nae integrisano logiqko kolo kao rexee i kada postoji eksplicitan
zahtev da praktiqna fiziqka realizacija nesme da bude sa elektronskim
komponentama tj. mora da bude sa komponentama neke druge prirode kao
xto su pneumatski ili hidrauliqki logiqki elementi.
Zbog svega navedenog dobar projektant pre nego pristupi rexavau
postavenog problema, ukoliko ne postoji zabrana korixea elektron-
skih komponenti, prvo e proveriti da li na trixtu postoji inte-
grisano logiqko kolo koje ima zahtevanu funkciju. Ako ne postoji, raz-
motrie rexavae problema pomou raspoloivih integrisanih kola
na trixtu ihovim kombinovaem. Na kraju, ako to sve ne da pozi-
tivno rexee pristupa se klasiqnom projektovau. Zbog toga je od ve-
6.2. Binarni paralelni sabiraqi 93

like vanosti dobro poznavae raspoloivih integrisanih logiqkih


kola na trixtu.
Zbog toga se u ovom poglavu prvo detano izlau kombinaciona
logiqka kola koja su raspoloiva na trixtu kao integrisana logiqka
kola koja su od velike vanosti za digitalne sisteme uopxte prema
svojoj osnovnoj nameni a potom se pokazuje ihovo korixee za dobi-
jae nekih drugih kombinacionih logiqkih kola zavisno od konkretnih
potreba. S druge strane meu ovim raspoloivim integrisanim kombi-
nacionim logiqkim kolima postoje ona pomou kojih je mogue projek-
tovati i realizovati bilo koje kombinaciono logiqko kolo. Taqnije,
pomou tih integrisanih logiqkih kola moe da se ostvari bilo koji
sistem logiqkih funkcija.

5.2 Binarni paralelni sabiraqi


Sam naziv govori da se ovde radi o sabiraqu pomou koga se u opxtem
sluqaju sabiraju vixecifreni binarni brojevi. Druga egova osnovna
karakteristika je da se sabirci u istom trenutku dovode na ulaz ovakvog
sabiraqa i onda se kae da se radi o paralelnom pueu sabiraqa,
tj. paralelnom sabiraqu. U opxtem sluqaju, kad god se na ulaz nekog
logiqkog kola dovode svi bitovi vixecifrenog binarnog ulaza u istom
trenutku, kae se da se to logiqko kolo puni paralelno. Suprotno
opisanome, postoji i serijski sabiraq kod koga se na ulaz dovodi par
po par cifara sabiraka i tako se obava i ihovo sabirae.
Binarni paralelni sabiraq se sastoji od potpunih sabiraqa koji su
vezani redno i kojih ima onoliko koliko ima cifara u sabircima, tj.
svakom razredu sabiraka odgovara po jedan potpuni sabiraq. Na slici
5.1 prikazan je qetvorobitni binarni paralelni sabiraq koji slui za
sabirae dva qetvorobitna binarna broja.

Slika 5.1: Qetvorobitni binarni paralelni sabiraq

PPS oznaqava potpuni sabiraq. Na ulaz svakog potpunog sabiraqa


se dovodi po jedan par cifara sabiraka, koji pripada jednom razredu
i cifra za prenos iz prethodnog razreda, a na egovom izlazu se do-
bija cifra zbira posmatranog razreda i cifra za prenos u naredni
razred. Npr., na ulaz i-tog potpunog sabiraqa se dovode cifre xi i yi
koje pripadaju i-tom razredu sabiraka i cifra za prenos iz prethodnog
razreda Ci , a na egovom izlazu se dobija cifra zbira Si i cifra
za prenos u naredni vixi razred Ci+1 . Kod ovog sabiraqa oqigledno
94 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

i uzima vrednosti od 1 do 4. Binarni paralelni sabiraq je dobi-


jen tako xto se izlazni kanal za cifru za prenos potpunog sabiraqa
jednog razreda povezuje sa ulaznim kanalom za cifru za prenos pot-
punog sabiraqa narednog razreda. Ovakav sabiraq se izrauje kao in-
tegrisano elektronsko kolo. Simbol ovog sabiraqa je prikazan na slici
5.2.

Slika 5.2: Simbol 4-bitnog binarnog paralelnog sabiraqa u elektron-


skom integrisanom izvoeu

Kao xto se vidi sa slike 5.2 ovo integrisano kolo ima qetiri ulazna
kanala za jedan sabirak, qetiri ulazna kanala za drugi sabirak, jedan
ulazni kanal za ulaznu cifru za prenos, qetiri izlazna kanala za zbir
i jedan izlazni kanal za izlaznu cifru za prenos. U sluqaju da je
potrebno sabirati n bitne sabirke, n > 4, vixe binarnih paralelnih
sabiraqa, qetvorobitnih, dvobitnih i jednobitnih moe da se redno
povezuje.
Jedan od primera primene binarnog paralelnog sabiraqa u reali-
zaciji kombinacionih logiqkih kola je pretvaraq BCD koda u +3 kod.
Ova primena se zasniva na qienici da se +3 kod dobija tako xto se
BCD kodu doda binarni broj 0011 qiji decimalni ekvivalent je 3 pa
otuda i naziv +3 kod. Xema povezivaa qetvorobitnog binarnog par-
alelnog sabiraqa u pretvaraq BCD koda u +3 kod je prikazana na slici
5.3.
Imajui u vidu konaqno vreme prolaska signala kroz fiziqke logiqke
komponente paralelnog binarnog sabiraqa, da bi se sabrala dva vixe-
cifrena binarna broja potrebno je odreeno vreme. U ciu analiziraa
tog vremena posmatra se logiqki dijagram potpunog sabiraqa, koji je
sastavni deo paralelnog binarnog sabiraqa, u koji se dovode cifre i-
-og razreda sabiraka. Mada je taj logiqki dijagram ve prikazan na
slici 4.11, radi preglednosti on se sa ovde odgovarajuim oznaqava-
em prikazuje i na slici 5.4.
Cifre jednog i drugog sabirka i-og razreda, xi i yi su istovremeno
6.2. Binarni paralelni sabiraqi 95

Slika 5.3: Pretvaraq BCD koda u +3 kod pomou qetvorobitnog para-


lelnog binarnog sabiraqa

Slika 5.4: Logiqki dijagram potpunog sabiraqa i-og razreda para-


lelnog binarnog sabiraqa

prisutne na ulazu i-og potpunog sabiraqa. Cifra zbira i-og razreda S i


nee se stabilizovati tj. biti odgovarajua sve dok se cifra za prenos
Ci ne stabilizuje, a ova cifra za prenos se nee stabilizovati dok se ne
stabilizuje cifra za prenos Ci1 iz prethodnog razreda. Dae, cifra
za prenos Ci1 se nee stabilizovati dok se ne stabilizuje cifra za
prenos Ci2 iz razreda prethodnog razredu i 1 i tako redom. Sledi da
je vreme stabilizovaa kompletnog zbira (svih cifara zbira) koji se
pojavuje na izlazu paralelnog binarnog sabiraqa jednako vremenu pro-
laska signala kroz jedan polusabiraq plus vreme prolaska signala kroz
2n (n I logiqkih elemenata + n ILI logiqkih elemenata) pojedinaqnih
logiqkih elemenata gde n oznaqava ukupan broj razreda.

Pretpostavka 5.1 Vreme prolaska signala kroz I logiqki element je jed-


nako vremenu prolaska signala kroz ILI logiqki element.

U sluqaju sabiraa brojeva sa velikim brojem sabiraka vreme preno-


sa cifre za prenos kroz sve potpune sabiraqe postaje kritiqno. To
vreme se moe smaiti usavrxavaem logiqkih elemenata u smislu sma-
ea vremena prolaska signala kroz ih. Meutim poboxaa u tom
96 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

pravcu imaju granicu. Zbog toga se primeuje mnogo efikasnije rexee


tz. postupak stvaraa svih cifara za prenos unapred tako da su one
raspoloive u istom trenutku, dobijaju se jednovremeno. Ovaj postupak
se prikazuje na primeru qetvorobitnog paralelnog binarnog sabiraqa.
Imajui u vidu logiqki dijagram potpunog sabiraqa prikazan na slici
5.4 oqigledno vae sledee relacije:
Pi = xi yi
Gi = x i yi
Si = Pi Ci
Ci+1 = G i + P i Ci .
Sledi da je:
C2 = G 1 + P 1 C1
C3 = G 2 + P 2 C 2 = G 2 + P 2 G 1 + P 2 P1 C 1
C4 = G 3 + P 3 C 3 = G 3 + P 3 G 2 + P 3 P2 G 1 + P 3 P2 P1 C 1 .
Ovi izrazi odreuju logiqko kolo generator cifara za prenos unapred
qiji je logiqki dijagram prikazan na slici 5.5.

Slika 5.5: Logiqki dijagram generatora cifara za prenos unapred

Oqigledno, cifre za prenos C2 , C3 i C4 se formiraju jednovremeno


xto je kvalitativno drukqije u odnosu na poboxae logiqkih eleme-
nata u smislu smaea vremena prolaska signala kroz ih. Na slici
5.6 prikazan je logiqki dijagram qetvorobitnog paralelnog binaranog
sabiraqa sa generatorom cifara za prenos unapred.

5.3 Decimalni sabiraq


Ako se na ulaz qetvorobitnog binarnog paralelnog sabiraqa u svo-
jstvu sabiraka dovedu BCD kodovi decimalnih cifara, tj. jednocif-
renih decimalnih brojeva, na izlazu e se dobiti binarni zbir a ne
6.3. Decimalni sabiraq 97

Slika 5.6: Logiqki dijagram 4-bitnog paralelnog binarnog sabiraqa


sa generatorom cifara za prenos unapred

BCD zbir. Ako bi se na neki naqin ovaj binarni zbir transformisao


u odgovarajui BCD zbir onda bi se dobio decimalni sabiraq koji
sabira jednocifrene decimalne brojeve izraene u BCD kodu. Da bi
se utvrdilo kako treba transformisati binarni zbir u BCD zbir naj-
zgodnije je uporedno prikazati sve mogue binarne zbirove i odgovaraju-
e BCD zbirove. Decimalni ekvivalent i jednog i drugog zbira je u
rasponu od 0 do 19, tj. maksimalni zbir je rezultat sabiraa dve maksi-
malne decimalne cifre 9 i cifre za prenos 1, 9+9+1=19. Uporedni
prikaz pomenutih zbirova je dat u tabeli 5.1.
Inspekcijom prethodne tabele uoqava se da su oba zbira jednaka za-
kuqno sa ihovim decimalnim ekvivalentom 9, tako da u tim sluqaje-
vima nije potrebno transformisati binarne zbirove. Takoe se uoqava
da je BCD zbir razliqit od binarnog, za ihove decimalne ekvivalente
od 10 do 19 i da se on dobija kad se binarnom zbiru doda binarni ekvi-
valent decimalnog broja 6. To znaqi da je u navedenom smislu potrebno
transformisati sve binarne zbirove qiji su decimalni ekvivalenti 10-
-19. ihovo prepoznavae se ostvaruje uz pomo logiqke funkcije C
koja se formira na osnovu sledeeg zapaaa: transformisae je neo-
phodno kad god je izlazna cifra za prenos binarnog zbira K = 1 ILI
kad god je S 4 = 1 I , S 2 = 1 ILI S 3 = 1. Na osnovu ovih tekstualnih
uslova lako se dobija i analitiqki oblik za logiqku funkciju C:

C = K + S4 S2 + S3

(5.1)

Kad god je logiqka funkcija C = 1 neophodno je vrxiti transformisae


binarnog zbira. S druge strane uoqava se da logiqka funkcija C ima
iste vrednosti kao i cifra za prenos BCD zbira, tako da se ova logiqka
funkcija moe koristiti i kao pomenuta cifra za prenos. Zbog toga
je i korixena oznaka za ovu logiqku funkciju koja je ista kao oz-
98 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

naka za cifru za prenos BCD zbira. Na slici 5.7 je prikazan deci-


malni sabiraq, koji je izveden pomou dva 4-bitna binarna paralelna
sabiraqa, uz korixee prethodno navedene logiqke funkcije C.

Binarni zbir BCD zbir Decimani ekvivalent


K S4 S3 S2 S1 C S 4 S3 S2 S1 zbira
0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 2
0 0 0 1 1 0 0 0 1 1 3
0 0 1 0 0 0 0 1 0 0 4
0 0 1 0 1 0 0 1 0 1 5
0 0 1 1 0 0 0 1 1 0 6
0 0 1 1 1 0 0 1 1 1 7
0 1 0 0 0 0 1 0 0 0 8
0 1 0 0 1 0 1 0 0 1 9
0 1 0 1 0 1 0 0 0 0 10
0 1 0 1 1 1 0 0 0 1 11
0 1 1 0 0 1 0 0 1 0 12
0 1 1 0 1 1 0 0 1 1 13
0 1 1 1 0 1 0 1 0 0 14
0 1 1 1 1 1 0 1 0 1 15
1 0 0 0 0 1 0 1 1 0 16
1 0 0 0 1 1 0 1 1 1 17
1 0 0 1 0 1 1 0 0 0 18
1 0 0 1 1 1 1 0 0 1 19

Tabela 5.1: Uporedna tabela binarnih i BCD zbirova od 0-19

5.4 Uporeivaq vrednosti


Pri poreeu dva vixecifrena binarna broja A i B mogu da nastanu
tri mogunosti, da je A = B, A > B i A < B.

Definicija 5.2 Uporeivaq vrednosti dva vixecifrena binarna broja je


kombinaciono logiqko kolo, koje ima dva vixekanalna ulaza, za brojeve
koji se porede i tri izlaza qije binarne promenive slue kao indika-
tori tri prethodno navedene relacije, tj jediniqna vrednost neke izlazne
promenive je pokazate odgovarajueg odnosa brojeva koji se porede.

Pretpostavimo da su brojevi A i B qetvorocifreni binarni brojevi


i da su predstaveni sa A4 A3 A2 A1 i B4 B3 B2 B1 , gde su Ai i Bi , i = 1, 2, 3, 4,
ihove cifre i-og razreda. Da bi ova dva broja bila jednaka neophodno
je da su parovi cifara u svim ihovim razredima jednaki, tj. da je
A1 = B1 , A2 = B2 , A3 = B3 i A4 = B4 u isto vreme. Logiqka funkcija
koja je pokazate jednakosti ili nejednakosti cifara u istom razredu
je EKVIVALENCIJA tj.:
6.5. Dekoder 99

Slika 5.7: Decimalni sabiraq

xi = Ai Bi + Ai Bi , i = 1, 2, 3, 4. (5.2)
Neka je izlazna logiqka promeniva koja je pokazate jednakosti
brojeva A i B oznaqena sa (A = B) , onda se ona moe kao logiqka funkcija
izraziti na sledei naqin:

(A = B) = x1 x2 x3 x4 . (5.3)
Oqigledno (A = B) je jednako 1 kada su u isto vreme x1 jednako 1, x2
jednako 1, x3 jednako 1 i x4 jednako 1, tj. kada su parovi cifara po svim
razredima jednaki u isto vreme, xto znaqi da su brojevi A i B jednaki.
Izlazna logiqka promeniva koja slui kao pokazate da je A > B
oznaqava se sa (A > B) i jednaka je:

(A > B) = A4 B4 + x4 A3 B3 + x4 x3 A2 B2 + x4 x3 x2 A1 B1 . (5.4)

Sliqno izlazna logiqka promeniva koja slui kao pokazate da je


A < B oznaqava se sa (A < B) i jednaka je:

(A < B) = A4 B4 + x4 A3 B3 + x4 x3 A2 B2 + x4 x3 x2 A1 B1 . (5.5)
Na slici 5.8 je prikazan logiqki dijagram uporeivaqa vrednosti
dva qetvorocifrena binarna broja.
100 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

Slika 5.8: Logiqki dijagram uporeivaqa vrednosti

5.5 Dekoder
Definicija 5.3 Dekoder je kombinaciono logiqko kolo na qiji se ulaz
dovodi n-bitni direktni binarni kod, tj. n-bitni binarni broj, a na qijem
izlazu se dobija 2n binarnih signala koji nastaju kao rezultat pretvaraa
direktnog binarnog koda sa egovog ulaza.

Oqigledno ovo logiqko kolo ima n ulaznih kanala i 2n izlaznih


kanala. Mogue je da dekoder ima mae izlaznih kanala od 2n xto
znaqi da postoji neka ulazna varijacija binarnih vrednosti koja nije
iskorixena tj. koja se nee nikada pojaviti na egovom ulazu.
Drukqije iskazano, izlazne binarne promenive ovog logiqkog kola
su logiqke funkcije koje se sastoje samo od po jednog minterma za n neza-
visnih logiqkih promenivih. Kao primer ovde se razmatra dekoder
koji ima tri ulaza i osam izlaza, za koji se kae da je 3 8 dekoder,
tj. koji ima tri ulaza i osam izlaza. Svakom izlaznom kanalu odgovara
po jedan minterm od tri nezavisne logiqke promenive. Tabela 5.2 je
tabela vrednosti za ovaj dekoder.
Na slici 5.9 je prikazan logiqki dijagram ovog dekodera.
Ovaj dekoder moe da poslui za binarno-oktalno pretvarae pri
qemu se na egove ulazne kanale dovodi trocifreni binarni broj a svaki
izlazni kanal odgovara po jednoj cifri oktalnog sistema brojeva. U
sluqaju vixecifrenih binarnih brojeva koji imaju vixe od tri cifre
koristi se vixe ovakvih dekodera i to za svaku grupu od po tri binarne
cifre po jedan.
6.5. Dekoder 101

x1 x2 x3 D0 D1 D2 D3 D4 D5 D6 D7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

Tabela 5.2: Tabela vrednosti 3 8 dekodera

Slika 5.9: Logiqki dijagram 3 8 dekodera

Kao drugi primer razmatra se dekoder sa qetiri ulazna kanala i de-


set izlaznih kanala koji slui kao BCD-decimalni pretvaraq. Qetiri
ulazna kanala daju mogunost za xesnaest ulaznih varijacija a ima
samo deset izlaznih kanala za deset decimalnih cifara. Oqigledno
xest ulaznih varijacija nije iskorixeno uz pretpostavku da se te
neiskorixene varijacije nikada nee pojaviti na ulazu ovog dekodera.
Minimizovae izlaznih funkcija moe da se sprovede pomou mapa
Veiq-Karno. Umesto da se crta deset Veiq-Karno mapa za deset logiqkih
funkcija radi racionalnosti crta se samo jedna mapa kao xto je pri-
kazano na slici 5.10.
U mapu su unete oznake logiqkih funkcija koje se minimizuju, D0 D9 ,
xto je samo simboliqno da bi se znalo o kojoj se funkciji radi, s tim
da na tim mestima treba da stoje ihove jediniqne vrednosti. Crtice
oznaqavaju neodreene vrednosti. Prilikom minimizovaa odreene
logiqke funkcije uzimaju se u obzir samo jediniqna vrednost te logiqke
funkcije koja se minimizuje sa eventualnim jediniqnim vrednostima
102 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

Slika 5.10: Mape Veiq-Karno za 4 10 dekoder

koje su usvojene u nekim poima neodreenih vrednosti. Sprovoeem


postupka minimizovaa na opisani naqin dobijaju se sledee minimi-
zovane logiqke funcije:

D0 = x1 x2 x3 x4
D1 = x1 x2 x3 x4
D2 = x 2 x3 x4
D3 = x 2 x3 x4
D4 = x2 x3 x4
D5 = x2 x3 x4
D6 = x 2 x3 x4
D7 = x 2 x3 x4
D8 = x1 x4
D9 = x 1 x4 .

Sa ovako minimizovanim logiqkim funkcijama u sluqaju da se grexkom


na ulazu dekodera pojave nepredviene varijacije, na izlazu dekodera
mogu da se dobiju vrednosti izlaznih signala koje odudaraju od defini-
cije dekodera tj. da se u isto vreme na vixe izlaznih kanala pojavi je-
diniqni signal. Na primer ako se na ulazu ovog dekodera pojavi nepred-
viena varijacija x1 x2 x3 x4 = 1111 signali jediniqne vrednosti e se po-
javiti na izlaznim kanalima koji odgovaraju logiqkim funkcijama D7 i
D9 xto je neregularna situacija. Mogue je dekoder projektovati tako
da se u sluqaju nepredvienih ulaznih varijacija na izlazu dekodera na
svim izlaznim kanalima pojave signali nultih vrednosti xto je takoe
neregularna situacija ali koja ima ulogu da signalizira da je doxlo
do nepredvienog ulaza.
Ovakav dekoder tj. BCD-decimalni pretvaraq postoji kao integrisano
kolo raspoloiv na trixtu.
6.6. Demultiplekser 103

Oqigledno, dekoder moe da se koristi za realizaciju bilo koje


logiqke funkcije od onoliko nezavisnih logiqkih promenivih koliko
ima ulaza u dekoder tako xto se na egovom izlazu doda jedan ILI
logiqki element. Pomou ILI logiqkog elementa se sabiraju oni min-
termovi koji uqestvuju u izgradi razmatrane, eene funkcije. I ne
samo da se pomou dekodera moe realizovati jedna logiqka funkcija
ve i vixe npr. m s tim da je tada potrebno dodati m ILI logiqkih
elemenata na izlazu dekodera.
Primer 5.1 Realizovati potpuni sabiraq pomou 3 8 dekodera i dva
ILI logiqka elementa. Treba se potsetiti skraenog zapisa logiqkih
funkcija koje ostvaruje potpuni sabiraq, a to su cifra zbira S i cifra za
prenos C:
X
S (x1 , x2 , x3 ) = (1, 2, 4, 7)
X
C (x1 , x2 , x3 ) = (3, 5, 6, 7) .

To znaqi da je na izlazu ovog dekodera potrebno dodati dva ILI logiqka


elementa i pomou ih sabrati mintermove kojima odgovaraju decimalni
ekvivalenti 1, 2, 4, 7 i 3, 5, 6, 7. Svaki od ovih mintermova se ost-
varuje na po jednom izlazu dekodera. Na slici 5.11 je prikazan logiqki
dijagram potpunog sabiraqa koji je realizovan pomou pomenutog dekodera
i dva ILI logiqka elementa.

Slika 5.11: Logiqki dijagram potpunog sabiraqa realizovanog pomou


3 8 dekodera

Dekoderi izvedeni kao integrisana kola obiqno imaju jedan dodatni


ulazni kanal za kontrolni signal pomou koga moe biti ili bloki-
ran ili omoguen normalan rad dekodera. Na slici 5.12 prikazan je
dijagram ovakvog 2 4 dekodera.
Kontrolni signal je oznaqen sa E tako da kada je E = 1 dekoder
normalno radi a kada je E = 0 rad dekodera je blokiran i signali na
svim egovim izlazima su jednaki nula.

5.6 Demultiplekser
Dekoder sa kontrolnim signalom moe da radi i kao demultiplekser.
104 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

Slika 5.12: Dijagram 2 4 dekodera sa kontrolnim E signalom

Definicija 5.4 Demultiplekser je kombinaciono logiqko kolo koje prima


jednobitnu binarnu informaciju na jednom ulaznom kanalu i prenosi je na
jedan od 2n izlaznih kanala xto je odreeno signalima na n tzv. usmera-
qkih kanala.

Kada se dekoder sa kontrolnim signalom koristi kao demultiplekser


onda se kanal za kontrolni signal smatra prijemnikom glavne jedno-
bitne binarne informacije koja se usmerava i prosleuje na jedan od
izlaznih kanala zavisno od vrednosti signala na n usmeraqkih kanala.
Dijagram demultipleksera je prikazan na slici 5.13.

Slika 5.13: Dijagram demultipleksera

Ovakva logiqka kola, zbog ihove dvojne uloge, oznaqavaju se kao


dekoder / demultiplekser. Dva ili vixe dekodera/demultipleksera mogu
se povezati u dekodere sa vixe ulaza i izlaza kao xto je prikazano na
slici 5.14.

5.7 Koder
Koder je kombinaciono logiqko kolo koje radi inverzno u odnosu na
dekoder. Koder ima 2n ulaznih kanala i n izlaznih kanala. Na izlaznim
kanalima kodera se pojavuje n-bitni binarni kod za 2n diskretnih ele-
menata informacije koji se dovode na ulazne kanale. Kao primer koji
ilustruje ovakvo kombinaciono logiqko kolo moe da poslui oktalno-
-binarni koder koji ima osam ulaznih kanala i 3 izlazna kanala. Svakom
ulaznom kanalu odgovara po jedna cifra oktalnog sistema brojeva a
6.8. Multiplekser 105

Slika 5.14: Dijagram povezivaa dva dekodera / multipleksera 3 8 u


4 16 dekoder

na izlazu se pojavuje odgovarajui trobitni binarni kod tj. u ovom


sluqaju broj. Tabela 5.3 je tabela vrednosti navedenog kodera.

D0 D1 D2 D3 D4 D5 D6 D7 x1 x2 x3
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1

Tabela 5.3: Tabela vrednosti oktalno-binarnog kodera tj. 8 3 kodera

Logiqki dijagram navedenog kodera prikazan je na slici 5.15.


Iz tabele 5.3 a i sa logiqkog dijagrama na slici 5.15 se vidi da je
x3 = 1 za neparne oktalne cifre, x2 = 1 za oktalne cifre 2, 3, 6 i 7 i
x1 = 1 za oktalne cifre 4, 5, 6 i 7. Regularan rad navedenog kodera
podrazumeva pojavu jediniqnog signala samo na jednom ulaznom kanalu
u trenutku posmatraa. Pojava jediniqnog signala na dva ili vixe
ulaznih kanala u isto vreme nema smisla. Bax zbog toga ovakvi koderi
se ne proizvode kao integrisana kola ve tzv. koderi sa prioritetom.
Kod kodera sa prioritetom u isto vreme moe da se pojavi jediniqni
signal na vixe ulaznih kanala ali efekat je isti kao da je jediniqni
signal prisutan samo na jednom ulaznom kanalu i to onom koji odgovara
najveoj cifri. Npr. ako je u isto vreme D3 = 1 i D5 = 1 efekat je isti
kao da je samo D5 = 1 odnosno na izlazu se dobija x1 x2 x3 = 101.
106 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

Slika 5.15: Logiqki dijagram oktalno-binarnog kodera tj. 8 3 kodera

5.8 Multiplekser
Definicija 5.5 Digitalni multiplekser je kombinaciono logiqko kolo
koje bira jednobitni binarni signal sa jednog od egovih 2n ulaznih kanala
i usmerava ga na jedini izlazni kanal pri qemu je izbor ulaznog kanala
odreen n-bitnim binarnim signalom prisutnim na n kanala za izbor.

Kao primer posmatra se multiplekser sa qetiri ulazna kanala i jed-


nim izlaznim kanalom tzv. 4 1 multiplekser. Na slici 5.16 prikazan
je logiqki dijagram, tabela vrednosti i dijagram navedenog multiplek-
sera za sluqaj egovog izvoea kao integrisanog kola.

Slika 5.16: Logiqki dijagram, tabela vrednosti i dijagram 4 1 mul-


tipleksera

Za objaxee rada prikazanog multipleksera pretpostava se da je


s1 s0 = 10. Tada I logiqki element u koji ulazi I2 signal ima druga dva
ulaza jednaka jedinici, a svi ostali I logiqki elementi u koje ulaze
redom signali I0 , I1 , I3 imaju bar po jedan drugi ulaz jednak nuli tako
da su ihovi izlazi jednaki nuli. Sledi da je izlaz Y jednak signalu
I2 tj. signal 10 na kanalima za izbor usmerava signal sa ulaza I2 na
izlaz Y a blokira druge ulazne signale.
Multiplekser po svojoj strukturi podsea na dekoder, xto on to i
jeste, s tom razlikom da je svakom I logiqkom elementu dodat jox po
6.8. Multiplekser 107

jedan I ulazni signal a svi izlazi I logiqkih elemenata se uvode u


jedan ILI logiqki element.
Veliqina multipleksera definixe se brojem ulaznih 2n kanala i
jednim izlaznim kanalom dok se podrazumeva da je broj kanala za izbor
n.
Imajui u vidu sve navedeno oqigledno je da multiplekser ima pri-
menu kod digitalnih raqunara da se informacije iz vixe predajnika
prenose ka istom prijemniku jednim kanalom veze tj. primena je kod
prenosnih linija u digitalnom raqunaru.
Drukqije posmatrano, pomou multipleksera sa 2n ulaza moe da se
realizuje bilo koja logiqka funkcija od n nezavisnih logiqkih promen-
ivih. Kod ove primene treba imati u vidu kako se logiqke funkcije
realizuju pomou dekodera poxto analogija postoji. Multiplekser ve
na svom izlazu ima jedan ILI logiqki element tako da se, za razliku
od dekodera, pomou jednog multipleksera moe realizovati samo jedna
logiqka funkcija. Vrednosti ulaznih signala definixu koji minter-
movi uqestvuju u izgradi logiqke funkcije tj. u izgradi logiqke
funkcije uqestvuju oni mintermovi koji odgovaraju jediniqnim vredno-
stima ulaznih signala i obrnuto.
Jox ekonomiqnija ova primena je kada se pomou multipleksera sa 2n
ulaza realizuje logiqka funkcija od n+1 nezavisne logiqke promenive.
Postupak je kao xto sledi. Logiqka funkcija, koju treba realizovati,
izrazi se u vidu sume mintermova. Na kanale za izbor dovodi se ure-
eni skup od n (ukupno ih je n + 1) proizvono izabranih nezavisnih
logiqkih promenivih. Jedna nezavisna logiqka promeniva, obiqno
kraja leva koja je najvixeg ranga, ostava se da bi se dovela na ulaz
multipleksera. Kako ostavenu nezavisnu promenivu treba dovesti na
ulaz multipleksera odreuje pomona tabela koja se formira na naqin
kako sledi. U prvu vrstu tabele izlistaju se ulazi multipleksera, re-
dom, idui od I0 do I2n 1 , sleva udesno. U drugu vrstu tabele, ispod
oznaka za ulaze, izlistaju se redom, u rastuem poretku, decimalni ek-
vivalenti koji odgovaraju onim mintermovima u kojima je ostavena
promeniva u negaciji. U zaglave te druge vrste se postava ostav-
ena promeniva u negaciji. U treu vrstu, sliqno kao u drugu, ispod
oznaka za ulaze, izlistaju se redom, decimalni ekvivalenti mintermova
u kojima je ostavena promeniva u afirmaciji. U zaglave te tree
vrste se postava ostavena promeniva u afirmaciji. U drugoj i
treoj vrsti tabele, uokviruju se decimalni ekvivalenti onih minter-
mova koji uqestvuju u izgradi razmatrane funkcije. Na kraju analizom
kolona ove tabele se zakuquje kako se ostavena promeniva dovodi
na ulaz multipleksera.

Ako su oba decimalna ekvivalenta u jednoj koloni neuokvirena na


odgovarajui ulaz se dovodi 0.

Ako su oba decimalna ekvivalenta u jednoj koloni uokvirena na


odgovarajui ulaz se dovodi 1.
108 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

Ako je samo jedan decimalni ekvivalent u jednoj koloni uokviren


onda se na odgovarajui ulaz dovodi ostavena promeniva onakva
kakva je (u negaciji ili afirmaciji) u zaglavu vrste u kojoj se
nalazi taj uokvireni decimalni ekvivalent.

Rezultati ove analize upisuju se u qetvrtu vrstu tabele. Ova pro-


cedura je ilustrovana primerom 5.2.

Primer 5.2 Realizovati logiqku funkciju


X
f (x1 , x2 , x3 , x4 ) = (0, 1, 3, 4, 8, 9, 15)

pomou 8 1 multipleksera. Na kanale za izbor dovesti promenive


x2 , x3 , x4 a promenivu x1 kao ostavenu promenivu dovesti na ulaz multi-
pleksera.
Tabela 5.4 je pomona tabela za definisae kako se promeniva x1 dovodi
na ulaz multipleksera.

I0 I1 I2 I3 I4 I5 I6 I7
x1 0 1 2 3 4 5 6 7

x1 8 9 10 11 12 13 14 15
1 1 0 x1 x1 0 0 x1

Tabela 5.4: Pomona tabela za definisae povezivaa multipleksera


u primeru 5.2

Na slici 5.17 prikazan je dijagram odgovarajueg multipleksera povezanog


tako da se pomou ega realizuje zadata logiqka funkcija.

Slika 5.17: Dijagram multipleksera 8 1 iz primera 5.2


9.9. Memorija samo za oqitavae (ROM) 109

Zakuqak je da se, kad je u pitau realizacija logiqkih funkcija,


dekoderi koriste u sluqaju kad je potrebno realizovati vixe logiqkih
funkcija a multiplekser za realizaciju samo jedne logiqke funkcije.
Ovu primenu dekodera i multipleksera treba smatrati sekundarnom a
primarna ihova uloga treba da bude ono za xta su prvenstveno name-
eni i xto se vidi iz ihovog naziva.

5.9 Memorija samo za oqitavae (ROM)


Za realizaciju velikog broja logiqkih funkcija od velikog broja neza-
visnih logiqkih promenivih koristi se tzv. memorija samo za oqita-
vae (ROM).
Po svojoj strukturi memorija samo za oqitavae je dekoder sa ILI
logiqim elementima xto je sve objedieno u jedinstvenom integrisanom
kolu. Veze izmeu izlaza dekodera i ulaza ILI logiqkih elemenata su
takve da u svakom posebnom sluqaju mogu biti razliqito definisane
tzv. programiraem ROM-a.
S druge taqke gledixta ROM je kao xto i naziv kae memorija
(skladixte informacija) koja slui za smextae jednog jednom utvr-
enog i vixe nepromenivog skupa binarnih informacija. Te binarne
informacije koje se smextaju u ROM moraju biti definisane od strane
korisnika formiraem odreene xeme meuveza izmeu dekodera i ILI
logiqkih elemenata. Izmeu dekodera i ILI logiqkih elemenata po-
stoje specijalne meuveze koje mogu biti ili ostavene ili prekinute
qime se od sluqaja do sluqaja uspostava odreena xema meuveza koja
kad je jednom uspostavena ona ostaje nepromeena, trajna qak i kada
se npr. digitalni raqunar iskuqi iz struje a potom ponovo ukuqi.
Na slici 5.18 prikazan je dijagram ROM-a.

Slika 5.18: Dijagram ROM-a

ROM ima n ulaznih kanala i m izlaznih kanala. Svaka od ulaznih


varijacija vrednosti binarnih signala na ulaznim kanalima se naziva
adresa. Svaki skup vrednosti binarnih signala na izlaznim kanalima
naziva se req. Drukqije posmatrano, svaka adresa je binarni prikaz
jednog od mintermova za n nezavisnih logiqkih promenivih. Oqigledno
110 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

je da ima ukupno 2n razliqitih adresa od kojih svaka jedinstveno daje


po jednu odgovarajuu izlaznu req (ukupno ih je 2n ) za koje se kae da
su smextene, uskladixtene u ROM. ROM se karakterixe ukupnim bro-
jem reqi 2n i brojem bitova u jednoj reqi m tj. 2n m. Na primer, u
ROM-u 32 8 uskladixtene su 32 osmobitne reqi od kojih svaka moe
biti izabrana jednom (odgovarajuom) od 32 petobitne adrese koje se
pojavuju na pet ulaznih kanala. ROM qesto moe da bude karakter-
isan i oznaqen egovim ukupnim smextajnim kapacitetom iskazanim sa
ukupnim brojem bitova. Na primer ROM od 2048 bitova moe da ima
512 qetvorobitnih reqi pri qemu je broj ulaznih kanala 9 tj. adrese su
devetobitne, 512 4 = 2048. Slika 5.19 prikazuje unutraxu strukturu
32 4 ROM-a.

Slika 5.19: Unutraxa struktura 32 4 ROM-a

Vidi se da su svi izlazi dekodera, pri qemu svaki od ih pred-


stava po jedan minterm od pet nezavisnih logiqkih promenivih, dove-
deni preko specijalnih po potrebi raskidivih veza na ulaz svakog ILI
logiqkog elementa. To znaqi da su inicijalno svi mintermovi logiqki
sabrani u svakom ILI logiqkom elementu. Znajui da se bilo koja
logiqka funkcija moe izraziti kao zbir odgovarajuih mintermova za
koje ona ima vrednost jedan, da bi se na izlazu nekog ILI logiqkog ele-
menta dobila eena logiqka funkcija potrebno je na ulazu tog ILI
elementa prekinuti veze sa onim mintermovima koji ne treba da uqes-
tvuju u izgradi te logiqke funkcije. Ovo prekidae nekih veza na
ulazu u ILI logiqke elemente oznaqeno je kao programirae ROM-a.
ROM ima mnogobrojne primene u okviru projektovaa i izvoea
digitalnih raqunara. Jedna od primena je realizacija sloenih kombi-
nacionih logiqkih kola. Primer 5.3 ilustruje realizaciju kombina-
cionog logiqkog kola pomou ROM-a.

Primer 5.3 Realizovati pomou ROM-a kombinaciono logiqko kolo opi-


6.9. Memorija samo za oqitavae (ROM) 111

sano sistemom logiqkih funkcija:


X
f1 (x1 , x2 ) = (1, 2, 3)
X
f2 (x1 , x2 ) = (0, 2) .

Prvo se odredi tabela vrednosti za ove dve logiqke funkcije xto je prikazano
tabelom 5.5. Vrxi se izbor ROM-a. Oqigledno ovde je potreban 4 2 ROM.

x1 x2 f1 f2
0 0 0 1
0 1 1 0
1 0 1 1
1 1 1 0

Tabela 5.5: Tabela vrednosti za logiqke funkcije f1 i f2 iz Primera


5.3

Na osnovu tabele vrednosti se vrxi programirae ROM-a. Tabela vred-


nosti pokazuje koje veze treba prekinuti. Slika 5.20 prikazuje unutraxu
strukturu ROM-a koji realizuje zadate logiqke funkcije f1 i f2 .

Slika 5.20: Unutraxa struktura 4 2 ROM-a koji realizuje logiqke


funkcije f1 i f2 iz Primera 5.3

Napomena 5.6 Ovaj primer nije ilustrativan sa stanovixta sloeno-


sti kombinacionog kola koje se realizuje pomou ROM-a. Prikazano kombi-
naciono kolo je jednostavno tako da je primer ilustrativan samo sa stano-
vixta procedure. ROM se prvenstveno koristi za realizaciju sloenih
kombinacionih logiqkih kola. U ovom primeru to nije sluqaj iz razumivih
razloga izbegavaa bespotrebne komplikovanosti i sloenosti.

Napomena 5.7 U praksi nije uobiqajeno prikazivati unutraxu struk-


turu isprogramiranog ROM-a.
112 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

ROM se moe programirati na dva naqina. Jedan naqin je fab-


riqko programirae u toku ihove proizvode. Drugi naqin je kod
takozvanih programabilnih memorija samo za oqitavae (PROM) gde pro-
gramirae vrxi sam korisnik elektriqnim impulsima koji se pomou
specijalnog ureaja programatora PROM-a dovode na egove izlazne
kanale. I ROM i PROM imaju fiksnu strukturu posle programiraa
tako da je ona vixe nepromeniva. Postoji i trea vrsta ROM-a tako-
zvana izbrisiva programabilna memorija samo za oqitavae (EPROM) koja
se, poxto je programirana, moe posebnim postupkom brisaa vratiti
u inicijalno stae a potom ponovo programirati. Brisae se ost-
varuje izlagaem EPROM-a dejstvu ultraubiqastih zraka odreeno
propisano vreme.

5.10 Programabilna logiqka matrica


U sluqaju kombinacionih logiqkih kola qije logiqke funkcije imaju
neodreene vrednosti na velikom broju mintermova, fiziqka realizacija
pomou ROM-a je neekonomiqna poxto je tada veliki broj reqi neiskori-
xen. Logiqka kola sa ovom osobinom se realizuju pomou tzv. pro-
gramabilnih logiqkih matrica (PLA) koje su po svojoj koncepciji sliqne
ROM-u ali nemaju navedeni nedostatak ROM-a.
Kod PLA umesto dekodera postoji grupa I logiqkih elemenata od
kojih svaki moe biti programiran da daje proizvod nekih ulaznih
promenivih. Ovde se ne radi o mintermovima na izlazu I logiqkih
elemenata ve o nepotpunim proizvodima. Izmeu I logiqkih elemenata
i ILI logiqkih elemenata postoje specijalne veze koje po potrebi mogu
biti prekinute ili ostavene da bi logiqke funkcije bile izraene u
vidu zbira potrebnih nepotpunih proizvoda. Slika 5.21 pokazuje struk-
turu PLA.

Slika 5.21: Struktura PLA

Na slici 5.21 n oznaqava ukupan broj ulaza, m ukupan broj izlaza


i ukupan broj ILI logiqkih elemenata dok k oznaqava ukupan broj I
logiqkih elemenata. Specijalne veze postoje izmeu ulaza i I logiqkih
elemenata kao i izmeu komplemenata ulaza i I logiqkih elemenata.
Takoe ove veze postoje izmeu izlaza I logiqkih elemenata i ulaza
ILI logiqkih elemenata kao i u kanalima koji premoxuju izlazne NE
logiqke elemente. PLA se karakterixe, oznaqava brojem ulaza, brojem
I logiqkih elemenata i brojem izlaza, n, k, m.
6.10. Programabilna logiqka matrica 113

Programirae PLA moe da bude fabriqko ili od strane korisnika.


Proceduru realizacije kombinacionog logiqkog kola pomou PLA poka-
zuje primer 5.4.

Primer 5.4 Kombinaciono logiqko kolo qije logiqke funkcije su defini-


sane zadatom tabelom vrednosti, tabela 5.6, realizovati pomou PLA.

x1 x2 x3 f1 f2
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 1
1 0 0 1 0
1 0 1 1 1
1 1 0 0 0
1 1 1 1 1

Tabela 5.6: Tabela vrednosti logiqkih funkcija kombinacionog


logiqkog kola iz primera 5.4

Poxto se pomou PLA realizuju logiqke funkcije koje su iskazane pomo-


u nepotpunih proizvoda nezavisnih logiqkih promenivih to se zadate
logiqke funkcije prvo minimizuju da bi se dobio ihov standardni oblik
u vidu sume nepotpunih proizvoda. Postupak minimizovaa se sprovodi
tako da se dobije najmai broj razliqitih nepotpunih proizvoda kako bi
bila upotrebena PLA sa xto maim brojem I logiqkih elemenata. Mape
Veiq-Karno za grafiqko minimizovae razmatranih logiqkih funkcija f1 i
f2 su prikazane na slici 5.22.

Slika 5.22: Mape Veiq-Karno za minimizovae logiqkih funkcija f1


i f2 iz primera 5.4

Tabela 5.7 je tabela programiraa PLA u ciu realizacije razmatranih


logiqkih funkcija.
Specijalne veze izmeu ulaza i I logiqkih elemenata definisane su u
ovoj tabeli u koloni u qijem zaglavu su nezavisne logiqke promenive.
Tamo gde je 1 odgovarajua nezavisna logiqka promeniva dovodi se u afir-
maciji u I logiqki element, tamo gde je 0 odgovarajua nezavisna logiqka
114 Poglave 6. Kombinaciona logiqka kola sa integrisanim kolima

x1 x2 x3 f1 f2
x1 x2 1 1 0 1
x1 x3 2 1 1 1 1
x2 x3 3 1 1 1
A A A/K

Tabela 5.7: Tabela programiraa PLA za logiqke funkcije f1 i f2 iz


primera 5.4

promeniva dovodi se u negaciji u I logiqki element i najzad tamo gde je


odgovarajua nezavisna logiqka promeniva ne dovodi se u I logiqki
element. Sprecijalne veze izmeu I logiqkih elemenata i ILI logiqkih
elemenata definisane su u ovoj tabeli u koloni u qijem zaglavu su logiqke
funkcije. Tamo gde je 1 odgovarajui nepotpuni proizvod se uvodi u ILI
logiqki element odgovarajue funkcije, tamo gde je odgovarajui nepot-
puni proizvod se ne uvodi u ILI logiqki element odgovarajue logiqke
funkcije. Posleda vrsta u istoj koloni definixe da li su izlazni NE
logiqki elementi premoxeni, tada stoji slovo A afirmacija, ili nisu,
tada stoji slovo K komplement. Ova druga situacija nastaje onda kada
se prekinu specijalne veze u kanalu za premoxavae izlaznih NE logiqkih
elemenata. Na slici 5.23 prikazana je unutraxa struktura PLA koja
realizuje funkcije f1 i f2 .

Slika 5.23: Unutraxa struktura PLA kojom se realizuju funkcije f 1


i f2 iz primera 5.4

Pri minimizovau logiqkih funkcija koje treba realizovati pomou


PLA moe se ii i na minimizovae komplemenata logiqkih funkcija
6.10. Programabilna logiqka matrica 115

ako se pri tome dobija mai broj razliqitih nepotpunih proizvoda nego
kad se vrxi minimizovae samih funkcija u afirmaciji. Tada se preki-
daju specijalne veze koje premoxuju izlazne NE logiqke elemente tako
da se na izlazu PLA dobijaju same funkcije u afirmaciji.

Napomena 5.8 Primer 5.4 je ilustrativan xto se tiqe procedure ali


nije ilustrativan xto se tiqe dimenzija PLA poxto se u praksi ne
koriste PLA ovako malih dimenzija i za realizaciju ovako jednostavnih
logiqkih funkcija.
116
Poglave 6

Sinhrona sekvencijalna
logiqka kola

U ovom poglavu izlau se postupci projektovaa i analize sinhronih


sekvencijalnih logiqkih kola. Pri tome se prvo izlau i obrauju os-
novni tipovi flip flopova uopxte a potom i pulsni flip flopovi koji
su direktno zastupeni u sinhronim sekvencijalnim logiqkim kolima
i koji kao osnovne memorijske elije za smextae jednobitne binarne
informacije imaju esencijalnu ulogu u ostvarivau osnovne karakter-
istike sekvencijalnih logiqkih kola da nejednoznaqno preslikavaju ulaz
u izlaz.

117
118 Poglave 7. Sinhrona sekvencijalna logiqka kola

6.1 Koncept i osnovne karakteristike sinhronih


sekvencijalnih logiqkih kola
Strukturni dijagram sekvencijalnih logiqkih kola je prikazan na slici
6.1.

Slika 6.1: Strukturni dijagram sekvencijalnih logiqkih kola

Kao xto se sa slike vidi, ovo logiqko kolo se sastoji iz dva bloka,
kombinacionog logiqkog kola i bloka tz. memorijskih elemenata , koji
se nalazi u povratnoj grani povratne sprege. Memorijski element je
skladixte jednobitne binarne informacije (0 ili 1) u kome ona moe da
bude neograniqeno dugo sve dok se egov sadraj ne promeni pod spoa-
xim uticajem. Dvostruka strelica oznaqena kao ulazi simboliqno
predstava u opxtem sluqaju vixe ulaznih binarnih promenivih. Dvo-
struka strelica oznaqena kao izlazi simboliqno predstava u opxtem
sluqaju vixe izlaznih binarnih promenivih. Sadraj memorijskih
elemenata odreuje tz. stae sekvencijalnog logiqkog kola. Binar-
ni sadraj memorijskih elemenata tj. stae sekvencijalnog logiqkog
kola u sadaxem trenutku, trenutku posmatraa je egovo tz. sadaxe
stae. Stae sekvencijalnog logiqkog kola karakteristiqno za trenu-
tak posle sadaxeg trenutka u kome je prvi put potencijalno mogue
da doe do promene staa u odnosu na sadaxe stae je tz. naredno
stae. Izlaz ovih logiqkih kola je odreen ulazom i sadaxim sta-
em, tj. izlaz je logiqka funkcija ulaza i sadaxeg staa. Sliqno,
ulaz i sadaxe stae odreuju promenu staa ovog logiqkog kola, tj.
naredno stae je logiqka funkcija ulaza i sadaxeg staa. Na osnovu
izloenog, jasno se moe uoqiti razlika izmeu ovih i kombinacionih
logiqkih kola. Sekvencijalno logiqko kolo ne uspostava jednoznaqnu
vezu izmeu vrednosti egovih binarnih ulaza i binarnih izlaza, tj.
jedan isti ulaz u razliqitim trenucima moe da izazove razliqite
izlaze xto nije bio sluqaj kod kombinacionih logiqkih kola.
Sekvencijalna logiqka kola mogu biti sinhrona i asinhrona.
Promena staa sinhronih sekvencijalnih logiqkih kola jedino je mo-
7.2. Flip flopovi 119

gua pod uticajima koji se dexavaju u strogo odreenim ekvidistantnim


trenucima. Ti trenuci definisani su najqexe periodiqnim nizom tz.
sinhronizacionih pulseva koji se proizvode u sistemu na jednom mestu
pomou generatora sinhronizacionih pulseva 1 . Sinhronizacioni pulsevi
se distribuiraju svuda po sistemu u qijem sastavu su i sinhrona sekven-
cijalna logiqka kola kao podsistemi, i to u svojstvu ulaza u memorij-
ske elemente. Sadraj memorijskih elemenata je mogue promeniti pod
dejstvom ihovih glavnih ulaza jedino uz prisustvo sinhronizacionog
pulsa.
Memorijski elementi kod sinhronih sekvencijalnih logiqkih kola
su tz. pulsni flip flopovi.

6.2 Flip flopovi


Flip flop je binarna elija sposobna da uskladixti, memorixe, jedan
bit (0 ili 1). On ima dva izlaza od kojih je jedan normalan i daje
onu binarnu vrednost koja je uskladixtena u flip flopu, a drugi daje
komplement uskladixtene binarne vrednosti. Broj ulaza flip flopa
odreuje tip flip flopa od qega zavisi naqin na koji se mea egov
sadraj. Najpoznatiji tipovi flip flopova su: SR, JK, T i D flip
flop.
Pulsni flip flopovi imaju jox jedan dodatni ulaz na koji se dovode
periodiqni jediniqni pulsevi, sinhronizacioni pulsevi, tako da flip
flop moe da promeni svoj sadraj pod uticajem egovih glavnih ulaza
jedino kada je na ovom dodatnom ulazu prisutan jediniqni puls. U pro-
tivnom, nezavisno od vrednosti glavnih ulaza sadraj flip flopa os-
taje nepromeen. Dodatni ulaz pulsnih flip flopova za sinhroniza-
cione pulseve oznaqava se sa CP, xto je skraenica od engleskog naziva
za pulseve proizvedene pomou generatora sinhronizacionih pulseva.
Flip flopovi koji nemaju dodatnih ulaza za sinhronizacione pulseve
i koji rade nezavisno od ih nazivaju se nepulsni flip flopovi. Oni
kao memorijski elementi imaju primenu kod asinhronih sekvencijalnih
logiqkih kola.

6.2.1 SR flip flop


Logiqki dijagrami osnovnog SR flip flopa realizovanog pomou NILI
i NI logiqkih elemenata su prikazani na slikama 6.2 i 6.3 a tabele 6.1
i 6.2 su ihove tabele vrednosti.

Po svojoj prirodi ovaj flip flop pripada asinhronim sekvencijal-


nim logiqkim kolima zbog postojaa povratnih sprega. Flip flop ima
dva izlaza oznaqena sa Q i Q i dva ulaza oznaqena sa R i S . Oznake
S i R su poqetna slova od engleskih reqi set-postaviti (u smislu da
1 Naziv na engleskom jeziku je clock
120 Poglave 7. Sinhrona sekvencijalna logiqka kola

Slika 6.2: Logiqki dijagram osnovnog SR flip flopa u NILI izvo-


eu

Slika 6.3: Logiqki dijagram osnovnog SR flip flopa u NI izvoeu

se uskladixti jedinica) i reset-vratiti (u smislu da se uskladixtena


jediniqna vrednost zameni sa nultom vrednoxu).
Objaxee rada ovog flip flopa se daje u odnosu na egovu rea-
lizaciju pomou NILI logiqkih elemenata prikazanu na slici 6.2.
Polazi se od toga da je S = 1 i R = 0 xto uslovava da je Q = 1
i Q = 0. Ako je posle ovakve situacije S = 0 i R = 0 izlazi ostaju
nepromeeni u odnosu na prethodnu situaciju tj. Q = 1 i Q = 0. Ako
sada ulazi postanu S = 0 i R = 1 to uslovava Q = 0 i Q = 1. Ako
je posle ovakve situacije S = 0 i R = 0 izlazi ostaju nepromeeni u
odnosu na prethodnu situaciju tj. Q = 0 i Q = 1. Najzad, ako je S = 1 i
R = 1 onda to uslovava da je Q = 0 i Q = 0 xto nije u regularnom radu
flip flopa dozvoeno. Na taj naqin se obezbeuje da su na izlazima
Q i Q uvek komplementarne vrednosti, tj. kada je Q = 1 onda je Q = 0
i obrnuto xto je u skladu i sa oznakama izlaza. Izlaz Q se naziva
normalan izlaz a Q se naziva komplement. Vrednost normalnog izlaza
Q odreuje stae flip flopa, tj. kae se da je flip flop u stau 1
kada je Q = 1 i da je u stau 0 kada je Q = 0. Na osnovu opisa rada
SR flip flopa moe se zakuqiti da se flip flop postava u stae 1,
ili ako je ve bio u stau 1 on i dae ostaje u stau 1, kada je S = 1
i R = 0 i da se postava u stae 0, ili ako je ve bio u stau 0 on i
dae ostaje u stau 0, kada je S = 0 i R = 1. S = 0 i R = 0 ne utiqe na
stae flip flopa. Ovo je uslovilo da SR flip flop radi tako xto je
na egovom ulazu skoro stalno S = 0 i R = 0, a kada je potrebno da se
flip flop prebaci u stae 1 ili 0 onda se na egov S ulaz odnosno R
ulaz dovede kratkotrajan jediniqni puls, tj. S odnosno R kratkotrajno
7.2. Flip flopovi 121

S R Q Q
1 0 1 0
0 0 1 0 (posle SR = 10)
0 1 0 1
0 0 0 1 (posle SR = 01)
1 1 0 0

Tabela 6.1: Tabela vrednosti osnovnog SR flip flopa realizovanog


pomou NILI logiqkih elemenata

S R Q Q
1 0 0 1
1 1 0 1 (posle SR = 10)
0 1 1 0
1 1 1 0 (posle SR = 01)
0 0 1 1

Tabela 6.2: Tabela vrednosti osnovnog SR flip flopa realizovanog


pomou NI logiqkih elemenata

dobiju vrednost 1. U sluqaju da doe do zabraene situacije S = 1 i


R = 1, posle povratka na S = 0 i R = 0, bila bi neodreena situacija
tj. flip flop bi bio postaven ili u stae 1 ili 0 u zavisnosti od
toga da li je jediniqni puls due trajao na S ili R ulazu.
Kod SR flip flopa sa slike 6.3 skoro stalno je S = 1 i R = 1, a kada
je potrebno da se flip flop prebaci u stae 1 ili 0 onda se na egov
S ulaz odnosno R ulaz dovede kratkotrajan nulti puls, tj. S odnosno R
kratkotrajno dobiju vrednost 0.
Na slici 6.4 prikazan je logiqki dijagram i simbol pulsnog SR flip
flopa.

Slika 6.4: Logiqki dijagram i simbol pulsnog SR flip flopa

egova glavna osobina je da je promena egovog staa pod uticajem


ulaza S i R na opisani naqin mogua jedino za vreme dok je na egovom
dodatnom ulazu CP prisutan jediniqni sinhronizacioni puls.
Tabela 6.3 je tz. karakteristiqna tabela pulsnog SR flip flopa
koja tabelarno opisuje egov rad.
122 Poglave 7. Sinhrona sekvencijalna logiqka kola

Q S R Q (t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 neodreeno
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 neodreeno

Tabela 6.3: Karakteristiqna tabela pulsnog SR flip flopa

U ovoj tabeli Q oznaqava sadaxe stae flip flopa a Q(t + 1) oz-


naqava egovo stae posle nailaska prvog sledeeg jediniqnog pulsa
na egov CP ulaz i naziva se sledee ili naredno stae. Na slici
6.5 je prikazana mapa Veiq-Karno za ovaj flip flop koja je popuena
na osnovu karakteristiqne tabele. Treba primetiti da su na mestu
neodreenih vrednosti usvojene jedinice, jer one nemaju znaqaja, poxto
S = 1 i R = 1 se nikada nee desiti, a te usvojene jedinice vode ka
jednostavnijem izrazu za Q(t + 1).

Slika 6.5: Mapa Veiq-Karno za pulsni SR flip flop

Na osnovu mape Veiq-Karno dobija se karakteristiqna jednaqina pul-


snog SR flip flopa koja analitiqki opisuje egov rad:

Q (t + 1) = S + RQ (6.1)
SR = 0 (6.2)

Izraz 6.2 je dodatni uslov koji znaqi zabranu S = 1 i R = 1.

6.2.2 JK flip flop


Logiqki dijagram i simbol nepulsnog JK flip flopa ili krae samo
JK flip flopa su prikazani na slici 6.6 a pulsnog JK flip flopa na
slici 6.7.
Sa slike se vidi da se ovaj flip flop dobija od SR flip flopa, tako
xto se egovi izlazi Q i Q povratno vraaju i logiqki mnoe sa R i S,
7.2. Flip flopovi 123

Slika 6.6: Logiqki dijagram i simbol nepulsnog JK flip flopa

Slika 6.7: Logiqki dijagram i simbol pulsnog JK flip flopa

koji dobijaju novu oznaku K i J. Tabela 6.4 je karakteristiqna tabela


JK flip flopa.

Q J K Q (t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

Tabela 6.4: Karakteristiqna tabela JK flip flopa

Na osnovu karakteristiqne tabele, vidi se da JK flip flop radi


isto kao i SR flip flop, s tom razlikom xto je kod JK flip flopa
dozvoeno da u isto vreme bude J = 1 i K = 1. U takvoj situaciji
ako je kod pulsnog JK flip flopa i CP = 1 dolazi do promene staa
flip flopa, tj. ako je flip flop bio u stau 1 on e prei u stae
0 i obrnuto ako je bio u stau 0 preie u stae 1. To se vidi i sa
logiqkog dijagrama. Ako je J = 1, K = 1 i CP = 1 u isto vreme i ako je
npr. Q = 0, Q = 1 i J = 1 zajedno sa CP = 1 daju na izlazu odgovarajueg
I logiqkog elementa signal 1 koji je zaduen za postavae JK flip
flopa u stae 1. Dakle flip flop je bio u stau 0, a prexao je u datim
124 Poglave 7. Sinhrona sekvencijalna logiqka kola

uslovima u stae 1. Sliqno je i kada je J = 1, K = 1 i CP = 1 u isto


vreme i ako je Q = 1. Tada se Q = 1, K = 1 i CP = 1 logiqki mnoe
i daju na izlazu odgovarajueg I logiqkog elementa signal 1 koji je
zaduen za postavae JK flip flopa u stae 0. Flip flop je bio u
stau 1, a prexao je u datim uslovima u stae 0.
Iz prethodno opisanog proistiqe jedan mogui problem kod pulsnog
JK flip flopa. Ako je vreme prolaska signala kroz flip flop, od
egovog ulaza do izlaza, krae od vremena trajaa pulsa CP = 1 onda
dolazi do uzastopnog vixestrukog neeenog prelaza flip flopa iz
jednog staa u drugo.
Kod nepulsnog JK flip flopa J = 1 i K = 1 u isto vreme takoe
izaziva stalno uzastopno prelaee iz jednog staa u drugo.
Na slici 6.8 je prikazana mapa Veiq-Karno pulsnog JK flip flop
na osnovu koje se dobija egova karakteristiqna jednaqina 6.3.

Slika 6.8: Mapa Veiq-Karno za JK flip flop

Q (t + 1) = JQ + KQ (6.3)

6.2.3 T flip flop


Na slici 6.9 je prikazan logiqki dijagram i simbol T flip flopa a
pulsnog T flip flopa na slici 6.10.

Slika 6.9: Logiqki dijagram i simbol T flip flopa

Oqigledno, T flip flop se dobija od JK flip flopa tako xto se


ulazi J i K ovog flip flopa spoje u jedan i oznaqe sa T . Sliqno kao
kod JK flip flopa i kod T flip flopa mogue je da se pojavi problem
uzastopnog neeenog prelaea iz jednog staa u drugo.
Tabela 6.5 je karakteristiqna tabela T flip flopa.
7.2. Flip flopovi 125

Slika 6.10: Logiqki dijagram i simbol pulsnog T flip flopa

Q T Q (t + 1)
0 0 0
0 1 1
1 0 1
1 1 0

Tabela 6.5: Karakteristiqna tabela T flip flopa

Na slici 6.11 je prikazana mapa Veiq-Karno za T flip flop na os-


novu koje se dobija egova karakteristiqna jednaqina 6.4.

Slika 6.11: Mapa Veiq-Karno za T flip flop

Q (t + 1) = T Q + T Q (6.4)

6.2.4 D flip flop


Na slici 6.12 je prikazan logiqki dijagram i simbol D flip flopa a
pulsnog D flip flopa na slici 6.13.
Ovaj flip flop se dobija od SR flip flopa tako xto se egov S ulaz
oznaqava sa D i komplement D ulaza vodi na R ulaz.
Napomena 6.1 Na logiqkom dijagramu D flip flopa komplement D ulaza
se ostvaruje pomou NILI logiqkog elementa koji ima samo jedan ulaz.
Kada je CP = 0 onda su izlazi iz I logiqkih elemenata pulsnog D
flip flopa jednaki nuli tako da se odrava stae flip flopa. Kada
126 Poglave 7. Sinhrona sekvencijalna logiqka kola

Slika 6.12: Logiqki dijagram i simbol D flip flopa

Slika 6.13: Logiqki dijagram i simbol pulsnog D flip flopa

je CP = 1 tj. kada je jediniqni sinhronizacioni puls prisutan na CP


ulazu, D = 1 postava flip flop u stae 1 ili ako je flip flop ve
bio u stau 1 ono i dae ostaje, dok D = 0 postava flip flop u stae
0 ili ako je on ve bio u stau 0 ono i dae ostaje.
Tabela 6.6 je karakteristiqna tabela D flip flopa.

Q D Q (t + 1)
0 0 0
0 1 1
1 0 0
1 1 1

Tabela 6.6: Karakteristiqna tabela D flip flopa

Na slici 6.14 je prikazana mapa Veiq-Karno za D flip flop na os-


novu koje se dibija egova karakteristiqna jednaqina 6.5.

Q (t + 1) = D (6.5)

6.3 Pobudne tabele flip flopova


Karakteristiqne tabele SR, JK, T i D flip flopova mogu biti date,
predstavene u izmeenom, transformisanom obliku u odnosu na ihov
ve dati oblik. Ovi novi, transformisani oblici karakteristiqnih
tabela su dati u tabelama 6.7 do 6.10.
7.3. Pobudne tabele flip flopova 127

Slika 6.14: Mapa Veiq-Karno za D flip flop

S R Q (t + 1)
0 0 Q (t)
0 1 0
1 0 1
1 1 ?

Tabela 6.7: Karakteristiqna tabela SR flip flopa u izmeenom obliku

Mada karakteristiqne tabele u potpunosti logiqki definixu rad


flip flopova za postupak projektovaa sinhronih sekvencijalnih logiq-
kih kola od veeg praktiqnog znaqaja su takozvane pobudne tabele flip
flopova. Na osnovu pobudnih tabela flip flopova mogue je dobiti
odgovor na pitae kako treba pobuditi posmatrani flip flop da
bi se ostvario odreeni zahtevani, eeni prelaz staa. Pobudne
tabele SR, JK, T i D flip flopova prikazane su u tabelama 6.11 do 6.14.

Objaxee dobijaa pobudne tabele na osnovu karakteristiqne tabe-


le daje se na primeru SR flip flopa. Prvi prelaz staa, Q (t) Q (t + 1) =
= 00, na osnovu karakteristiqne tabele 6.7, vidi se da je mogu kada
je SR = 00 ili SR = 01. Preciznije, iz prve vrste ove tabele vidi
se da je pri SR = 00, Q (t + 1) = Q (t), tj. kada Q (t) ima bilo koju
vrednost pa i nulu Q (t + 1) ima istu tu vrednost dakle i nulu. Iz
druge vrste pomenute karakteristiqne tabele Q (t + 1) je uvek jednako
nula bilo kakvo da je Q (t) pa i kada je Q (t) = 0. Zbog svega navedenog
u prvu vrstu pobudne tabele 6.11 upisuje se SR = 0 (R je neodreeno,
moe da bude 0 ili 1). Drugi prelaz Q (t) Q (t + 1) = 01 mogu je jedino
kada je SR = 10 xto se vidi iz tree vrste karakteristiqne tabele 6.7.
Preciznije, kada je SR = 10 uvek je Q (t + 1) = 1 bilo kakvo da je Q (t) pa
i kada je ono jednako nuli. Zbog navedenog u drugu vrstu pobudne tabele
6.11 upisuje se SR = 10. Trei prelaz Q (t) Q (t + 1) = 10 mogu je jedino
kada je SR = 01 xto se vidi iz druge vrste karakteristiqne tabele 6.7.
Preciznije, kada je SR = 01 uvek je Q (t + 1) = 0 bilo kakvo da je Q (t) pa
i kada je ono jednako jedinici. Tako se u treu vrstu pobudne tabele
6.11 upisuje SR = 01. Qetvrti prelaz Q (t) Q (t + 1) = 11 mogu je kada
je SR = 00 ili SR = 10. Preciznije objaxee za ovaj qetvrti prelaz
128 Poglave 7. Sinhrona sekvencijalna logiqka kola

J K Q (t + 1)
0 0 Q (t)
0 1 0
1 0 1
1 1 Q (t)

Tabela 6.8: Karakteristiqna tabela JK flip flopa u izmeenom ob-


liku

T Q (t + 1)
0 Q (t)
1 Q (t)

Tabela 6.9: Karakteristiqna tabela T flip flopa u izmeenom obliku

staa implicitno je ve dat pri objaxeu prvog i drugog prelaza


staa. U qetvrtu vrstu pobudne tabele 6.11 upisuje se SR = 0 (S je
neodreeno, moe da bude ili 0 ili 1).

6.4 Promena staa kod flip flopova


Promena staa kod pulsnih flip flopova je mogua pod uticajem ego-
vih glavnih ulaza jedino pri pojavi jediniqnog sinhronizacionog pulsa
na egovom CP ulazu. Na CP ulazu pulsnih flip flopova teorijski
trenutno a u praksi skoro trenutno se promeni vrednost ulaznog bi-
narnog signala sa 0 na 1 i posle kratkog vremena ponovo trenutno ili
skoro trenutno dobija vrednost 0. Vreme koje protekne od trenutka
pojave jediniqnog sinhronizacionog pulsa na CP ulazu pulsnog flip
flopa pa do trenutka promene vrednosti izlaza flip flopa moe da
bude kritiqno i zahteva detaniju analizu.
Ako se izlazi pulsnih flip flopova meuju u vreme kada su na
ihovim CP ulazima jediniqni sinhronizacioni pulsevi moe doi
do nestabilnosti sinhronih sekvencijalnih logiqkih kola zbog posto-
jaa povratne sprege. Zbog toga je nepoeno da se izlazi pulsnih
flip flopova meaju u vreme kada su na ihovim CP ulazima jediniqni
sinhronizacioni pulsevi.
Ovaj problem nebi se pojavivao ako bi jediniqni sinhronizacioni
puls trajao krae nego xto je vreme prenosa signala kroz flip flop.
Kada to nije sluqaj jedan od moguih pristupa rexavaa ovog prob-
lema jeste vextaqko ubacivae elementa u flip flop qije kaxee je
najmae jednako duini trajaa jediniqnog sinhronizacionog pulsa na
CP ulazu. Meutim zbog svoje komplikovanosti ovakav pristup se ipak
ne koristi u praksi. Jedan od najqexe korixenih naqina za rexa-
vae ovog problema je primena tz. dvostrukih flip flopova2 . Sam
naziv pokazuje da se dvostruki flip flop sastoji od dva flip flopa xto
2 Engleski naziv je master&slave.
7.4. Promena staa kod flip flopova 129

D Q (t + 1)
0 0
1 1

Tabela 6.10: Karakteristiqna tabela D flip flopa u izmeenom obliku

Q (t) Q (t + 1) S R
0 0 0
0 1 1 0
1 0 0 1
1 1 0

Tabela 6.11: Pobudna tabela SR flip flopa

se vidi i sa globalnog, principijelnog logiqkog dijagrama dvostrukog


flip flopa prikazanog na slici 6.15.

Slika 6.15: Globalni logiqki dijagram dvostrukog flip flopa

Kada je CP = 0 onda je CP = 1 tako da je podreeni flip flop u


mogunosti da promeni stae pa Q postaje Y odnosno Q postaje Y tj.
Q = Y i Q = Y . Kada je CP = 1 onda je CP = 0 tako da je podreeni flip
flop blokiran a glavni flip je u mogunosti da promeni stae pa Y
postaje S odnosno Y postaje R tj. Y = S i Y = R. Kada CP ponovo postane
0, CP = 0, glavni flip flop je izolovan i blokiran pa i zaxtien od
dejstva egovih ulaza S i R a na izlaz podreenog flip flopa prenosi
se stae glavnog flip flopa. Slika 6.16 je vremenski dijagram koji
prikazuje redosled dogaaja kod dvostrukog flip flopa pri promeni
egovog staa.
Prema vremenskom dijagramu promene staa dvostrukog flip flopa
na slici 6.16 pretpostava se da je flip flop u stau 0 tj. da je
Q = 0 i Y = 0 i da su pre pojave jediniqnog sinhronizacionog pulsa
S = 1 i R = 0. Sa pojavom jediniqnog sinhronizacionog pulsa dolazi do
promene staa tako da Q postaje 1, tj. Q = 1. Treba uoqiti da ulazni
signal moe da mea vrednost u istom trenutku kada sinhronizacioni
puls ima tz. negativni prelaz tj. kada se egova vrednost mea sa 1 na
0.
Zakuqak je da se promena staa dvostrukog flip flopa podudara sa
130 Poglave 7. Sinhrona sekvencijalna logiqka kola

Q (t) Q (t + 1) S R
0 0 0
0 1 1
1 0 1
1 1 0

Tabela 6.12: Pobudna tabela JK flip flopa

Q (t) Q (t + 1) T
0 0 0
0 1 1
1 0 1
1 1 0

Tabela 6.13: Pobudna tabela T flip flopa

negativnim prelazom jediniqnog sinhronizacionog pulsa i da to stae


ostaje nepromeeno do trenutka kada se ostvaruje negativan prelaz pr-
vog sledeeg jediniqnog sinhronizacionog pulsa.
Treba uoqiti da S ulaz moe da bude izlaz nekog drugog dvostrukog
flip flopa na qiji ulaz se dovodi isti jediniqni sinhronizacioni puls
kao i na ulaz prethodno pomenutog dvostrukog flip flopa.
Na slici 6.17 prikazan je dvostruki JK flip flop.
Ovaj flip flop se dobija od JK flip flopa koji ima ulogu glavnog
flip flopa i kome se doda SR flip flop koji ima ulogu podreenog flip
flopa s tim da se u SR flip flop dovodi negirani sinhronizacioni puls
tj. CP . Na sliqan naqin dobijaju se dvostruki flip flopovi drugih
tipova flip flopova.

Napomena 6.2 Za dobijae dvostrukog JK flip flopa prikazanog na slici


6.17 korixeni su NI izvoea JK i SR flip flopa.

U opxtem sluqaju digitalni sistem sadri vixe dvostrukih flip

Slika 6.16: Vremenski dijagram promene staa dvostrukog flip flopa


7.5. Analiza sinhronih sekvencijalnih logiqkih kola 131

Q (t) Q (t + 1) D
0 0 0
0 1 1
1 0 0
1 1 1

Tabela 6.14: Pobudna tabela D flip flopa

Slika 6.17: Logiqki dijagram dvostrukog JK flip flopa

flopova pri qemu izlazi jednih flip flopova mogu biti ulazi nekih
drugih flip flopova. Sinhronizacioni pulsevi koji ulaze u sve flip
flopove su sinhronizovani tj. poqiu u isto vreme. Pri pojavi je-
diniqnog sinhronizacionog pulsa na ulazima flip flopova neki od glav-
nih flip flopova meau stae ali na izlazima flip flopova se jox
uvek zadravaju prethodna staa. Kada jediniqni sinhronizacioni puls
ixqezne sa ulaza flip flopova neki od flip flopova meaju stae na
svom izlazu ali bez opasnosti da se utiqe na promenu staa glavnog
flip flopa sve do pojave prvog narednog jediniqnog sinhronizacionog
pulsa. Na taj naqin se ostvaruje promena staa flip flopova u sistemu
jednovremeno za vreme istog sinhronizacionog pulsa.
Flip flopovi izvedeni u vidu elektronskih integrisanih kola mogu
da imaju posebne ulaze preko kojih se flip flop asinhrono postava u
staa 0 ili 1 nezavisno od jediniqnog sinhronizacionog pulsa koji se
dovodi na CP ulaz.

6.5 Analiza sinhronih sekvencijalnih


logiqkih kola
Logiqki dijagram sinhronog sekvencijalnog logiqkog kola prepoznaje se
po tome xto on sadri u sebi pulsne flip flopove bilo kog tipa pri
qemu moe da sadri i kombinacioni deo ali ne mora.

Definicija 6.3 Pod analizom sinhronih sekvencijalnih logiqkih kola po-


drazumeva se dobijae, bilo u tabelarnom bilo u grafiqkom obliku, funkcio-
132 Poglave 7. Sinhrona sekvencijalna logiqka kola

nalne zavisnosti izlaza od egovog ulaza i sadaxeg staa i funkcionalne


zavisnosti narednog staa od ulaza i sadaxeg staa, na osnovu ihovog
zadatog logiqkog dijagrama.

Definicija 6.4 Tabela koja daje funkcionalnu zavisnost narednog staa


sinhronog sekvencijalnog logiqkog kola od egovog ulaza i sadaxeg staa i
funkcionalnu zavisnost izlaza od ulaza i sadaxeg staa naziva se tabela
staa sinhronog sekvencijalnog logiqkog kola.

Postupak analize sinhronih sekvencijalnih logiqkih kola ilustruje


primer 6.1.

Primer 6.1 Izvrxiti analizu sinhronog sekvencijalnog logiqkog kola qi-


ji je zadati logiqki dijagram prikazan na slici 6.18.

Slika 6.18: Logiqki dijagram zadatog sinhronog sekvencijalnog


logiqkog kola iz primera 6.1

Kao xto se vidi sa slike 6.18 ovo kolo se sastoji od dva pulsna SR flip
flopa A i B i kombinacionog dela sa spoaxim ulazom x i spoaxim
izlazom y.

Napomena 6.5 Na slici 6.18 izlazi flip flopova nisu povezani sa ulazima
I logiqkih elemenata, kako pokazuju unete oznake, u ciu boe pregled-
nosti.

Tabela staa sinhronog sekvencijalnog logiqkog kola qiji je logiqki


dijagram prikazan na slici 6.18 je tabela 6.15. Tabela staa 6.15 u pr-
voj koloni sadri sadaxa staa koja su karakteristiqna za trenutak
posmatraa. Pored ove kolone ova tabela sadri jox dve kolone. Druga
kolona sadri sledea staa a trea kolana sadri izlaze xto je
navedeno u ihovim zaglavima. Sledea staa su ona staa koja se po-
javuju nailaskom prvog sledeeg jediniqnog sinhronizacionog pulsa u od-
nosu na sadaxi tj. trenutak posmatraa. Vrednosti izlaza su karak-
teristiqne za trenutak posmatraa u vreme sadaxih staa. I druga i
7.5. Analiza sinhronih sekvencijalnih logiqkih kola 133

Sadaxe Sledee stae Izlaz


stae x=0 x=1 x=0 x=1
AB AB AB y y
00 00 01 0 0
01 11 01 0 0
10 10 00 0 1
11 10 11 0 0

Tabela 6.15: Tabela staa sinhronog sekvencijalnog logiqkog kola iz


primera 6.1

trea kolona imaju po dve potkolone, za dve vrednosti spoaxeg ulaza


tj. x = 0 i x = 1. Prilikom formiraa tabele staa polazi se od poqetnog
staa za koje se obiqno uzima stae koje odgovara nultim izlazima svih
flip flopova. U sluqaju razmatranog primera to poqetno stae je AB =
= 00. Za poqetno stae moe da se izabere i neko drugo stae bez ikakvih
ograniqea. Poqetno stae AB = 00 uzeto kao sadaxe stae zajedno sa
x = 0 daje na izlazima svih I logiqkih elemenata oznaqenih brojevima 1, 2,
3 i 4 signal 0 xto znaqi da nee doi do promene staa SR flip flopova
A i B tj. naredno, sledee stae e biti takoe AB = 00. Ovo sledee
stae se upisuje u prvu potkolonu druge kolone i prvu vrstu tabele staa.
Poqetno stae AB = 00 uzeto kao sadaxe stae zajedno sa x = 1 daje na
izlazima I logiqkih elemenata 2 i 3 signal 1 a na izlazima I logiqkih
elemenata 1 i 4 signal 0. To znaqi da flip flop A ima ulaze S = 0 i R = 1
a flip flop B ima ulaze S = 1 i R = 0. Ovakvi ulazi dovode do promene
staa samo flip flopa B ali ne i flip flopa A tako da je sledee stae
AB = 01. Ovo stae se unosi u drugu potkolonu druge kolone i u prvu vrstu
tabele staa. Na analogan naqin odreuju se i sva ostala sledea staa i
unose se u odgovarajue kolone, potkolone i vrste. Poqetno stae AB = 00
uzeto kao sadaxe stae zajedno sa x = 0 daje izlaz y = 0 koji se upisuje
u prvu potkolonu tree kolone i u prvu vrstu. Sliqno, poqetno stae
AB = 00 uzeto kao poqetno stae zajedno sa x = 1 daje takoe izlaz y = 0
koji se upisuje u drugu potkolonu tree kolone i u prvu vrstu. Sliqno se
odreuju i svi ostali izlazi koji se unose u odgovarajue kolone, potkolone
i vrste.

U opxtem sluqaju kada sinhrono sekvencijalno logiqko kolo sadri


m flip flopova i n spoaxih ulaza, tabela staa ima 2m vrsta a
kolone u koje se unose sledea staa i izlazi imaju po 2n potkolona.
Mogue je da izlaz sinhronog sekvencijalnog logiqkog kola kao spoa-
xi izlaz dolazi iz kombinacionog dela ili pak u sluqaju da nema
takvog spoaxeg izlaza da se izlazi flip flopova smatraju izlaz-
ima i qitavog sinhronog sekvencijalnog logiqkog kola. U ovom dru-
gom sluqaju izlazi flip flopova imaju ulogu izlaza qitavog sinhronog
sekvencijalnog logiqkog kola tako da u tabeli staa nema tree kolone
a prva kolona u kojoj su sadaxa staa istovremeno ima ulogu i kolone
za izlaz.
134 Poglave 7. Sinhrona sekvencijalna logiqka kola

Definicija 6.6 Dijagram staa je grafiqki prikaz informacija koje sa-


dri tabela staa tj. grafiqki iskazana s jedne strane zavisnost izlaza
od sadaxeg staa i ulaza a s druge strane zavisnost sledeeg staa od
sadaxeg staa i ulaza.

Na ovom dijagramu staa su oznaqena krugovima u koje se upisuju


ihovi binarni prikazi. Staa su povezana usmerenim linijama koje
simboliqno predstavaju odgovarajue prelaze iz jednog staa u drugo
i to iz staa od koga usmerena strelica kree u stae do koga usmerena
strelica dolazi. Na slici 6.19 prikazan je dijagram staa za sinhrono
sekvencijalno logiqko kolo iz primera 6.1.

Slika 6.19: Dijagram staa sinhronog sekvencijalnog logiqkog kola iz


primera 6.1

Na dijagramu staa sa slike 6.19 pored svake usmerene linije su


dva binarna broja razdvojena kosom crtom. Prvi binarni broj oznaqava
ulaz koji prouzrokuje prelaz iz sadaxeg staa od koga usmerena linija
kree u sledee stae do koga usmerena linija dolazi. Drugi binarni
broj oznaqava izlaz logiqkog kola u vreme sadaxeg staa. Za sluqaj
staa 00 i 01 usmerena linija ide od staa 00 ka stau 01 a pored us-
merene linije je oznaka 1/0 xto znaqi da pod uticajem ulaza 1 logiqko
kolo iz sadaxeg staa 00 prelazi u sledee stae 01 i u sadaxem
stau ima izlaz 0. Na istom dijagramu se nalaze i usmerene linije
koje kreu od jednog staa i vraaju se ka istom stau. Oqigledo, u
tom sluqaju ne dolazi do promene staa. U opxtem sluqaju binarni bro-
jevi pored usmerenih linija dijagrama staa mogu da budu vixecifreni
xto znaqi da kod odgovarajueg logiqkog kola postoji vixe ulaznih i
izlaznih veliqina tj. broj cifara prvog binarnog broja pre kose crte
odreuje broj ulaznih veliqina a broj cifara drugog binarnog broja
7.5. Analiza sinhronih sekvencijalnih logiqkih kola 135

posle kose crte odreuje broj izlaznih veliqina.

Definicija 6.7 Logiqki algebarski izraz koji predstava zavisnost sle-


deeg staa od sadaxeg staa i spoaxeg ulaza za pojedine flip flopove
sinhronog sekvencijalnog logiqkog kola je jednaqina staa tih flip flopova.

Jednaqina staa za pojedine flip flopove sinhronog sekvencijalnog


logiqkog kola se moe dobiti na osnovu tabele staa tog logiqkog kola.
Na primer za flip flop A sinhronog sekvencijalnog logiqkog kola sa
slike 6.18, na osnovu egove tabele staa date u tabeli 6.15, vidi se
da je sledee stae jednako 1 kada je x = 0 I, AB = 01 ILI AB = 10
ILI AB = 11, ILI kada je x = 1 I AB = 11. Ovaj zakuqak se moe
izraziti u vidu algebarskog izraza kao xto sledi:

A (t + 1) = AB + AB + AB x + ABx. (6.6)

U izrazu 6.6 A (t + 1) oznaqava sledee stae flip flopa A. Posle


moea radi oslobaaa od zagrada u izrazu 6.6 oqigledno da je A (t + 1)
kao logiqka funkcija iskazano u vidu sume mintermova. Na slici 6.20 je
prikazana mapa Veiq-Karno pomou koje se minimizuje logiqka funkcija
A (t + 1).

Slika 6.20: Mapa Veiq-Karno za minimizovae logiqke funkcije


A (t + 1) date izrazom 6.6

Minimalni oblik logiqke funkcije A (t + 1) dobijen pomou mape


Veiq-Karno prikazane na slici 6.20 a potom neznatno transformisan
je:
A (t + 1) = Bx + (B + x) A = Bx + BxA. (6.7)
Ako se u posledem izrazu stavi Bx = S i Bx = R onda se dobija:

A (t + 1) = S + RA (6.8)

xto nije nixta drugo do karakteristiqna jednaqina SR flip flopa A.


To pokazuje da se jednaqina staa nekog flip flopa u sastavu sinhronog
sekvencijalnog logiqkog kola moe dobiti na dva naqina. Jedan naqin
je kao xto je ve pokazano uz pomo odgovarajue tabele staa. Drugi
136 Poglave 7. Sinhrona sekvencijalna logiqka kola

naqin je da se ulazi flip flopa odrede kao logiqke funkcije spoaxeg


ulaza i sadaxeg staa a potom se tako odreeni ulazi flip flopa
zamene u karakteristiqnu jednaqinu flip flopa.
Ako se na jedan ili drugi naqin odredi jednaqina staa flip flopa
B sinhronog sekvencijalnog logiqkog kola prikazanog na slici 6.18 onda
se dobija:
B (t + 1) = Ax + AxB. (6.9)

Jednaqine staa svih flip flopova nekog sinhronog sekvencijalnog


logiqkog kola zajedno sa jednaqinom izlaza pruaju potpuno iste infor-
macije o sinhronom sekvencijalnom logiqkom kolu kao i egova tabela
staa ili egov dijagram staa.
Ulazi u flip flopove sinhronog sekvencijalnog logiqkog kola posma-
trani kao logiqke funkcije dobijaju se na osnovu kombinacionog bloka
koji je sastavni deo sinhronog sekvencijalnog logiqkog kola. Pri tome
se preporuquje da se ulazi u flip flopove oznaqavaju sa dva slova,
prvo slovo da oznaqava ime ulaza a drugo slovo da oznaqava ime flip
flopa, npr. S ulaz flip flopa A da se oznaqava sa SA ili R ulaz flip
flopa B da se oznaqava sa RB. Drugim reqima ovo su oznake za izlazne
promenive kombinacionog bloka odnosno kombinacionog logiqkog kola
iz sastava sinhronih sekvencijalnih logiqkih kola. Ove izlazne promen-
ive kao logiqke funkcije zajedno sa logiqkom funkcijom y koja pred-
stava spoaxi izlaz sinhronog sekvencijalnog logiqkog kola u pot-
punosti opisuju kombinaciono logiqko kolo iz sastava sinhronog sekven-
cijalnog logiqkog kola.

6.6 Sinteza sinhronih sekvencijalnih


logiqkih kola
Pod sintezom sinhronih sekvencijalnih logiqkih kola podrazumeva se
postupak koji je inverzan postupku analize. Kod postupka sinteze po-
lazi se od tekstualnog prikaza problema tj. tekstualnog opisa rada
zahtevanog logiqkog kola koje treba projektovati da bi se na kraju do-
bio logiqki dijagram tog logiqkog kola. Postupak sinteze moe da se
prikae i izloi algoritamski u vidu niza uzastopnih koraka kao xto
sledi.

1. Tekstualni opis rada logiqkog kola


Projektant najqexe dobija tekstualni opis rada sinhronog sekven-
cijalnog logiqkog kola koje treba projektovati ili sam taj tekst-
ualni opis rada pravi i odreuje. Ovaj opis mora da bude potpuno
precizan i potpuno kompletan. Tekstualni opis rada sinhronog
sekvencijalnog logiqkog kola moe biti pokadkad propraen dija-
gramom staa.

2. Odreivae tabele staa


7.6. Sinteza sinhronih sekvencijalnih logiqkih kola 137

Na osnovu tekstualnog prikaza rada sinhronog sekvencijalnog logi-


qkog kola odreuje se egova tabela staa. Posle odreivaa
tabele staa dai postupak sinteze je potpuno formalizovan.

3. Redukcija broja staa


Pri projektovau sinhronih sekvencijalnih logiqkih kola kao i
bilo kojih drugih logiqkih kola mora se voditi raquna o troxko-
vima ihove fiziqke realizacije. Ovi troxkovi kod sinhronih
sekvencijalnih logiqkih kola mogu se potencijalno smaiti kako
smaeem ukupnog broja flip flopova tako i ukupnog broja logi-
qkih elemenata u kombinacionom delu. Smaee ukupnog broja
flip flopova moe da nastane kao posledica smaea broja staa
u tabeli staa s tim da ulazno-izlazne realacije za posmatrano
logiqko kolo ostanu ne promeene. Ovo smaee broja staa se
u literaturi oznaqava kao redukcija broja staa. Meutim sma-
ee broja staa moe ali ne mora uvek da dovede do smaea
broja flip flopova. S druge strane ne moe se nixta rei da li
smaee broja flip flopova utiqe na zakonit naqin na promenu
broja logiqkih elemenata u kombinacionom delu.
Postupak redukcije broja staa u tabeli staa se prikazuje na
primeru logiqkog kola qiji dijagram staa je zadat i koji je pri-
kazan na slici 6.21.

Slika 6.21: Dijagram staa logiqkog kola kod koga se redukuje broj
staa

Oqigledno logiqko kolo sa slike 6.21 ima jedan spoaxi ulaz i


jedan spoaxi izlaz. Zbog toga su kod ega jedino vane ulazno-
-izlazne relacije a staa su vana samo sa stanovixta obezbe-
ea tih ulazno-izlaznih relacija. Otuda se staa obeleavaju
slovima. Svaki niz vrednosti ulaza u ovo logiqko kolo kojih ima
138 Poglave 7. Sinhrona sekvencijalna logiqka kola

beskonaqno mnogo, daje jedinstven niz vrednosti izlaza. U tabeli


6.16 prikazan je niz vrednosti izlaza usloven proizvono iza-
branim nizom vrednosti ulaza 01010110100 iz poqetnog staa a.

stae a a b c d e f f g f g a
ulaz 0 1 0 1 0 1 1 0 1 0 0
izlaz 0 0 0 0 0 1 1 0 1 0 0

Tabela 6.16: Uporedni prikaz proizvonog niza vrednosti ulaza i odgo-


varajueg niza vrednosti izlaza logiqkog kola sa dijagramom staa na
slici 6.21

U svakoj koloni tabele 6.16 je sadaxe stae, vrednost ulaza i


vrednost izlaza a sledee stae je u narednoj koloni. Potrebno je
uoqiti da su staa ovde od sekundarne vanosti a da su primarne
vrednosti izlaza uslovene vrednostima ulaza.

Definicija 6.8 Dva sinhrona sekvencijalna logiqka kola od kojih


jedno ima mai broj staa su ekvivalentna sa stanovixta ulazno-
-izlaznih relacija akko bilo koji niz vrednosti ulaza doveden u oba
ova logiqka kola daje na ihovim izlazima jednak niz vrednosti izlaza.

U tom sluqaju sinhrono sekvencijalno logiqko kolo sa veim bro-


jem staa moe biti zameeno egovim ekvivalentnim sinhronim
sekvencijalnim logiqkim kolom sa maim brojem staa.
Tabela staa sinhronog sekvencijalnog logiqkog kola qiji je dija-
gram staa prikazan na slici 6.21 je tabela 6.17.

Sadaxe Sledee stae Izlaz


stae x=0 x=1 x=0 x=1
a a b 0 0
b c d 0 0
c a d 0 0
d e f 0 1
e a f 0 1
f g f 0 1
g a f 0 1

Tabela 6.17: Tabela staa sinhronog sekvencijalnog logiqkog kola qiji


je dijagram staa prikazan na slici 6.21

Stav 6.9 Dva staa u tabeli staa su ekvivalentna akko ona za sve
ulaze daju jednake izlaze i ako su ihova sledea staa za sve ulaze
jednaka ili ekvivalentna.

Ovaj stav se ovde ne dokazuje.


7.6. Sinteza sinhronih sekvencijalnih logiqkih kola 139

U tabeli staa 6.17 staa e i g su ekvivalentna zato xto ima


kao sadaxim staima za vrednost ulaza x = 0 odgovaraju jednaki
izlazi y = 0 i za vrednost ulaza x = 1 odgovaraju takoe jednaki
izlazi y = 1. S druge strane za vrednost ulaza x = 0 ihova
sledea staa su jednaka i ona su a a za vrednost ulaza x = 1
ihova sledea staa su takoe jednaka i ona su f . Zbog toga
se vrsta sa sadaxim staem g izostava a u ostalim vrstama
naredna staa g se zameuju sa staima e. Posle ovog preurei-
vaa tabele staa na sliqan naqin se zakuquje da su staa d i
f ekvivalentna tako da se izostava vrsta tabele staa sa sadax-
im staem f . Tabela 6.18 je redukovana tabela staa koja nastaje
kao rezultat opisanog postupka.

Sadaxe Sledee stae Izlaz


stae x=0 x=1 x=0 x=1
a a b 0 0
b c d 0 0
c a d 0 0
d e d 0 1
e a d 0 1

Tabela 6.18: Redukovana tabela staa nastala redukcijom tabele staa


6.17

Odgovarajui dijagram staa posle redukcije broja staa prikazan


je na slici 6.22.

Slika 6.22: Dijagram staa koji odgovara redukovanoj tabeli staa


6.18

Moe se pokazati da niz vrednosti ulaza 01010110100 koji je ve


korixen, iz istog poqetnog staa a, daje na izlazu sinhronog
sekvencijalnog logiqkog kola sa redukovanim brojem staa isti
niz vrednosti izlaza kao pre redukcije staa.
Redukcija broja staa u ovom sluqaju sa sedam na pet ne dovodi
140 Poglave 7. Sinhrona sekvencijalna logiqka kola

do smaea broja flip flopova tj. i pre i posle redukcije broja


staa koriste se tri flip flopa.
Poxto se pomou tri flip flopa moe ostvariti 23 = 8 razliqi-
tih staa, u sluqaju pre redukcije broja staa ostaje jedno stae
neiskorixeno a u sluqaju posle redukcije broja staa ostaju tri
neiskorixena staa. Ova neiskorixena staa se pri projekto-
vau tretiraju kao neodreeni sluqajevi i poeno je da ih ima
xto vixe kako bi mogunosti pri minimizovau kombinacionog
dela bile xto vee.
Meutim postupak redukcije tabele staa u opxtem sluqaju moe
da se sprovodi potpuno metodoloxki formalizovano. Kao xto je
ve pokazano redukcija tabele staa se zasniva na saimau dva
staa u jedno ako su ona ekvivalentna. Ispitivae osobine ekvi-
valentnosti svakog mogueg para staa iz tabele staa sprovodi
se pomou tabele ekvivalentnosti. Ovaj postupak prikazuje se za
tabelu staa u primeru 6.2.

Primer 6.2 Pomou tabele ekvivalentnosti ispitati osobinu ek-


vivalentnosti svakog para staa iz tabele staa date u tabeli
6.19.
Sadaxe Sledee stae Izlaz
stae x=0 x=1 x=0 x=1
a d b 0 0
b e a 0 0
c g f 0 1
d a d 1 0
e a d 1 0
f c b 0 0
g a e 1 0

Tabela 6.19: Tabela staa sinhronog sekvencijalnog logiqkog kola iz


primera 6.2

Tabela ekvivalentnosti je data u tabeli 6.20.

b d, eX
c
d
e X
f c, d c, e; a, b
g d, eX d, eX
a b c d e f

Tabela 6.20: Tabela ekvivalentnosti za tabelu staa iz primera 6.2

Kao xto se vidi iz tabele 6.20 u zaglavu vrsta tabele ekvivalent-


nosti su idui odozgo nadole staa u rastuem poretku s tim da je
7.6. Sinteza sinhronih sekvencijalnih logiqkih kola 141

prvo stae a izostaveno. U zaglavu kolona su idui sleva na


desno staa takoe u rastuem poretku pri qemu je zade stae g
izostaveno. Svakom pou ove tabele odgovara po jedan par staa a
to su staa koja se nalaze u zaglavu vrste i zaglavu kolone u qijem
preseku se nalazi posmatrano poe. Imajui u vidu definiciju ekvi-
valentnosti dva staa, prvo se pronalaze svi oni parovi staa koji
nisu ekvivalentni po osnovu nejednakosti izlaza za neke od ulaza i u
odgovarajue poe za taj par staa se upisuje znak .
U drugom koraku pronalaze se parovi staa koji imaju osobinu kao
xto imaju sadaxa staa a i f . Ova staa imaju jednake izlaze za
sve ulaze, za vrednost ulaza x = 1 ihova sledea staa su im jed-
naka i to je stae b a za vrednost ulaza x = 0 sledea staa su
im razliqita i to su staa d i c. U ovakvoj situaciji kae
se da par staa (a, f ) sadri par (c, d). Sadrani par se unosi u
poe tabele ekvivalentnosti koje odgovara paru (a, f ). Pronalaze
se svi sadrani parovi i unose u odgovarajua poa. U sluqaju da
su staa d i c ekvivalentna onda to povlaqi da su i staa a i f
ekvivalentna i obrnuto. Zbog toga se ispituje osobina ekvivalent-
nosti sadranih parova i ako se utvrdi da sadrani par nije ek-
vivalentan, kao xto je sluqaj sa parom (c, d), onda se u poe u kome
se nalazi razmatrani sadrani par upisuje znak . To znaqi da par
staa kome odgovara poe u koje je unet znak nije ekvivalentan.
U sva preostala poa unosi se znak X koji oznaqava ekvivalent-
nost odgovarajuih parova. Sada na kraju kao trei korak mogue je
utvrditi koji preostali sadrani porovi su ekvivalentni pa se u
poa u kojima su ti sadrani parovi takoe unosi znak Xxto znaqi
da je ekvivalentan i par koji odgovara pou u koje je unet navedeni
znak. Na osnovu tabele ekvivalentnosti 6.20 dobija se da su ekviva-
lentni parovi:
(a, b) , (d, e) , (d, g) , (e, g) . (6.10)
Od vixe parova ekvivalentnih staa mogu da se formiraju xire grupe
ekvivalentnih staa, npr. od zada tri para u 7.17 formira se tripl
ekvivalentnih staa (d, e, g). Konaqno, kao rezultat ispitivaa ek-
vivalentnosti staa u tabeli staa iz primera 7.3.3 dobija se:

(a, b) , (c) , (d, e, g) , (f ) (6.11)

tj. par ekvivalentnih staa (a, b), tripl (d, e, g) ekvivalentnih


staa, i staa (c) i (f ) koja nisu ekvivalentna sa drugim staima.
To znaqi da se razmatrana tabela staa moe redukovati na qetiri
vrste.

4. Binarno definisae staa


U sluqaju da su staa u tabeli staa oznaqena slovima onda se
sprovodi ihovo binarno definisae. Tamo gde postoje spoa-
xi izlazi i gde je od primarnog znaqaja odnos izmeu ulaza i
izlaza, kao xto su ovde razmatrana logiqka kola, slika 6.21 i
142 Poglave 7. Sinhrona sekvencijalna logiqka kola

tabela 6.19, binarno definisae staa je u drugom planu i od


sekundarnog znaqaja. Suprotno, kada kod sinhronog sekvencijalnog
logiqkog kola ne postoje spoaxi izlazi ve se kao izlazi celog
logiqkog kola smatraju izlazi flip flopova, binarno definisae
staa je od izuzetne vanosti. I u jednom i u drugom sluqaju bi-
narno definisae staa utiqe na sloenost kombinacionog bloka
sinhronog sekvencijalnog logiqkog kola. Za sinhrono sekvenci-
jalno logiqko kolo qija je redukovana tabela staa data u tabeli
6.18 daju se prvo tri potpuno ravnopravne razliqite varijante bi-
narnog definisaa staa u tabeli 6.21 a potom se za usvojenu prvu
varijantu daje tabela staa u kojoj su staa binarno definisana,
tabela 6.22.

Stae Varijanta
1 2 3
a 001 000 000
b 010 010 100
c 011 011 010
d 100 101 101
e 101 111 011

Tabela 6.21: Tri varijante binarnog definisaa staa u redukovanoj


tabeli staa 6.18

Sadaxe Sledee stae Izlaz


stae x=0 x=1 x=0 x=1
001 001 010 0 0
010 011 100 0 0
011 001 100 0 0
100 101 100 0 1
101 001 100 0 1

Tabela 6.22: Redukovana tabela staa 6.17 sa binarno definisanim


staima

5. Broj flip flopova i ihovo oznaqavae


Sa m flip flopova u sinhronom sekvencijalnom logiqkom kolu
moe da se ostvari maksimalno 2m razliqitih staa ovog logiqkog
kola. Ako je broj staa mai od 2m onda postoje neiskorixena
staa koja se tretiraju kao neodreeni sluqajevi pri projektovau
kombinacionog dela ovog logiqkog kola.

6. Izbor tipa flip flopova


U praksi se najqexe bira JK flip flop mada ne postoji ograni-
qee za izbor i drugih tipova flip flopova.

7. Formirae Pobudne i tabele izlaza


7.6. Sinteza sinhronih sekvencijalnih logiqkih kola 143

Pobudna i tabela izlaza sinhronog sekvencijalnog logiqkog kola


formira se na osnovu egove tabele staa. Iz razloga pojednosta-
vea ovaj postupak se pokazuje na primeru novo uvedenog sinhronog
sekvencijalnog logiqkog kola qiji je dijagram staa prikazan na
slici 6.23.

Slika 6.23: Dijagram staa sinhronog sekvencijalnog logiqkog kola za


koje se daje postupak formiraa pobudne i tabele izlaza

Ovo logiqko kolo nema spoaxih izlaza pa se spoaxim izlaz-


ima mogu smatrati izlazi flip flopova. S druge strane logiqko
kolo ima samo jedan ulaz oznaqen sa x i qetiri staa xto znaqi
da su potrebna dva flip flopa A i B da bi se ostvarila sva ova
staa. Koriste se JK flip flopovi. Na osnovu zadatog dijagrama
staa dobija se tabela staa koja je prikazana u tabeli 6.23.

Sadaxe Sledee stae


stae x=0 x=1
A B A B A B
0 0 0 0 0 1
0 1 1 0 0 1
1 0 1 0 1 1
1 1 1 1 0 0

Tabela 6.23: Tabela staa sinhronog sekvencijalnog logiqkog kola qiji


je dijagram staa na slici 6.23

U prvu kolonu pobudne tabele, poxto se ovde radi samo o pobud-


noj tabeli jer nema spoaxih izlaza, unose se sadaxa staa
zajedno sa spoaxim ulazom, u drugu kolonu se unose sledea
144 Poglave 7. Sinhrona sekvencijalna logiqka kola

staa a u treu kolonu unose se ulazi flip flopova koji obezbe-


uju prikazane prelaze staa. Tabela 6.24 je pobudna tabela raz-
matranog logiqkog kola.

Ulaz kombinacionog dela Sledee Izlaz kombinacionog dela


Sadaxe stae Ulaz stae Ulazi flip flopova
A B x A B JA KA JB KB
0 0 0 0 0 0 0
0 0 1 0 1 0 1
0 1 0 1 0 1 1
0 1 1 0 1 0 0
1 0 0 1 0 0 0
1 0 1 1 1 0 1
1 1 0 1 1 0 0
1 1 1 0 0 1 1

Tabela 6.24: Pobudna tabela sinhronog sekvencijalnog logiqkog kola


qija je tabela staa tabela 6.23

Potkolone JA, KA, JB, KB popuavaju se na osnovu pobudne tabele


JK flip flopa za odgovarajue prelaze staa. Npr. u prvoj vrsti
pobudne tabele ostvaruje se prelaz iz sadaxeg staa A = 0 u
sledee stae takoe A = 0 flip flopa A pobudom JA = 0 i
KA = gde crtica oznaqava kao i ranije neodreenu vrednost.
U opxtem sluqaju ako sinhrono sekvencijalno logiqko kolo ima m
flip flopova od kojih svaki ima k ulaza, n spoaxih ulaza i j
spoaxih izlaza onda pobudna i tabela izlaza tog logiqkog kola
ima m + n potkolona u prvoj koloni, m potkolona u drugoj koloni,
mk potkolona u treoj koloni i j potkolona u qetvrtoj koloni.
Broj vrsta u ovoj tabeli tada je 2m+n .

Imajui u vidu strukturu sinhronih sekvencijalnih logiqkih kola,


strukturni dijagram razmatranog logiqkog kola je prikazan na
slici 6.24.

Slika 6.24 pokazuje da su ulazi u kombinacioni deo sinhronog


sekvencijalnog logiqkog kola sadaxe stae AB i spoaxi ulaz
x a egovi izlazi su ulazi flip flopova A i B koji ih pobuuju.

Prva i trea kolona pobudne tabele 6.24 su tako organizovane da


predstavaju tabelu vrednosti kombinacionog dela.

8. Minimizovae logiqkih funkcija kombinacionog dela

Mape Veiq-Karno za minimizovae logiqkih funkcija JA, KA, JB,


KB koje su izlazne promenve kombinacionog dela su prikazane na
slikama 6.25 do 6.28 a same minimizovane logiqke funkcije su date
izrazima 6.12 do 6.15.
7.6. Sinteza sinhronih sekvencijalnih logiqkih kola 145

Slika 6.24: Strukturni dijagram sinhronog sekvencijalnog logiqkog


kola qija je pobudna tabela, tabela 6.24

Slika 6.25: Mapa Veiq-Karno za minimizovae logiqke funkcije JA

Slika 6.26: Mapa Veiq-Karno za minimizovae logiqke funkcije KA


146 Poglave 7. Sinhrona sekvencijalna logiqka kola

Slika 6.27: Mapa Veiq-Karno za minimizovae logiqke funkcije JB

Slika 6.28: Mapa Veiq-Karno za minimizovae logiqke funkcije KB

JA = Bx (6.12)
KA = Bx (6.13)
JB = x (6.14)
KB = A x (6.15)

9. Izrada logiqkog dijagrama


Na osnovu dobijenih logiqkih funkcija JA, KA, JB, KB iz 8. i
na osnovu slike 6.24 dobija se logiqki dijagram koji je prikazan
na slici 6.29.

6.7 Sinteza sinhronih sekvencijalnih logiqkih


kola kada nisu iskorixena sva staa
Postupak sinteze sinhronih sekvencijalnih logiqkih kola kada nisu
iskorixena sva staa pokazuje se na konkretnom primeru.

Primer 6.3 Projektovati sinhrono sekvencijalno logiqko kolo qija je


tabela staa ve data tabelom 6.22. Pri tome koristiti SR flip
flopove.
Tu je iskorixeno pet od osam staa. Neiskorixena staa se posma-
traju kao neodreeni sluqajevi. Odgovarajua pobudna i tabela izlaza je
7.7. Sinteza SS logiqkih kola kada nisu iskorixena sva staa 147

Slika 6.29: Logiqki dijagram sinhronog sekvencijalnog logiqkog kola


dobijen na osnovu pobudne tabele 6.24

Sadaxe Ulaz Sledee Ulazi Izlaz


stae stae flip flopova
A B C x A B C SA RA SB RB SC RC y
0 0 1 0 0 0 1 0 0 0 0
0 0 1 1 0 1 0 0 1 0 0 1 0
0 1 0 0 0 1 1 0 0 1 0 0
0 1 0 1 1 0 0 1 0 0 1 0 0
0 1 1 0 0 0 1 0 0 1 0 0
0 1 1 1 1 0 0 1 0 0 1 0 1 0
1 0 0 0 1 0 1 0 0 1 0 0
1 0 0 1 1 0 0 0 0 0 1
1 0 1 0 0 0 1 0 1 0 0 0
1 0 1 1 1 0 0 0 0 0 1 1

Tabela 6.25: Pobudna tabela sinhronog sekvencijalnog logiqkog kola


iz primera 6.3

data tabelom 6.25. Mape Veiq-Karno za minimizovae logiqkih funkcija


SA, RA, SB, RB, SC, RC, y prikazane su na slikama 6.30 do 6.36 a same
minimizovane logiqke funkcije su date izrazima 6.16 do 6.22.

SA = Bx (6.16)
RA = Cx (6.17)
SB = ABx (6.18)
RB = BC + Bx (6.19)
SC = x (6.20)
RC = x (6.21)
y = Ax. (6.22)
148 Poglave 7. Sinhrona sekvencijalna logiqka kola

Slika 6.30: Mapa Veiq-Karno za minimizovae logiqke funkcije SA

Slika 6.31: Mapa Veiq-Karno za minimizovae logiqke funkcije RA

Slika 6.32: Mapa Veiq-Karno za minimizovae logiqke funkcije SB


7.7. Sinteza SS logiqkih kola kada nisu iskorixena sva staa 149

Slika 6.33: Mapa Veiq-Karno za minimizovae logiqke funkcije RB

Slika 6.34: Mapa Veiq-Karno za minimizovae logiqke funkcije SC

Slika 6.35: Mapa Veiq-Karno za minimizovae logiqke funkcije RC


150 Poglave 7. Sinhrona sekvencijalna logiqka kola

Slika 6.36: Mapa Veiq-Karno za minimizovae logiqke funkcije y

Npr. jedno od neiskorixenih staa je 110 koje u kombinaciji sa ula-


zom x = 0 daje binarni ekvivalent 1100 minterma x1 x2 x3 x4 . Pozicija
ovog minterma je u mapama Veiq-Karno prikazana strelicom. Sve logiqke
funkcije imaju neodreenu vrednost na ovom mintermu. Logiqki dijagram
razmatranog logiqkog kola prikazan je na slici 6.37.
Poqetno stae sinhronog sekvencijalnog logiqkog kola koje je karak-
teristiqno posle egovog ukuqivaa postava se asinhrono pri qemu
se obiqno uzima da to poqetno stae bude stae 0 svih flip flopova.
Kod ovakvih logiqkih kola gde nisu iskorixena sva staa postoje dve
nepoene mogunosti, jedna da poqetno stae bude jedno od neiskorix-
enih staa i druga mogunost da zbog dejstva poremeaja u toku rada
logiqko kolo ue u neiskorixeno stae. U takvim situacijama glavno
pitae je kako e logiqko kolo da se ponaxa kada se nae u neiskorix-
enom stau. Nije poeno da doe do oscilovaa izmeu neiskorixenih
staa odnosno poeno je da logiqko kolo samo pree iz neiskorixenog
staa u iskorixeno stae. Dobar projektant obavezno e analizirati
uticaj neiskorixenih staa na rad logiqkog kola.
U razmatranom primeru neiskorixena staa su: 000, 110 i 111. Pomo-
u ve prikazanih mapa Veiq-Karno mogu se odrediti prelazi iz neiskorix-
enih staa. Npr. za neiskorixeno stae 000 kao sadaxe stae i vred-
nost spoaxeg ulaza x = 1 dobija se da je SB = 1 i RC = 1 xto znaqi
da je sledee stae 010 a to je iskorixeno stae. Kompletnom anal-
izom svih moguih prelaza iz neiskorixenih staa dobija se proxireni
dijagram staa zajedno sa neiskorixenim staima. Taj dijagram staa
prikazan je na slici 6.38.
Uvidom u dijagram staa prikazan na slici 6.38 moe se zakuqiti da
se radi o samostartujuem i samopodexavajuem logiqkom kolu. Samostar-
tujue logiqko kolo ako kojim sluqajem ima za poqetno stae neiskorix-
eno stae iz ega prelazi u neko od iskorixenih staa. Sliqno, samopo-
dexavajue logiqko kolo ako u toku svog rada ue u neko neiskorixeno
stae iz ega prelazi u neko od iskorixenih staa.
7.8. Sinteza SS logiqkih kola pomou jednaqina staa 151

Slika 6.37: Logiqki dijagram sinhronog sekvencijalnog logiqkog kola


iz primera 6.3

Slika 6.38: Dijagram staa proxiren neiskorixenim staima za


logiqko kolo iz primera 6.3
152 Poglave 7. Sinhrona sekvencijalna logiqka kola

6.8 Sinteza sinhronih sekvencijalnih logiqkih


kola pomou jednaqina staa

Nasuprot do sada pokazanom postupku projektovaa sinhronih sekvenci-


jalnih logiqkih kola postoji i postupak projektovaa pomou jednaqina
staa. Ovaj postupak se koristi u sluqaju kada se jednaqine staa lako
dobijaju na osnovu tabele staa ili kada su unapred poznate. U ovakvom
postupku projektovaa uglavnom se koriste dva tipa flip flopova, D
kada su izrazi u jednaqinama staa relativno jednostavni i JK flip
flop u ostalim sluqajevima. Korixee ovih tipova flip flopova je
ilustrovano sledeim primerima.

Primer 6.4 Za sinhrono sekvencijalno logiqko kolo koje ima dva flip
flopa A i B tipa D i jedan spoaxi ulaz x odrediti ulaze flip flopova
ako su jednaqine staa ovog logiqkog kola date jednaqinama 6.23 i 6.24.

X
A (t + 1) = (2, 4, 5, 6) (6.23)
3
X
B (t + 1) = (1, 3, 5, 6) (6.24)
3

Imajui u vidu karakteristiqnu jednaqinu D flip flopa i gore jednaqine


staa posle minimizovaa se dobija da su ulazi flip flopova:

X
DA = (2, 4, 5, 6) = AB + Bx (6.25)
3
X
DB = (1, 3, 5, 6) = Ax + Bx + ABx. (6.26)
3

Primer 6.5 Projektovati sinhrono sekvencijalno logiqko kolo sa JK flip


flopovima tako da budu zadovoene egove sledee jednaqine staa:

A (t + 1) = ABCD + ABC + ACD + ACD =


 
= BCD + BC A + CD + CD (6.27)

B (t + 1) = AC + CD + ABC = AC + CD B +

+ AC + CD + AC B (6.28)
C (t + 1) = B = BC + BC (6.29)
D (t + 1) = D = 1 D + 0 D. (6.30)

Imajui u vidu karakteristiqnu jednaqinu JK flip flopa i prikazane jed-


7.8. Sinteza SS logiqkih kola pomou jednaqina staa 153

naqine staa ulazi flip flopova su:

JA = BCD + BC = BC (6.31)
KA = CD + CD = CD + CD (6.32)
JB = AC + CD (6.33)
KB = AC + CD + AC = AC + AD (6.34)
JC = B (6.35)
KC = B (6.36)
JD = 1 (6.37)
KD = 1. (6.38)

Vidi se da je pre odreivaa ulaza u flip flopove neophodno date jedna-


qine staa uz pomo algebarskih transformacija dovesti na oblik koji
ima formu karakteristiqne jednaqine JK flip flopa. Algebarski izrazi
koji posle ovakvih transformacija u jednaqinama staa imaju poziciju
promenivih J i K iz karakteristiqne jednaqine JK flip flopa u pot-
punosti odreuju odgovarajue ulaze flip flopova.