You are on page 1of 18

Laboratorio Nº 02: SIMPLIFICACION E

IMPLEMENTACION DE FUNCIONES Y
CONVERSION DE CODIGOS
José Palomino Jáuregui, Eddy Yosimar Quevedo Meza, Jim Irvin Cormán Hijar
Facultad de Ingeniería Eléctrica y Electrónica, Universidad Nacional de Ingeniería
Lima, Perú
jpaulo_p2007@hotmail.com

eddy_uni_fiee@hotmail.com

jcorman@uni.pe

INTRODUCCIÓN

El siguiente Informe Previo muestra básicamente aplicar el algebra de boole , los cuales buscan la
simplificacion e implementacion de funciones y conversion de codigos que es un elemento lógico que
traduce una palabra de "n" bits a otra de "m" bits las cuales se refieren al mismo valor decimal en general la
utilización de las funciones y codigo nos servirá como base para el desarrollo del curso.

representar el nivel de voltaje presente en un alambre o en los
terminales de entrada y salida de un circuito.
I. OBJETIVO
El laboratorio de acuerdo a sus experimentos tiene como finalidad: C. SIMPLIFICACIÓN DE FUNCIONES Y COMPUERTAS
 Implantar funciones booleanas utilizando diversas puertas logicas LÓGICAS
 Comprobar la validez de los metodos: algebraico y grafico, para la El álgebra booleana, puede definirse con un conjunto de elementos,
simplificacion de funciones logicas. un conjunto de operadores y un número de axiomas no probados o
 Implementar circuitos combinacionales utilizando las compuertas postulados. A continuación se presentan los principales teoremas y
indicadas en cada caso postulados del álgebra booleana

D. SIMPLIFICACION DE CIRCUITOS LÓGICOS:
II. TEORÍA Una vez que se obtiene la expresión booleana para un circuito
lógico, podemos reducirla a una forma más simple que contenga
A. Circuitos integrados menos términos, la nueva expresión puede utilizarse para implantar
un circuito que sea equivalente al original pero que contenga menos
Un circuito integrado (CI), también conocido compuertas y conexiones.
como chip o microchip, es una estructura de pequeñas dimensiones
de material semiconductor, de algunos milímetros cuadrados de área, SIMPLIFICACIÓN ALGEBRAICA.
sobre la que se fabrican circuitos electrónicos que está protegida
dentro de un encapsulado de plástico o cerámica. El álgebra booleana (Algebra de los circuitos lógicos tiene
muchas leyes o teoremas muy útiles tales como :

Ley de Morgan:
B. Algebra de boole A + B = A·B

El álgebra de Boole difiere de manera importante del algebra A·B = A + B
ordinaria en que las constantes y variables booleanas solo Ley Distributiva:
pueden tomar 2 valores posibles 0 o 1 . una variable booleana es
una cantidad que puede en diferentes ocasiones, ser igual a 0 o A+(B·C) = (A+B)·(A+C)
1.las variables booleanas se emplean con frecuencia para A·(B+C) = A·B+A·C

[A·(B + C) = A·B + A·C] = A·B + B·1 . 8.A+A=A Concluimos entonces que una sola puerta OR de dos entradas realiza A·A = 0 . [B·1 = B] = B + A·B . 6. B A Y E. A+0 = A = A·B + B . Observar que deben  1 Fuente de alimentación regulada variable +5VDC utilizarse seis puertas para implementar este circuito lógico. A+1=1 = (B + A) · (B + B). Propiedad asociativa Además de las leyes formales para las funciones AND y OR: = A·B + B·(A+A) . 3.  Diodos LED. un diagrama Los materiales a utilizar en el laboratorio son: lógico de ésta expresión aparece en la Figura 1. [A + (B·C) = (A + B)·(A + C)] = (B + A) ·1. Tabla 1: Tabla de verdad de la función OR Figura 2: Circuito lógico simplificado Aplicando el álgebra booleana : A·B + A·B + A·B = Y RAZONES . 8. 0 1 1 G. 1 0 1 H. que  2 Protoboard.  Resistencias de 330 Ω y ¼ W. = A·B + (A·B + A·B) . Propiedad conmutativa A·1=A. [A * 1 = A] A·A=A.  Cable telefónico para conexiones. A+A = 1 la misma función (De hecho la tabla 1 corresponde a la función OR ) la Ley de la Involución: A(negada) = A III. 0 0 0 F. 4. EQUIPOS Y MATERIALES Considerar la expresión booleana A·B + A·B + A·B = Y. 1 1 1 I. [A + A = 1] A·0 = 0 . realiza la lógica detallada en la tabla de verdad (Tabla1)  1 Alicate de punta y 1 alicate de corte. 6.  Multímetro  Familia de CI: Figura 1: Circuito lógico no simplificado ENTRADAS SALIDA D. [A + A = 1] = B + A.

considere la entrada W la más significativa .Verificar los valores teóricos con los obtenidos en el laboratorio.x. Código Familia Descripción 74LS00 TTL NAND de dos entradas 74LS02 TTL NOR de dos entradas 74LS04 TTL NOT. INVERSOR 74LS08 TTL AND de dos entradas 74LS32 TTL OR de dos entradas 74LS86 TTL OR-EXCLUSIVO 74LS11 TTL AND de tres entradas 7423 TTL NOR de 4 entradas 7425 TTL NOR de 4 entradas. Implementar en el laboratorio el circuito lógico mostrado y haciendo uso de una tabla de combinaciones hallar el valor de f(w.z) . DESARROLLO DE LA EXPERIENCIA 1. 7450 TTL AND-OR-INVERSOR 7451 TTL AND-OR-INVERSOR 74LS125 TTL BUS BUFFER TRI STATE 74LS126 TTL BUS BUFFER TRI STATE IV.y.

1.2) m8 a b́ ć d́ b́ ć d́ m(0.2.9.2.2.A respectivamente F1= # de minterm Dec Implicantes 1’s Implicantes de de tamaño tamaño cuatro dos 0 m0 á b́ ć d́ á b́ ć 1 m1 m(0.8.14) abc d́ ab d́ m(12.Los valores de x.3) m(8.3.11.11.1) á b́ ć d m2 á b́ d́ á b́ c d́ m(0.8.4) + 0-1-2-3 (1.2.D.14) F2= ∏ M ( 0.3.w son representados por los valores lógicos 2.8) 2 m3 á b́ cd á b́ d m10 m(1.2.7.6.10) X X X X 1 0 1 1  á b́ m(0.1.10.2) 1 1 1 1 F1= A D́ + Á B́ .4.13.15 ) w x y z f F3= ∏ M ( 1.8.3) b́ d́ m12 b́ c d́ m(0.2.14. Dado las siguientes funciones: tomados de B.7.2.3.C.10) m(2.3) a b́ c d́ m(2.2.8.1.y.12.3) 1 0 0 1 X X X X 1 0 1 0 b́ d́ m(0.4.2.8.13.5.1.12.14) 0 0 0 1 0 0 1 0 a) Simplificar F1 por el método Quine 0 0 1 1 0 1 0 0 0 1 0 1 TABLA DE IMPLICANTES PRIMARIOS 0 1 1 0 0 1 2 3 8 10 12 14 0 1 1 1 1 0 0 0 X X X X  a d́ m(0.3) 1 1 0 0         1 1 0 1 1 1 1 0 F1= 8-10-12-14 (2.3) á b́ á b́ c m(0.10) a d́ ab ć d́ a b́ d́ m(0.12) 3 m14 ac d́ m(10.1.14) RESULTADOS EXPERIMENTALES: ∑ m(0.15 ) 0 0 0 0 F4= ∑ m(1.7.z.10) a ć d́ m(8.

8) X X X X # minter Bin Implicantes de     Implicantes de de m tamaño cuatro tamaño dos 1’s 1 m1 000 0-01 m(1.8) F2= Ć D+C D́=(C + D)( Ć + D́) .14 ) 0 AB-CD 00 01 11 10 00 1 1 3 m13 1101 01 1 1 11 1 1 m14 1110 10 1 1 TABLA DE IMPLICANTES PRIMARIOS F4= 1 2 5 6 9 10 13 14 Á B́ Ć D+ Á B́ C D́+ Á B Ć D́+ Á BCD+ AB Ć D+ ABC 1-5-9-13 (4.5) F3=10-11 (1) + 0-4-8-12 (4. c) Simplificar F3 por el método del tabulado o numérico # de 1’s minterm Dec Implicantes de Implicantes de tamaño tamaño dos uno 0 m0 0 0-4(4) 0-4-8-12(4.14) 1-01m(9.8) X X X X 2-6-10-14 (4.8) 1 -001 m(1.13) d) Simplificar F4 por el método de karnaugh 1 -110m (6.10.8)  X X X X e) Implementar la función simplificada F1 usando solo NAND F2= 1-5-9-13 (4.9.6.13 ) m10 101 1-10m(10.4) 1 m4 4 8-10 (2)* Tabla reducida m8 8 4-12 (8) 0-4-8-12(4.8) + 2-6-10-14 (4.13) * m2 001 -010 m(2.14)* 0 2 m5 010 1 m6 0110 m9 100 -101 m(5.6) --01 m(1.9) F3= A B́ C + Ć D́ 0-10 m(2.8)* 2 m10 10 8-12 (4) m12 12 3 m11 11 10-11(1)* TABLA DE IMPLICANTES PRIMARIOS 0 4 8 10 11 12 b) Simplificar F2por el método de Q-M 10-11 (1) X X 8-10 (2) X X 0-4-8-12(4.10) --10 m(2.8) 0-8(8) 0-8-4-12(8.5.

F4= Á B́ ( Ć D+C D́) + AB( Ć D+C D́ ) + Á B ( Ć D́+CD) + A B́ ( Ć D́+CD) F4= Á B́ +AB)(C XOR D)+( Á B+ A B́ ¿ (C XOR ´ D) ¿ F4= A XOR B XOR C XOR D f) Implementar la función simplificada F2 usando solo NOR i) Comprobar experimentalmente el funcionamiento en el laboratorio TABLA DE VERDAD F1 A B C D F1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 g) Implementar la función simplificada F3 usando solo AOI 0 1 0 0 0 1 0 1 F3= A B́ C + Ć D́ = (C+ D́)( A+ Ć )( B́+ Ć) 0 1 1 0 F3= ( Ć D+ Á´ C+ BC ) 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 TABLA DE VERDAD DE F2 A B C D F2 0 0 0 0 0 0 0 1 h) Implementar la función simplificada F4 usando solo XOR 0 0 1 0 0 0 1 1 F4= 0 1 0 0 0 1 A B́ CD Á B́ Ć D+ Á B́ C D́+ Á B Ć D́+ Á BCD+ AB Ć D+ ABC D́+ A B́ Ć D́+ 0 1 .

16) 1 0 0 0 7-23(16)  6-22-14-30(16.2) 1 1 0 1 22-23(1)  20-21-22-23(1.21.5) 0 1 0 1 m4 4 1-3(2)  1-3-5-7(2.2) 1 0 0 0 m6 6 4-5(1)  1-5-17-21(4.16) 0 1 1 1 m5 5 1-17(16)  1-5-3-7(4.8) 20-28-22-30(8.7.16) 0 1 0 0 17-21(4)  3-19-7-23(16.D)= TABLA DE VERDAD DE F3 A B C D F3 ∑ m ( 1.4) 1 1 0 0 21-23(2)  17-21-19-23(4. 1 1 1 1 F(A.5.2) 1 0 1 0 m17 17 4-12(8)  1-17-5-21(16.8) m30 0 0 1 0 30  0 0 1 1 17-19(2)  3-7-19-23(4.12.2) 23 0 0 0 1 12-28(16) 4-20-12-28(16.2) 1 0 1 1 19-23(4)  17-19-21-23(2.19. simplificada por el 1 1 0 0 método del tabulado o numérico a 4 literales 1 1 0 1 determinar además los IPE.0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 3.16) 1 0 1 0  12-28-14-30(16.17.8) 1 1 1 1 5-21(16)  4-6-20-22(2.C.16) 1 0 0 1 m12 12 4-6(2)  1-17-3-19(16.2) 0 1 1 1 20-28(8)  6-7-22-23(1.1) 4 m23 0 0 0 0 12-14(2)  4-20-6-22(16.4.4) 1 0 1 1 m20 20 4-20(16)  4-5-6-7(1.28) + d( 0.20.30) 0 0 0 0 0 0 0 1 0 0 1 0 # de minterm De Implicantes de Implicantes de tamaño 1’s c tamaño dos cuatro 0 0 1 1 0 m0 0 0-1(1) 0-1-4-5(1. Simplificar e implementar en el laboratorio.IPNE y términos .23.16) 0 1 1 0 20-22(2)  5-21-7-23(16.B.22.4) 0 1 1 0 2 m3 3 1-5(4)  1-3-17-19(2. si 1 1 1 0 lo hay.2) Tabla reducida(implicantes tamaño cuatro) .4) 0 1 0 1 20-21(1)  5-7-21-23(2.6.14.1) 1 1 1 0 m19 19 5-7(2)  4-6-12-14(2.IPES.8) 1 0 0 1 14-30(16) 12-14-28-30(2.3.16) 1 1 0 1 m14 14 3-19(16)  4-6-5-7(2.2) 1 1 0 0 3 m7 7 3-7(4)  4-5-20-21(1. la función 1 0 1 1 incompletamente especificada.4) 0 1 0 0 1 m1 1 0-4(4)  0-4-1-5(4.2) m22 22 TABLA DE VERDAD DE F4 6-14(8)  4-12-20-28(8.16) m21 21 6-7(1)  4-12-6-14(8.2) 1 1 1 0 22-30(8)  20-22-21-23(2.1) 1 1 1 1 28-30(2)  20-22-28-30(2.16) m28 28 A B C D F4 6-22(16)  4-20-5-21(16.

16)= C É 1 0 1 1 0  Términos IPES: No hay 1 0 1 1 1  TérminosIPNE: b=4-5-6-7-20-21-22-23(1.16)= 1 1 0 0 0 1 1 0 0 1 B́ C 1 1 0 1 0 d=0-1-4-5(1.1) (c) 0 0 1 0 1 4-6-20-22-12-14-28-30(2.16)  17-19-21-23(2.8)  4-6-20-22(2.16)  4-5-6-7(1.4)= Á B́ D́ 1 1 0 1 1  Términos opcionales:No hay 1 1 1 0 0 1 1 1 0 1 Por lo tanto: 1 1 1 1 0 1 1 1 1 1 .16)  4-6-12-14(2.4) (d) f(A.2) 0 0 1 1 1 1-3-5-7-14-17-19-21.16)  6-7-22-23(1.2) 1-5-17-21-3-7-19-23(4.16. 0 1 0 0 0 23(2.4.16)  4-12-20-28(8.16.16) 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 4 5 7 12 1 1 2 2 2 2 2 0 1 1 0 0 4 7 0 1 2 3 8 0 1 1 0 1 a X X X X X X 0 1 1 1 0 b X X X X X X X 0 1 1 1 1 c X X X X X X 1 0 0 0 0 d X X 1 0 0 0 1             1 0 0 1 0 1 0 0 1 1  Términos IPE: a=1-5-17-21-3-7-19-23(4.2.8)  RESULTADOS EXPERIMENTALES Implicantes de tamaño ocho Tabla reducida A B C D E f 1-5-17-21-3-7-19-23(4.4)  20-21-22-23(1.2) 0 0 0 1 1 4-6-12-14-20-22-28-30(2.16)  1-5-17-21(4.16)  3-7-19-23(4.B.16.4) 0 0 0 0 1 4-5-6-7-20-21-22-23(1.16) 0 0 1 0 0 4-6-20-22-5-7-21-23(2.0-1-4-5(1.16.C.2)  4-5-20-21(1.16.16)  6-22-14-30(16.2)= 1 0 1 0 0 B́ E 1 0 1 0 1 c=4-6-12-14-20-22-28-30(2.2) (a) 0 0 0 0 0 1-3-17-19-5-7-21-23(2.D.8.16) 4-5-6-7-20-21-22-23(1.8)  12-14-28-30(2.16.2.8.2)  20-22-28-30(2.8.2.16) (b) 0 0 0 1 0 4-5-20-2-6-7-22-23(1.8) 0 0 1 1 0 4-12-20-28-6-22-14-30(16.16.8.4)  1-3-17-19(2.16) 4-6-12-14-20-22-28-30(2.16)  5-7-21-23(2.E)= B́ E + C É 1-3-5-7(2.

que serán controlados según la tabla: S1 S0 FUNCION DE SALIDA 0 0 Complemento a 2 de numero de 4 bits W= Á B+ Á D+ Á C + A B́ Ć D́ 0 1 Detector de paridad impar de numeroPara 4 X: bits 1 0 Conversor de código GRAY a BINARIO de 4bit 1 1 Conversor de código BINARIO a GRAY de 4 bits El circuito debe tener 4 entradas y 4 salidas . 4.utilice compuertas tri-state para manejar datos de 4 bits X= B Ć D́+ B́ Ć D+ B́ C=Ć ( B XOR D ) + B́ C Para Y: Se diseñara el circuito pedido por partes: Complemento a 2 Se realiza su tabla de verdad A B C D W X Y Z 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 1 1 1 0 Y= Ć D+ D́ C=C XOR D 0 0 1 1 1 1 0 1 0 1 0 0 1 1 0 0 Para Z: 0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 0 De la tabla de verdad se puede notar por inspección que Z=D 0 1 1 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 0 1 1 1 Detector de paridad 1 0 1 0 0 1 1 0 1 0 1 1 0 1 0 1 A B C D W X Y Z 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 1 Desarrollando el Mapa de Karnaugh 0 1 0 1 0 0 0 0 0 1 1 0 0 0 0 0 Para W: 0 1 1 1 0 0 0 1 1 0 0 0 0 0 0 1 . Diseñe e implemente en el laboratorio los siguientes circuitos . las cuales deben visualizarse en LEDs.

1 0 0 1 0 0 0 0 Desarrollando su tabla de Karnaugh 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 W=X=Y=0 Para Z: X= Á B+ A B́ =A XOR B Para Y: Z= Á B́ Ć D+ Á B́ C D́+ Á B Ć D́+ Á BCD+ AB Ć D+ ABC D́+ A B́ Ć D́+ A B́ CD Z=A XOR B XOR C XOR D Y= Á B́ C + Á B Ć+ ABC + A B́ Ć Conversión de código Gray a binario de 4 bits Y= A XOR B XOR C A B C D W X Y Z Para Z: 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 0 1 0 Z= A XOR B XOR C XOR D 1 1 1 0 1 0 1 1 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 Conversión de código binario a Gray de 4 bits 1 0 0 1 1 1 1 0 1 0 0 0 1 1 1 1 A B C D W X Y Z 0 0 0 0 0 0 0 0 Para W: 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 W=A 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 Para X: 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 .

solo una de las cuatro salidas activará 4 Buffer tri-state que a su vez harán pasar 4 bits de salida correspondientes a uno de los 4 circuitos solicictados Para C3: Z= Ć D+ D́ C=C XOR D Por simple inspección .0 1 1 1 0 1 0 0 Con lo obtenido se procede a armar el circuito deseado 1 0 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 Para W: W=A Para X: X= A XOR B Para Y: La parte que involucra al circuito selector se diseña de la siguiente forma Y= B Ć + B́ C=B XOR C S1 S0 C3 C2 C1 C0 0 0 0 1 1 1 Para Z: 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 Esto hará que cuando S0 y S1 tomen un determinado valor .

C3= S0 + S1 0 0 0 0 0 0 0 1 Para C2: 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 C 2= S´0+ S 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 Para C1: 1 1 1 1 Detector de paridad impar A B C D W X Y Z 0 0 0 0 0 0 0 1 0 0 1 0 C 2= S´1+ S 0 0 0 1 1 0 1 0 0 Para C0: 0 1 0 1 0 1 1 0 Por simple inspección 0 1 1 1 1 0 0 0 C0= ´ 1) (S 0)(S 1 0 0 1 1 0 1 0 El circuito seleccionador quedaría de la siguiente forma 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Conversor de código Gray a binario A B C D W X Y Z 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 RESULTADOS EXPERIMENTALES 1 0 0 0 1 0 0 1 Complemento a 2 1 0 1 0 A B C D W X Y Z 1 0 1 1 .

si ocurre una entrada invalida del código detectado.el equivalente binario del código que se intenta detectar . los LED de salida deben apagarse FUNCION DE S1 S0 SALIDA X = Á B́ D́+ Á B́ Ć + B́ D́+ A B́ Ć D́= Á B́ D́+ B́ D́+ Á B́ Ć D́ Exceso 3 Gray(Led 0 0 Verde) Para Y: 0 1 Aiken(Led Amarillo) 1 0 84-2-1(Led Rojo) CD\A 00 01 11 10 BCD(Led B 1 1 00 1 0 0 1 Anaranjado) 01 1 0 0 1 Se desarrollará los circuitos por partes 11 0 1 0 0 10 1 0 0 1 Conversión de código binario a Exceso 3 Gray 4 bits A B C D W X Y Z Para Z: 0 0 0 0 0 0 1 0 . La entrada es un Para X: numero binario de 4 bits (generado en forma manual o a través de un circuito contador) . que nos permita visualizar diodos W = A B́+ A Ć D́+ Á BD+ Á B Ć LED . que se muestra en la tabla.1 1 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 0 0 Conversor de código binario a Gray 0 1 1 0 1 1 0 1 A B C D W X Y Z 0 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 1 0 1 0 0 0 0 0 1 1 0 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 Desarrollando el Mapa de Karnaugh 1 0 0 1 1 0 1 0 1 0 1 1 Para W: 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 5. Diseñar e implementar en el laboratorio. un circuito detector de código. la salida debe ser el código detectado y deben tener un visualizador (LEDs de distintos colores) .por otro lado .

CD\A 00 01 11 10 Para Y: B 00 0 0 0 0 CD\A 00 01 11 10 01 0 0 0 0 B 11 1 1 0 1 00 0 0 0 0 10 1 1 0 1 01 0 0 0 0 11 1 1 0 0 10 1 1 0 0 Conversión de código binario a Aiken 4 bits A B C D W X Y Z 0 0 0 0 0 0 0 0 Para Z: 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 CD\A 00 01 11 10 B 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 00 0 0 0 0 0 1 0 1 0 1 0 1 01 1 1 0 1 0 1 1 0 0 1 1 0 11 1 1 0 0 0 1 1 1 0 1 1 1 10 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 Conversión de código binario a 84-2-1 4 bits 1 1 0 1 0 0 0 0 1 1 1 0 0 0 0 0 A B C D W X Y Z 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 Para W: 0 0 1 0 0 1 1 0 0 0 1 1 0 1 0 1 CD\A 00 01 11 10 0 1 0 0 0 1 0 0 B 0 1 0 1 1 0 1 1 00 0 0 0 1 0 1 1 0 1 0 1 0 01 0 0 0 1 0 1 1 1 1 0 0 1 11 0 0 0 0 1 0 0 0 1 0 0 0 10 0 0 0 0 1 0 0 1 1 1 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 Para X: 1 1 0 1 0 0 0 0 1 1 1 0 0 0 0 0 CD\A 00 01 11 10 1 1 1 1 0 0 0 0 B 00 0 1 0 0 Para W: 01 0 1 0 0 11 0 1 0 0 CD\A 00 01 11 10 B 10 0 1 0 0 00 0 0 1 1 01 0 1 0 1 11 0 1 0 1 .

10 0 1 0 1 1 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 1 0 0 0 0 0 Para X: 1 1 1 1 0 0 0 0 CD\A 00 01 11 10 Para W: B 00 0 1 1 0 CD\A 00 01 11 10 01 1 0 0 1 B 11 1 0 0 1 00 0 0 0 1 10 1 0 0 1 01 0 0 0 1 11 0 0 0 0 10 0 0 0 0 Para Y: CD\A 00 01 11 10 Para X: B 00 0 0 0 0 CD\A 00 01 11 10 01 1 1 0 1 B 11 0 0 0 0 00 0 1 0 0 10 1 1 0 1 01 0 1 0 0 11 0 1 0 0 10 0 1 0 0 Para Z: CD\A 00 01 11 10 Para Y: B 00 0 0 0 0 CD\A 00 01 11 10 01 1 1 0 1 B 11 1 1 0 1 00 0 0 0 0 10 0 0 0 0 01 0 0 0 0 11 1 1 0 0 10 1 1 0 0 Conversión de código binario a BCD 4 bits A B C D W X Y Z Para Z: 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 CD\A 00 01 11 10 0 0 1 0 0 0 1 0 B 0 0 1 1 0 0 1 1 00 0 0 0 0 0 1 0 0 0 1 0 0 01 1 1 0 1 0 1 0 1 0 1 0 1 11 1 1 0 0 0 1 1 0 0 1 1 0 10 0 0 0 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 Selector de funciones de salida 1 0 1 0 0 0 0 0 .

Visualizar las salidas en LEDs: Conversor Exceso 3 gray a Aiken Para Y: Teórico: A B C D W X Y Z B\A 0 1 0 0 0 0 x x x x 0 1 0 0 0 0 1 x x x x 1 1 1 0 0 1 1 x x x x 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 1 Para Z: 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 B\A 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 x x x x 1 0 0 1 x x x x 1 0 0 0 x x x x Experimental: A B C D W X Y Z 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 . empiece en el diseño compuertas X- OR de 2 entradas y otras compuertas . que convierta el codigo EXCESO 3 GRAY 1 0 1 al codigo AIKEN . Diseñar e implementar en el laboratorio un conversor 0 1 1 de codigo.A B W X Y Z 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 Para W: B\A 0 1 0 0 1 1 1 1 Para X: B\A 0 1 6.

html [8] http://www.com/datasheet- pdf/view/8068/NSC/74LS32. Diseño digital.alldatasheet. 3era edición. Marston.org/wiki/Conversor_de_c%C3%B3digo . Wakerly. M.ar/6609/docs/Apunte_Familias1_1.com/ [5] Fuente del navegador 10 1 1 http://electronicsclub.ti.pdf W= Ć ( A NOR D ) + ACD + A B́+ Á BC D́ Fuente del navegador [7] http://pdf1.ladelec.ie.info/74series.itcr. Modern TTL Circuits Manual.htm [6] Fuente del navegador http://materias. BIBLIOGRAFÍA AB 00 01 11 10 [1] John F.com/teoria/electronica-digital/169- simplificacion-de-circuitos-logicos [9] https://es.pdf [4] Fuente del navegador 11 X 1 X http://www.ac. CD [2] R.cr/rsoto/TTL%20Data%20Book%20y 01 X 1 X %20mas/MANUAL_TTL_esp.fi.wikipedia.1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 PARA X: X=A PARA Y: AB 00 01 11 10 CD 00 X 1 X 01 X 1 X 11 X 1 X 10 1 1 Y= D́ ( A XNORC ) + AD+ A B́ PARA Z: AB 00 01 11 10 CD 00 X 1 X 01 X 1 X 11 X 1 X 10 1 1 Z= ( A NOR D )+ A B́ PARA W: V.uba. 1st edition 00 X 1 X [3] Fuente del navegador http://www.