You are on page 1of 16

TECNOLÓGICO NACIONAL DE MÉXICO/ ITH

ING. MECATRÓNICA
ELECTRÓNICA DIGITAL

INTEGRANTES:
JOSÉ ALBERTO BAÉZ SAUCEDA
LUZ VALERIA VALENZUELA COSME
MARTIN EDDEL MÁRQUEZ JUSAINO
JUAN CARLOS OLIVARES

MAESTRO: FRANCISCO MEDELLÍN VALDEZ

GRUPO: T5-A

HERMOSILLO, SONORA. NOVIEMBRE DEL 2017

INTRODUCCIÓN Los sumadores son muy importantes no solamente en las computadoras. A continuación se presenta un reporte de la práctica en el cuál se describen detalladamente cada uno de los pasos que se siguieron y los resultados obtenidos. además de los materiales y equipo utilizados. el cual se encarga de sumar dos datos. Comprender el funcionamiento de un sumador básico es fundamental en el estudio de los sistemas digitales. También se han agregado algunas consideraciones teóricas y una conclusión final. sino en muchos tipos de sistemas digitales en los que se procesan datos numéricos.3 se llevó a cabo el diseño de un sumador. Es por eso que en la práctica 3. ambos en código BCD y el resultado que se despliega se encuentra también en dicho código. ambos en código BCD y que despliegue el resultado en código BCD . OBJETIVO Diseñar un sumador en el cuál se sumen dos datos (dato A y dato B).

con cuatro dígitos. Las seis combinaciones que no se emplean (1010. Puesto que en el sistema BCD sólo existen diez grupos de código. El código 8421 es un tipo de código decimal binario (BCD). CONSIDERACIONES TEÓRICAS CÓDIGO DECIMAL BINARIO (BCD) El código decimal binario (BCD. Todo lo que tiene que recordar sobre las diez combinaciones binarias que representan los diez dígitos decimales se muestra en la Tabla 1. Ejemplos de estas interfaces son las entradas por teclado y las salidas digitales. y cuando hacemos referencia a BCD. Código decimal binario significa que cada dígito decimal. de 0 hasta 9. pero en el código 8421. el código BCD proporciona una excelente interfaz para los sistemas binarios. Binary Coded Decimal) es una forma de expresar cada uno de los dígitos decimales con un código binario. sólo se usan diez de ellos. se pueden representar dieciséis números (desde 0000 hasta 1111). El código 8421 es el código BCD más importante. a no ser que se indique otra cosa. 1110 y 1111) no . 20). TABLA 1. se representa mediante un código binario de cuatro bits. 1011. Códigos no válidos. siempre es al código 8421. La facilidad de conversión entre los números en código 8421 y los familiares números decimales es la principal ventaja de este código. Como nosotros leemos y escribimos en decimal.Tabla Conversión decimal/BCD. El código 8421. 21. 22. Debería saber que. La designación 8421 indica los pesos binarios de los cuatro bits (23. 1101. 1100. es muy fácil convertir entre decimal y BCD.

Ambos números son negativos: El bit de acarreo final no se tiene en cuenta. es un número BCD válido. . 3. simplemente reemplace cada dígito decimal por el apropiado código de 4 bits. está en complemento a 2. Cuando se suman dos números binarios con signo pueden producirse cuatro casos: 1. por tanto. Si una suma de 4 bits es igual o menor que 9. La suma es positiva y. Se comienza por el bit más a la derecha y se divide el código en grupos de cuatro bits. Los dos números en una suma se denominan sumandos. es un número binario real (no complementado). Para expresar cualquier número decimal en BCD. Ambos números son positivos: La suma es positiva y. por tanto. está en complemento a 2. SUMA EN BCD BCD es un código numérico y puede utilizarse en operaciones aritméticas.son válidas en el código BCD 8421. La suma es la más importante de estas operaciones. Es igualmente sencillo determinar el número decimal a partir del código BCD. Sumar los dos números BCD utilizando las reglas de la suma binaria. Paso 2. El número positivo es mayor que el negativo en valor absoluto: El bit de acarreo final no se tiene en cuenta. multiplicación y división) se pueden llevar a cabo utilizando la suma. ya que las otras tres operaciones (sustracción. es un número binario real (no complementado). por tanto. El número negativo es mayor que el positivo en valor absoluto: La suma es negativa y. A continuación. vamos a ver cómo se suman dos números BCD: Paso 1. Después se escribe el dígito decimal representado por cada grupo de 4 bits. El resultado es la suma. La suma es negativa y. 4. por tanto. 2.

SUMADORES EN PARALELO DE CUATRO BITS Un grupo de cuatro bits se denomina nibble.Paso 3. o si genera un acarreo en el grupo de 4 bits. . se suma 6 (0110) al grupo de 4 bits para saltar así los seis estados no válidos y pasar al código 8421. Si una suma de 4 bits es mayor que 9. FIGURA 1. Un sumador básico en paralelo de 4 bits se implementa mediante cuatro sumadores completos. Sumador en paralelo de 4 bits. el resultado no es válido. De nuevo. los bits de orden más alto se introducen sucesivamente en los siguientes sumadores. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del siguiente sumador de orden superior. Si se genera un acarreo al sumar 6. se introducen en el sumador completo que está más a la derecha. como se muestra en la Figura 1. Estos acarreos se denominan acarreos internos. éste se suma al grupo de 4 bits siguiente. aplicando los bits más significativos de cada número (A4 y B4) al sumador que está más a la izquierda. En este caso. los bits menos significativos (A1 y B1) de cada número que se suma.

se denomina C0 al acarreo de entrada del sumador del bit menos significativo. sería el acarreo de salida del sumador del bit más significativo. Tabla de verdad de un sumador en paralelo de 4 bits. Cn-1 es el acarreo del sumador previo. C0 es un acarreo de entrada externo y C4 es una salida. Tabla de verdad para cada etapa de un sumador en paralelo de 4 bits. DISEÑO DEL EXPERIMENTO MATERIAL Y EQUIPO:  Tarjeta Nexis2. Σ1 (LSB) hasta Σ4 (MSB) son las sumas de salida. Los acarreos C1. las tablas de verdad se denominan tablas de función o tablas de verdad funcionales. En función del método utilizado para manipular los acarreos en un sumador paralelo.En la mayoría de las hojas de características suministradas por los fabricantes. La Tabla 2 es la tabla de verdad de un sumador de 4 bits. existen dos tipos: el sumador de acarreo serie y el sumador de acarreo anticipado. C2 y C3 se generan internamente. 2. 3 o 4 para un sumador de 4 bits. C 4. . El subíndice n representa los bits del sumador y puede ser igual a 1. TABLA2. El símbolo lógico correspondiente se muestra en la Figura 1(b).  Software ISE Design suite. En algunas hojas de características. en el caso de cuatro bits.

el sensor indicara cuando exista un error (numero ingresado mayor a 9). . B1.DESARROLLO DEL EXPERIMENTO Y RESULTADOS OBTENIDOS PASO 1: Introducción de datos (A0. FIGURA 2. B3) y desarrollo de suma de los datos en paralelo. el cual. PASO 2: Implementación de un sensor. Sumador de Software ISE Design suite. A3 y B0. A2. se encarga de indicar un pulso alto cuando el número ingresado es mayor a 9. B2. Debido a que el sumador se limita a sumar solamente números en Código BCD. se utilizó un sumador encontrado en la librería del software ISE que se muestra en la Figura 2. A1. -En la Tabla 3 se muestra la tabla de verdad del sensor implementado.

-A continuación tenemos la Ecuación lógica que se obtuvo a partir de la tabla de verdad del sensor y el diagrama correspondiente en la Figura 3. .Tabla de verdad de sensor. FIGURA 4. ECUACIÓN LÓGICA SIN MINIMIZAR: ̅̅̅̅A1A0 Y = A3A2 ̅̅̅̅ + A3A2 ̅̅̅̅A1A0 + A3A2A1 ̅̅̅̅ ̅̅̅̅ ̅̅̅̅A0 + A3A2A1A0 𝐴0 + A3A2A1 ̅̅̅̅ + A3A2A1A0 -Después se redujo la ecuación utilizando un mapa de Karnaugh que se muestra en la Figura 4. TABLA 3. Mapa de Karnaugh del sensor.

ECUACIÓN LÓGICA MINIMIZADA: Y=AC + AB FIGURA 5. Paso 3: . FIGURA 3.Diagrama de la función minimizada del sensor para los dos datos de entrada.-A continuación tenemos la Ecuación lógica que se obtuvo a partir de la reducción y el diagrama correspondiente el cual se muestra en la figura 5.Diagrama de la ecuación lógica minimizada del sensor.

Procesamiento de resultado de suma y sensor para hacer el despliegue en código binario. Se desarrolló un decodificador de 5 bits de entrada y 5 bits de salida. TABLA 4. En dicha tabla de verdad se obtienen 5 expresiones lógicas muy extensas las cuales se redujeron por el método de mapa de karnaugh. En la Tabla 4 se muestra la Tabla de verdad de decodificador y en la Figura 6 el diagrama que se obtuvo a partir de ella. Tabla de Verdad de decodificador. .

Acarreo =𝑆3𝑆1 + 𝑆3𝑆2 + 𝐶𝑜𝑢𝑡 ̅̅̅̅̅̅ Z1= 𝑆3𝑆2 𝑆1 + 𝐶𝑜𝑢𝑡𝑆1 .

Z2 = ̅̅̅ ̅̅̅ + 𝑆2𝑆1 𝑆3 𝑆2 + 𝐶𝑜𝑢𝑡𝑆1 Z3= ̅̅̅̅̅̅̅ 𝐶𝑜𝑢𝑡 ̅̅̅̅ ̅̅̅ + 𝐶𝑜𝑢𝑡𝑆1 𝐵3𝑆1 + 𝑆3𝑆2𝑆1 ̅̅̅ .

. FIGURA 6. Diagrama del decodificador.Z4= s0 Con las ecuaciones reducidas se hace la conexión esquemáticamente en ISE.

Diagrama esquemático de práctica completa . Se despliega un valor igual a cero en el resultado de la suma. Paso 4. En la Figura 7 se presenta el Diagrama Esquemático de la Práctica completa. error = 1 se activa un indicador (led) en la tarjeta. el cual. el cual se implementó en la Tarjeta NEXYS2 utilizando el Software ISE en éste están conectados todos los elementos mencionados anteriormente.Nota: el dato generado por el sensor (Error) se utiliza para. Implementación del sumador en la Tarjeta NEXYS2. indica que dato A o dato B es mayor a 9 o incluso ambos valores son mayores a 9. FIGURA 6.

Fundamentos de Sistemas Digitales. que muy seguramente nos seguirán favoreciendo en un futuro. Floyd. (2006). . Madrid: PEARSON EDUCACIÓN. tenemos las Asignaciones de salidas en la tarjeta NEXYS2. BIBLIOGRAFÍA CONSULTADA Thomas L. CONCLUSIONES Afortunadamente se logró cumplir con el objetivo principal de la práctica que fue el diseño del sumador y por otra parte conseguimos que funcionara correctamente el sensor que se encargaba de detectar y hacer saber por medio de un led si se estaba introduciendo un número que no se encontrará en código BCD.Por último. Fue una práctica sencilla ya que gran parte de lo que se aplicó en ella ya se había utilizado anteriormente es por eso que fueron de gran ayuda los conocimientos que hemos logrado hasta ahora.

REVISIÓN DE LA PRÁCTICA .