You are on page 1of 480

Dispositivos e Circuitos

Eletronicos

'Volume II

Theodore F. Bogart, Jr.

University of Southern Mississippi

Traduciio:

Romeu Abdo

Professor de Eletr6nica

Revisiio Tecnica:

Antonio Pertence Junior

Professor de Eletr6nica, Engenheiro Eletr6nico e de Telecomunicacoes

MAKRON Books Ltda.

Rua Tabapua, 1.348, Itaim-Bibi CEP 04533-004 - Sao Paulo - SP (Oxxll) 3849-8604 e (Oxxll) 3845-6622 e-mail: makron Obooks.com.br

Rio de Janeiro. Ribeiriio Preto • Lisboa • Bogota • Buenos Aires. Guatemala. Madri • Mexico. Nova York. Panama. San juan. Santiago

Auckland. Hamburg. Kuala Lumpur. London. Milan. Montreal. New Delhi. Paris. Singapore. Sydney. Tokyo • Toronto

Do original

Electronic Devices and Circuits 3rd Edition Copyright © 1994 Prentice Hall, Inc. Copyright © 2001 MAKRON Books Uda.

Todos os direitos para a lingua portuguesa reservados pela MAKRON Books Uda. Nenhuma parte desta publicacao podera ser reproduzida, guardada pelo sistema "retrieval" ou transmitida de qualquer modo ou por qualquer outro meio,

seja este eletronico, rnecanico, de totocopia, de qravacao, ou outros,

sem previa autorlzacao, por escrito, da Editora.

EOITOR: MILTON MIRA DE ASSUMPQAo FILHO Gerente de Produciio

Silas Camargo

Produtora Editorial

Eugenia Pessotti

Editora<;8o e fotolitos em alta resoluceo: JAG

Oados de Cataloga~ao na Publica~ao Bogart Jr., Theodore F.

Dispositivos e Circuitos Eletronlcos volume II

traducao Romeu Abdo; revisao tecnica Antonio Pertence Junior Sao Paulo : Makron Books, 2001.

Titulo Original: Electronic Devices and Circuits 3rd Edition.

ISBN: 85.346.0971-3

Dispositivos e Circuitos Eletronicos

Volume II

~

MAKRON Books

Agradecimentos

Varies cole gas ajudaram a revisar 0 manuscrito. Agradeco especialmente a Roger Hack, Indiana University - Purdue University Extension; Roger Sash, University of Nebraska, em Omaha; Earl Schoenwetter, California Polytechnic University - Pomona; e Behbood Zoghi, Texas A&M University, pel a revisao minuciosa e pel as sugest6es construtivas para a terceira edicao.

Foi impossivel incorporar varias sugest6es convenientes feitas pelos revisores da segunda edicao. Contudo, varias delas foram incorporadas na terceira edicao. Desejo portanto agradecer novamente aos revisores que as forneceram: Ernie Abbott, Napa Valle College; Luis Acevedo, DeVry Institute of Technology Woodbrigde, NJ; M.A. Baset, DeVry Institute of Technology - Lombard, IL; James Brown, Peavey Electronics Corp.; Wayne Brown, Dekalb Technical Institute; Nolan Coleman, Embry-Riddle Aeronautical University; Tom Dingman, Rochester Institute of Technology; Joe Ennesser, DeVry Institute of Technology - Lombard, IL; Leonardo Geis, DeVry Institute of Technology - Lombard, IL; Tom Grady, Western Washington University; Thurman Grass, Lima Technical College; Mohammed Hague, Kansas City, Kansas Community College; David Krispinsky, Rochester Institute. of Technology; Joe O'Connell, DeVry Institute of Technology - Phoenix; Edward Peterson, Arizona State University; Earl Schoenwetter, California State Polytechnic University - Pomona; Dr. Mel Turner, Oregon Institute of Technology; Mike Wilson, Kansas State University - Salina; e Paul Wojnowiak, Southern College of Technology.

Agradeco ao professor Ed Roller, da Southern College Technology, pelas valiosas contribuicoes na teoria dos amplificadores de potencia classe A e pela analise dos circuitos de polarizacao por divisor de tensao,

Tambem registro meu agradecimento aos meus colegas da University of Southern Mississipi que adotaram este livro em seus cursos e forneceram varias respostas baseadas em experiencias na sala de aula.

v

{'b

MAKRON Books

Sumario

Prefacio

XIII

Capitulo 12 Circuitos Amplificador Diferencial e Amplificador Operacional Integrados ~<........ 1

c:1W Introducao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Tensoes Diferenciais .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

c:1ID Amplificador Diferencial Ideal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

Amplificador Diferencial com FET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

12.3 Parametres em Modo Comum. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

12.4 Amplificadores Diferenciais Praticos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Metodo de Polarizacao nos Circuitos Integrados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Cargas Ativas nos Circuitos Integrados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

J~ Introducao aos Amplificadores Operacionais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

12.6 Analise do Circuito de urn Amplificador Operacional. . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Exercicios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Capitulo 13 Teoria do Amplificador Operacional .c..;:........................................... 33

,43]) Amplificador Operacional Ideal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Amplificador Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Amplificador Nao-Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

13.2 Teoria da Realimentacao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Realimentacao no Amplificador Nao-inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Realimentacao no Amplificador Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

13.3

Resposta de Frequencia .

Estabilidade .

o Produto Ganho-largura de Faixa .

Amplificadores Compensados pelo Usuario .

Taxa de Inclinacao (Slew Rate) .

Tensoes e Correntes de Compensacao ou Offset .

Corrente de Compensacao ou Offset da Entrada .

49 49 50 53 55 62 63

13.4

~

VII

VIII Dispositivos e Circuitos Eletronicos Volume II

Tensao de Compensacao de Entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

Tensao de Compensacao de Saida Total . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

- 13.6 Especificacoes dos Amplificadores Operacionais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Exercicios. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Capitulo 14 Aplicacoes dos Amplificadores Operacionais. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

,,14.1 Adicao e Subtracao de Tensao e Fatores Multiplicativos .

Subtracao de Tensao .

~ Fontes de Tensao e de Corrente Controladas .

89 92 99

Fontes de Tensao Controladas por Tensao .... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Fontes de Corrente Controladas por Tensao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

Fontes de Tensao Controladas por Corrente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Fontes de Corrente Controladas por Corrente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Integracao, Diferenciacao e Forma de Onda .

Integracao Eletronica .

106 106

Integradores Praticos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

Diferenciacao Eletronica .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

Diferenciadores Praticos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

Formacao de Onda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

:,iI4.4 Amplificadores para Instrumentacao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

14.5 Osciladores............... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

Criterio de Barkhausen. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132

Oscilador de Deslocamento de Fase RC .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

Oscilador com Ponte de Wien. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

Oscilador de Colpitts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

Oscilador de Hartley. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

V14.6 Filtros Ativos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

Conceitos Basicos de Filtro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

Projeto de Filtros Ativos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

v14.7 Comparadores de Tensao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

Histerese e Circuitos Disparadores de Schmitt (Schmitt Triggers). . . . . . . . . . . . . . . . . . 161

Multivibrador Astavel. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166

14.8 Circuitos Ceifadores, Grampeadores e Retificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

Circuitos Ceifadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167

Circuitos Retificadores de Precisao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174

Circuitos Grampeadores. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175

Exercicios. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

Capitulo 15 Amplificadores de Potencia , . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . • . . . . . . . . . . . . 193

15.1 Definicoes, Aplicacoes e Tipos dos Amplificadores de Potencia . . . . . . . . . . . . . . . . . . . 193

Operacao em Grande Sinal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

15.2 Dissipacao de Potencia nos Transistores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

15.3 Transferencia de Calor nos Dispositivos Semicondutores . . . . . . . . . . . . . . . . . . . . . . . . . 197

Conducao, Irradiacao e Conveccao , . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197

\

Volume II

Sumario

IX

Resistencia Termica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198

Degradacao (Diminuicao) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201

Dissipacao de Potencia nos Circuitos Integrados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202

15.4 Classes e Rendimentos dos Amplificadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

Amplificadores Classe A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

Rendimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203

Amplificadores Classe A Acoplados por Transformador. . . . . . . . . . . . . . . . . . . . . . . . . . 209

Amplificadores Classe B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

15.5 Principios do Amplificador Push-Pull. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

Amplificadores Push-Pull com Transformadores de Saida . . . . . . . . . . . . . . . . . . . . . . . . 214

o Rendimento do Classe B. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216

15.6 Acionadores Push-Pull. . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

15.7 Distorcao Harmonica e Realimentacao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220

Distorcao Harmonica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220

Reducao da Distorcao Usando Realimentacao Negativa . . . . . . . . . . . . . . . . . . . . . . . . . . 222

15.8 Distorcao nos Amplificadores Push-Pull " . . . . . . . . . . . . . . . . . . . . 226

Cancelamento dos Harmonicos Pares. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

Distorcao no Cruzamento (Crossover). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227

Operacao Classe AB 228

15.9 Amplificadores Push-Pull sem Transformador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229

Amplificadores Push-Pull Complementares. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229

Amplificadores Push-Pull Quase-Complementares. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237

Amplificadores de Potencia em Circuito Integrado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238

15.10 Amplificadores Classe C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239

Modulacao de Amplitude. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

15.11 Amplificador com MOSFET e Amplificador de Potencia Classe D . . . . . . . . . . . . . . . . 245

Amplificadores com MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245

Amplificadores Classe D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

Exercicios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

Capitulo 16 Fontes de Alimentacao e Reguladores de Tensao ............•...........•.......... 257

16.1 Introduc;:ao... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257

16.2 Retificadores. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258

Retificadores de Meia-Onda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258

Retificadores de Onda Completa com Tomada Central. . . . . . . . . . . . . . . . . . . . . . . . . . . 258

Retificadores de Onda Completa em Ponte. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261

16.3 Filtros Capacitivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

Porcentagem de Ondulacao (Ripple) 267

Corrente de Surto Repetitiva. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272

16.4 Filtros RC e LC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274

Filtros RC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274

Filtro em 1t Indutivo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278

16.5 Multiplicadores de Tensao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

Dobrador de Tensao de Meia-Onda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279

X Dispositivos e Circuitos Eletronicos Volume II

Dobrador de Tensao de Onda Completa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280 Triplicador e Quadruplicador de Tensao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281 16.6 Regulacao de Tensao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282

Regulacao de Linha . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285

16.7 Reguladores de Tensao em Serie e em Paralelo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285 Diodo Zener Como Tensao de Referencia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285 Reguladores em Serie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286 Limitacao de Corrente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290 Limitacao de Corrente Desdobrada (Foldback). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292 Reguladores em Paralelo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294

16.8 Reguladores Chaveados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295 16.9 Reguladores de Tres Terminais em Circuito Integrado . . . . . . . . . . . . . . . . . . . . . . . . . . . 298 16.10 Reguladores Ajustaveis em Circuito Integrado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301

Exercicios. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306

Capitulo 17 Dispositivos Eletronicos Especiais . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . 313

17.1 Diodos Zener " , .. .. . .. . .. .. . . . . . 313

Regulador de Tensao com Diodo Zener. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314 Efeito da Temperatura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317 Impedancia do Diodo Zener . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319

17.2 Dispositivos de Quatro Camadas 319

Retificadores Controlados de Silicio (SCRs). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320

Diodos Shockley. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323 Disparo do SCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323

Controle de Potencia em Meia-Onda Usando SCRs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327

Chaves Controladas de Silicio (SCSs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329

" ~"\ DIACs e TRIACs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331

17.3 'Dispositivos Optoeletronicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335

Celulas Fotocondutivas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336

Fotodiodos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338 Fototransistores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341

Celulas Solares . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344

SCR Ativado por Luz (LASCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 348

Diodos Emissores de Luz (LEDS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 348

Acopladores Otic os (ou Optoacopladores). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 351

Mostradores (Displays) de Cristal Lfquido (LCDs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357

17.4 Transistores de Unijuncao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361

Os UJTs Programaveis (PUTs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 367

17.5 Diodos Tuneis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370

17.6 Capacitores Variaveis com a Tensao (Diodos Varactores) . . . . . . . . . . . . . . 372

Exercicios. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375

t/Capitulo 18 Conversores Analogico-Digltal e Digital-Analogico • . • • . . . • . . • . • . • . . . . . . . . . . . . . . • • . • . 381

18.1 Introducao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381

Volume II

Sumdrio

i 18.2 i 18.3

! "'~;:~C;

:118.4:

Ii f [\18.5:

~18.6:

Tensoes Anal6gica e Digital .

Convertendo Nrimeros Binaries em Equivalentes Decimais .

Tecnologia Digital .

Resolucao .

Conversor DA com Escada R-2R .

Conversor DA com Resistor de Peso Binario .

Conversor DA com Fonte de Corrente Chaveada .

Conversor DA com Capacitores Chaveados .

Especificacoes de Funcionamento do Conversor DA .

,

\,/, C DA C' it I d

/,., onversor em lfCUl 0 ntegra 0 .

18.7\ Conversor AD Tipo Contador. .

Conversor AD de Rastreio .

I 18.8 Conversores AD Instantaneos .

18.9 Conversor AD de Inclinacao Dupla (Integracao) .

)18.10\, Conversor AD de Aproximacoes Sucessivas .

\18.11 i Especificacoes de Funcionamento do Conversor AD .

Ii Conversores AD em Circuito Integrado .

Exercfcios .

Apendice A Spice e PSpice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 409

Apendlce B Valores-Padrao de Resistores de 5% a 10%........................................ 447

Respostas aos Exercicios Impares . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449 Indlce Analitico . . . . • . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . • . . . . . . . . . . 457

Volume I

Capitulo 1 Introducao , . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Capitulo 2 A Teoria dos Semicondutores. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Capitulo 3 0 Diodo como urn Elemento de Circuito............ 43

Capitulo 4 Transistores de Juncao Bipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Capitulo 5 Amplificadores em Pequeno Sinal com BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139 Capitulo 6 Projetos de Polarizacao para Circuitos Discretos e Integrados . . . . . . . . . . . . . . . . . . . . . . . 197 Capitulo 7 Transistores de Efeito de Campo ...............................................•. 243 Capitulo 8 Circuitos e Aplicacoes do FET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297

Capitulo 9 Parametres hEy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 345

Capitulo 10 Resposta de Frequencia , . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 395 Capitulo 11 Amplificadores de Multiestagios ..... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . • . . . . . . . . . . 459

XI

390)-

i

392 '

395 39L,~, 397. i 3981

,

399 I

._.,rl

401 '

."vi"=.'

403'j I

4051

!

406 !

400J

!b

MAKRON Books

Pretaclo

Dispositivos e Circuitos Eletronicos e urn livro que da urn tratamento minucioso e moderno aos t6picos tradicionalmente abordados, em dois ou tres semestres, em urn curso de teoria dos dispositivos eletronicos, A preparacao minima para os estudantes que estao iniciando e urn curso de analise de circuito cc. Nao sera necessario conhecimento extensivo da teoria de circuito ca ate 0 Capitulo 8; para varies capitulos subsequentes subentende-se que 0 estudante domina 0 conceito de impedancia e saiba calculo fatorial. Portanto, os que iniciarem seus estudos sem ter completado 0 curso de analise de circuitos ca devem ter em mente que e pre-requisite para 0 presente curso. Para 0 desenvolvimento dos princtpios te6ricos nao sera preciso 0 usa de calculo, mas no estudo dos circuitos diferenciadores e integradores eletronicos usa-se a notacao-padrao de calculo como urn recurso simb6lico. Serao enfatizadas as aplicacoes praticas dos diferenciadores e integradores como no caso dos filtros e dos circuitos formadores de ondas.

Uma das principais consideracoes na selecao dos t6picos para este livro foi a importancia de cada aplicacao industrial moderna e 0 imp acto que elas causaram sobre 0 desenvolvimento das tecnologias. Consequentemente, a teoria do circuito integrado sera extensivamente detalhada, assim como os dispositivos de efeito de campo e suas aplicacoes na integracao em larga esc ala, a teoria dos amplificadores operacionais, inc1uindo varias aplicacoes importantes desses versateis dispositivos, optoeletronica, reguladores chaveados e amplificadores c1asse D.

Cada conceito novo em Dispositivos e Circuitos Eletrtinicos e introduzido a partir de urn sistema ou aproximacoes por diagrama de bloco. Por exemplo, 0 efeito das resistencias de entrada e de safda sobre 0 ganho de tensao de urn amplificador e desenvolvido considerando-o como urn bloco funcional, em vez de urn circuito particular. Uma vez discutido amplamente urn principio fundamental, ele sera aplicado em cada circuito amplificador estudado subsequentemente. Urn metoda similar sera usado para desenvolver a teoria de realimentacao, a resposta em frequencia, a amplificacao em estagios multiples, a polarizacao de amplificadores, a distorcao, a linearidade, a oscilacao, filtros, a regulacao de tensao e a modulacao.

Muitos capitulos serao acompanhados de exemplos e exercfcios com 0 SPICE. 0 Apendice A contem material instrucional sobre 0 SPICE, cuja sequencia e introduzida ao mesmo tempo em que se desenvolve a teoria dos dispositivos eletronicos neste livro, de modo que uma nova habilidade de simulacao possa ser desenvolvida simultaneamente a uma nova teoria ensinada.

XIII

XIV Dispositivos e Circuitos Eletronicos Volume II

CARACTERISTICAS DA TERCEIRA EDICAO AMERICANA

As principais revis6es e melhorias incorporadas na terceira edicao (muitas das quais foram sugeridas pelos leitores atuais deste livro) sao:

1. Mais exemplos para 0 Spice e desenvolvimento de t6picos especiais para 0 PSpice, inc1uindo Prob, Control Shell e PSpice Library, foram acrescentados. As programacoes em Basic foram retiradas.

2. Acrescentou-se urn capitulo novo (Capitulo 18 - Volume II) sobre conversores analogico-digital e digital-analogico.

3. Ha novos topicos, nos capitulos ja existentes, sobre transistores DMOS, osciladores de Colpitts e de Hartley, amplificadores em porta comum, amplificadores em fonte comum com resistencia de fonte nao-derivada, limitacoes de transformadores praticos e uso de circuitos equivalentes de Thevenin para calculo de frequencies de corte.

4. Acrescentou-se a secao "Resumo e Visao Geral", sobre a teoria do semicondutor, como uma opcao para os leitores que nao desejam aprofundar-se na teoria como e apresentada no Capitulo 2 (Volume I), no qual foi acrescentado urn novo glossario de termos sobre semicondutores.

5. Foi inserida a secao "Fontes de Alimentacao Elementares" como opcao para os leitores que preferem usar as aplicacoes praticas de diodos imediatamente apos a teoria sobre diodo no Capitulo 3 (Volume I). Informacoes detalhadas sobre fontes de alimentacao e reguladores de tensao serao dadas no Capitulo 16 deste volume.

6. Os graficos das curvas caracterfsticas nos exemplos em exercicios foram ampliados para melhorar a interpretacao e para aumentar a resolucao das solucoes graficas.

\, 1;0-_ ..

(!b

MAKRON Books

Circuitos Amplificador Diferenciale Amplificador Operacional Integrados

12

12.1 INTRODUCAO

Os amplificadores diferenciais sao muito us ados nos circuitos lineares integrados. Eles sao os componentes fundamentais de todo amplificador operacional que, conforme veremos, e um dispositivo extremamente versatil com uma larga faixa de aplicacoes praticas. Estudaremos a teoria do circuito dos amplificadores diferenciais com detalhes, preparando para um estudo mais abrangente das capacidades - e limitacoes - dos amplificadores operacionais.

Tensoes Diferenciais

Um amplificador diferencial e chamado tambem de amplificador de diferenca, porque amplifica a diferenca entre os dois sinais de tensao. Vamos melhorar a nocao da diferenca de tensiio revendo alguns exemplos simples. Ja vimos diferencas de tensoes no nosso estudo de amplificadores com transistor (ver Volume I). Lembre-se, por exemplo, de que a tensao coletor-emissor de um BJT e a diferenca entre a tensao coletor-terra e a tensao emissorterra:

(12.1)

A ideia central aqui e que a diferenca de tensao e a diferenca matematica entre duas outras tensoes, sendo que cada um dos valores se da em relacao ao terra. Suponha que a tensao no ponto A em um circuito seja de 12 V em relacao ao terra e a tensao no ponto B seja de 3 V em relacao ao terra. A notacao VAB para a diferenca de tensao significa a tensao que deve ser medida se 0 terminal positivo de um voltfrnetro for conectado com 0 ponto A e 0 terminal negativo conectado com o ponto B; neste casso, VAB = VA - VB = 12 - 3 = 9 V. Se as conexoes do voltimetro fossem invertidas, teriamos uma medida de VBA = VB - VA = 3 - 12 = -9 V. Portanto, VBA = -VAW

Para ajudar a compreender a ideia de diferenca de tensao, considere 0 sistema mostrado na Figura 12.1, em que dois amplificadores identicos sao acionados pordois sinais de tensao diferentes. Embora um amplificador diferencial nao funcione exatamente como 0 arranjo deste amplificador, os conceitos de tensao diferencial de entrada e de safda sao similares. Os dois sinais de tensao de entrada, VI e v2' estao mostrados como sen6ides, e um deles tem maior amplitude que 0 outro. Para fins de ilustracao, seus valores de pico sao de 3 V e 1 V, respecti-

1

2 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

vamente. Se 0 ganho de tensao de cada amplificador for A, entao as saidas do amplificador sao AVI e Av2' A diferenca de tensao, v12 = VI - v2' e uma sen6ide e a diferenca de tensao de safda, ~ _ _:=:_Atvt-=--':'~ e vista como sendo uma versao amplificada da diferenca de tensao de entrada. N a nossa ilustracao, 0 ganho A e de 10 e a diferenca de tensao de entrada e de (3 V pico) - (1 V pico) = 2 V pico. A diferenca de tensao de safda e A(vi - v2) = 10(3 V - 1 V) = 10(2 V) = 20 V pico.

i:tu~2~-Fv-

L

v20-----I

A (10)

1

1~

1

10V~

'*' Figura 12.1

Amplificacao de uma tensao diferencial.

12.2 AMPLIFICADOR DIFERENCIAL IDEAL

A principal caracteristica que identifica urn amplificador diferencial com a configuracao mostrada na Figura 12.1 e que urn sinal aplicado em uma entrada de urn amplificador diferencial induz uma tensao na saida do outro amplificador em relacao ao terra. Isto ficara mais evidente no nosso estudo das relacoes entre a ten sao e a corrente no amplificador.

A Figura 12.2 mostra a versao basica de urn amplificador diferencial com BJT (bipolar junction transistor - transistor de funcao bipolar). Dois transistores tern seus terminais do emissor ligados juntos, nos quais uma fonte de corrente constante esta conectada para fornecer a corrente de polarizacao de cada urn. A fonte de corrente e tipicamente do tipo de fonte de corrente constante com transistor que estudamos no Capitulo 6 (Volume I), mas agora vamos representa-la como uma fonte de corrente ideal. Observe que cada transistor esta basicamente em uma configuracao em emissor comum (EC) com uma entrada fornecida a sua base e uma saida tomada pelo coletor. Os dois terminais da base sao os dois sinais de entrada para 0 amplificador diferencial, Vii e Vi2' e os dois coletores sao as duas safdas, Vol e v02 do amplificador diferencial. Portanto, a tensao de entrada diferencial eVil - Vi2 e a tensao diferencial de saida e vol - V 02'

A Figura 12.3 mostra 0 sfmbolo esquematico para 0 amplificador diferencial. Como existem duas entradas e duas safdas, dizemos que 0 amplificador tern uma entrada dupla e uma saida dupla.

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

3

Figura 12.2

Amplificador diferencial basico com BJT. Os dois transistores podem ser vistos como estando em uma configuracao em EC, com uma conexao comum nos seus emissores. Os terminais da base sao as entradas do amplificador diferencial e os coletores sao as safdas.

+

+

fonte de corrente constante

Figura 12.3

Sfmbolo esquematico do amplificador diferencial.

Vamos adiar, temporariamente, nossa analise dos niveis de polarizacao cc no amplificador enos concentrar no seu funcionamento como urn amplificador de pequeno sinal. Para isto, vamos determinar ateIl~~() de s<lJga em CJlct<.l coletor devida a cada uma das entrad:;:ts agindo separadamente - isto C, cQma entrada oposta aterrada - e depois aplicar 0 teoremada superposicao para determinar as saidas devidas as duas entradas agindo simultaneamente. A Figura 12.4 mostra 0 amplificador com a entrada 2 aterrada (Vi2 = 0) e urn pequeno sinal aplicado na entrada 1. A fonte de corrente ideal apresenta impedancia infinita (circuito aberto) para urn sinal ca, de modo que nao precisamos considerar sua presenca na nossa analise em pequeno sinal. Vamos supor tambem a situacao ideal de que os dois transistores sao perfeitamente casados, de modo que os valores de ~, re etc. de Q] e Q2 sao identicos.

Figura 12.4

Tens6es em pequeno sinal em urn amplificador diferencial quando

uma das entradas e aterrada. Observe que vel esta em. fase com ViI e que va] esta defasada em relacao a v il"

-= -=

Como Q] e essencialmente urn amplificador em emissor comum, a tensao seu coletor (va]) e uma versao amplificada e invertida de sua entrada, vi]" Observe que existe tambem uma tensao ca vel desenvolvida no emissor de Q]. Esta ten sao esta em fase com Vi] e ocorre par causa da a<;:ao do seguidar do emissor na juncao base-ernissor de QJ.

4 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

Agora, a tensao vel desenvolve-se na resistencia do emissor re vista do emissor de Q2 (em paralelo com a resistencia infinita da fonte de corrente). Portanto, assim que a acao do seguidor do emissor de QI iniciar, a resistencia de carga vista de QI sera reo Como a resistencia do emissor de QI e por si re, isto significa, pel a Equacao 5.58, que 0 ganho do seguidor do emissor e ±:

r, r.

A =--=--=0,5

v "t: + re

Portanto, vel esta em fase com Vii e corresponde a metade de sua amplitude. Agora esta claro que vel e a tensao emissor-terra de ambos os transistores. Quando vedica positiva, a tensiio base-emissor de Q2fica negativa com 0 mesmo valor. Em outras palavras, vbe2 = Vb2 - Vel = 0 - Vel' (Como a base de Q2 esta aterrada, sua tensao base-emissor e a mesma tensao negativa de seu emissor-terra.) Vemos que, embora a base de Q2 esteja aterrada, existe uma tensao ca base-emissor em Q2 que esta defasada de vel e portanto defasada de Vii' Conseqiientemente, existe uma tensao ca v02 na saida produzida no coletor de Q2 e defasada de vol'

Como os dois transistores sao identicos, seus ganhos sao iguais e a saida v02 tern a mesma amplitude de vol' Para verificar esta ultima afirmacao e para ajudar a compreender todas essas ideias importantes apresentadas ate aqui, vamos estudar 0 exemplo especffico ilustrado na Figura 12.5. Suponhamos que vi! (uma fonte de tensao aplicada na base de QI e aterrada) seja senoidal com 100 mV de pico e que 0 ganho de tensao de cada transistor seja de -100, em que, como ja e usual, 0 sinal menos represent a uma inversao de fase. Com "ganho de tensao de transistor" estamos querendo dizer a tensao do coletor dividida pela tensao base-emissor.

---~.-~- -- .. -~" .. .....__-~--.-.---.- •.. -- .... --,,--.~.~---.-----~ .. ,- .. --.----' .. ,----~-~ .. -.~".".

Como 0 ganho de ten sao de QI e de 0,5, ve e uma senoide de 0,5(100 mY) = 50 mV de pico. 0 valor de pico de vbel e portanto de Vbl - vel = (100 mY) - (50 mY) = 50 mY. Quando vbel for de 50 mV de pico, vol sera de - 100(50 mY) = -5 V, isto e, uma senoide invertida com 5 V de pico. Ao mesmo tempo, ve esta com 50 mV de pico, a tensao base-emissor de Q2 e de 0 - (50 mY) = -50 mV de pico. Portanto, v02 e (-100)(-50 mY) = +5 V de pico; isto e, v02 e uma sen6ide de 5 V de pica em fase com Vii e defasada de vol'

Observe na Figura 12.5 que a tensao de entrada diferencial e Vii - Vi2 = (100 mY) - 0 = 100 mV de pico e a tensao diferencial de saida e de 10 V de pico, visto que vol e v02 sao defasadas. Portanto, a amplitude do ganho de tensiio diferencial (Vol - v02)/(vii - vi2) e de 100. Logo, enquanto 0 ganho de tensao v fv, e de apenas 50 para cada lado, 0 ganho de tensao diferencial e 0 mesmo ganho de vi Vbe de cada transistor. Mais tarde vamos generalizar e melhorar essa ideia, quando terminarmos nos sa analise em pequeno sinal usando a superposicao,

}.. Figura 12.5

Cada transistor tern urn ganho de tensao identico de -100 e as saidas nos coletores sao de -100 vezes suas respectivas tens6es base-emissor.

)

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

5

Em muitas aplicacoes, as duas entradas de urn amplificador diferencial sao acionadas por sinais iguais em amplitude e defasados: vi2 = Vii. Continuando nossa analise do amplificador, vamos agora aterrar a entrada 1 (ViI = 0) e supor que exista urn sinal aplicado na entrada 2 de mesmo valor, mas defasado daquele suposto anteriormente. Como os transistores sao identicos e 0 circuito e totalmente simetrico, as safdas tern exatamente as mesmas relacoes para as entradas do caso anterior: vo2 esta defasada de Vi2 e vol esta defasada de Vi2. Essas relacoes estao mostradas na Figura 12.6.

Quando comparamos a Figura 12.6 com a Figura 12.4, observamos que as safdas vol sao identicas, assim como as saidas v02• Em outras palavras, acionando as duas entradas com sinais de mesma amplitude porem defasados, obteremos urn reforco, ou uma duplicacao dos sinais nas duas saidas: Pelo teorema da superposicao, cada safda e a soma das tensoes resultantes de cada entrada agindo sozinha, de modo que as saidas tern exatamente 0 dobro do nivel que ela teria se apenas uma das entradas estivesse presente. Essas ideias estao resumidas na Figura 12.7.

Em muitas aplicacoes, a saida de uma amplificador diferencial e tomada de apenas urn dos coletores do transistor, vol' por exemplo. Neste caso, a entrada e uma tensao diferencial e a safda, uma tensao medida em relacao ao terra. Esse tipo de usa do amplificador e chamado de operacao com saida simples, e 0 ganho de ten sao nesse modo e

Vol Av(safda simples) = ---Vii -. Vi2

(12.2)

;,J( Figura 12.6

Amplificador diferencial com Vii aterrado e urn sinal de entrada vi2. Compare com a Figura 12.4. Observe que aqui vi2 esta com a fase oposta em relacao a ViI na Figura 12.4 e que vol e V02 sao as mesmas da Figura 12.4

+ Vee

-:

6 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

(a) Vol aplicada.

(b) vo2 aplicada.

Figura 12.7

Pelo teorema da superposicao, a safda vol' quando ambas as entradas sao aplicadas, e a soma da saida vol devida a cada urn dos sinais aplicados sozinhos. 0 que vale tambem para vo2'

o exemplo a seguir demonstra que 0 ganho de tensao com safda simples e a metade do ganho de tensao diferencial. Para distinguir entre esses termos, vamos de agora em diante nos referir a (vol - vo2)/(Vil - Vi2) como 0 ganho de tensdo com saida ~.

c\AAylo..

Exemplo 12.1

o valor do ganho de ten sao (vjvbe) de cada transistor na Figura 12.2 e de 100. Se ViI estiver defasada de Vi2' com 100 m V de pico aplicados simultaneamente nas entradas, calcule

1. 2. 3.

os valores de pico de vol e vo2;

d.J,\~

o valor do ganho de tensao com safda ~ (vol - vo2)/(Vil - viZ); e

o valor do ganho de tensao com saida simples vo/(Vil - Vi2).

Soluciio

1. Conforme demonstrado na Figura 12.5, 0 valor de pico de cada safda e de 5 V quando for aplicado um sinal em uma entrada e a outra entrada for aterrada. Como as saidas sao duplicadas quando as entradas sao iguais e defasadas, cada safda e de 10 V de pico.

2. Como Vii = -vi2, a ten sao diferencial de entrada e vi] - ViZ = 2vil = 200 m V de pico. De modo similar, vol = - vo2' de modo que a ten sao diferencial de saida e vol - Vo2 = 2Vol = 20 V de pico. Portanto, a amplitude de (vol - vo2 )/(Vil - Vi2) e (20 V)/(200 mY) = 100.

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

7

3. A amplitude do ganho com a saida simples e

1 vol

I(Av(safda simple~1 = v - V iI il

1=

10V 200mV

50

Como vol esta defasada de (vii - Vi2), a especificacao correta para 0 ganho com saida simples e -50. Se a saida simples for tomada do outro lado (v02)' que esta defasada de vol' entao 0 ganho Vo/(Vil - viZ) e +50.

Observe uma vez mais que 0 ganho com saida simples e 0 mesmo que 0 ganho de tensao v dVbe de cada transistor. Observe tambem que 0 ganho com saida simples e a metade do ganho com duas saidas. Como 0 ganho diferencial de saida vol - v02 esta defasado do ganho diferencial de entrada Vii - Vi2' a especificacao correta para 0 ganho de tensao com duas saidas e -100.

D~~_~g_aL,claJ:o,.,agor,a_Q.u«§e.,_~§.gY~.~nt.r<1~<ts, .f9.~~!!Lits.iQl!.~g.1!.LP"QL_.~ll).JttS" ig.!!i!L§. ,e,lJ1 ia!.f,.1._':l .. §_<1.iQa_~.!lL ;<i' .cada_.£QJ~!<?~ .. .§_era~~1!!m;neD.te......z.eJQ3 a ten)~ .. iiQ_ilifer~ndaLde ... s.aig'L~~L~ .. z..e.[Q: Neste caso, e 6bvio que a tensao

/ diferencial de entrada sera zero. Essas ideias estao ilustradas na Figura 12.8.

¥' ,. I ,.11 f. f'

1/lf' .. ~C: .12')'\-" ! ltQa.) \ .. OMI.-I~

Figura 12.8

As saidas do amplificador diferencial sao 0 quando as duas entradas sao iguais e em fase.

-

~l~" v"_DV

(0) \ oj aplicada dcfasada

dCJ~8DO + = ~ v,. v, _OV

~

~ ~'~ (c)Asduasen",d"V"eV,.aphcadas

(b) v,,, aplieada.

Podemos demonstrar agora as expressoes gerais para os ganhos de tensao com a saida simples e a saida dupla em termos dos parametres do circuito. A Figura 12.9 mostra urn lado do amplificador diferencial com 0 outro lado substituido por sua resistencia do emissor, reo Lembre-se de que ela e a resistencia em serie com o emissor de QI quando a entrada de Q2 for aterrada. Estamos supondo, novamente, que a fonte de corrente tern impedancia infinita.

Desprezando a resistencia de saida ro no coletor de Ql' podemos usar a aproximacao ja conhecida para o ganho de tensao do transistor:

(12.3)

onde re e a resistencia do emissor deQj, Esta claro pela Figura 12.9 que 0 ganho de ten sao va/viI e

(12.4)

8 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

onde 0 fator 2re esta no denominador, porque estamos supondo que as resistencias dos emissores de QI e Q2 sao iguais. As equacoes 12.3 e 12.4 confirmam nossas conclusoes previas de que 0 ganho de tensao do transistor e 0 dobro do valor do ganho va/viI'

+ Vee
Re
vol

j r, -=
ViI Vb,
1 '--......
-= ;:if- Figura 12.9

Quando a entrada de Q2 esta aterrada existe a resistencia re em serie com 0 ernissor de QI'

Alem disso, mostramos tambem que 0 ganho de tensao (diferencial) com as duas entradas e igual ao ganho de tensao do transistor, e que 0 ganho de tensao com as duas safdas e a metade do valor. Portanto, concluimos que

Vol - V -Rc
02 (12.5)
Vii - vi2 r.
e
vol -Rc (12.6)
"'--
Vii - Vi2 », Devemos observar que essas relacoes de ganhos sao validas independentemente da amplitude e das relacoes de fases das duas entradas ViI e Vi2. Consideramos apenas os dois casos especiais em que Vii e vi2 sao iguais, em fase e em que eles sao iguais e defasados, mas as equacoes 12.5 e 12.6 prevalecem sob quaisquer circunstancias. Observe que vol e vo2 terao sempre as mesmas amplitudes e estarao defasadas entre si. Portanto,

V02 s;

ViI - ViZ '" 2re

(12.7)

A resistencia de entrada diferencial em pequeno sinal e definida como sendo a tensao de entrada diferencial dividida pel a corrente de entrada total. Imagine uma fonte de sinal conectada aos dais terminais de entrada, de modo que a corrente que circula saindo da fonte e entrando no amplificador circula saindo da outra entrada, retornando a fonte. A tensao da fonte de sinal, que e a tensao diferencial de entrada, dividida pel a corrente da fonte de sinal, e a resistencia diferencial de entrada. Como a resistencia diferencial de entrada total no caminho de uma entrada atraves de dois emissores ate a outra entrada e de 2re, a resistencia diferencial de entrada e

(12.8)

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

9

A Figura 12.10 mostra as tens5es cc e as correntes no amplificador diferencial ideal. Como os transistores sao identicos, a corrente I da fonte e divide-se igualmente entre eles, e a corrente do emissor em cada urn e, portanto,

IE = lEI = IE2 = II2 (12.9)

Figura 12.10 + vee

Tensoes e correntes cc em urn amplificador diferencial ideal.

A tensao cc de saida no cole tor de cada transistor e

Como Ie ~ IE = 112 em cada transistor, temos

(12.10)

Para determinar a resistencia ca do emissor de cada transistor, podemos usar a Equacao 12.9 e a aproximacae familiar re ~ 0,0261IE para obter

0,026 0,026

re::::: -- =--

IE 112

(12.11)

Exemplo 12.2

Para 0 amplificador diferencial ideal mostrado na Figura 12.11, calcule:

1. as tensoes cc vol e v 02;

2. 0 ganho com saida simples vo/(vil - ViZ); e

3. 0 ganho com as duas saidas (vol - V 02)/(Vil - vi2).

1. A corrente no emissor de cada transistor e IE = 1/2 = (2 mA)/2 = 1 rnA ~ Ie Portanto, vol = v02 = Vee - Ie Re= 15 - (1 mA)(6 kQ) = 9 V.

10 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

2. A resistencia do emissor de cada transistor e

Portanto, pel a Equacao 12.6,

Vol -Rc -6k£1

-~- '" - = -- = -1154

vii - vi2 2re 52 £1 '

Figura 12.11 (Exemplo 12.2)

+ 15 V

6kQ

=-

3. Pel a Equacao 12.5,

Vol - vo2 Vii - Vi2

-Rc -6k£1

= -. = -- = -230,8

r. 26£1

Amplificador Diferencial com FET

Muitos amplificadores diferenciais sao fabricados usando-se os transistores de efeito de campo (field-effect transistors - FETs) por causa da alta impedancia que apresentam para 0 sinal de entrada. Esta propriedade e excepcionalmente importante em muitas aplicacces, incluindo os amplificadores diferenciais, amplificadores de instrumentos e amplificadores de carga. Urn ganho de tensao alto e importante tambem nessas aplicacoes. Embora o FET nao produza urn alto ganho, urn amplificador diferencial com FET fic(l.s~mm~ noprimeiro estagio e_l!). um amplificador de rnultiestagios cujoganhototal e alto. Pelo fato de os FETs serem produzidos facilmente na forma de circuito integrado, os amplificadores diferenciais com FET sao comumente encontrados nos circuitos integrados lineares.

A Figura 12.12 mostra urn amplificador diferencial com transistor de efeito de campo de juncao (JFET) e podemos notar que ele tern basicamente a mesma configuracao de seu similar com BJT. Os dois FETs funcionam como amplificadores em fonte comum, com seus terminais da fonte ligados juntos. Uma fonte de corrente constante fornece a corrente de polarizacao.

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

11

Figura 12.12

Amplificador diferencial com JFET.

As demonstracoes das equacoes do ganho para 0 JFET sao totalmente analogas as demonstracoes para 0 caso da versao com BJT. Uma tensao fonte-terra desenvolve-se na conexao fonte comum pela acao do seguidor da fonte. Com uma entrada aterrada, a resistencia de safda e a resistencia da carga do seguidor da fonte sao ambas iguais a lIgm (supondo que os dispositivos sao casados), de modo que 0 ganho do seguidor da fonte e de 0,5. Portanto, conforme mostrado na Figura 12.13, metade da tensao de entrada desenvolve-se em vs; e a corrente e de

Figura 12.13

A a9ao do seguidor da fonte com ganho de 0,5 resulta na metade

da tensao de entrada desenvolvida em (l/gm) ohms.

Vi

I
!1_
gm 2
1
-= -= 1

Portanto, a tensao de saida e

(12.12)

a partir da qual encontramos 0 ganho de tensao

(12.13)

12 Dispositivos e Circuitos Eletronicos Cap. 12 Volume 11

Aplicando 0 teorema da superposicao do mesmo modo que fizemos para a versao com 0 BJT, descobrimos imediatamente que

Vol -g,j?D (12.14)
Vii - vi2 =-2-
e
vol - v02 = -gmRD (12.15)
vi! - vi2 Assim como as equacoes do ganho para 0 amplificador diferencial com BJT, as equacoes 12.14 e 12.15 mostram que 0 ganho de tensao (diferencial) com duas saidas e identico ao ganho de urn transistor, e 0 ganho de saida com uma entrada simples e a metade deste valor.

Exemplo 12.3

Os transistores casados na Figura 12.14 tern IDSS = 12 rnA e Vp = -2,5 V. Ca1cule:

1. as tensoes cc de saida vol e V 02;

2. 0 ganho com saida simples vo/(Vil - vi2); e

3. 0 ganho com saida dupla (Vol - V 02)/(Vil - Vi2).

1.

A corrente cc em cada JFET e ID = (112)(6 rnA) = 3 rnA. Portanto, vol = v02 = VDD - loRD = 15 - (3 mA)(3 kQ) = 6 V.

2.

2lDSS - rt: 202mA) - f3

s; = IVpl -Y i! = 2,5 V -Y ~ = 4,8 mS

Figura 12.14 (Exemplo 12.3)

+ 15V

3kQ

3kQ

Pela Equacao 12.14,

-gmRD -(4,8 mS)(3 ill) = -72

= -2- = 2 '

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

13

3. Pela Equacao 12.15,

-grnRD = -(4,8 mS)(3 kQ) = -14,4

12.3 PARAMETROS EM MODO COMUM

Uma caractertstica interessante do amplificador diferencial e sua capacidade de rejeitar os sinais comuns as duas entradas. Como as saidas sao vers6es amplificadas da diferenca entre as entradas, quaisquer componentes da tensao que aparecem identicas nas duas entradas de sinais serao "zerados", isto e, 0 nfvel de tensao na safda sera zero.

(Ja vimos que as saidas sao exatamente zero quando ambas as entradas sao identicas, sinais em fase.) Qualquer tensao cc ou ca que aparece simultaneamente nas duas entradas de sinal e chamada de sinal em modo comum. A capacidade de urn amplificador eliminar, ou zerar, os sinais em modo comum e chamadade rejeiciio em modo comum. Urn exemplo de urn sinal em modo comum, cuja rejeicao e desejavel, e urn ruido eletrico induzido nas duas linhas do SInal, que ocorre com frequencia quando as duas linhas sao posicionadas paralelamente juntas e ~ com urn comprimento maior. Urn outro exemplo e urn nivel cc comum as duas entradas, ou flutuacoes cc causadas pelas variacoes da fonte de alimentacao.

Em urn amplificador diferencial ideal, qualquer sinal em modo comum sera completamente cancelado e, portanto, nao tera efeito sobre os sinais de saida. Nos amplificadores praticos, que discutiremos na pr6xima secao, componentes nao-casados e certamente outras condicoes nao ideais resultam em urn cancelamento imperfeito dos sinais em modo comum. A Figura 12.15 mostra urn amplificador diferencial cujo sinal em modo comum vern esta aplicado nas duas entradas. Idealmente, as tens6es de saidas devem ser zero, mas na realidade urn pequeno componente de vern aparece. 0 ganho diferencial em modo comum, Aem, e definido como a razao da tensao diferencial da safda causada pelo ~ fl'lode eOfl'lijijl)pelo pr6prio sinal em modo comum:

(12.16)

Figura 12.15 Se 0 amplificador diferencial fosse ideal, as duas safdas seriam 0, quando as entradas tivessem 0 mesmo sinal (modo comum).

Na realidade, existe urn pequeno sinal em modo comum, conforme mostrado.

sinal em modo comum

Podemos definir tambem urn ganho em modo comum com entrada simples como a razao de (vo1)ern ou (vo2)em para vern' Obviamente 0 amplificador ideal tern ganho em modo comum igual a zero.

14 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

Uma especificacao largamente usada e que e urn fator de qualidade de urn amplificador diferencial e sua raziio de rejeiciio em modo comum (CMRR - common-mode rejection ratio), definida como a razao do ganho diferencial (modo diferencial) Ad pelo ganho de seu modo comum:

!Adl CMRR = IAI

em

(12.17)

o valor de CMRR e sempre dado em decibels:

CMRR = 20 10glO I ~: I

(12.18)

Exemplo 12.4

Quando as entradas de urn determinado amplificador diferencial sao Vii = 0,1 sen rot e ViZ = -0,1 sen rot, descobrimos que as safdas sao vol = -5 sen rot e vol = 5 sen rot. Quando as duas entradas sao de 2 sen rot, as safdas sao vol = -0,05 sen rot e v02 = 0,05 sen rot. Ca1cule a CMRR em decibeis,

Soluciio. U saremos os valores de pico dos varies sinais para nosso calculo do ganho, mas observe atenciosamente como os sinais negativos sao usados para preservar as relacoes de fase. 0 ganho no modo diferencial e

Ad = vol - v02 = __ -_5_-_5_ = -10 = -50

Vii - ViZ 0,1 - (-0,1) 0,2

o ganho no modo comum e

-0,05 - 0,05 = -0,1 = -0 05 22'

A razao de rejeicao em modo comum e

IAdl 50

CMRR = - = - = 1.000

!Acml 0,05

Expressando esse resultado em decibeis, teremos CMRR = 20 10glO(1.000) = 60 db.

12.4 AMPLIFICADORES DIFERENCIAIS PRATICOS

Embora seja possfvel obter transistores casados com precisao para amplificadores diferenciais, em particular nos circuitos integrados, nao e razoavel esperar que os parametres dos dois dispositivos sejam exatamente os mesmos, ou que eles respondam (variem do mesmo modo) sob as variacoes de temperatura ou do nfvel de polarizacao, Diferencas nos valores dos parametres fazem com que 0 amplificador fique desbalanceado. Isto significa que 0 ganho de urn lado e diferente do ganho do outro lado. Por exemplo, as demonstracoes do ganho para 0 amplificador diferencial ideal foram baseadas na suposicao de que os valores de r, dos dois transistores sao identicos,

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

15

Figura 12.16

Conectando uma resistencia RE

em serie com cada emissor, teremos uma reducao da dependencia do casamento dos valores de reo

Obviamente, os ganhos de tensao dos dois lados nao serao identicos se os valores de re nao 0 forem.

Nesse caso, as saidas nao representarao realmente uma versao amplificada da tensao diferencial de entrada e a CMRR nao sera efetiva. Nos circuitos discretos, pode ser inserido urn potenciometro entre os terminais do emissor para compensar essas variacoes, mas essa solucao nao pode ser aplicada nos circuitos integrados. Para reduzir 0 efeito das variacoes em re, podemos conectar resistores RE de valores iguais, em serie, aos emissores, conforme mostrado na Figura 12.16. Se 0 valor de RE for substancialmente maior que re, entao as consequencias das variacoes ou as diferencas em re serao mfnimas. Contudo, a presenca da resistencia adicional no emissor diminui o ganho de ten sao do amplificador. As equacoes 12.15 e 12.16, modificadas para a inclusao de RE, tornam-se

Vol Vo2 -Rc -Rc
Vii Vi2 re + RE - RE
Vol -Rc -Rc
Vii - Vi2 2(re + RE) "" 2RE (12.19)

(12.20)

Uma consequencia positiva quando aumentamos a resistencia do emissor e 0 aumento na resistencia diferencial de entrada. A Equacao 12.8 fica sendo de

(12.21)

Uma outra realidade nos amplificadores diferenciais praticos e que a fonte de corrente de polarizacao nao tern resistencia infinita. A Figura 12.17 (a) mostra o amplificador com BJT polarizado com uma fonte de corrente com uma resistencia R. Desejamos investigar 0 efeito de R sobre a razao de rejeicao em modo comum. Logo, as duas entradas estao mostradas conectadas para a tensao em modo comum vern' Como 0 circuito e simetrico, podemos determinar Vol e Vo2 analisando as duas metades dos circuitos equivalentes mostrados na Figura 12.17(b). Observe que a resistencia da fonte de corrente em cada metade do circuito deve ser de 2R e 0 valorda corrente, de I12 para manter a equivalencia,

o ganho de tensao de Ql e

(12.22)

16 Dispositivos e Circuitos Eletrtmicos Cap. 12 Volume 11

+ Vee

2R

(a) Amplificador diferencial com fonte (b) Duas metades do circuito

de corrente com resistencia finita R. equivalente de (a).

Figura 12.17

Analisando 0 efeito da resistencia R da fonte sobre 0 comportamento em modo comum.

eo de Q2 e
vo2 -Rc
-'"
vern re + 2R
Portanto,
Aern (Vol - Vo2)ern -RC -RC 0
Vern re + 2R r, + 2R (12.23)

Esse resultado mostra que 0 ganho diferencial em modocomum nao e afetado pela resistencia R da fonte (supondo que re e Rc sejam perfeitamente casadas). Contudo, 0 ganho em modo comum com entrada simples e dado pel as equacoes 12.22 e 12.23, e por isto fica claro que e desejavel urn valor alto de R.

Metodo de Polarizac;ao nos Circuitos Integrados

A fonte de corrente em alguns projetos antigos e em alguns amplificadores discretos e simplesmente uma fonte de tensao conectada em serie a uma resistencia de alto valor. 0 circuito equivalente de Norton desse arranjo mostra que a corrente constante e EIR e que a resistencia da fonte e R, onde E e a tensao da fonte e R.« a resistencia em serie a ela. A dificuldade nesse esquema e que 0 valor da corrente constante sera impraticavelmente pequeno, se 0 valor da resistencia for necessariamente alto. Os projetos modernos e os amplificadores dos circuitos integrados usam transistores como fontes de corrente constante. Urn exemplo disso esta ilustrado na Figura 12.18. 0 transistor Q3 tern alta resistencia de safda em seu coletor e e portanto urn arranjo com performance superior.

Supondo que ~3RE3 »Rj II R2, a tensao na base de Q3 e

( R 1

V - -V 2

B3 - . EE Rj + R2

(12.24)

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

17

Figura 12.18

Uma fonte de corrente com transistor usada para polarizar urn amplificador diferencial.

+ Vee

Supondo urn transistor de silicic, a tensao no ernissor de Q3 e

A corrente no ernissor em Q3 e entao

Exemplo 12.5

/

(12.25)

(12.26)

o transistor Q3 na Figura 12.19 tern ~ = 100. Supondo que Ql e Q2 estao casados, calcule os valores aproxirnados

das .

1. correntes do ernissor de Ql e Q2; e

2. tensoes cc de safdas Vol e Vo2'

Solucao

1.

v =[ . 10kO ](-15 V) = -102V

B3 (10 kO) + (4,7 kO) ,

VE3 = -10,2 - 0,7 = -10,9V

(15 - 10,9) V

4 kO = 1 m A "" I C3

Vol = Vo2 = 15 - (0,5 rnA)(lO kO) = 10 V

--,

18 Dispositivos e Circuitos Eletronicos Cap. 12 Volume 1I

Figura 12.19 (Exemplo 12.5)

+ 15V

10kQ

10kQ

100Q

100 Q

10kQ

4kQ

-= 4,7 kQ

-IS V

Exemplo 12.6

Para estudar os efeitos dos transistores nao-casados e a variabilidade dos parametres sobre 0 balance do amplificador diferencial na Figura 12.19, use 0 SPICE para calcular as tens5es cc de saida nos coletores, vol e vo2' e as correntes lEI e IE2, nos emissores de cada lado, quando:

1. os transistores estao perfeitamente casados;

2. ~I = 80 e ~2 = 120; e

3. ~I = ~2 = 100; as correntes de saturacao sao lsI = 1 X 10-16 A, Is2 = 1,2 X 10-16 A e as temperaturas sao de O°C, 27°C, 50°C e 100°C.

Suponha que 0 valor de ~3 esteja fix ado em 250. As bases de QI e Q2 estao aterradas. (Portanto, em urn amplificador perfeitamente balanceado, a tensao de saida diferencial deve ser 0.)

1. A Figura 12.20(a) mostra 0 circuito e os arquivos de entrada para 0 SPICE, caso os parametres dos transistores QI e Q2 sejam identic os (que sao os valores normais - default). VEl e VE2 sao fontes de tensao usadas para medir as correntes do emissor em cada lado do amplificador. Conforme pode ser visto na Figura 12.20(b), os resultados da analise .DC mostram que as tens5es de saida e as correntes do emissor de cada lado sao identicas. Seus valores estao muito pr6ximos dos ca1culados no Exemplo 12.5.

2. Quando a declaracao .MODEL para QI mudar de modo que BF = 80 e para Q2 mudar de modo que BF = 120, os resultados da analise .DC (Figura 12.20(c)) mostrarao que 0 amplificador esta desbalanceado. A diferenca entre as tensoes de entrada esta sendo vista como sendo de 10,07 V - 10,05 V = 20 mV e a diferenca nas correntes do emissor e de 0,4995 - 0,4988 rnA = 0,7 IlA.

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

19

Figura 12.20 (Exemplo 1.6)

VCC 15V

RCI 10K

EXAMPLE 12.6 VEE 0 115V RE3124K R1134.7K R23010K

Q3 43 2 TRAN3 VEI540V

VE2 6 4 OV

REI 57100 RE268100 QI907TRANI

Q2 1008 TRAN2

RCI 9 II 10K

RC2 10 II 10K

VCC II 0 15V .MODEL TRANI NPN .MODEL TRAN2 NPN .MODEL TRAN3 NPN .DC VCC 15 15 I

. PRINT DC V(9) V(IO) I(VE1). I(VE2) .END

VEE @15V

(a)

EXAMPLE 12.6

DC TRANSFER CURVES

TEMPERATURE = 27.000 DEG C

VCC 1.500E+Ol

(b)

V(9) V(lO) I (VEl) I (VE2)

1.006E+Ol 1.006E+Ol 4.991E-04 4.991E-04

DC TRANSFER CURVES

TEMPERATURE = 27.000 DEG C

VCC

1. 500E+Ol

(c)

V(9) V(lO) I(VE1) I(VE2)

1.007E+Ol 1.005E+Ol 4.995E-04 4.988E-04

AV = ME=
Temp. Vol Vo2 Vol - Vo2 lEI IE2 IE2 - lEI
(0C) (V) (V) (V) (rnA) (rnA) (IlA)
° 10,25 9,959 0,291 0,480 0,5091 29,1
27 10,21 9,904 0,306 0,4836 0,5147 31,1
50 10,18 9,857 0,323 0,4867 0,5194 32,7
100 10,11 9,755 0,355 0,4938 0,5298 36,0
(d) 20 Dispositivos e Circuitos Eletrtmicos Cap. 12 Volume II

3. Para estudar os efeitos da variacao da temperatura sobre 0 balance do amplificador, as declaracoes .TEMP 0,27,50 e 100 devem ser acrescentadas aos arquivos dos dados de entrada, As declaracoes .MODEL sao modificadas de modo que Qj e Q2 tenham uma vez mais 0 mesmo valor de ~, mas agora especificamos IS = E-16 para Qj e IS = 1,2 E-16 para Q2' A tabela na Figura 12.20(d) resume os resultados da analise do SPICE em cada valor de temperatura. Vemos que as duas tens6es de saida dirninuem e as duas correntes de emissor aumentam com a elevacao da temperatura. Contudo, 0 resultado mais importante, do ponto de vista normal de urn amplificador diferencial, e que a tensao diferencial de saida e a diferenca nas correntes do emissor aumentam ambas com a temperatura. Logo, 0 grau de desbalanceamento aumenta com a elevacao da temperatura.

Exemplo 12.7

Supondo que 0 ~ de cada transistor Qj e Q2' na Figura 12~, seja de 100 e que a resistencia de safda no coletor de Q3 seja de 500 kn, calcule:

1. a resistencia diferencial de entrada;

2. 0 ganho em modo comum com saida simples; e

3. a razao de rejeicao em modo comum com safda simples.

Soluciio

1. A resistencia do emissor em pequeno sinal de Qj e Q2 e

r "" 0,026 = 0,026 = 52 0

e IE 0,5 rnA

Pel a Equacao 12.21, rid = 2(~ + l)(re + RE ) = 2(101)(52 + 100) = 30,7 kO. (A resistencia do transistor da fonte de corrente e alta 0 suficiente para que possamos despreza-la neste calculo.)

2. Asequacoes 12.22 e 12.23 sao para 0 caso de RE= 0. Quando a resistencia REfor incluida em cada

circuito do emissor, 0 ganho em modo comum com saida simples sera .

-104

----------;- "" -10-2

52 + 100 + (2)(0,5 X 106)

3. Pel a Equacao 12.20, 0 ganho de safda simples e

-104 = -329

2(52 + 100) ,

Portanto, a CMRR com a satda simples e

32,9 = 3.290 10-2

ou 70,3 db.

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

21

A Figura 12.21 mostra uma tecnica popular de polarizacao usada nos circuitos integrados. Lembre-se de que no Capitulo 6 (Volume I) Q3 e Q4 formam um espelho de corrente, 0 qual tem a vantagem de refletir a corrente Ix atraves de outros trarisistores como Q4 para fornecer a corrente de polarizacao para outros estagios. Q3

e um transistor conectado como diodo, e '

(12.27)

Com a condicao de que os ~s de Q3 e Q4 tern razoavelmente valores altos, a corrente constante I'" Ix'

Um outro meio popular de polarizacao nos circuitos integrados e atraves da fonte de corrente de Widlar, mostrada na Figura 12.22. Nesse circuito, a corrente I constante nao e igual it corrente de referencia Ix, mas e, em vez disto, uma pequena fracao de Ix, conforme determinado pelo resistor R. A vantagem desse circuito e que as correntes constantes com valores menores podem ser geradas sem 0 usa de valores maiores de resistencia. Como Q1 e um transistor conectado como diodo, sua tensao base-emissor e de cerca de 0,7 V. Conforme pode ser visto na Figura 12.21, apenas parte dessa ten sao aparece sobre R, de modo que a tensao base-emissor de Q2 e menor que 0,7 V. Portanto, IB e um valor menor proximo ou abaixo do joelho de Q2 e I S proporcionalmente menor. Supondo que os transistores estao casados, podemos mostrar que Ix else relacionam por meio da equacao

(12.28)

Figura 12.21

Utilizacao de urn espelho de corrente para polarizar urn amplificador diferencial. I "" Ix'

( reflexo de ~x para) outros estagios

Figura 12.22

I

~

Fonte de corrente de Widlar, usada para fornecer pequenos valores de corrente de polarizacao I. Ix e uma corrente de referencia.

+

O,7V R

-!

22 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

onde VT"" 0,026 a temperatura ambiente. Observe que a Equacao 12.28 nao pode ser resolvida para I usando metodos algebricos diretos. Para encontrar a solucao, sent necessario um processo de ensaio e erro ou iterativo, por meio do qual os valores de I sao experimentados ate que um satisfaca a Equacao 12.28. Esse tipo de procedimento de calculo torna-se muito mais facil se for utilizado um eomputador.

Exemplo 12.8

o resistor R na Figura 12.22 e de 4,3 kO e a queda de ten sao nele e de 0,18 V. Se Is = 1,2 !lA, a temperatura ambiente, qual sera 0 valor da corrente de referencia Ix?

Soluciio.

A corrente no emissor de Q2 e a corrente no resistor R:

I = 0,18 V = 41 86 A

E 4,3 kO ,!l

A corrente de polarizacao I e a corrente em Q2:

Pela Equacao 12.28

I = 40,67!lA = Ixe-o"s/o,o26

Ix = 40,67!lA = 41 3 mA

9,85 x 10-4 '

Cargas Ativas nos Circuitos Integrados

Em vez de usar resistores em serie com os coletores de Q, e Q2 em um amplificador diferencial, muitos projetos de circuito integrado empregam transistores para obter cargas ativas para Q, e Q2' A Figura 12.23 mostra uma configuracao muito usada. Nessa ilustracao, os transistores PNP Q3 e Q4 formam um tipo de espelho de corrente, mas a corrente em Q3 conectado como diodo e determinada pelo sinal de entrada de Q,. De fato, a corrente que circula de um lade do amplificador diferencial e refletida para 0 outro.

Figura 12.23

Utilizacao dos transistores PNP

para forrnarcargas ativas para Q1 e Q2 em urn amplificador diferencial. o amplificador opera com uma saida simples, v 02'

Volume II

Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

23

Como Q3 funciona como urn diodo polarizado diretamente, a resistencia no circuito do coletor e muito baixa e QI tern urn ganho de tensao baixo. Por outro lado, a resistencia no circuito do coletor de Q2 e a resistencia de alto valor do coletor de Q4' de modo que 0 ganho de Q2 e muito alto. Por esta razao, 0 amplificador funciona normalmente com uma safda simples, com voz' Observe que nao ha inversao de fase no ganho com safda simples vo/(Vil - viZ)·

A razao de rejeicao em modo comum do amplificador na Figura 12.23 apresenta urn valor muito alto.

Suponha que os transistores estao casados, a corrente I de polarizacao divide-se igualmente entre os dois lados e todos os dispositivos apresentam a me sma resistencia de emissor em pequeno sinal: re "" 0,026/(1/2). Como 0 amplificador nao esta balanceado, a analise para determinar seu ganho e complexa e nao sera reproduzida aqui. Podemos mostrar, contudo, que 0 ganho com safda simples e dado por

(12.29)

on de r02 e r04 sao as resistencias de saida do coletor de Q2 e Q4 em pequeno sinal.

Exemplo 12.9

Calcule 0 ganho de tensao com saida simples vo/(Vil - va) do amplificador diferencial mostrado na Figura 12.24. Suponha r02 = r04 = 100 kQ e que todos os transistores estao casados.

Soluedo. Pela Equacao 12.27, 0 espelho de corrente formado por Qs e Q6 produz uma corrente de polarizacao de

15 + 15 - 0,7 = 244mA

12 x 103 '

Portanto, as correntes de emissor em Q 1 e Q2 sao

IE = 112 = (2,44 mA)/2 = 1,22 rnA

re"" 0,026/(1,22 m A) = 21,3 Q

Figura 12.24 (Exemplo 12.9)

24 Dispositivos e Circuitos Eletrtmicos Cap. 12 Volume II

Pel a Equacao 12.29,

(100 X 103) II (100 X 103) 21,3

2.347

12.5 INTRODUCAO AOS AMPLIFICADORES OPERACIONAIS

Urn amplificador operacional e basicamente urn amplificador diferencial modificado pela adicao de outros componentes que melhoram 0 funcionamento e proporcionam certas caracterfsticas especiais. As caracterfsticas principais de urn amplificador operacional sao as seguintes:

1. E urn amplificador cc (com acoplarnento direto).

2. Deve apresentar ganho de tensao muito alto - idealmente infinito.

3. Deve apresentar impedancia de entrada muito alta - idealmente infinita.

4. Deve apresentar impedancia de saida muito baixa - idealmente zero.

S. A saida deve ser exatamente de 0 V quando as entradas forem 0 V.

6. A safda deve ter possibilidade de mudar para ambas as polaridades positiva e negativa.

7. Deve apresentar uma CMRR muito alta.

8. Deve funcionar com uma safda simples e uma entrada diferencial (embora uma entrada seja geralmente aterrada, conforme sera visto a seguir).

9. Deve ter recursos especiais demandados por aplicacoes particulares que incluem parametres como nfvel de rufdo, resposta de frequencia e taxa de inclinacao, que serao estudados no Capitulo 13.

o nome amplificador operacional e derivado de aplicacoes do amplificador que torn am possfveis as caracterfsticas anteriormente citadas: 0 funcionamento como uma precisa operacao matematica do sinal de entrada, incluindo soma, subtracao e integracao de tensao. As caracterfsticas 2 e 3 sao particularmente importantes para esses tipos de aplicacoes e no Capitulo 13 exploraremos como essas e outras caracterfsticas contribuem para muitas outras aplicacoes titeis dos amplificadores operacionais. Nosso interesse neste momenta e pelos metodos de circuito usados para transformar urn amplificador diferencial em urn amplificador operacional.

o estagio de entrada de todo amplificador operacional e urn amplificador diferencial. Para que a impedancia de entrada seja alta, 0 estagio diferencial pode ser construido com FETs, ou po de ser usado urn circuito adicional, tal como urn seguidor do emissor, para aumentar a impedancia vista em cada entrada. Os componentes no estagio de entrada devem ser bern casados, a fim de obter 0 melhor balance possfvel na operacao diferencial. Isto e importante para garantir que a safda do amplificador operacional seja uma representacao precisa da tensao diferencial de entrada, que a satda seja exatamente zero quando as entradas forem zero e que a CMRR seja alta. Idealmente, as caracterfsticas do componente devem ser independentes da temperatura. Qualquer variacao que ocorrer deve provocar outra; isto e, os parametres do dispositivo devem mudar do mesmo modo e a me sma taxa quanta as variacoes da temperatura. Casamento e consequencias das caracterfsticas sao, obviamente, mais bern obtidos na construcao do circuito integrado, e virtualmente todos os amplificadores operacionais modernos sao feitos sob a forma de circuitos integrados. Muitos projetos incluem urn recurso para compensacao da temperatura, a fim de minimizar os efeitos da temperatura.

o ganho de tensao e obtido por meio de amplificadores com multiestagios, em que pelo menos urn deles e geralmente urn estagio diferencial. Em algum ponto da amplificacao no multiestagio, a safda torna-se de safda

Volume II Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

25

simples. J a vimos que 0 ganho com a safda simples e a metade do valor do ganho com a safda dupla, de modo que esta conversao resulta em uma perda indesejavel no ganho de tensao. Alguns projetos incorporam circuitos que eliminam essa perda de modo criativo, mas nao teremos tempo para detalhar a teoria complexa envolvida.

Para permitir a excursao da tensao de saida pelos valores positivo e negativo e necessario 0 uso de uma fonte de alimentacao simetrica, Essa fonte e geralmente composta de valores iguais e opostos de tensao, Urn exemplo tipico e de ±15 V. Para obter urn valor de tensao zero quando as entradas forem zero, 0 amplificador deve ter incorporado urn circuito de deslocamento de nivel, que elimina qualquer valor de tensao de polarizacao diferente de zero que poderia de algum modo aparecer na saida. E claro que isto nao pode ser conseguido com urn capacitor de acoplamento, porque precisamos de uma resposta em cc. 0 deslocamento de nfvel e geralmente posicionado pr6ximo ou no estagio de saida.

12.6 ANALISE DO CIRCUITO DE UM AMPLIFICADOR OPERACIONAL

A Figura 12.25 mostra urn amplificador operacional simples que podemos usar como exemplo para identificar e analisar os componentes funcionais importantes estudados na secao anterior. QJ e Q2 formam 0 estagio da entrada diferencial. Os sinais de entradas sao mostrados aterrados porque vamos neste momenta realizar uma analise cc do amplificador total, e desejamos nos certificar de que a saida e 0 V sob essas condicoes. Os resistores de 50 Q nos emissores de QJ e Q2 servem para aumentar a impedancia de entrada do amplificador e fazer com que 0 estagio fique menos sensivel as variacoes em re, conforme estudado na Secao 12.4. Q3 e Q4 formam urn amplificador diferencial nao-balanceado que fornece urn ganho de tensao adicional. Observe que as entradas sao acionadas pel as saidas do primeiro estagio diferencial e que ele tern uma saida simples. Qs executa a funcao de deslocador de nivel, conforme veremos. Q6 e urn seguidor do emissor cuja safda e tambem a safda do amplificador operacional. Q7 e Q8 sao fontes de correntes constantes que polarizam os dois estagios diferenciais. Observe que essas fontes compartilham de urn divisor de tensao comum na base dos transistores.

As tens6es cc (em relacao ao terra) e as correntes cc no amplificador estao descritas na figura.

Comecamos nossa analise cc determinando as correntes de polarizacao fornecidas por Q2 para 0 estagio diferencial de entrada. 0 divisor de tensao na base de Q7 fornece urn valor tensao na base de

v = [ 10 kQ ] (-15 V) = -10 2 V

B7 (10 kQ) + (4,7 kQ) ,

Portanto, a tensao no emissor de Q7 e VB7 - 0,7 = -10,9 V e a corrente de emissor e

(15 - 10,9) V = 04mA

10,2kQ '

Supondo as condicoes casadas, essa corrente divide-se igualmente entre QJ e Q2 e como ICl = IC2 ~ lEI = I E2 = (0,4 mA)/2 = 0,2 mA, as tensoes nos coletores em QJ e Q2 sao VCl = Ve2 = Vee - IeRe = 15 - (0,2 rnA)(25 kQ) = 10 V. Como as bases de QJ e Q2 estao aterradas, seus emissores estao em aproximadamente 0 - 0,7 = -0,7 V e a pequena queda em cada resistor de 50 Q [(50 Q) x (0,2 rnA) = 0,01 V] faz com que 0 coletor de Q7 fique com 0 mesmo potencial (-0,71 V).

Podemos analisar agora a polarizacao do segundo estagio diferencial. Como VB8 = VB7 = -10,2 V, 0 emissor de Q8 esta em VE8 = VB8 .; 0,7 = -10,9 V. Portanto

(15 - 10,9) V

=

2,27kQ

1,8mA

26 Dispositivos e Circuitos Eletronicos Cap. 12 Volume 11

+ 15 V
0,2mA 0,2mA 0,9mA 0,9mA 1,SmA
l l l ~ t
1,53 kQ
3,3 kQ
25kQ 25kQ 12,7V 3mA
+ 12 V
+ 10V Q5 1
+lOV
1,SmA
1
-=
-0,7V -0,7V
50JQ 50fQ + 9,3 V 1,8mA
1
.=.
+0,7V Figura 12.25

Amplificador operacional

simples incorporando os estagios diferencial, de ganho e deslocador

de nivel. Todos os valores de tensao mostrados sao cc em relacao ao terra.

0,4mA
~ 10 kQ
Q7 -10,2V -10,2 V Qs
-10,9 V -10,9 V 1,8mA 10,47kQ
0,4mA ~
1 4,7 kQ
10,2kQ 2,27 kQ
-15 V A corrente de 1,8 rnA divide-se igualmente entre Q3 e Q4' de modo que a tensao no coletor de Q4 e de VC4:;::: Vce - leRc :;::: 15 - (0,9 mA)(3,3 ko.) :;::: 12 V. Como as bases de Q3 e Q4 sao acopladas diretamente aos coletores de Qj e Q2' as tensoes nas bases sao VB3 :;::: VB4 :;::: 10 V. As tensoes nos emissores sao VE3 :;::: VE4 :;::: 10 V - 0,7 :;::: 9,3 V.

A base do transistor PNP deslocador de nfvel, Qs' esta acoplada diretamente em Q4' de modo que VB5 :;::: 12 V. Portanto, Q5 tern uma tensao de emissor de VES :;::: VBS + 0,7 :;::: 12,7 V. (Lembre-se de que 0 emissor de urn transistor PNP e 0,7 V mais positivo que sua base.) A corrente no emissor em Qs e

1

(15 - 12,7) V :::: 1 5 rnA

1,53kn '

Como Ics"" IE5, 0 coletor de Qs esta em Vcs :;::: (/c5)(10,47 ko.) - VEE:;::: (1,5 mA)(1O,47 ko.) - 15 :;::: +0,7 V. Observe que Q5 desloca 0 nivel porque seu coletor pode ficar positivo e negativo. (A juncao coletor-base de Qs permanecera polarizada reversamente quando 0 coletor for negativo e quando seu valor for 12 V positivo.) 0 coletor de Q4' por outro lado, deve ser sempre mais positivo que sua base (+10 V).

Como a base do transistor de safda, Q6' esta em 0,7 V, seu emissor esta em ° V e vemos que a safda do amplificador e de ° V. A corrente de polarizacao em Q6 e (0 - VEE)/5 ko. = (15 V)/(5 ko.) = 3 rnA. Conclufrnos assim nossa analise cc.

Em urn amplificador operacional pratico, algumas das funcoes que descrevemos sao obtidas de modo mais elaborado. Por exemplo, as fontes de correntes constantes de polarizacao sao implementadas com espelhos de correntes e ou fontes de Widlar e as cargas ativas sao usadas no lugar dos resistores do coletor. Essas variacoes foram descritas na Se9ao 12.4, e em qualquer caso os principios funcionais dos projetos mais elaborados sao os

Volume II Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

27

mesmos que conduzem nossa analise simples. 0 exemplo a seguir mostra como executar uma analise em pequeno sinal do amplificador.

Exemplo 12.10

Suponha que os transistores na Figura 12.25 sao casados e que todos eles tenham ~ = 100. Desprezando a resistencia de safda do coletor de cada transistor (supondo que seu valor seja 00), caIcule:

1. '0 ganho de tensao vj(Vil - va);

2. a resistencia de entrada diferencial do amplificador; e

3. a resistencia de safda do amplificador.

Soluciio

1. A carga acionada pelo estagio diferencial de entrada e a resistencia diferencial de entrada rid34 do segundo estagio, Como 1£3 = lE4 = 0,9 rnA,

0,026 = 289Q

re3 = re4 "" 0,9 rnA '

Portanto, rid34 = ~(re3 + re4) = 100(28,9 + 28,9) = 5,78 kQ.

o circuito equivalente ca do primeiro estagio mostrado na Figura 12.26. 0 ganho de tensao com saida dupla e dado por

-(resistencia no circuito do coletor) (resistencia no circuito emissor)

-(ReI + Rd II rid34 2RE + reI + re2

(12.30)

Como lEI = lE2 = 0,2 rnA,

0,026 0,2 rnA

= 130Q

Portanto,

-[(25 kQ) + (25 kQ)] II (5,78 kQ) =: -144

2(50 Q) + (130 Q) + (130 Q) ,

A resistencia ca da carga acionada pelo segundo estagio e a resistencia de entrada vista para dentro da base de Qs: riS = ~(reS + RES)' Como lES= 1,5 rnA, reS"" 0,026/(1,5 rnA) = 17,3 Q. Portanto, riS = 100[(17,3 Q) + (1,53 kQ)] = 154,73 kQ.

o segundo estagio opera com safda simples e seu ganho e

(3,3 kQ) II (154,73 kQ) =: 55 9

(28,9 Q) + (28,9 Q) ,

28 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

Figura 12.26 (Exemplo 12.10)

Circuito equivalente ca do estagio de entrada, mostrando a resistencia diferencial de entrada do segundo estagio conectado com os coletores.

25 kQ rid34
5,78 kQ
vii
Q1
50Q 25 kQ

50Q

O,4mA

A resistencia no circuito do coletor do estagio deslocador de nfvel (Qs) e (10,47 kO) II r'6' onde r'6 e a resistencia de entrada vista para dentro da base de Q6' Como 1E6 = 3 rnA, re6 "" 0,026/(3 rnA) = 8,7 0 e r'6 = ~(re6 + RE6) = 100[(8,7 0) + (5 kO)] "" 500 kO. Portanto, 0 ganho de Qs e

VoS -(10,47 kO) II r'6 = -(10,47 ill) II (500 kO) = -6 6

v04 RES + reS (1,53 ill) + (17,30) ,

Finalmente, 0 ganho do estagio de saida do seguidor do emissor e

rL6 5 kO

_.....:=_ = ------ "" 1

rL6 + re6 (5 kO) + (8,70)

o ganho total do amplificador e 0 produto dos ganhos calculados para os estagios:

Va

_.::..___ = (-14,4)(55,9)(-6,6)(1) = 5.312

Vll - V'2

(Ele nao pode ser considerado urn ganho de tensao muito alto para os amplificadores operacionais modemos.)

2. A resistencia diferencial, observando 0 primeiro estagio, e "tav: "" ~(rel + re2 + 2RE) = 100(130 + 130 + 100) = 36 kO.

3. Lembre-se de que a resistencia de saida de urn estagio seguidor do emissor e

No nosso caso, RB II "s = (10,47 kO) II (ro(Qs) = 10,47 kO. Portanto,

r, = (5 kO) II [ (8,7 0) + 10':~lkO] = 1120

Volume II Cap. 12

Circuitos amplificador diferencial e amplificador operacional ...

29

EXERCfclOS

Segao 12.1 Introduciio

12.1. Escreva a expressao matematica da tensao diferencial para cada urn dos seguintes pares (VI - v2) e esboce sua forma em funcao do tempo.

a. VI = 4 sen rot, v2 = 2

h. VI = 10 sen rot, v2 = 6 sen rot

c. VI = 0,02 sen rot, v2 = -0,02 sen cot

d. VI =4+ 0,01 sen rot, v2 = 4 - 0,01 sen roz

Segao 12.2

Amplificador Diferencial Ideal

12.2. 0 ganho de ten sao de cada transistor no amplificador diferencial ideal mostrado na Figura 12.4 e va/vbe = -160. Se ViI for de 40 mV de pico senoidal e vi2 = 0, calcule: tVbe = Lie1

a. 0 valor de pico de Vel; 9i)m\j 2

h. 0 valor de pica de Val; -'6.2'-1

c. 0 valor de pica de va2; e 'b If).; Y

d. 0 ganho de tensao va/viI' - ~O

12.3. Uma sen6ide com 40 mV de pico que esta defasada em relacao a Vii esta aplicada em Vi2' no amplificador do Exerc:fcio 12.2. Calcule:

12.5.

a. os ganhos de tensao com saida simples Va/(Vil - vi2) e Va/(Vil - vi2); e - go, oj &0

h. 0 ganho de tensao com saida dupla (val -

V o2)/(Vil - Vi2)· t&D

Repita 0 Exercfcio 12.3 se 0 sinal aplicado em vi2 for de 40 m V de pico senoidal que esta em fase com Vii' (Pense cuidadosamente.)

o amplificador diferencial ideal com BJT mostrado na Figura 12.2 esta polarizado, de modo que uma corrente de 0,75 rnA circula em cada emissor. Se Rc = 9,2 kQ, calcule:

a. os ganhos de tensao com saida simples vo/(Vil - Vi2) e Va/(Vil -Vi2); e

h. 0 ganho de tensao com safda dupla (vol - v02)/(Vil - vi2).

12.6. Se cada urn dos transistores no amplificador diferencial do Exercfcio 12.5 tiver urn ~ = 120, calcule a resistencia diferencial de entrada do amplificador.

12.7. 0 ~ de cada transistor no amplificador diferencial ideal mostrado na Figura 12.27 e de 100. Ca1cule:

a. as tens6es cc de safda Vol e V02;

h. 0 ganho de tensao com saida dupla; e

c. a resistencia diferencial de entrada.

¥c,-::_ Ycc-1c.Rc

+ l2V

'io :12. - ii ;10

1 "

"01:C' Vo -: Sv 2-

~ ~~~------

IOkQ

lOkQ

Ie c; .Bcb~ t: j'1.

,~ .. r/\

¢.

1\:;: Vc = F"<:. d'9,~5 (c>

-=

Figura 12.27 (Exercfcio 12.7)

. ,

12.8. A fonte de corrente no Exercfcio 12.7 foi mudada para 1 rnA. Se Vii for 16 mV de pica senoidal e Vi2 = 0, ca1cule os valores de pico de Vol e v02'

12.9.

Os FETs no amplificador diferencial ideal mostrado na Figura 12.28 tern IDSS = 10 rnA e Vp = -2 V. Calcule:

a. as tens6es cc de saida Vol e vo2;

5ilfl?\e'J

h. 0 ganho de tensao com safda ~ vo/

(ViI - vi2); e

c. a tensao diferencial de saida quando a tensao diferencial de entrada for de 50 m V rms.

30 Dispositivos e Circuitos Eletronicos Cap. 12 Volume II

+ lSV

8kQ

c. 0 ganho de tensao com saida dupla (vol - v 02)1 (vi! - vi2).

S kQ + IS V

20kQ

20kQ

Figura 12.28 (Exercfcio 12.9)

;2.1~)AS entradas para 0 amplificador diferencial no / Exercfcio 12.9 sao vi! = 65 mV rms e ViZ = 10 mV / rms. vi! e Vi2 estao em fase. Calcule os valores rms de vol e vo2'

Se~ao 12.3

Pariimetros em Modo Comum

12.11. Urn amp1ificador diferencial tern CMRR = 68 db e urn ganho no modo diferencial de 175. Calcule 0 valor rms da tensao diferencial de safda quando 0 sinal em modo comum for de 1,5 mV rms.

~,>- .. ~.

12.12. '0 sinal de rufdo comum as duas entradas de urn amplificador diferencial e de 2,4 m V rms. Quando uma tensao diferencial de entrada de 0,1 V rms for aplicada no amplificador, cada safda deve ter urn nfvel de 4 V rms. Supondo que 0 amplificador nao produza ruido e que a componente do rufdo na ten sao diferencial de saida nao deva ser maior que 500 m V rms, qual e 0 valor mmimo de CMRR, em decibeis, que 0 amplificador deve ter?

Se~ao 12.4

Amplificadores Diferenciais Prdticos

12.13. Os transistores na Figura 12.29 estao casados e tern BI = B2 = 85. Calcule:

a. Os valores cc de Vol e vo2;

b. a resistencia diferencial de entrada; e

60Q

O,SmA

60Q

=-

Figura 12.29 (Exercfcio 12.13)

12.14. Se 0 ganho em modo comum vo/vcm no amplificador do Exercfcio 12.13 nao deve ser maior que 0,5, qual e 0 valor mfnimo permitido para a resistencia da fonte de corrente constante?

12.15. Os transistores QI e Q2 da Figura 12.30 estao casados e tern B = 140. A resistencia de saida do coletor de Q3 e de 280 ko.. Calcule:

+ lOY

6,SkQ

1 kQ

-lOY

3 kQ

6,S kQ

Figura 12.30 (Exercfcio 12.15)

Volume II Cap. 12

Circuitos amplificador diferencial e amplijicador operacional ...

31

a. os valores de tensao de saida cc de vol e VoZ;

b. a resistencia diferencial de entrada;

c. 0 valor de CMRR com safda dupla; e

d. 0 valor de CMRR com safda simples. 12.16 .. Repita 0 Exercfcio 12.15 quando os resistores de 40 n forem conectados em serie ao emissor de o, e Qz.

12.17. As entradas para os transistores casados na Figura 12.31 sao ViI == 50 mV rms e vi2 == 30 mV rms. As entradas estao em fase. Calcule os valores rms de vol e (Vol - Vo2)'

+ 15 V

9kQ

9kQ

15 kQ

+ 15V

-15 V

Figura 12.31 (Exercicio 12.17)

12.18. No amplificador do Exercicio 12.17, como os valores de vol e (Vol - Vo2) sao afetados por urn aumento na tensao de alimentacao positiva? E por urn aumento na tensao negativa?

12.19. Usando a Equacao 12.28, verifique que a corrente constante na fonte de corrente de Widlar mostrada na Figura 12.22 e de 10 IlA quando R == 12,22 kn e a corrente de referencia e de 1,1 rnA. Use as condicoes da temperatura ambiente.

12.20. A corrente constante na fonte de corrente de Widlar mostrada na Figura 12.22 e de 15 IlA

quando R == 5 kn. Qual e a corrente de referencia? Use a temperatura ambiente.

12.21. Projete uma fonte de corrente de Widlar (calcule 0 valor de R) que produzira uma corrente constante de 12 IlA a temperatura ambiente, quando a corrente de referencia for de 1 rnA. (Sugesttio: Resolva a Equacao 12.28 para R.)

12.22. Os sinais de entrada para 0 amplificador mostrado na Figura 12.32 sao vi! == 0,01 V de pico e ViZ == 0,03 V pico. Os transistores estao casados e Q2 e Q4 devem ter ambos uma resistencia de saida de 60 kn. Se Vii e vi2 estao defasados, calcule 0 valor de pico de voz'

+Z2 V

O,6mA

Figura 12.32 (Exercicio 12.22)

Sec;ao 12.6

Analise do Circuito de um Amplijicador Operacional

12.23. Se 0 resistor do coletor de Q4' de 3,3 kn no amplificador operacional mostrado na Figura 12.25 mudar para 4 kn, a tensao de saida do amplificador nao sera mais de 0 V quando as entradas forem de 0 V. Qual e 0 novo valor de resistor que pode ser usado para substituir 0 resistor do ernissor de 1,53 kn de Qs a fim de retornar a saida do amplificador para 0 V?

12.24. Com as variacoes feitas no Exercicio 12.23, qual deve ser 0 novo valor do ganho de ten sao do amplificador VJ(Vil - ViZ)?

32 Dispositivos e Circuitos Eletronicos Cap. 12 Volume 11

12.25. Se 0 resistor de 4,7 kn no circuito da fonte de corrente constante de polarizacao da Figura 12.25 aumentasse 10%, todos os valores de tensao e corrente mudariam no amplificador operacional. Examinando 0 fato de que a tensao cc de safda do amplificador nao continua sendo ° V, qual deve ser 0 novo valor do ganho de tensao?

12.26. Se 0 resistor de 4,7 kn no circuito da fonte de corrente constante de polarizacao da Figura 12.25 .aumentasse 10%, a saida do amplificador operacional nao continuaria com 0 V quando as entradas fossem ° V.

a. Qual deve ser 0 novo valor cc da safda?

b. Qual deve ser 0 novo valor do resistor que deve substituir 0 resistor de 4,7 kn na base de Q6 a fim de retomar a saida a ° V?

EXERCiclOS COM 0 SPICE

12.27. 0 amplificador diferencial com JFET na Figura 12.12 tern VDD = 24 V, RD = 3 kn e uma fonte de corrente constante que fomece a corrente de polarizacao. Para estudar os efeitos da variabilidade nos parametres sobre 0 balance do amplificador, use 0 SPICE para encontrar as tens6es de safda cc, Vol e Vo2 e as correntes em cada fonte, lsI e Is2' quando.

a. QI e Q2 estao perfeitamentecasados, tendo Vp = -2 V e IDss = 12 rnA;

b. QI tern Vp = -1,8 Ve Q2 tern Vp = -2,2 V, enquanto I DSS = 12 rnA para os dois;

c. as condicoes em (b) continuam, mas foram conectados resistores de 100 n em serie com 0 FET de cada fonte.

Para cada caso, use os resultados simulados pelo SPICE para ca1cular a diferenca nas tensoes de saida e a diferenca nas fon-

tes de correntes. Em especial, compare os casos (b) e (c) e faca urn comentario.

12.28. 0 amplificador diferencial na Figura 12.18 tern Re = 7,5 kn (nos dois lados), Vee = 15 V, VEE = -15 V, RI = 4 kn, R2 = 22 kn e RE3 = 3 kn. Os betas dos transistores sao ~I = 150, ~2 = 120 e ~3 = 180. As correntes de saturacao sao lsI = 1,2 X 10-16 A, Is2 = 0,8 X 10-16 A e Is3 = 1 X 10-16 A.

..

a. Use 0 SPICE para ca1cular 0 ganho de tensao no modo diferencial e 0 ganho de tensao em modo comum com 1 kHz. Use os resultados para 'calcular a CMRR em decibeis.

b. Repita 0 item anterior quando forem conectados resistores em sene aos emissores de QI e Q2' Comente 0 efeito desses resistores.

12.29. A fonte de corrente de Widlar na Figura 12.22 tern VEE = -15 V e R = 12 k.Q. A corrente de referencia Ix e fornecida pela fonte de corrente constante de 1 rnA. 0 coletor de Q2 tern resistencia de carga de 10 kn conectada ao terra. Use 0 SPICE para ca1cular a corrente de polarizacao I. Suponha que os parametros dos transistores sao nominais.

12.30. Os transistores na Figura 12.23 tern todos ~ = 150 e a ten sao direta de Early de 150 V. A tensao de alimentacao e de 15 V e a fonte de corrente con stante e de 3 rnA.

a. Use 0 SPICE para caIcular 0 ganho de tensao corn saida simples v o/(Vil - Vi2) com 1 kHz.

b. Usando os valores ca1culados pelo SPICE para ro2 e ro4' utilize a Equacao 12.29 para ca1cular 0 ganho de tensao com saida . simples. (CaIcule re a partir de 0,0261(112), onde I e a corrente constante da fonte de corrente de polarizacao.)

!!b

MAKRON Books

Teoria do Amplificador Operacional

13

13.1 AMPLIFICADOR OPERACIONAL IDEAL

Lembre-se de que 0 amplificador operacional e urn amplificador com acoplamento direto com duas entradas (diferenciais) e uma saida simples. No Capitulo 12, listamos nove caracterfsticas de urn amplificador operacional. Queremos agora entrar em detalhes sobre tres delas. Definiremos urn amplificador operacional ideal como sendo aquele que tern os seguintes atributos:

1. Ganho infinito.

2. Impedancia de entrada infinita.

3. Impedancia de safda zero.

Embora urn amplificador ' real nao possa satisfazer nenhum desses atributos, veremos que os amplificadores atuais tern val ores altos de ganho e de impedancia de entrada, alem de baixa impedancia de ~ que resulta em urn erro desprezivelmente baixo quando e feita a suposicao de suas caracteristicas ideais .. l)"m estudo detalhado 40 amplificador ideal sera, portanto, benefice para 0 entendimento de como os amplificadores praticos sao. usados, assim como a definicao de alguns conceitos te6ricos importantes que encontram larga aplicacao em muitas areas da eletronica.

A Figura 13.1 mostra 0 sfrnbolo-padrao de urn amplificador operacional. Observe que as duas entradas sao denominadas "+" e "_,, e que as entradas de sinais sao denominadas correspondentemente vt e vi-. Em relacao ao nosso estudo anterior sobre amplificadores operacionais, essas entradas correspondem a ViI e Vi2' respectivamente, quando a safda simples for vo2 (veja a Figura 12.2). Em outras palavras, se os sinais de entrada forem defasados, a saida do amplificador estara em fase com vt e defasada com vt Por esta razao, a entrada + e chamada de entrada ndo-inversora e a entrada _ e chamada de entrada inversora. Em muitas aplicacoes, uma das entradas do amplificador e aterrada, de modo que V 0 estara em fase com a entrada, se 0 sinal for conectado com 0 terminal da entrada nao-inversora, e Vo estara defasada, se 0 sinal de entrada for conectado com a entrada inversora. Essas ideias estao resumidas na tabela que acompanha a Figura 13.1.

Neste capitulo usaremos, daqui em diante, 0 termo amplificador com 0 significado de amplificador operacional. Alguns autores usam 0 termo amp. op. ou Aop.

33

34 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

v,

A

v·- v+ va
, t
-L 'V 'V
'V -L J"' v+ ,

Figura 13.1

Sfrnbolo do amplificador operacionalmostrando as entradas inversora (-) e nao-inversora (+).

Neste ponto, a seguinte pergunta talvez ja tenha ocorrido ao leitor: Se 0 ganho e infinito, por que a saida nao e uma forma de onda severamente ceifada? Teoricamente, se 0 amplificador tiver urn ganho infinito, uma tensao de entrada infinitesimal deve resultar em uma ten sao de saida infinitamente alta. A resposta, certamente, e que 0 gariho nao e realmente infinito, apenas muito alto. Entretanto, e verdadeiro que uma tensao de entrada muito pequena faz com que a saida do amplificador seja acionada ate seus limites extremos positivo ou negativo de tensao. A resposta pratica e que 0 amplificador operacional raramente e usado de modo que 0 ganho total seja aplicado a uma entrada. Em vez disto, sao conectados resistores externos ao amplificador para que 0 sinal sofra uma amplificacao muito menor. Os resistores reduzem 0 ganho por meio de urn sinal de realimentaciio, que sera estudado com detalhes logo a seguir.

Amplificador Inversor

Considere a configuracao mostrada na Figura 13.2. Nessa aplicacao muito usada do amplificador operacional, a entrada nao-inversora esta aterrada, vin esta conectada por meio de RI na entrada inversora e 0 resistor de realimentacao Rj esta conectado com a saida e a entrada vi-. Vamos chamar 0 ganho de tensao do amplificador de va = A(vt - vn. Como vt = 0, temos

v = -Av.:

a I

(13.1)

(Observe que v;n :f. vn. Queremos estudar a relacao entre va e v;n quando 0 valor de A for infinito.

Figura 13.2 .

Uma aplicacao do amplificador operacional em que urn sinal vin esta conectado por meio de RI. 0 resistor Rf fornece a realimentacao.

vJv;- = -A.

A

A Figura 13.3 mostra as tens6es e correntes que resultam quando 0 sinal v;n esta conectado. Pela lei de Ohm, a corrente ice simplesmente a diferenca de ten sao em Rp dividida por RI:

(13.2)

Volume II Cap. 13

Teoria do amplificador operacional

35

De modo similar, a corrente if e a diferenca de tensao em Rf' dividida por R;

(13.3)

Escrevendo a lei de Kirchhoff na entrada inver sora, temos

(13.4)

on de i - e a corrente que entra no amplificador pel a sua entrada inversora. Contudo, a impedancia de entrada de um amplificador ideal e infinita, 0 que implica que i : deve ser zero. Logo, a Equacao 13.4 e simplesmente

(13.5)

Substituindo as equacoes 13.2 e 13.3 em 13.5, obtemos

ou

(13.6)

Pel a Equacao 13.1,

(13.7)

Se agora usarmos a suposicao de que A = 00, veremos que -v jA = 0 e, portanto,

vi- = 0 (arnplificador ideal com A = co)

(13.8)

-. Vi--Vo

If=~

-. Vin- - Vi

II = ---X:-"

--

i:

-A

Figura 13.3

Tens5es e correntes resultantes da aplicacao de urn sinal de tensao vi".

36 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

Substituindo vi- = 0 na Equacao 13.6, obtemos

ou

(13.9)

Vimos que 0 ganho e negativo, 0 que significa que a configuracao e urn amplificador inversor. A Equacao 13.9 revel a tambem 0 fato excepcionalmente ritil de que 0 valor de v/vin depende apenas da raziio dos valores dos resistores e nao do amplificador em si. Uma vez que 0 ganho e a impedancia do amplificador permanecem muito altos, as variacoes nas caracteristicas do amplificador (devidas, por exemplo, as mudancas de temperatura ou da tolerancia dada pelos fabricantes) nao afetam 0 valor de vJv.; Por exemplo, se R1 = 10 kQ e Rf = 100 kQ, podemos ter certeza de que Vo = -[(100 kQ)/(10 kQ) ]vin = -10 vin' isto e, que 0 ganho e muito pr6ximo

. de -10, de acordo com a precisao dos resistores. 0 ganho v JVin e chamado de ganho em malha do amplificador, enquanto A e chamado de ganho em malha aberta. Nesta aplicacao, vemos que urn ganho em malha aberta extremamente alto, talvez de 106, e 0 responsavel pela resposta precis a do baixo ganho em malha fechada de 10. Esta e a essencia da maioria das aplicacoes do amplificador operacional: a troca de urn ganho muito alto disponivel por outro de menor valor, mas com caracteristicas previsiveis e precisas.

Na nossa demonstracao, usamos a suposicao de urn ganho infinito para obter vi- = 0 (Equacao 13.8). Nos amplificadores reais, com valor muito alto, mas com valores finitos de A, vr e uma tensao muito baixa, pr6xima de zero. Por esta razao, 0 terminal de entrada ao qual 0 resistor de realimentacao esta conectado e dito estar em urn terra virtual. Para fins de analise, fazemos sempre a suposicao de que vi- = 0, mas nao podemos realmente aterrar esse ponto. Como vi- e urn terra virtual, a impedancia vista pel a fonte de sinal que gera vin e R1 ohms.

Exemplo 13.1

Supondo que 0 amplificador operacional na Figura 13.4 seja ideal, calcule:

1. 2. 3.

o valor rms de Vo quando vin for de 1,5 V rms;

o valor rms da corrente no resistor de 25 kQ quando vin for de 1,5 V rms; e a ten sao de saida quando vin = -0,6 V cc.

Figura 13.4 (Exemplo 13.1)

137,5 kQ

Volume II Cap. 13

Teoria do amplificador operacional

37

Soluciio

1. Pela Equacao 13.9,

~ - -Rf _ -137,5kQ = -55

Vin - RJ - 25 kO '

Portanto, Iv) = 5,5 IVinl = 5,5(1,5 V rms) = 8,25 V rms.

2. Como vi- "" 0 (terra virtual), a corrente no resistor de 25 kO e

1,5Vrms 60 A

= Il rms 25kQ

3. va = (-5,5) vin = (-5,5)(-0,6 V) = 3,3 V cc. Observe que a tensao de saida e urn valor positivo cc quando a entrada e urn valor de tensao cc negativa e vice-versa.

Amplificador Nao-Inversor

A Figura 13.5 mostra outra aplicacao muito uti! de urn amplificador operacional, chamada de configuracao niio-inversora. Observe que 0 sinal de entrada vin e conectado diretamente a entrada nao-inversora e que 0 resistor RJ esta conectado a entrada inversora e ao terra. Nesta suposicao ideal com a impedancia de entrada infinita, nao M corrente circulando na entrada inversora, de modo que iJ = if' Logo,

(13.10)

Agora, conforme mostrado na figura,

(13.11)

Resolvendo a Equacao 13.11 para vi-, obtemos

(13.12)

Fazendo A = 00, 0 termo viA torna-se zero, e temos

V.- = v."

! !

(13.13)

Substituindo vt por vi- na Equacao 13.10, temos

vt va - vt

R; - Rf

(13.14)

38 Dispositivos e Circuitos Eletrimicos Cap. 13 Volume II

Resolvendo para v/vt e percebendo que vt = vin' obtemos

Vin

(13.15)

Figura 13.5

Amplificador operacional em uma configuracao nao-inversora.

A

Seguidor da tensao.

Figura 13.6

Vemos ela Equacao 13.8 que quando urn amplificador operacional esta conectado a uma configuracao inversora, com vt = 0, a suposicao de A = 00 nos leva a vi- = 0 (terra virtual), isto e, vi- = vt. Alem disto, na configuracao nao-i versora, a mesma suposicao nos leva aos mesmos resultados: vi- = vt (Equacao 13.13). Portanto, chegamos a rnportante conclusao geral de que a realimentacao, em conjunto com urn ganho de tensao muito alto, [orca as tens es nas entradas inversora e nao-inversora a ser aproximadamente iguais.

A Equac 0 13.15 mostra que 0 ganho em malha fechada do amplificador nao-inversor, assim como 0 amplificador inver or, depende apenas dos valores dos resistores externos. Uma outra vantagem do amplificador nao-inversor e que a impedancia de entrada vista por vin e infinita, ou pelo menos extremamente alta em urn amplificador real. Os amplificadores inversores e nao-inversores sao usados nas aplicacoes de escalas de tensao, em que se deseja multiplicar uma tensao precisamente por uma con stante fixa, ou fator de escala. A constante de multiplicacao no amplificador inversor e RjR, (que pode ser menor que 1) e 1 + RjR, (que e sempre maior que 1) no amplificador nao-inversor. Podemos obter uma larga faixa de valores constantes com a escolha conveniente de Rf e R" quando 0 ganho e a razao RjRp 0 que nao e 0 caso quando a razao do ganho e a razao 1 + R/R,. Por isto, 0 amplificador inversor e muito mais usado em aplicacoes de escalas precisas.

o lei tor pode querer saber por que e necessario usar urn amplificador para multiplicar uma tensaopor urn mimero menor que 1, visto que isto po de ser obtido tambem por urn divisor de tensao simples. A resposta e que 0 amplificador proporciona urn ganho de potencia para acionar a carga. Alem disso, 0 amplificador ideal tern uma impedancia de safda zero, de modo que a tensao de safda nao e afetada por variacoes na impedancia da carga. A Figura 13.6 mostra urn caso especial do amplificador nao-inversor, usado em aplicacoes em que ganho de potencia e isolamento de impedancia sao de maior interesse. Observe que Rf = 0 e R, = 00, de modo que, pel a Equacao 13.15, 0 ganho em malha fechada e v/vin = 1 + RjR, = 1. Esta configuracao e chamada de seguidor da tensiio porque va tern 0 mesmo valor e fase de vin' Assim como no seguidor do ernissor com BJT, ele apresenta

Volume II

Cap. 13

Teoria do amplificador operacional

39

alta impedancia de entrada e pequena impedancia de safda e e usado como urn amplificador de reforco (buffer), entre uma fonte de alta impedancia e uma carga de baixa impedancia.

Exemplo 13.2

Em uma determinada aplicacao, uma fonte de sinal com impedancia de fonte de 60 ko. produz urn sinal de 1 V rms. Este sinal deve ser amplificado para 2,5 V rms e acionar uma carga de 1 kQ. Supondo que a fase da tensao na carga nao seja importante, projete urn circuito com amplifi-

cador operacional para essa aplicacao. •

Como a fase nao e importante e 0 ganho de tensao exigido e maior que 1, podemos usar tanto 0 amplificador inversor quanta 0 uao-inversor. Suponha que voce decidiu usar a configuracao inver sora e que tenha escolhido arbitrariamente 0 valor de Rf = 250 ko.. Portanto,

Rf _ _ Rf _ 250 ko.

s, 2,5 ~ Rj 2,5 - 2,5

100kQ

Observe, contudo, que a fonte de sinal 've uma impedancia igual a R, = 100 ko. na configuracao inversora. Portanto, havera uma divisao de ten sao usual e a entrada para 0 amplificador sera realmente

( s, 1 [100kQ]

v. = 1 V rms = 1 V rms

In RJ + rs ( ) (100 kQ) + (60 kQ) ( )

0,625Vrms

Logo, 0 valor da safda amplificada na saida e

Rf ... 250kQ

va = Rj (0,625 V rms) = 100 kQ (0,625 V rms)

1,5625 V rms

Observe que a alta impedancia da fonte e c1aramente responsavel pel a reducao no ganho, sendo necessario reprojetar 0 circuito amplificador para compensar essa reducao. (Faca isto, a titulo de exercicio.)

Diante do fato de que a impedancia da fonte nao precisa ser conhecida com exatidao ou pode variar se uma outra fonte for usada, uma solucao muito melhor e projetar urn amplificador nao-inversor. Como a impedancia de entrada dessa configuracao e extremamente alta, os valores escolhidos para Rf e R] nao dependerao da impedancia da fonte. Fazendo Rf = 150 ko., temos

Rf

1 + Ii" = 2,5

j

Rf _

R - 1,5 j

_ Rf _ 150kQ Rj

1,5 1,5

100kQ

o restante do projeto esta mostrado na Figura 13.7. Como fizemos a suposicao de que 0 amplificador tern impedancia de safda zero, nao precisamos nos preocupar com 0 divisor. de tensao formado entre a saida do amplificador e . a carga de 1 kQ.

i

40 Dispositivos e Circuitos Eletrtmicos Cap. 13 Volume II

Figura 13.7 (Exemplo 13.2)

150kQ

IOOkQ

-=

2,5 Vrms >----,

-=

-=

13.2 TEO RIA DA REALIMENTACAO

Ja vimos que podemos controlar 0 ganho em malha fechada v jVin de urn amplificador operacional por meio da introducao de realimentacao atraves de uma combinacao de resistores externos. Queremos examinar agora 0 mecanismo da realimentacao em detalhes e descobrir algumas outras consequencias desse recurso. A teoria da realimentacao e muito usada para estudar 0 cornportamento dos componentes eletronicos, assim como de sistemas complexos em varies campos tecnicos. Portanto, e importante desenvolver uma avaliacao para compreender os princfpios basicos da realimentacao.

Realimenta~ao no Amplificador Nao-inversor

Vamos comecar nosso estudo dos principios da realimentacao analisando urn amplificador nao-inversor. A Figura 13.8 mostra essa configuracao juntamente com urn diagrama de bloco equivalente sobre 0 qual podemos identificar os sinais e os caminhos da realimentacao, 0 bloco denorninado A representa 0 amplificador e seu ganho em malha fec~aa-~ e 0 bloco denominado ~ e 0 caminho da realimentacao. A grandeza ~ e chamada de taxa de realimentaciio ou raziio de realimentaciio, e representa a porcao da tensao de safda que retorna (realimenta) a entrada. Por exemplo, se ~ = 0,5, entao uma ten sao igual a metade do nfvel de safda realimenta a entrada. Observe 0 sfrnbolo especial em que a entrada e 0 carninho da realimentacao se juntam. Esse sfrnbolo representa a ar;ao diferencial na entrada do amplificador. Ele e geralmente chamado de juncao de soma, embora no nosso caso ele execute uma operacao de subtracao, conforme indicado pelos sfmbolos + e -. A saida da juncao, que e entrada do amplificador, e vista como sendo ve = vin - vj. ve e e sempre chamada de tensao de erro. Observe que ela corresponde a vin - vi- no amplificador nao-inversor e que, sob condicoes ideais, e igual a zero (Equacao 13.13). A tensao de realimentacao vf = ~v 0 corresponde a vi- no circuito amplificador. Como a tensao de realimentacao e subtraida da tensao de . entrada, considera-se que 0 amplificador tern uma realimentaciio negativa.

Em relacao a Figura 13.8(b), vemos que

(13.16)

e

(13.17)

Volume II Cap. 13

Teoria do amplificador operacional

41

Figura 13.8

Representacao do amplificador nao-inversor por diagrama de bloco. Identificacao das tens6es correspondentes nos dois diagramas.

((.1 -\ (l~

-:: '" 4 ({z.

~

(a) Amplificador nao-inversor.

- II

\<::

Cr =

A

(b) Representacao por diagrama de blocos de (a).

!2 I -\ ~ '2 Substituindo a Equacao 13.17 na Equacao 13.16, obtemos Vo = A(vin - ~v) = AVin - A~vo' ou vo(1 + A~) = AV,n' Portanto,

1/~

(13.18)

1 + 1/A~

A Equacao 13.18 e muito importante e muito utilizada. Ela expressa 0 ganho em malha fechada vJvin como uma funcao do ganho em malha aberta A e da taxa de realimentacao ~. Podemos aplicar agora esse resultado ao amplificador nao-inversor na Figura 13.8(a). Observe que Rf e R1 formam urn divisor de tensao na saida do amplificador, de modo que

(13.19)

Como vi- e a tensao que retorna da safda e vf = ~v 0' conclufrnos que

R]

~ = (amplificadornaoinversor)

s, + Rf

(13.20)

Substituindo, na Equacao 13.18, encontramos

(R] + Rf)IR] 1 + lIA~

(13.21)

42 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

A Equacao 13.21 nos fornece urn meio para verificar a importancia do valor do ganho em malha aberta A na determinacao do ganho em malha fechada vjvin' Primeiro, observe que, quando A = 00, a Equacao 13.21 se reduz a vjvin = (R1 + Rf)IRl' que e exatamente 0 mesmo resultado que haviamos obtido na Se9ao 13.1 para a condicao ideal do amplificador nao-inversor (Equacao 13.15). Observe tambem que

22._ _ 1

A (amplificador nao.inver sorideal A = 00)

vin I-'

(13.22)

A Equacao 13.22 pode ser obtida tambem quarido fazemos A = 00 na Equacao 13.18.

o exemplo a seguir mostra como os valores finitos de A afetam 0 valor de vjvin'

Exemplo 13.3

Calcule 0 ganho em malha fechada do amplificador na Figura 13.9 quando (1) A = 00, (2) A = 106 e (3) A = 103.

Figura 13.9 (Exemplo 13.3)

90kQ

IOkQ

A

1. A taxa de realimentacao e

10kQ = 01

(10 kQ) + (90 kQ) ,

Portanto, 0 ganho em malha fechada quando A = 00 e vjvin = 1/~ = 110,1 = 10.

2. Usando a Equacao 13.18, 0 ganho em malha fechada quando A = 106 e

A

106 = 999990

+ 106(0,1) ,

1 + A~

Vemos que vjvin tern, para todos os fins praticos, 0 mesmo valor quando A = 106, assim como no caso de A = 00.'

3. Quando A = 103,

1 + 102(0,1) = 9,90099

Vemos que uma reducao de 1.000 em A cria uma diferenca de cerca de 1 % em relacao ao valor de vJv; quando A = 00.

Volume II Cap. 13

Teoria do amplificador operacional

43

A Equacao 13.18 mostra que 0 ganho em malha fechada de urn amplificador real diverge tambem do amplificador ideal quando 0 valor de p e muito baixo. Baixos valores de P correspondem a altos valores de ganho em malha fechada.

Exemplo 13.4

Urn amplificador operacional tern urn ganho em malha aberta de A = 10.000. Compare seu ganho em malha fechada com 0 ganho de urn amplificador ideal quando (1) P = 0,1 e (2) P = 0,001.

Soludio

1.

A = 0,1. Para A = 00, v tv, = ItA = 10. Para A = 104,

..., 0 m ~

9,99

2. P = 0,001. Para A = 00, vJvin = liP = 1.000. Para A = 104,

909,09

Vemos que quando p = 0,001, vJvin diverge mais do caso ideal do que quando p = 0,1.

Esses dois ultimos exemplos mostraram que 0 ganho em malha fechada diverge de seu valor ideal de liP quando 0 valor de A e baixo ou quando 0 valor de p e baixo. Podemos deduzir este fato a partir de outro exame na Equacao 13.18:

~ _ liP

vin 1 + I/A~

Vemos c1aramente que A e p devem ter os maiores valores se quisermos que v JV in sej a igual a lip. 0 produto AP e chamado de ganho da malha e e muito util na previsao do comportamento da realimentacao de urn sistema. 0 nome ganho da malha e derivado de sua definicao como produto dos ganhos no modelo da realimentacao como uma excursao em torno da malha a partir da entrada do amplificador, passando pelo amplificador e pelo caminho da realimentacao (com a juncao de soma aberta).

A realimentacao negativa melhora 0 funcionamento de urn amplificador em varies aspectos. No caso do amplificador nao-inversor, podemos mostrar que a resistencia de entrada vista pela fonte de sinal (olhando diretamente para dentro do terminal +) e

(13.23)

onde rid e a resistencia de entrada diferencial do amplificador. Esta equacao mostra que a resistencia de entrada e rid multiplicada pelo fator 1 + AP, que e geralmente muito maior que 1 e aproximadamente igual ao ganho da malha Ap. Por exemplo, se rid = 20 kn, A = 105 e P = 0,01, entao rin "'" (20 X 103)(105)(0,01) = 20 Mn, que e urn valor apreciavel, No caso do seguidor da tensao, P = 1 e ride multiplicada pelo valor total de A, que, considerando sua resistencia de entrada extremamente alta, pode ser usado nas aplicacoes de reforco (buffer).

44 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

A resistencia de safda em malha fechada do amplificador nao-inversor tambem melhora por causa da realimentacao negativa:

(13.24)

onde ro e a resistencia em malha aberta do amplificador. A Equacao 13.24 mostra que a resistencia de safda fica diminuida pelo mesmo fator que aumenta a resistencia de entrada. 0 valor tipico de ro e de 75 0, de modo que, quando A = 105 e ~ = 0,01, temos ro(estagio) '" 75/103 = 0,075 0, que e muito proximo do valor ideal zero.

Finalmente, a realimentacao redu: a distorciio causada pelo proprio amplificador. Estudaremos esta propriedade mais adiante, quando estudarmos os amplificadores de grande sinal.

Realimentac;ao no Amplificador Inversor

Para estudar 0 efeito do ganho em malha aberta A e da taxa de realimentacao ~ sobre 0 ganho em malha fechada do amplificador inversor, vamos recordar as equacoes 13.6 e 13.7 da.Secao 13.1:

(13.25)

(13.26)

Substituindo a Equacao 13.26 na Equacao 13.25, obtemos

(13.27)

o Exercfcio 13.15 no final do capitulo foi inclufdo para mostrar que a Equacao 13.27 pode ser resolvida para vJvin, com 0 resultado

(13.28)

Vemos uma vez mais que 0 ganho em malha fechada se reduz ao valor ideal do amplificador, -RJRi, quando A = 00. Observe que 0 denominador da Equacao 13.28 e 0 mesmo da Equacao 13.21, a equacao para 0 ganho em malha fechada do amplificador nao-inversor. Alem disso, a grandeza R/(R1 + Rf) e tambem a taxa de realimentacao ~ para 0 amplificador inversor. Este fato esta ilustrado na Figura 13.10, que mostra 0 caminho da realimentacao das duas configuracoes quando seus sinais de entrada sao aterrados. Pense na saida do amplificador como uma fonte que gera 0 sinal de realimentacao. Pelo teorema da superposicao, podemos analisar a contribuicao da fonte de realimentacao aterrando todas as outras fontes de sinais. Quando isto e feito, conforme mostrado na Figura 13.10, vemos que a tensao de realimentacao em ambas as configuracoes desenvolve-se no divisor de tensao R] - Rf e ~ = R/(R] + Rf) em ambos os casos. Em vista disso, podemos escrever a Equacao 13.28 como

~ _ -RfIR]

vin 1 + lIA~

(13.29)

Volume II Cap. 13 Teoria do amplificador operacional 45
Rj
Rj

Va
Vo
Rj
Rj -=
Yin Rj
Vo fJ = Rj +Rj Figura 13.10

Quando Vin e aterrado nos dois amplificadores inversor e nao-inversor, podemos notar que os caminhos da realimentacao sao identicos.

No desenvolvimento de um modelo de realimentacao para 0 amplificador inversor, considere 0 diagrama de bloco mostrado na Figura 13.11. Esse diagrama e muito parecido com 0 da Figura 13.8(b) para 0 amplificador nao-inversor, exceto que podemos agora indicar 0 ganho em malha aberta com -A. Observe tambem que a juncao de soma agora soma as duas entradas. Como va e invertida, assim e a tensao de realimentacao, e a soma de uma tensao negativa com v e 0 mesmo que subtrair um valor positivo dela. Em outras palavras, ainda temos uma situacao de realimentacao negativa. Observe que usamos v para representar uma tensao de entrada arbitraria, em vez de vin' porque teremos de fazer alguns ajustes nesse modelo antes que ele possa representar, verdadeiramente, 0 amplificador inversor.

Conforme mostrado na Figura 13.11,

(13.30)

Resolvendo para v fv, encontramos

Va _ -A

V 1 + A~

-1/~

(13.31)

1 + l/A~

Comparando a Equacao 13.31 com a equacao que acabamos de desenvolver para 0 amplificador inversor (Equacao 13.29), vemos que elas sao ligeiramente diferentes. Devemos, portanto, ajustar 0 modelo de modo que este produza 0 mesmo resultado da Equacao 13.29. A Equacao 13.31 para 0 modelo pode ser escrita por

-(R, + RJ

va _ R,

V 1 + l/A~

(13.32)

Se 0 lado direito da Equacao 13.32 for multiplicado pelo fator R/(R, + Rj), obtemos

. (13.33)

46 Dispositivos e Circuitos Eletrtmicos Cap. 13 Volume II

-A

Figura 13.11

Primeiro passo no desenvolvimento de um modelo de realimentacao para o amplificador inversor.

v

Figura 13.12

Modelo de realimentacao completo para 0 amplificador inversor.

A Equacao 13.33 mostra que a multiplicacao da equacao do modelo pel a constante Rf f(R] + Rf) nos da exatamente 0 mesmo resultado (Equacao 13.29 com Vi" = V) que obtivemos para 0 amplificador inversor. Portanto, modificamos 0 modelo do diagrama de blocos na Figura 13.11 pela adicao de urn bloco que multiplica a entrada por Rff(R] + Rf). 0 modelo de realimentacao completo esta mostrado na Figura 13.12.

Conforme pode ser visto na Figura 13.12, 0 ganho da malha para 0 amplificador inversor e AP, 0 mesmo do amplificador nao-inversor. Pel a Equacao 13.29, esta 'claro que, quanta maior 0 ganho da malha, mais pr6ximo sera 0 ganho em malha fechada de seu valor no amplificador inversor ideal, -Rf fR].

Podemos mostrar que a resistencia de entrada vista pela fonte de sinal acionando 0 amplificador inversor e

(13.34)

Esta equacao confirma que a resistencia de entrada e R] para 0 amplificador inversor ideal, onde A = 00. Ela mostra tambem que a resistencia de entrada diminui com 0 aumento dos valores de A.

Assim como no caso do amplificador nao-inversor, a resistencia de safda do amplificador inversor diminui por causa da realimentacao negativa. De fato, a relacao entre a resistencia de safda e 0 ganho da malha e a mesma para os dois:

r;

ro(estagio) = ---"-I + A~

A~

(13.35)

J

Exemplo 13.5

o amplificador mostrado na Figura 13.13 tern urn ganho em malha aberta igual a 2.500 e a resistencia de safda em malha aberta de 100 Q. Calcule:

Volume II Cap. 13

Teoria do amplificador operacional

47

1. 2. 3. 4.

o valor do ganho da malha;

o ganho em malha fechada;

a resistencia de entrada vista por vin; e

a resistencia de safda em malha fechada.

Figura 13.13 (Exemplo 13.5)

150kQ

1. ~ = R/(R] + Rf) = (1,5 kQ)/[(1,5 kQ) + (150 kQ)] = 9,90099 x 10-3 ganho da malha = A~ = (2,5 x 103)(9,90099 X 10-3) = 24,75

2. Pela Equacao 13.29,

Vo -Rf/R]

vin 1 + 1IA~

-(150 kQ)/(l,5 ill) = -96 12

1 + 1124,75 '

Observe que esse valor e cerca de 4% menor que -R_rIR] = -100.

3. Pela Equacao 13.34,

Rf 150Q

rin = R] + 1 + A = (1,5 ill) + 1.560Q

1 + 2.500

4. Pela Equacao 13.35,

100 = 3,88 Q

1 + 24,75

Exemplo 13.6

Use 0 SPICE para ca1cular 0 ganho de tensao em malha fechada, a resistencia de entrada vista por vin e a resistencia de safda do amplificador inversor no Exemplo 13.5.

A Figura 13.14 mostra como podemos usar uma fonte de tensao controlada por tensao (EOP) para modelar urn amplificador operacional no SPICE. Observe que a propriedade inversora do amplificador e obtida pela conexao do terminal positivo (N+) da EOP ao terra (no 0). A fonte de tensao e controlada pela tensao entre os nos 2 e 0

48 Dispositivos e Circuitos Eletrtmicos Cap. 13 Volume II

(NC+ e NC-, respectivamente). Portanto, 0 n6 2 corresponde a entrada nao-inversora do amplificador na Figura 13.13. Observe que 0 amplificador simulado tern impedancia de entrada infinita, visto que existe urn circuito aberto entre 0 n6 2 e 0.

Como VIN = 1 V, a tensao de safda no no 4, V(4), e numericamente igual ao ganho de tensao em malha fechada. Os resultados por meio da execucao de urn programa revelam que V(4) = -96,11, 0 que concorda bern com 0 ganho calculado no Exemplo 13.5. 0 SPICE calcula 0 valor de I(VIN) como sendo de 0,641 rnA, de modo que a resistencia de entrada e de

Vin VIN

v - --

ill - iin - II(VIN)I

IV

_.=......:.- = 1.5600

0,641 rnA

Figura 13.14 (Exemplo 13.6)

R1 l.5K

VIN IV

RF 150K

L--------------{O

EXAMPLE 13.6 VlNI0IV

Rl 12 1.5K RF24150K EOP 0 3 2 0 2500 RO 3 4100 .DCVIN 111

.PRINT DC V(4) I(VIN) .END

Para calcular a resistencia de saida do amplificador,precisamos calcular a corrente que circula pelo curto-circuito conectado a safda, visto que ro = "z. (circuito aberto)fiL (curto-circuito). Uma fonte de tensao de valor falso (dummy), isto e, de valor 0, VDUM, conectada com 0 n6 4 e ° curto-circuita efetivamente a saida com 0 terra. A corrente em VDUMe entao a corrente de curto-circuito de safda. 0 SPICE calcula esse valor como sendo de I(VDUM) = 24,7 A. Portanto,

V(4) (circuitoaberto) = 96,11 V = 3 89 Q

I(VDUM) (curto.cir cuite 24,7 A '

Este valor est! muito pr6ximo do calculado no Exemplo 13.5.

Volume II

Cap. 13

Teoria do amplificador operacional

49

Para encerrar nosso estudo da teoria da realimentacao, devemos observar uma vez mais que a mesma relacao do ganho em malha fechada entre a real e a ideal aplica-se aos amplificadores inversor e nao-inversor. Esta relacao e

Va -'.!(g",a-=n=::h:.c.0_ec_:m=--:m:==al=h:_ca __ D::_:e_:_c=h.:.:_ad::_:a_:_::_id::_:e:.c.a=l)

- (real) = _

Vin I + lIAB

(13.36)

onde (ganho em malha fechada ideal) e 0 ganho em malha fechada v JVin que resultaria, se 0 amplificador fosse ideal. Vimos esta relacao nas equacoes 13.21 e 13.29, que repetimos aqui:

~ _ (Rj + Rf)/Rj

vin 1 + lIAB

va _:_RflRj

Vin 1 + 11AB

(amplificador nao.inversor)

(amplificador inversor)

Em qualquer dos dois casos, 0 numerador e 0 ganho em malha fechada que resultaria se 0 amplificador fosse ideal. Alem disso, em qualquer dos casos, quanto maior 0 valor do ganho da malha AB, mais pr6ximo sera 0 valor real do ganho em malha fechada, em relacao ao ganho em malha fechada ideal.

Embora tenhamos demonstrado esta relacao apenas para os amplificadores inversor e nao-inversor, e fato que a Equacao 13.36 aplica-se a urn grande mimero de configuracoes de amplificadores, muitos dos quais examinaremos nos pr6ximos estudos.

13.3 RESPOSTA DE FREaUENCIA

Estabilidade

Quando 0 termo estabilidade e usado no contexto de urn amplificador de alto ganho, geralmente significa uma propriedade de comportamento como urn amplificador, em vez de urn oscilador. 0 oscilador e urn dispositivo que gera espontaneamente urn sinal ca em decorrencia de realimentacao positiva. Estudaremos a teoria' do oscilador no Capitulo 14, mas por ora e suficiente saber que as oscilacoes sao induzidas com amplificadores de alto ganho, e ampla largura de faixa, devido a realimentacao positiva que ocorre nos elementos reativos. Como sabemos, 0 amplificador operacional tern urn ganho muito alto, de modo que precisamos tomar certas precaucoes no projeto para garantir que ele nao oscile, isto e, para garantir que ele permaneca estavel. Os valores altos de ganhos nas altas frequencias tendem a desestabilizar urn amplificador, por causa das propriedades pertinentes a realimentacao positiva por meio da capacitancia parasita.

\

Para garantir urn funcionamento estavel, muitos amplificadores operacionais tern urn circuito de compen-

saciio interna que faz 0 ganho em malha fechada diminuir com 0 aumento da frequencia. Esta reducao no ganho e cham ada de "queda" do amplificador. Algumas vezes e necessario conectar malhas de queda externa para reduzir o ganho em alta frequencia ainda mais rapidamente. Pelo fato de 0 ganho em malha aberta em cc e em baixa frequencia de urn amplificador operacional ser tao alto, a queda no ganho deve comecar em frequencias relativamente baixas. Como consequencia, a largura de faixa em malha aberta de urn amplificador operacional e geralmente muito baixa.

Em muitos amplificadores operacionais, 0 ganho sobre a faixa util de frequencia cai a uma taxa de -20 db/decada, ou -6 db/oitava. Lernbre-se de que no Capitulo 10 (Volume I) essa taxa de reducao no ganho e a mesma de uma malha RC passa-baixa simples. Qualquer dispositivo cujo ganho cai como 0 de uma malha RC simples e dito ter uma resposta de frequencia de urn p6lo simples, urn nome derivado da teoriade matematica avancada. Acima de uma determinada frequencia muito alta, a resposta de frequencia do amplificador operacional

50 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

exibe outras frequencias de corte, significando que 0 ganho cai a uma taxa maior, mas para fins de analise pratica podemos tratar 0 amplificador como se sua resposta fosse a de urn p610 simples.

o Produto Ganho-Iargura de Faixa

A Figura 13.15 mostra uma caractenstica tipica da resposta de frequencia para 0 ganho em malha aberta do amplificador operacional: uma resposta de frequencia de p610 simples, plotado nas escalas log-log.

Figura 13.15

A resposta de frequencia do ganho em malha aberta de urn amplificador operacional; Ao = ganho cc, ie = frequencia de corte, [, = frequencia de ganho unitario.

Ao .~{o

~ +Jf/fc M/~1

f/ f = ft ~ \I~04)~\:: e d{?) z: 1

~o f-t» te. =Y'\A(Jr0-t)!~

_ft_o_ :.!.

+Jfc

A

ganho em malha aberta (escala log)

-20 dB/decada (inclinacao = -1)

freqiiencia (esc ala log)

Se usarmos I, para representar a frequencia de corte, que, geralmente, e a frequencia que faz com que 0

\~) .tz;

~"U' ganho caia para'i212 vezes 0 valor de sua frequencia baixa ou cc (Ao). Lembre-se de que a inclinacao da resposta

de urn p610 simples e -1. No Capitulo 10 (Volume I), estudamos uma resposta de frequencia muito parecida: a do beta de urn transistor de juncao bipolar (BJT). Pela constatacao de que a inclinacao e de -1, mostramos que a frequencia J; em que ~ cai para 0 valor 1 (unitario) e dada por J; = ~m fB, onde ~m eo' ~ em baixa frequencia e fB e 0 ~ na frequencia de corte. Usando exatamente 0 mesmo metodo, podemos deduzir que a freqiiencia em que 0 amplificador cai para o valor 1 e igual ao produto da [reqiiencia de corte e do ganho em baixa [reqiiencia Ao:

onde

(13.37)

J; == frequencia de ganho unitdrio, a frequencia em que 0 ganho e igual a 1; Ao == valor do ganho em malha aberta em baixa frequencia ou cc;

t. == frequencia de corte ou frequencia a 3 dB do ganho em malha aberta.

Como 0 amplificador e cc (a menor frequencia de corte =' 0), a largura de faixa e igual a t: Q. termo An t~ e chamada d~ J2IoduJ:o ggnh_!!::I!1.J:gura .. ,de fai}(;l,; As especificacoes nas folhas de dados podem apresentar tanto 0 produto ganho-largura de faixa quanta seu equivalente, a frequencia de ganho unitario.

A importancia do produto ganho-largura de faixa e que ele nos possibilita calcular a largura de faixa de urn amplificador quando ele esta funcionando em uma das principais configuracoes em malha fechada. Obviamente, 0 conhecimento da limitacao da frequencia de corte superior de uma determinada configuracao e essencial

Volume II Cap. 13

Teoria do amplificador operacional

51

em um projeto de uma determinada aplicacao. A relacao entre a largura de faixa em malha fechada (BW CL) e 0 produto ganho-largura de faixa e determinada aproximadamente por <, CclN F ~. 110 I/er<.~~~;

". _ _ 12-:</1<1 • Vi - --II +-~~e -.

(13.38)

onde ~ e a taxa de realimentacao.

Exemplo 13.7

Cada um dos amplificadores mostrados na Figura 13.16 tem um produto ganho-largura de faixa em malha aberta igual a i x 106. Calcule as frequencies de corte em malha fechada nas configuracoes mostradas.

Figura 13.16 (Exemplo 13.16)

240kQ

15 kQ

(a)

(b)

1. Na Figura 13.16(a), p = R/(R1 + Rf) = (10 kQ)/[(10 kQ) + (240 kQ)] = 0,04. Pela Equacao 13.38, BW CL =.t;P = (106)(0,04) = 40 kHz.

Como 0 amplificador e cc, a frequencia de corte em malha fechada tem omesmo valor da largura de faixa em malha fechada, 40 kHz.

2. Na Figura 13.16(b), P = R/(R1 + Rf) = (10 kQ)/[(lO kQ) + (15 kQ)] = 0,4. Entao, £W CL = (106)(0,4) = 400 kHz.

Convem observar que, no caso do amplificador niio-inversor, 0 fato de 0 ganho em malha fechada ideal ser de 1/~ faz com que a Equacao 13.8 seja equivalente a

BW CL = it /(ganho em malha fechada ideah

(13.39)

ou (ganho em malha fechada ideal) X (largura de faixa em malha fechada) = produto ganho-largura de faixa. Para ilustrar a validade desta expressao, veja a primeira parte do Exemplo 13.7. Nele, 0 ganho em malha fechada ideal e (R1 + Rt)/R1 = (250 kQ)/(10 kQ) = 25, de modo que 25 X (largura de faixa em ma1ha fechada) = 106, 0 que produz

largura de faixa em malha fechada = 13W CL = 106/25 = 40 kHz (correto)

52 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

A Equacao 13.39 niio e valida para 0 amplificador inversor. Na parte 2 do Exemplo 13.7, temos

ganho em malha fechada ideal = ~/Rl = (15 kQ)/(10 ill) = 1,5

Se aplicarmos agora a Equacao 13.39, obteremos

BWCL = 106/1,5 = 666,6kHz

(incorreto)

Embora alguns autores interpretem 0 produto ganho-largura de faixa como sendo 0 produto do ganho em malha fechada e a largura de faixa em malha fechada independente da configuracao, vimos que esta interpretacao produz uma largura de faixa para 0 amplificador inversor maior que seu valor real. Para val ores maiores do ganho em malha fechada, as larguras de faixa dos amplificadores inversor e nao-inversor sao comparaveis, mas, quando

tf 0 ganho e baixo, 0 amplificador nao-inversor tern uma largura de faixa maior. Por exemplo, quando 0 ganho em

f;- malha fechada e igual aI, a largura de faixa do amplificador nao-inversor e 0 dobro da largura de faixa do

amplificador inversor.

A Figura 13.17 mostra urn grafico tipico da resposta de frequencia para urn amplificador nao-inversor, quando 0 ganho se estende de seu valor em malha aberta de 105 ate 0 valor de 1 em malha fechada. Esta figura mostra claramente como a largura de faixa diminui a medida que 0 ganho em malha fechada aumenta. Observe que a largura de faixa no ganho maximo (malha aberta) e de apenas 10 Hz.

Figura 13.17

ganho (escala log)

Urn grafico tfpico da resposta de frequencia para urn arnplificador inversor.

r-

IO'

ganho em malha aberta

!()4

1031--......,~~ 102

-20 dfs/decada

10

-t----L--..__--'---_....--L---'---~---. frequencia, Hz (escala log)

10

l~ l~ l~ l~ l~

Exemplo 13.8

Com relacao ao amplificador cuja resposta de frequencia esta mostrada na Figura 13.17, calcule:

1. a frequencia de ganho unitario;

2. 0 produto ganho-largura de faixa;

3. a largura de faixa quando a taxa de realimentacao for de 0,02; e

4. 0 ganho em malha fechada em 0,4 MHz, quando a taxa de realimentacao for de 0,04.

Volume II Cap. 13

Teoria do amplificador operacional

53

Soluciio

1. Na Figura 13.7, esta claro que 0 ganho em malha aberta sera igual a 1 quando a frequencia for

de 1 MHz. Portanto, h = 1 MHz.

2. 0 produto ganho-largura de faixa = Ao fe = I, = 106.

3. Pela Equacao 13.38, BW CL = ft~ = 106(0,02) = 20 kHz.

4. BW CL = h~ = 106(0,04) = 40 kHz. Portanto, a frequencia de corte em malha fechada e de 40 kHz.

Como 0 amplificador e nao-inversor, 0 ganho em malha fechada e 1I~ = 25. Visto que 0,4 MHz e uma dec ada acima da frequencia de corte, 0 ganho e 20 dB abaixo de 25, ou seja, abaixo de urn

fator de 1110: 0,1(25) = 2,5. .

Amplificadores Compensados pelo usuarto

Conforme observado anteriormente, muitos amplificadores disponiveis comercialmente possuem circuito interne. de compensacao para fazer com que a resposta de frequencia caia em 6 dB/oitava (20 dB/decada) sobre a faixa total da frequencia a partir de t; (Figura 13.15). Alguns amplificadores nao possuem esse circuito e precis am ser compensados por malhas conectadas externamente. Essas malhas, que sao tipicamente circuitos RC, sao escolhidas pelo usuario para garantir que a resposta de frequencia seja 6 db/oitava no ganho em malha fechada, na qual 0 amplificador deve funcionar. As especificacoes dos fabric antes incluem geralmente as equacoes para a determinacao dos valores dos componentes externos da malha, com base no ganho em malha fechada desejado.

A Figura 13.18(a) mostra a resposta de frequencia tipica de urn amplificador com compensacao. A compensacao e particularmente crftica quando 0 amplificador deve funcionar com urn ganho em malha fechada pequeno, visto que a largura de faixa e entao muito alta e a taxa da queda do ganho do amplificador pode ser de 12 ou de 18 dB/oitava, taxa que compromete a estabilidade. A Figura 13.18(a) mostra tambem urn exemplo de resposta que foi compensada para que a queda comece em 6 dB/oitava, quando urn valor particular do ganho em malha fechada, ACL' for desejado. Observe que a taxa da queda seria 12 dB/oitava, se fosse usado urn amplificador sem compensacao com aquele valor de ganho em malha fechada. Esta claro que a compensacao reduz a largura de faixa do amplificador. Porem, e geralmente verdadeiro que a compensacao feita pelo usuario resulta em uma largura de faixa maior do que a obtida com urn amplificador com compensacao interna, que faz a queda ser de 6 dB/oitava sobre sua faixa total. A Figura 13.18(b) mostra uma malha RC tipica usada para compensacao externa. Observe que esta malha e geralmente conectada a urn estagio interno do amplificador por meio de urn terminal externo, que pode ser identificado como "queda", "fase" ou "compensacao de frequencia",

A compensacao externa mostrada na Figura 13.18(b) e chamada de compensacao de atraso de fase. A Figura 13.18(c) mostra urn exemplo da compensacao de avanco, usada para equilibrar os efeitos da entrada e a capacitancia parasita. 0 capacitor de realimentacao Cf e escolhido de modo que a frequencia de quina devida a combinacao de Rf com a capacitancia de desvio da entrada se iguale ao valor da freqiiencia de quina devida a Rf e Cf:

1 1
=
2rrRJ <:»: 2rrRfCf
Cf = RjCparasita (13.40)
Rf 54 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

Iganhol (escala log)

<, <, <, 6Q'6

<, Va'i"

......... v"

<, <,

-----------------------~-----

<,

<, <,

\ \ \ \

---- resposta nao-cornpensada

- - - resposta compensada

12 db/oitava

18 db/oitava

Irequencia (esc ala log)

(a) Respostas de freqiiencia tfpicas nao-compensada e eompensada. A compensacao garante que a queda seja de 6 db/oitava com urn ganho em malha feehada desejado, AeL.

(b) As mal has externas tfpieas para a queda, chamadas de compensacdo de atraso defase, sao usadas para eriar uma queda de 6 db/oitava.

c _ Rl Cparasita t: Rf

Cparasita

(c) Uso da capacitancia de rcalimenracao Cf para compensar a capacitancia em paralelo na entrada (compensacao de avanco).

Figura 13.18

Amplificadores compensados pelo usuario,

Volume II

Cap. 13

Teoria do amplificador operacional

55

13.4 TAXA DE INCLINACAO (SLEW RA TE)

Hi vimos que 0 circuito interno de compensacao usado para garantir a estabilidade do amplificador tambem afeta a resposta de frequencia e limita 0 funcionamento em uma frequencia maxima. O(s) capacitor(es) neste circuito de compensacao limita(m) 0 funcionamento do amplificador de varies modos. Quando urn amplificador e acionado por urn degrau ou sinal do tipo pulso, a capacitiincia deve carregar e descarregar rapidamente para que a saida "conserve" ou transmita a entrada. Como a tensao no capacitor .nao pode mudar instantaneamente, existe uma Iimitacao inerente na taxa em que a tensao de safda pode mudar. A taxa maxima possfvel em que a tensao de saida do amplificador pode mudar, em volts por segundo, e chamada de taxa de inclinaciio (slew rate).

Nao e possfvel a uma forma de onda qualquer, entrada ou saida mudar de urn nivel para outro em urn tempo zero. Uma mudanca instantanea corresponde a uma mudanca de taxa infinita, 0 que nao e obtido em nenhum sistema ffsico. Portanto, no nosso estudo das limitacoes do funcionamento impostas pela taxa de inclinac;ao do amplificador, precisamos nos preocupar apenas com as entradas que sofrem uma total variacao na tensao, L\.V, em urn intervalo de tempo diferente de zero, L\t. Para simplificar, assumiremos que a variacao e linear em relacao ao tempo; isto e, sua forma e do tipo rampa, conforme ilustrado na Figura 13.19. A taxa de variacao desse tipo de forma de onda e a variacao na tensao dividida pelo tempo necessario para a ocorrencia da variacao:

V2 - VI L\.V

taxa de variacao = = - volts/segundo

t2 - tl L\.t

(13.41)

Figura 13.19

volts

A taxa de uma variacao linear, ou de um sinal em forma de rampa, e a variacao na tensao dividida pela variacao no tempo.

V2 -----------------,----

Como 0 valor especificado para a taxa de inclinacao de urn amplificador e a taxa maxima em que sua saida pode mudar, nao podemos acionar 0 amplificador com uma forma de onda de entrada que force a saida a exceder essa taxa. Por exemplo, se a taxa de inclinacao for de 106 Vis (urn valor tfpico), nao podemos acionar urn amplificador tendo urn ganho unitario com urn sinal que mude de -5 V a +5 V em 0,1 us, porque isso exigiria da saida uma variacao na taxa de L\.VIL\.t == (10 V)I(10-7 s) == 108 Vis. De modo similar, nao podemos acionar urn amplificador com urn ganho de 10 com uma entrada que varie de 0 V a 1 V em 1 us, porque exigiria uma variacao na saida de 0 V a 10 V em 1 us, dando uma L\.VIL\.t == 10110-6 = 107 Vis. Quando dizemos que "nao podemos" acionar 0 amplificador com uma determinada entrada, queremos simplesmente dizer que nao podemos fazer isto e ainda esperar que a saida continue a ser uma replica fiel da entrada.

Nas folhas de dados, .as especificacoes da taxa de inclinacao (slew rate) sao sempre dadas na unidade de volts por micros segundo. E claro que 1 V/J..ls e 0 mesmo que 106 Vis: (1 V)/(10-6 s) == 106 Vis.

Exemplo 13.9

o amplificador operacional na Figura 13.20 tern uma taxa de inclinacao especificada em 0,5 V/J..ls. Se a entrada for uma forma de onda em rampa, mostrada, qual sera 0 ganho em malha fechada maximo que 0 amplificador podera ter sem que seja excedida sua taxa de inclinacao?

56 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

A taxa de variacao na entrada e

~V V2 - VI = 0,6V - (-0,2)V = 4 X 104V/s

M t2 - t1 (40 - 20) X 10-6 s

"

Figura 13.20 (Exemplo 13.9)

Como a taxa de inclinacao e de 0,5 V/)..1s = 5 x 105 Vis, 0 ganho maximo permitido e de

5x105V 4 x l04V

12,5

Observe que 0 amplificador esta conectado a uma configuracao inversora, de modo que a safda muda da polaridade positiva para a negativa. A inversao nao apresenta uma consequencia por parte da taxa de inclinacao. Com urn ganho de -12,5, a safda mudara de (-12,5)( -0,2) =: +2,5 V para (-12,5)(-0,6) =: -7,5 V em 20 us, 0 que resulta em

~V lOV

M 20)..1s

0,5 V/)..1s

que e 0 valor especificado para a taxa de inclinacao.

A taxa de inclinacao e uma especificacao do funcionamento usado primariamente em aplicacoes em que as formas de onda sao sinais de pulso de alto valor ou degraus que fazem com que a safda excursione por uma porcao maior de sua faixa total (±Vcc volts). Contudo, a taxa de inclinacao imp6e uma Iimitacao a taxa de variacao da safda, independentemente da natureza da forma de onda do sinal. Em particular, se 0 sinal for senoidal, ou uma forma de onda complexa contendo varias frequencias diferentes, precisamos nos certificar de que as componentes de alta frequencia de amplitudes altas nao farao com que a saida exceda a taxa de inclinacao. Sinais de altas frequencias variam (continuamente) em taxas rapidas, e se as amplitudes forem altas a ponto de exceder a especificacao da taxa de inclinacao, 0 resultado sera uma distorcao. E especialmente importante perceber que urn componente de frequencia pode estar dentro da largura de faixa do amplificador, conforme determinado na Secao 13.3, mas pode ter uma amplitude alta que deve ser exclufda por causa das limitacoes da taxa de inclinacao. 0

~

inverso tambem e verdadeiro: urn sinal de alta frequencia que nao exceda a taxa de inclinacao pode ser exc1ufdo

por estar fora da largura de faixa do amplificador. Em outras palavras, a frequencia maxima em que urn amplificador pode funcionar depende tanto da largura de faixa quanta da taxa de inclinacao, esta ultima se~do uma funcao da amplitude tanto quanta da frequencia. Em urn estudo futuro, resumiremos 0 criterio para determinar a

Volume II Cap. 13

Teoria do amplificador operacional

57

faixa de frequencia de funcionamento de urn amplificador, baseando-nos nas duas limitacoes, largura de faixa e taxa de inclinacao.

Quando a saida de urn amplificador for uma tensao senoidal vaCt) == K sen (J)t, poderemos mostrar por meio de calculo (diferenciando em relacao a t) que 0 sinal tern uma taxa de variacao maxima dada por

5 i2. = d'\!o \ - c....l~c.os~tl

dJ: - '"MC()(.

( ~~~_~c..;_~ l"tI<\x t taxa de variacao (max.) = K(J) volts/segundo (13.42)

onde K e 0 valor de pico da amplitude da onda senoidal, em volts, e (J) e a frequencia angular, em radianos/segundo. (Vamos usar K para representar a amplitude, em vez de A, que e 0 convencional, para evitar confusao com 0 simbolo do ganho A.) A Equacao 13.42 mostra claramente que a taxa de variacao e proporcional para a amplitude e para a frequencia do sinal. Se S for a taxa de inclinacao especificada de urn amplificador, entao devemos ter

[~~~J;u K(2rcf)::; S

Esta inequacao nos permite calcular a frequencia maxima, fs(max.), que a limitacao da taxa de inclinacao permite na saida de urn amplificador:

(13.43)

fs(max.) = ___§__ hertz ou (J)sCrnax.) = KS radiano/segundo

. 2rcK \

(13.44)

Voltamos a reforcar que fs(max.) e 0 limite da frequencia imposta apenas pela taxa de inclinacao, isto e, desprezando as limitacoes da largura de faixa. Alem disso, a Equacao 13.44 e aplicada .somente para sinais senoidais. Quando se trata de formas de onda complexas, contendo componentes com varias frequencies diferentes, a taxa de inclinacao deve ter pelo menos urn valor suficiente para satisfazer a Equacao 13.44 para 0 maior valor da componente da frequencia. Dependendo das relacoes das fases, as taxas maximas de variacao podem ser realmente aditivas.

Exemplo 13.10

o amplificador operacional na Figura 13.21 tern taxa de inclinacao de 0,5 V/!J.s. Oamplificador deve ~er capaz de amplificar os seguintes sinais: VI = 0,01 sen(106t), "z = 0,05 sen(350 x 103t), v3 = 0,1 sen(200 x 103t) .

. 1. Determine se a safda sera distorcida devido as limitacoes da taxa de inclinacao para cada entrada.

2. Se ocorrer limitacao, encontre uma solucao (que nao seja a de mudar os sinais de entrada).

Solucdo

1.

Devemos verificar cada uma das frequencies para nos certificar de que (J) ::; (J)s(max.) = SIK rad Is. Observe que K eo valor de pica da amplitude na saida do amplificador, de modo que cada amplitude da entrada- deve ser multiplicada pelo ganho em malha fechada antes de se efetuar a verificacao, Supondo que 0 ganho em malha fechada seja ideal, temos vJvin = -RfIRI = -(330 kQ)/(lO ill) == -33. Logo, 0 limite superior de (J) de cada componente do sinal sera S/(33 K), onde K, e 0 valor de pico da amplitude da entrada

,,;,

VI: (J)s(max.) = S/(33K) = 0,5 x 106/(33)(0,01) = 1,515 x 106

(J) = 106 < 1,515 x 106 (ok)

v2: (J)s(max.) = S/(33K) = 0,5 x 106/(33)(0,05) = 303,03 x 103

58 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

(0 = 350 X 103 > 303,03 X 103 (excesso)

V3: (Os(max.) = S/(33K) = 0,5 X 106/(33)(0,1) = 151,5 X 103

(0 = 200 X 103 > 151,5 X 103 (excesso)

V4: cosCmax.) = S/(33K) = 0,5 X 106/(33)(0,2) = 75,75 X 103

(0 = 50 X 103 < 75,75 X 103 (ok)

Vemos que "z e v3 fazem com que a taxa de inclinacao do amplificador seja excedida.

Conseqiientemente, a safda sera distorcida.

2.

Como nao podemos mudar as amplitudes dos sinais de entrada ou as frequencias, existem apenas duas solucoes: (a) procure urn amplificador com taxa de inclinacao maior ou (b) reduza 0 ganho em malha fechada do amplificador em questao. Vamos estudar estas duas solucoes.

Figura 13.21 (Exemplo 13.10)

330kQ

IOkQ

a. A taxa de inclinacao do novo amplificador deve satisfazer a ambos, S/(33)(0,05) ~ 350 X 103 (para v2) e S/(33)(0,1) ~ 200 X 103 (para v3). Estas inequacoes sao equivalentes a

S ~ 0,5775 X 106V/s e S ~ 0,66 X 106V/s

Portanto, devemos usar urn amplificador com taxa de inclinacao de pelo menos 0,66 X 106 V/lls.

b. Se usarmos 0 amplificador em questao, devemos reduzir 0 ganho em malha fechada G, de modo que ele satisfaca a ambos, 0,5 X 106/0,05G ~ 350 X 103 (para v2) e 0,5 X 106/0,lG ~ 200 X 103 (para v3). E~tas inequacoes sao equivalentes a

G :s; 28,57 e G:S; 25

Portanto, 0 ganho em malha fechada maximo e 2,5. Este limite pode ser atingido pela troca do resistor de 330 kQ na Figura 13.21 pelo de 250 kQ.

Para garantir que urn circuito com amplificador operacional nao provoque distorcao na componente do sinal com frequencia f, devemos exigir que as duas seguintes condicoes sejam satisfeitas:

(13.45)

f:S; S/2nK

(13.46)

Volume II Cap. 13

Teoria do amplificador operacional

59

Se a forma de onda do sinal for complexa, contendo componentes com multiplas frequencias, 0 sinal que tiver a maior frequencia deve satisfazer as duas condicoes. Observe que as duas condicoes dependem do ganho em malha fechada: os ganhos de valores altos reduzem BW CL e aumentam 0 valor de K. Portanto, quanta maior 0 ganho em malha fechada, mais severas sao as restricoes.

Exemplo 13.11

o amplificador operacional na Figura 13.22 tem frequencia de ganho unitario de 1 MHz e taxa de inclinacao de 1 V/j..ls. Ca1cule a frequencia maxima de uma onda senoidal com 0,1 V pico na entrada que pode ser amplificada sem distorcao.

Soluciio.

A taxa de realimentacao e

lOko. ==002

(10 ko.) + (490 ill) ,

Pela Equacao 13.38, BW CL == .t;~ == (1'MHz)(0,02) == 20 kH;z. 0 ganho em malha fechada para a configuracao nao-inversora e vJvin== 1/~ == 1/0,02 == 50. Portanto, 0 valor de pico da saida e K == 50(0,1) == 5 V.

Figura 13.22 (Exemplo 13.11)

490kQ

Vi~ O------l +

Logo,fimax.) == S/2nK == 106/(2n)(5) == 31,83 kHz. Como e necessario que f satisfaca as duas equacoes, j-5: 20 kHz ef-5: 31,83 kHz, vemos que a frequencia maxima permitida e de 20 kHz. Neste caso, a largura de faixa determina 0 limite superior.

Exemplo 13.12

1. Derive uma f6rmula para projeto que imponha um valor limite sobre 0 valor de Rf na Figura 13.23, baseando-se nas limitacoes da largura de faixa e da taxa de inclinacao do amplificador. Os valores conhecidos que podem ser usados na equacao sao Rl' taxa de inclinacao S, frequencia da entrada senoidal f, frequencia de ganho unitario j, e valor de pico da entrada, Vin(pico).

2. Use esta equacao de projeto para ca1cular 0 limite em funcao de Rf quando a entrada do amplificador for uma sen6ide com 0,5 V de pico e frequencia de 5 kHz, RJ == 1 () ko., S == 106 Vis e J; == 1 MHz.

60 Dispositivos e Circuitos Eletrtinicos Cap. 13 Volume II

1. Como a configuracao do amplificador e inversora, os valores do ganho em malha fechada, G, e da realimentacao, ~, sao

Visto que a frequencia de entrada, f, deve ser menor que a largura de faixa em malha fechada, temos, pela Equacao 13.38,

Resolvendo para Rf, obtemos

o valor de pico da saida e

Figura 13.23 (Exemplo 13.12)

Pela Equacao 13.44,

Resolvendo para Rf ' obtemos

Como Rf deve ser menor que os dois limites, sabemos que ela deve ser inferior ao menor valor das duas:

Volume II Cap. 13

Teoria do amplificador operacional

61

2.

, {104 0.(106 Hz - 5 X 103 Hz) (104 0.)(106 V Is) }

Rf < rnm. 5 x 103 Hz ' 2n(5 x 103 Hz)(0,5 V)

Rf < mfn.{1,99Mo., 636,6ko.} Rf < 636,6ko.

Se escolhermos 0 valor-padrao mais proximo para 0 resistor que seja menor que 636,6 ill, teremos Rf= 620 ko..

Urn outro limite pratico ainda nao considerado ate agora e a maxima tensao de saida permitida do amplificador. Se usarmos 0 valor de 620 ko. neste exemplo, entao 0 ganho em malha fechada devera ser Rf IRj = 620 kQJlO ko. = 62 e a tensao de pico de safda devera ser de 62(0,5 V de pico) = 31 V de pico, que e urn valor bern alto para muitos amplificadores operacionais comercialmente disponfveis.

Vimos que a taxa de inclinacao de urn amplificador afeta sua capacidade de transmitir, ou seguir, rapidamente urn pulso na entrada. Quando a tensao de saida deve mudar de Ll V volts, 0 tempo mfnimo possivel em que a variacao deve ocorrer e

LlV

Ll t == S segundos

(13.47)

onde LlVe a variacao total da tensao na satda. Em termos de grandezas da entrada, 0 tempo minima permitido para uma varia9ao da tensao de Ll Yin volts e de

(13.48)

onde ACL e 0 ganho em malha fechada.

Uma largura de faixa do amplificador tambem afeta 0 tempo necessario para que sua safda mude em resposta a urn pulso na entrada. Lembre-se de que no Capitulo 10 (Volume I) 0 tempo de subida t, de urn sistema de polo simples e

0,35 d.

t, == BW segun os

f:13.49)

Definimos 0 tempo de subida como sendo 0 tempo necessario para que a tensao de safda mude de 10% de seu valor final a 90% de seu valor final, Portanto, se desejamos que a saida siga urn pulso de entrada por sua variacao total em at segundos, a largura de faixa deve ser maior que a exigida pela Equacao 13.49. Em outras palavras, a Equacao 13.49 requer uma largura de faixa de BW = 0,35/tr para obter urn tempo de subida de tr, mas BW = 0,35/ at nao seria suficiente para permitir uma variacao total da tensao em M segundos.

Conclufrnos a partir das observacoes anteriores que t~!!!Q.lt t~x,~ t!e i!1-£lin~£~0_9~l1tO!iJ~!'n:{llra "g,~j~!~. ~,fe!~!!LQ te~po,IBJ:nilIl~~A~,~r.r1~q}l~JtJ'aiqa ~ uJI1 _ _ampliJ!E~QL p~~eill}J9<l!:.,!!trJlY~£ d:1!~r"y<;*§" Se fizermos agora com que Llt seja <> 'tempo total de urn dado valor de variacao na entrada, entao 0 amplificador devera satisfazer as duas condicoes, de modo que a entrada seja transmitida sem apresentar distorcao:

LlV

- < Llt S -

(13.50)

/

62 Dispositivos e Circuitos Eletronicos Cap. 13 Volume 11

0,35 A

BW «tit CL

(13.51)

Observe que a inequacao em 13.51 e "muito menor que".

Exemplo 13.13

o amplificador operacional mostrado na Figura 13.24 tern taxa de 'inclinacao de 4 V/I-Ls e frequencia de ganho unitario de 2 MHz. Determine se 0 amplificador apresentara distorcao do sinal de entrada mostrado na figura.

Soluciio. 0 ganho em malha fechada do amplificador e v/vin == (R1 + Rf)/R1 == (40 kQ)/(20 kQ) == 2. Portanto, a saida varia de-4 V a 10 V, dando LlV == 14 V. A variacao de tensao ocorre em Llt == 5 I-Ls, conforme mostrado na figura. Entao,

LlV 14 V

'S - 4 x 106V/s

3,5 I-Ls < 5 I-Ls = &

Portanto, a condicao da Equacao 13.50 e satisfeita. Logo, como ~ == R/(R1 + Rf) == (20 kQ)/(40 kQ) == 0,5, temos BW CL ::::; ~J; == 0,5(2 MHz) == 1 MHz e

0,35 = 0,35 = 0 35 I-Ls « 5 I-Ls = &

BWCL 106 '

Logo, a condicao da Equacao 13.51 tambem e satisfeita, e conclufmos que nao ocorrera distorcao,

Figura 13.24 (Exemplo 13.13)

20kQ

20kQ

i y:i

13.5) TENSOES E CORRENTES DE COMPENSACAO OU OFFSET

.. J

Lembre-se de que no Capitulo 12 uma das caracteristicas ideais do amplificador operacional e que ele tern tensao de saida zero quando as duas entradas sao 0 V (aterradas). Esta caracteristica e particularmente importante em aplicacoes em que estao envolvidos sinais cc ou de baixa frequencia. Se a saida nao for zero quando asentradas forem zero, entao a saida nao estara em seu nfvel cc correto, quando as entradas estiverem com nivel cc diferente de zero.

o valor real da tensao de saida quando as entradas sao zero e chamado de tensao de compensacao ou offset da saida, ou ainda, tensiio de ajuste da saida. A tensao de compensacao, ou offset de saida, e rnuito parecida com 0 nivel de polarizacao cc na saida de urn amplificador convencional em que ela e somada a qualquer variacao de sinal que ocorra ali. Se urn amplificador operacional for usado apenas com sinais ca, ele pode ter urn acoplamento capacitivo, se necessario, ou outro qualquer para bloquear a componente cc representada pela compensacao ou offset. Contudo, os capacitores podem ser de dimensoes impraticavelmente grandes, se forem envolvidos niveis

Volume II

Cap. 13

Teoria do amplificador operacional

63

de baixas frequencias e baixa impedancia, Alem disso, deve estar sempre presente um caminho cc entre cada entrada e 0 terra para permitir a circulacao da corrente. Valores pequenos de compensacao ou offset, da ordem de alguns milivolts, podem ser ignorados se as variacoes de sinal em questao forem muito altas. Por outro lado, em uma aplicacao frequente que exija precisao dos amplificadores operacionais,' para 0 processamento de sinal com alta precisao em baixos niveis e baixas frequencias, e crucial que se faca uma compensacao ou offset, com valores muito baixos, nessas situacoes.

Os fabricantes geralmente nao especificam 0 valor da tensao de compensacao de saida porque, como veremos, 0 nfvel de compensacao depende do ganho em malha fechada que 0 usuario projeta na escolha dos valores dos componentes externos. Por outro lado, as compensacoes das entradas sao especificadas, e os projetistas podem usar esses valores para calcular a compensacao da saida resultante de uma determinada aplicacao. As tensoes de compensacao de saida resultam de dois fenomenos distintos da entrada: as correntes de polarizacao das entradas e a ten sao de compensacao ou offset de entrada. U saremos 0 teorema da superposicao para determinar a contribuicao de cada um desses efeitos na entrada em relacao a tensao de compensacao de saida.

Corrente de Compensac;ao ou Offset da Entrada

No nosso estudo dos circuitos amplificadores diferenciais, no Capitulo 12, ignoramos as correntes da base porque elas apresentavam um efeito desprezfvel nos tipos de calculo de nosso interesse. Sabemos que um certo valor de corrente cc deve circular pel a base quando um transistor for polarizado corretamente. Embora pequena, esta corrente circula pelo resistor externo em um circuito amplificador que produz uma queda de tensao cc na entrada, que, por sua vez, cria uma tensao de compensacao ou offset. Para reduzir 0 efeito das correntes de polarizacao, e conectado um resistor de compensacdo R; em serie com 0 terminal da entrada nao-inversora (+) do amplificador. (Re deve proporcionar um caminho para 0 terra, de modo que se um sinal for acoplado capacitivamente a entrada +, R; deve ser conectado com a entrada + e 0 terra.) Vamos mostrar agora que a escolha correta do valor de R; minimizara a tensao de compensacao de safda provocada pela corrente de polarizacao, A Figura 13.25 mostra as correntes de polarizacoes I; e Iii que circulam pelos terminais + e - de um amplificador operacional, quando 0 sinal de entrada for aterrado. Embora as correntes de polarizacao possam realmente circularventrando ou saindo dos terminais, dependendo do tipo de circuito da entrada, por motivo de conveniencia iremos supor que os sentidos sao de acordo com 0 que e mostrado na figura 13.25, e que os valores sao sempre positivos. Essas suposicoes nao afetarao nossas ultimas conclusoes. A figura mostra tambem 0 resistor de compensacao R; conectado em serie ao o terminal +. Observe que esse circuito aplica-se tanto a configuracao inversora quanta a nao-inversora.

A Figura 13.26(a) mostra 0 circuito equivalente da Figura 13.25. Nessa figura, as correntes de polarizacao sao representadas par fontes de corrente com resistencias R, e Rc' A Figura 13.26(b) mostra 0 mesmo circuito quando as fontes de corrente forem substituidas por suas fontes de tensao de Thevenin equivalentes.

Figura 13.25

Correntes de polarizacao de entrada It e Iii que circulam quando os dois sinais de entrada sao aterrados. R, e urn resistor de compensacao usado para reduzir 0 efeito dascorrentcs de polarizacao sobre acompensacao (offset) da safda.

64 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

Usando a Figura 13.26(b), podemos aplicar 0 teorema da superposicao para determinar a tensao de compensacao de saida provocada por fonte de entrada agindo isoladamente. Conforme ilustrado na Figura 13.27(a), 0 amplificador age como urn inversor quando a fonte conectada na entrada + for curto-circuitada com 0 terra. Portanto, a saida devido a IiRt e

(13.52)

Figura 13.26

Circuito equivalente para a Figura

13.25.

(a) Circuito equivalente da Figura 13.25.

(b) Circuito equivalente para (a) quando as fontes de corrente sao substituidas por seus equivalentes de Thevenin.

Quando a fonte conectada ao terminal - for curto-circuitada com 0 terra, a configuracao do amplificador sera nao-inversora, de modo que a saida devida a I;Rc e

(13.53)

Combinando as equacoes 13.52 e 13.53, obtemos a tensao de compensacao total de saida devida a corrente de polarizacao, que designamos por VoiIB)' como

(13.54)

Volume II

Cap. 13

Teoria do amplificador operacional

65

-Rf

Voj = R; (IB-Rj)

= -Rfls

(a) Quando a entrada nao-inversora for aterrada, 0 amplificador invertera e seu ganho sera de -RfIRj.

(b) Quando a entrada inversora for aterrada, 0 amplificador nao-inversor tera um ganho de (Rf + Rj)IRj.

Figura 13.27

Aplicacao do teorema da superposicao para determinar a tensao de compensacao de safda devida a cada fonte na Figura 13.26(b).

Dependendo do termo de maior valor, no lado esquerdo da Equacao 13.54, VoiIs) pode ser positiva ou negativa. Porem, 0 sinal de VoiIs) e 0 de menor interesse, visto que a tensao de compensacao negativa e tao indesejavel quanto a tensao de compensacao positiva. Nosso real interesse e encontrar urn modo de minimizar 0 valor de Vos(ls)' Para isto, vamos fazer a suposicao razoavel de que as duas entradas sao aproximadamente casadas e que, como consequencia, elas devem ter correntes de polarizacao iguais: It == Iii == Iss' Substituindo Iss por Iii e It na Equacao 13.54, obtemos

(13.55)

Se a expressao entre co1chetes na Equacao 13.55 fosse igual a zero, terfamos tensao de compensacao zero. Para calcular 0 valor de Rc que alcancasse tal proposito, farfamos a expressao entre co1chetes igual a zero. e resolvenamos para Rc:

(13.56)

66 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

A Equacao 13.56 revel a a importancia do resultado de que a compensaciio de saida devida as correntes de polarizactio pode ser minimizada por meio de conexdo de um resistor Reo tendo 0 valor de R] II Rf' em serie com a entrada niio-inversora. Este metodo de compensacao de saida e valido para as duas configuracoes, inversora e nao-inversora. Observe que falamos que a compensacao pode ser minimizada usando-se essa solucao, em vez de fazer com que ela seja exatamente zero, porque a solucao e baseada na suposicao de que It = Ii, que po de nao ser totalmente valida, Podemos calcular 0 valor exato de Vas(lB)' quando R; = R] II Rf' substituindo este valor de Rc na Equacao 13.54, onde a suposicao nao prevalece:

(13.57)

A Equacao 13.57 mostra que a tensao de compensacao e proporcional a diferenca entre It e Ii quando R, = R] II Rf. Como as entradas em geral sao razoavelmente bern casadas, a diferenca entre It e Ii e muito pequena. A equacao confirma 0 fato de que Vas sera zero se It for exatamente igual a Ii. A grandeza It - Ii e chamada de corrente de compensacdo de entrada, e e sempre encontrada nas especificacoes dos fabricantes. Lembre-se de que ela e realmente uma diferenca de correntes. Representando a corrente de compensacao de entrada It - Ii por Iio, temos, pel a Equacao 13.57,

(13.58)

o valor de Vas(lB) pode ser positivo ou negativo, dependendo da inequacao It> Ii ou vice-versa. A nao ser que sejam medidas, dificilmente saberemos qual das correntes sera a maior, de modo que uma forma muito uti! da Equacao 13.58 e

(13.59)

Os fabricantes sempre especificam urn valor positivo para Iio' Portanto, ele e mais bern interpretado como urn valor absoluto neste caso.

A Equacao 13.59 mostra que a compensacao de safda e diretamente proporcional ao valor do resistor de realimentacao Rf . Por esta razao, devemos usar valores pequenos de resistencia quando a compensacao for uma consideracao critica, Contudo, para obter urn valor alto de ganho de tensao, quando Rf tiver urn valor pequeno, possivelmente serao necessaries valores impraticavelmente pequenos para Rl' considerando que 0 amplificador po de sobrecarregar a fonte de sinal que 0 aciona. Em qualquer caso, ganhos em malha fechada de valores altos sao prejudiciais em relacao ao outro aspecto da ten sao de compensacao, conforme veremos no nosso estudo a seguir.

Outra especificacao comum dos fabricantes e chamada simplesmente de corrente de polarizaciio de entrada, lB' Por convencao, IB e a media de It eli:

1+ + I-

I = B B

B 2

(13.60)

IB e tipicamente muito maior que lio' porque IB e da me sma ordem de valor de It eli, enquanto Iio e a diferenca entre as duas. Dados os valores de IB e Iio' podemos calcular Il; eli, desde que se conheca qual delas e a maior. Se It > Ii, entao .

Volume II Cap. 13

Teoria do amplificador operacional

67

(13.61)

Se Ii > I;, os sinais + e - entre os termos na Equacao 13.61 estao trocados. A prova dessas relacoes esta no Exercicio 13.44 no final deste do capitulo.

Exemplo 13.14

As especificacoes para 0 amplificador operacional na Figura 13.28 declaram que a corrente de polarizacao e de 80 nA, e que a corrente de compensacao de entrada e de 20 nA.

1.
2.
3.
Soluciio
1.
2.
3. Figura 13.28 (Exemplo 13.14)

Ca1cule 0 valor 6timo de Re'

Ca1cule 0 valor da tensao de compensacao de saida de vida as correntes de polarizacao quando R; for igual ao seu valor 6timo.

Supondo que I; > Ii, ca1cule 0 valor da tensao de compensacao de safda quando R; = O.

Pela Equacao 13.56, s, = s, II Rf = (10 kQ) II (100 kQ) = 9,09 kQ. Pela Equacao 13.59, I VaPB) I = II;oIRf= (20 x 10-9)(100 x 103) = 2 mY.

Quando Re = 0, a Equacao 13.54 fica sendo Vas(lB) = - IiRf Pel a Equacao 13.61, Ii = IB - 0,51;0 = (80 nA) - 0,5(20 nA) = 70 nA. Portanto, 0 valor da tensao de compensacao quando R, = 0 e I Vas(lB) I = (70 x 10-9)(100 x 103) = 7 mY. Vemos assim que a omissao da resistencia de compensacao e maior que 0 dobro do valor da tensao de compensacao.

lOOkQ

Figura 13.29

o efeito da tensao de compensacao de entrada, V;o' e 0 mesmo que uma fonte cc teria se fosse conectada em serie com uma das entradas.

68 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

Tensao de compeneacao de Entrada

Outro fenomeno na entrada que contribui para a tensao de compensacao de saida e a diferenca de potencial gerada internamente por causa da imperfeicao no casamento dos transistores. Este potencial pode ser devido, por exemplo, a diferenca entre as quedas VBE dos transistores no estagio diferencial de entrada de um amplificador com BJT. Denominada de ten sao de compensacao de entrada, 0 efeito liquido dessa diferenca de potencial e equivalente a uma pequena fonte de tensao cc conectada a uma das entradas. A Figura 13.29 mostra 0 circuito equivalente de um amplificador com seus sinais de entrada aterrados e sua tensao de compensacao de entrada, Vio' representada como uma fonte cc em serie com a entrada nao-inversora. 0 efeito e 0 mesmo se conectada a entrada inversora ou nao-inversora. A polaridade da fonte e arbitraria, porque as compensacoes de entrada e de saida podem ser tanto positivas quanta negativas. Repetindo, este e 0 valor da compensacao que nos interessa.

A partir da Figura 13.29, torna-se evidente que a tensao de safda, quando a entrada e Vio' e dada por

(13.62)

onde VoilB) e a tensao de compensacao de saida devida a Vio. Observe que 0 resistor de compensacao Rc esta mostrado na Figura 13.29, a fim de manter 0 circuito completo, mas ele nao afeta a compensacao de saida de vida a ViO. A Equacao 13.62 mostra que a compensacao de entrada e aumentada na saida por um fator igual ao ganho em malha fechada do amplificador nao-inversor, conforme ja era esperado. Se 0 amplificador funcionar em malha aberta, 0 valor muito alto do ganho em malha aberta, agindo sobre a tensao de compensacao de entrada, podera levar 0 amplificador a um de seus limites de tensao de saida. Portanto, e importante que 0 valor de Vio seja extremamente pequeno em qualquer aplicacao ou medida que exija um amplificador em malha aberta.

A Equacao 13.62 e valida tambem para um amplificador na configuracao inversora. De fato, para uma grande variedade de configuracoes de amplificadores, e verdade que

(13.63)

onde ~ e a taxa de realimentacao.

Exemplo 13.15

As especificacoes para 0 amplificador no Exemplo 13.14 dec1aram que a tensao de compensacao de entrada e de 0,8 mY. Calcule a compensacao de saida devida a esta compensacao de entrada.

Soluciio. Pela Equacao 13.62,

( 10-3 V) [(10 ill) + (100 kQ)]

0,8 x 10kQ

8,8mV

Tensao de compensacac de Safda Total

Ja vimos que a tensao de compensacao de saida e uma funcao de duas caracteristicas de entrada distintas: as correntes de polarizacao de entrada e a ten sao de compensacao de entrada. Pode ser que as polaridades das compensacoes causadas por essas duas caracteristicas sejam tais que elas tendem a se anular. Obviamente, nao podemos depender dessa feliz circunstancia, de modo que uma boa regra pratica de projeto e supor uma situacao

Volume II Cap. 13

Teoria do amplificador operacional

69

de pior caso, em que as duas compensacoes tenham as mesmas polaridades para que uma reforce a outra. Podemos invocar 0 teorema da superposicao e concluir que a tensao de compensacao de saida total e a soma das compensacoes causadas pelos fenomenos individuais na entrada, mas para a situacao de pi or caso, supomos que a compensacao total e a soma de seus respectivos valores:

(13.64)

onde Vos e a tensao de compensacao de saida total.

Exemplo 13.16

o amplificador operacional na Figura 13.30 tern as seguintes especificacoes: corrente de polarizacao de entrada := 100 nA; corrente de cornpensacao de entrada := 20 nA; e tensao de compensacao de entrada := 0,5 mY. Calcule a tensao de compensacao de safda no pior caso. (Considere as duas possibilidades, I~ > TB, e vice-versa.)

Solueiio. Verificamos primeiro se 0 resistor de 10 ko. em serie com a entrada nao-inversora estabelece 0 valor 6timo do resistor de compensacao: R] II Rj:= (15 ko.) II (75 ko.) := 12,5 ko.. R; := 10 ko. nao estabelece 0 valor 6timo e devemos usar a Equacao 13.54 para determinar VoiIB)' Supondo primeiro que It > Ii, temos, pela Equacao 13.61,

It = IB + 0,5Iio = (100 nA) + 0,5(20 nA) = 110 nA

Ii = IB - 0,51;0 = (100 nA) - 0,5(20 nA) = 90 nA

Figura 13.30 (Exemplo 13.16)

75kQ

-=

Portanto, pel a Equacao 13.54,

(75 X 103 + 15 X 1()3)

= (110 X 10-9)(10 X 103) 15 X 103

- (90 X 10-9)(75 X 1()3)

= -0,15mV

Se It> Ii, entao It := 90 nA e Ii := 110 nA. Neste caso,

70 Dispositivos e Circuitos Eletrtmicos Cap. 13 Volume II

VOilB) = (90 X 10-9)(10 X 103) [ 75 - (110 X 10-9)(75 X 103)

= -2,85 mV

X 103 + 15 X 15 X 103

Vemos que 0 pi or caso ocorre para Ii > It e, portanto, temos IVOS(IB)I = 2,85 mY.

Pela Equacao 13.62,

v (V.) = Vio(Rl + Rf) (05 mY) [ (15 kO) + (75 k,Q) 1 = 3 mV

os 10 R]' 15 ill

Portanto, 0 pior caso para a compensacao e Vos = IVOS(IB)I + I VOS(Vio) I = (2,85 mY) + (3 mY) (Observe que "0 melhor caso" para a compensacao seria 0,15 mV.)

5,85 mY.

Os valores que usamos para Vio' IB e Iio nos exemplos desta secao sao valores tipicos de uso geral, para os amplificadores operacionais. Existem no comercio amplificadores com valores menores de compensacao de entrada. As correntes de polarizacao nos amplificadores com FET nas entradas sao dad as na faixa de picoampere.

Existem amplificadores operacionais com dois terminais proprios para a conexao de urn potenciometro para ajustar a saida em 0 quando as entradas forem aterradas. Esta operacao e chamada de ajuste de zero ou balance do amplificador. Porem, os amplificadores operacionais ainda estao sujeitos ao efeito de deriva (drift), no qual as caracterfsticas mudam com 0 tempo e, particularmente, com a temperatura. Para aplicacoes que exigem valores extremamente baixos de compensacao, em que os efeitos de deriva deverao ser minimizados, ha no comercio os amplificadores estabilizados com pulsadores (choppers). Os puls adores convertem a tensao cc de compensas;:ao em urn sinal ca, que depois de amplificado e usada para ajustar as caracterfsticas de modo que a saida volta automaticamente em zero.?

L\-

/13.6-'\ ESPECIFICACOES DOS AMPLIFICADORES OPERACIONAIS

Nesta secao vamos examinar e interpretar urn conjunto tipico de especificacoes de urn amplificador operacional fornecido pelo fabricante. As especificacoes mostradas na Figura 13.31 sao de urn amplificador 741, urn amplificador operacional de uso geral muito conhecido, de baixo custo e produzido por diferentes fabricantes. Primeiro devemos observar que, como em varies circuitos integrados, existem diferentes vers6es de 741 disponiveis no comercio. As diferentes vers6es sao identificadas pela adicao de letras como sufixos (741A, 741C etc.) e cada versao tern pelo menos uma especificacao de funcionamento ou uma condicao de operacao que e diferente das outras. As especificacoes da Fairchild que mostramos aqui usam 0 prefixo IlA para identificar urn produto da Fairchild, e os dados sao validos para as vers6es !lA741, IlA741A, J.!A741C e J.!A74IE. Na maioria das vezes, as vers6es diferem de acordo com 0 tipo de mercado de utilizacao: militar ou comercial. As especificacoes para as vers6es militares sao geralmente mais rigorosas que as das vers6es equivalentes comerciais. Por exemplo, observe que a faixa de temperatura de funcionamento para as vers6es militares (!lA741 e !lA741A) e de -55° a +125°, enquanto a faixa de temperatura das vers6es comerciais (J.!A741C e !lA741E) e de 0° a +70°.

Revendo as especificacoes, observamos que os valores dos parametros sao identicos aos que usamos nos exemplos deste capitulo e que os parametres sao representativos de urn amplificador operacional de uso geral com BJT. Veja que muitos dados estao mostrados como valores maximos e minimos. A faixa de valores e a declaracao do fabric ante da variacao que pode ser prevista entre os varies tipos de C;I 741. Os parametres para os quais sao

2 N.R.T.: Estes circuitos costumam tambern ser denominados de "AUTO-ZERO".

Volume II

Cap. 13

Teoria do amplificador operacional

71

desejados valores numencos altos mostram um valor mmimo, e aqueles para os quais sao desejados valores numericos baixos mostram um valor maximo. Por exemplo, a ten sao de compensacao de entrada de um f1A741 em 25° C tem um valor tipico de 1 mY, mas po de ser de ate 5 mY. Os projetistas de circuitos que usam 0 741, ou qualquer outro amplificador operacional, no projeto de um produto que sera produzido em grande escala devem usar as especificacoes de pior caso.

3

FAIRCHILD

,uA741

Operational Amplifier

A Schlumberger Company

Linear Products

Connection Diagram 8-Pin Metal Package

Description

The ,uA741 is a high performance Monolithic Operational Amplifier constructed using the Fairchild Planar epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of latch-up tendenc1es make the ,uA741 ideal for use as a voltage follower. The high gain and wide range of operating voltage provides superior performance in integrator, summing amplifier, and general feedback applications.

• NO FREQUENCY COMPENSATION REQUIRED

• SHORT-CIRCUIT PROTECTION

• OFFSET VOLTAGE NULL CAPABILITY

• LARGE COMMON MODE AND DIFFERENTIAL VOLTAGE RANGES

• LOW POWER CONSUMPTION

• NO LATCH-UP

Connection Diagram 10-Pin Flatpak

NC -OFFSET

NULL -IN C==:J--'

-INC==r_J

V-

NC

NC

VY==:::JOUT -OFFSET NULL

(Top View)

Order Information

Type Package

I'A741 Flatpak

I'A741 A Flatpak

Code 3F

3F

Part No. I'A741FM I'A741AFM

Absolute Maximum Ratings Supply Voltage

I'A741A, I'A741 ,,uA741E ,uA741C

Internal Power Dissipation (Note 1)

Metal Package DIP

Flatpak

Differential Input Voltage Input Voltage (Note 2)

Storage Temperature Range , Metal Package and Flatpak DIP

:±22 V :±18V

500 MW 310MW 570MW :±30V :±15 V

-60°C to + 150°C

-55°C to + 125°C

Figura 13.31

Especificacoes para 0 amplificador operacional !JA741. (Cortesia da Fairchild Semiconductor.)

NC

-IN

+OFFSET NULL

V (Top View)

Pin 4 connected to case

Order Information

Type Package

I'A741 Metal

I'A741 A Metal

I'A741C Metal

I'A741E Metal

Code 5W 5W 5W 5W

Part No. I'A741HM I'A741AHM I'A741HC I'A741 EHC

Connection Diagram a-Pin DIP

-OFFSET NULL

OUT -OFFSET NULL

NC

-IN

V-

-IN

V-

(Top View)

Order Information

Type Package

I'A741C MOlded DIP

I'A741C Ceramic DIP

Code 9T 6T

Part No. I'A741TC ,uA741RC

Operating temperature Range

Military (uA741A,,uA741C) -55°C to +125°C

Commercial (uA741E,,uA741C) O°Cto +70oG

Pin Temperature (Soldering 60 s) Metal Package, Flatpak, and

Ceramic DIP 300°C

Molded DIP (10 s) 260°C

Output Short Circuit Duration

(Note 3) Indefinite

3 N.R.T.: A Fairchild nao existe mais, mas foi ela quem criou 0 famoso AOP 741.

72 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

Equivalent Circuit

INVERTING INPUT

R11 50 kQ

R1 R3

1kQ 50kQ

R2

1 kQ

OFFSET NULL

Notes

1. Rating applies to ambient temperatures up to 70 'C. Above 70'C ambient derate linearly at 6,3 mW, 'C for the metal package, 7.1 mW 'C for the flatpak and 5.6 mW 'C for

the DIP.

2. For supply voltages less than ±15 V, the absolute maximum input voltage is equal to the supply voltage.

3. Short circuit may be to ground or either supply. Rating applie to + 125 'C case temperature or 75 'C ambient temperature.

,llA741 and,llA741C Electrical Characteristics

Vs = ±15 V, TA = 25°C unless otherwise specified

,llA741 ,llA741C
Characteristic Condition Min Typ Max Min Typ Max Unit
Input Offset Voltage Rs s 10 kQ 1.0 5.0 2.0 6.0 mV
Input Offset Current 20 200 20 200 nA
Input Bias Current 80 '500 80 500 nA
Power Supply Rejection Ratio Vs = +10, -20 30 150 30 150 ,llVN
VS = +20, -10 V, Rs = 50Q
Input Resistance .3 2.0 .3 2.0 MQ
Input Capacitance 1.4 1.4 pF
Offset Voltage ±15 ± 15 mV
Adjustment Range
Input Voltage Range ± 12 ± 13 V
Common Mode Rs s 10 kQ 70 90 dB
Rejection Ratio
Output Short Circuit Current 25 25 mA
Large Signal Voltage Gain RL 2: 2 kQ, VOUT = ± 10V 50k 200k 20k 200k
Output Resistance 75 75 Q
Output Voltage Swing RL 2: 10 kQ ± 12 ± 14 V
RL2:2kQ ± 10 + 13 V
Supply Current 1.7 2.8 1.7 2.8 mA
Power Consumption 50 85 50 85 mW Figura 13.31

Especificacoes para 0 amplificador operacional J..LA741. (Cortesia da Fairchild Semiconductor.)(continua~ao)

Volume II

Cap. 13

Teoria do amplificador operacional

73

,uA741 and ,uA741C

Electrical Characteristics (Cont.) Vs = ±15 V, TA = 25'C unless otherwise specified

,uA741 ,uA741C
Characteristic Condition Min Typ Max Min Typ Max Unit
Transiente I Rise Time V1N = 20 mV, RL = 2 kg, .3 .3 ,us
Response
(Unity Gain) I Overshoot CL:5 100 pF 5.0 5.0 %
Bandwidth (Note 4) 1.0 1.0 MHz
Slew Rate RL <;: 2 kg .5 .5 V/,us Notes 035

4 Calculated value from BW(MHz) = RiseTi~e (us)

5 All Vcc = 15 V forl'A741 andl'A741C

6 Maximum supply current for all devices

25'C = 2.8 mA 125'C = 2.5 mA -55'C = 3.3 mA

,uA741 and,uA741C

Electrical Characteristics (Cont.) The following specifications apply over the range of -55'C :5 TA :5 125'C for,uA741, O'C:5 TA:5 70'Cfor,uA741C

,uA741 ,uA741C
Characteristic Condition Min Typ Max Min Typ Max Unit
Input Offset Voltage 7.5 mV
RL:5 10 kQ 1.0 .6.0 mV
300 nA
Input Offset Current TA = +125'C 7.0 200 nA
TA = -55'C 85 500 nA
800 nA
Input Bias Current TA = +125'C .03 .5 ,uA
TA = -55'C .3 1.5 ,uA
Input Voltage Range ± 12 ± 13 V
Common Mode Rs:510kg 70 90 dB
Rejection Ratio
Adjustment for Input Offset ± 15 ± 15 mV
Voltage
Supply Voltage Vs = +10, ~20; 0
Rejection Ratio Vs = +20, -10 V, Rs = 50 Q 30 150 ,uVN
Output Voltage Swing Rs <;: 10 kQ ± 12 ± 14 V
Rs <;: 2 kQ ± 10 ± 13 + 10 + 13 V
Large Signal Voltage Gain RL - 2 kQ, VOUT - ± 10V 25k 15k
Supply Current TA = +125'C 1.5 2.5 mA
TA - -55'C 2.0 3.3 mA
Power Consumption TA = +125'C 45 75 mW
TA = ':_55'C 60 100 mW Notes 0.35

4 Calculated value from BW(MHz) = RiseTime (us).

5 All Vee = 15Vforl'A741 andl'A741C

6 Maximum supply current for all devices

25'C = 2.8 mA .

125'C = 2.5 mA

-55'C = 3.3 mA

Figura 13.31

Especificacoes para 0 amplificador operacional j.lA741. (Cortesia da Fairchild Semiconductor.)(continuaqiio)

74 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

flA741 and flA741C

Electrical Characteristics (Cont.) Vs = ±15 V, TA = 25'C unless otherwise specified

flA741 AlE
Characteristic Condition Min Typ Max Unit
Input Offset Voltage Rs :5 50 Q 0.8 3.0 mV
Average Input Offset Voltage Drift 15 flvl'C
Input Offset Current 3.0 30 nA
Average Input Offset Current Drift 0.5 wrc
Input Bias Current 30 80 nA
Power Supply Rejection Ratio Vs = +10, -20; Vs = +20 V, -10 V, 15 50 flVN
Rs = 50 Q
Output Short Circuit Current 10 25 40 mA
Power Consumption Vs = ± 20V 80 150 mW
Input Impedance Vs = ± 20V 1.0 6.0 MQ
Large Signal Voltage Gain Vs = ± 20 V, RL = 2 kQ, 50 200 V/mV
VOUT = ± 15 V
Transiente Response I Rise Time 0.25 0.8 fls
(Unity Gain) I Overshoot 6.0 20 %
Bandwidth (Note 4) .437 1.5 MHz
Slew Rate (Unity Gain) V1N= ± 10V 0.3 0.7 VII's The following specifications apply over the range of -55'C :5 T A :5 125'C for the 741 A, and O'C:5 TA:5 70'C for the 741E.

Input Offset Voltage 4.0 mV
Input Offset Current 70 nA
Input Bias Current 210 nA
Common Mode Rejection Ratio Vs = ± 20 V, V1N = ± 15 V, Rs = 50 Q 80 95 dB
Adjustment For Input Offset Voltage Vs = ± 20 V 10 mV
Output Short Circuit Current 10 40 mA
flA741 A 1-55'C 165 mW
Power Consumption Vs = ± 20V ' I +125'C 135 mW
flA741 A 150 mW
Input Impedance Vs = ± 20V 0.5 MQ
Output Voltage Swing Vs = ± 20V IRL = 10 kQ ± 16 V
lRL = 2 kQ ± 15 V
Vs = ± 20 V, RL = 2 Q 32 V/mV
Large Signal Voltage Gain VOUT = ± 15 V V/mV
Vs = ± 5 V, RL = 2 Q
VouT=±2V 10 V/mV Noles

4 Calculated value from BW(MHz) = 0.35

RiseTime (us) 5 All Vce = 15 Vfor IlA741 andllA741C

6 Maximum supply current for all devices ~. 25'C = 2.8 mA

125°C = 2.5 mA

-55°C = 3.3 mA

Figura 13.31

Especificacoes para 0 amplificador operacional u.A'Zd I. (Cortesia da Fairchild Semiconductor.)(continuat;Go)

Volume II

Cap. 13

Teoria do amplificador operacional

75

Typical Performance Curves for IlA741 A andllA741

Open Loop Voltage Gain as a Function of

Supply Voltage

115

11

TA "" 25°c
0
~ '"
5 .....
V
/'
5
/
rg 10

,

~100 (!J w

;j! 9 '0

~ 90

85

12 16

SUPPLY VOLTAGE -z.V

Output Voltage Swing as a Function of

Supply Voltage

0
6 r- -55°C == TA == +125°c
RL == 2 kQ ./
2 ./
8 V
4 L
0
6 ./
2 /
./
8

0 20

10 15

SUPPLY VOLTAGE - ±V

20

Typical Performance Curves for ,uA741 E and IlA741 C

Open Loop Voltage Gain as a Function of

Supply Voltage

115

TA"" 25"c
y r-
y
V
V 110

~ 105

,

z ~100

w

~ 95 '0

~ 90

85

o 2 4 6 8 10 12 14 16 18 20 SUPPLY VOLTAGE- ±V

Transient Response

0%

~ 16r_-r_/H---t--i--+--j ~ 12'r-~~/r_~r_-f---t-~ § 8r_-h/~-1r-+--r_--1--f

I

-II 00% Vs=+15V

I-_'r--f---t--+~ : ;s:g -

CL = 100pF

0.5

1.0

1.5 2.0 2.5

TIME-,uS

Output Voltage Swing as a Function of

Supply Voltage

0
6 O0C",TA=+/
RL '" 2kQ
2 ./
8
0 V
./
2 ./
./

4 >

\1 3 ~ 2 ~ 24

~

o

~ 16

~ 1

~ 8

05

15

20

Input Common Mode Voltage as a

Function of Supply Voltage

6
-55'C=TA=+i25"c /""
.:
0 /
L
V
/
/
10 15

SUPPLY VOLTAGE - ±V

20

10

SUPPLY VOLTAGE - ±V

Transient Response Test Circuit

Input Common Mode Voltage as a

Function of Supply Voltage

> " ,

w (!J

z 1

;1'

~ 1 '0

52

w o o a z o a a

8

6
O°C=TA=+70"c
4 L
2
0 /
8 ./
y
6 /
4V
2 10

15

20

SUPPLY VOLTAGE - ±V

Common Mode Rejection Ratio as a

Function of Frequency

10

0
0 Vs = +15V
=--.. TA == 25"C
0
0 \.
0
0 \.
0
0 \.
0
0 w

'i' 9 o

~

is @6

~ 5

ur o o

a 3 z

§l 2

~

8

10 100 1 k 10k lOOk i M 10M SUPPLY VOLTAGE - ±V

Figura 13.31

Especificacoes para 0 amplificador operacional !JA741. (Cortesia da Fairchild Semiconductor.)(continuafao)

76

Dispositivos e Circuitos Eletranicos

Cap. 13

Volume II

Typical Performance Curves for pA741 A and pA741 (Con!.)

Open Loop Voltage Gain as a Function of

Supply Voltage

0.00

15 SUPPLY VOLTAGE - ±V

Voltage Offset Null Circuit

20

Typical Performance Curves for pA741A,pA741, pA741E and pA741C

Power Consumption as a Function of

Supply Voltage

10

0 TA=J50Cj
0
LV
0
/ V
0 ___ v
0
V
0 ~ 8

10

15

SUPPLY VOLTAGE -:r.V

Input Offset Current as a Function of

Supply Voltage

5.0,--,--,----,----,--,--,

""

I 4.0 f--I--I---+---+--+--i

~

~V

i 3'0f-_I-_I---+_--+_-+_-i o

~

~ 2.0

f-----+--4--!-+--+--I

1.00!;-_jL_-;,~0 -_l_-:;!,5'---_[_--:!20 SUPPLY VOLTAGE -:z.V

Open Loop Voltage Gain as a Function of Frequency

10

e .1 T
5- Vs=±lSV_
I" TA = ± 25°c
, <,
a -,
2 '\
0 '\
1 \
, Voltage Follower Large Signal Pulse Response

10 r-r-r-r-r-r-r-r-r-r- 1'--1'--''--'---'-'

f-+-++-+-+-I+--+~:: :5~ v

~ 4f-~~'-'4'~"~+-+--+~'~-+-+--+---1

....., ~ OUTPUT

~ 2f-+~-J~~~~~~~+-+--+

~ ol-~/,.fr-+-+-+-+\t\-+-+-I ~ -2 f-+++'N_Pt-UT_ .. -J-'-' ++-+--t-

~

o : f-I--+++-+-+:.-t, ,-,,-fp\-, .. +t--+f--

-10 L-';;0--::,0'-;;2OcO -C3~0-!;40C-::5OcO --;60!::-~70--::80~90 TlME-ps

Open Loop Phase Response as a Function of Frequency

-4

0 Vs=~'5V
r\
TA =: ±25"c
5
1\
r--.
5 20

10-

1 10 100 1 k 10 k 100 k 1 M 10 M

FREQUENCY - Hz

~

1R ~-90

~

-13

-180, 10 100 1 k 10k 100k 1 M 10M

FREQUENCY - Hz

Output Resistance as a Function of Frequency

100

600 '-rTTTO-r-mc-r-'-TTT--.-..,"'"

f-H4+4-++H-+-+B+~:~~~

Input Resistance and Input Capacitance as a

Function of Frequency

10M

R'N

r-.'
k 1 a w 1M

~ ~ ~

~ ~ 100

10~OO

1 k 10k 100k

FREQUENCY - Hz

1..,·1

500 f-H4+4-+-ttI-+-++++-t-+ttt-l

" ,

ur

~ 400 -tf-ttH-+-ttI-+-++++-++H+-I

~ 300 I--f+fH-t-tH-t-l-+++-l-+I+t-l ~ 200 f-H4+4-++H-+-++++-+-+l-H1l/y 5

100

Figura 13.31

1 k 10k lOOk

FREQUENCY - Hz

1 M

Especificacces para 0 amplificador operacional j.iA741. (Cortesia da Fairchild Semiconductor.)(continua~iio)

Volume II

Cap. 13

Teoria do amplificador operacional

77

Typical Performance Curves for ,uA741A,,uA741, ,uA741E and ,uA741C (Cont.)

Output Voltage Swing as a Function of

Load Resistance

8
6 Vs='±1;V .......
TA"" 25°C ......
4 V
,
0
8
6
4 I
a
0 L
8 0.2 0.5 1.0 2.0 5.0 10

LOAD RESISTANCE - kQ

Input NOise Voltage as a Function of Frequency

10

Vs ;5:~V=
TA ;: 10

, w

~

!:i 10

~

~ 10 iil

~

" 10

1~0

100 1 k 10k

FREQUENCY - Hz

100 k

Output Voltage Swing as a Function of Frequency

36 "e= ±15V
> TA'" 25°C
o 3, RL'" 10kQ
Z
~ 28
~ 24 1\
0 20
~ 16
6 12
:;; 8
~ I\.
~oo
1k 10k lOOk 1 M
FREQUENCY - Hz Input Noise Current as a Function of Frequency

l"
-c
1 10
10
Q
W
00
~
w 10
~
"
s
~ 10
"
1~0 Typical Performance Curves for ,uA741 A and mA741

100 1 k 10k

FREQUENCY - Hz

Input Bias Current as a Function of

Ambient Temperature

200

Vs'" ±15V




<,
r- r- - '60

20 60

TEMPERATURE _ °C

100

20

lOOk

Absolute Maximum Power Dissipation as a

Function of

Ambient Temperature

60

0
0
I'\. I
0 .uA741AAND
)4A741
0 "
f-- - IJA741EAND
11A741C
0 "
Input Resistance as a Function of

Ambient Temperature

100

VS=±~5V


,....
V ......
....... ......
I' 50

a 30

~

~10.0

~

~ 5.0 ~ 3.0

140

1.0 60

140

45

65

85

105

125

20

20 60

100

TEMPERATURE -"C

AMBIENT TEMPERATURE

BroadBand Noise for Various Bandwidths

10

0

101 1doll..
10-10kH
1d-1'kH, V
1 1 k 10 k

SOURCE RESISTANCE

100k

Output Short-Circuit Current as a Function of

Ambient Temperature

35


"
I'....
r-,

-,

r-, ~ 30

1,5

Q

5

2E 20

~

~ 15

20

20 60 100

TEMPERATURE - "O

140

Figura 13.31

Especificacoes para 0 amplificador operacional j.lA741. (Cortesia da Fairchild Semiconductor.)(continuaqiio)

78

Dispositivos e Circuitos Eletronicos

Cap_ 13

Volume 11

Typical Performance Curves for I1A741A and I1A741 (Cont.)

Input Offset Current as a Function of

Ambient Temperature

4
Ya= ±15V

8 \

r-,
I"-- I"-- -_
'\;0

20

60

100 140

20

TEMPERATURE -"C

Power Consumption as a Function of

Ambient Temperature

12

0 Vs - ±20V

0
r--.
0 ..............
..... 1"--
r- i'
0
0
~

z10 o

Ii:

" OJ8

8

~

~6

60

20

140

60

20

100

Typical Performance Curves for I1A741E and I1A741C

TEMPERATURE -"C

Input Bias Current as a Function of

Ambient Temperature

10

0
"e= ±15V
0

0


0 r-- t--+-
- r-
0 00 10 20 30 40 50 60 70 TEMPERATURE -"C

Power Consumption as a Function of

Ambient Temperature

Vs:: ±20V

~90r--+--+-~---+--+--4--~

5°0 10 20 30 40 50 60 70 TEMPERATURE - °C

Input Resistance as a Function of

Ambient Temperature

0
f-Vs +15V
.0 I-'+-
0- I-'

.0

.0

0 Frequency Characteristics as a Function of

Ambient Temperature

4 I Vs = ±15V
2 w-
J~~.O
....... ~J R~
I"-- "\ EW RATE
0 P C~II
~
O,t:>~
8~ """""'~
I I 'I'''
I I 10 20 30 40 50 60 70 TEMPERATURE _ °C

Output Short Circuit Current as a Function of

Ambient Temperature

0
8
6 .........
r-, I"--..
4 <,
2 <,
0
8 0·600

20

20

60

100 140

10 20 30 40 50 60 70 TEMPERATURE _ °C

TEMPERATURE _ °C

Input Offset Current as a Function of

Ambient Temperature

5
Vs = :t15V
4
J"'....
3 ,...._
r- +-
2


1 00 10 20 30 40 50 60 70 TEMPERATURE -"C

Frequency Characteristics as a Function of

Ambient Temperature

1.1

0 l-Z
Vs - ±15V
5, V
./
" V SLEW RATE
01-:: ;:::::- '" ~o",!';
0< ~.
5 ~O"'&4:-f--
~
"'''
~
0 1.0

0.9

0.9

10 20 30 40 50 60 70 TEMPERATURE -"C

Figura 13.31

Especificacoes para 0 amplificador operacional u.A'Zd l , (Cortesia da Fairchild Semiconductor.jfcoanazezcdo)

Volume II Cap. 13

Teoria do amplificador operacional

79

Observe que as especificacoes incluem valores para a CMRR em decibeis. A CMRR para urn amplificador operacional e definida exatamente como foi demonstrado para os amplificadores diferenciais no Capitulo 12.

Muitas especificacoes variam com as condicoes de funcionamento, tais como frequencia, ten sao de alimentacao e temperatura ambiente. As variacoes tfpicas sao mostradas em graficos acompanhados de valores listados. Exemplos importantes que 0 projetista deve saber incluem 0 seguinte:

1. 0 ganho em malha aberta para 0 ~741 eleva-se de 90 db a 110 db aproximadamente, e a tensao da fonte varia de 2 V a 20 V. Quanto menor 0 valor da tensao de alimentacao, menor tambem 0 valor do ganho em malha aberta.

2. Acima de 100 Hz, a CMRR do ~A741E cai a taxa de 20 db/decada, que e urn comportamento tfpico da CMRR de urn amplificador operacional.

3. A largura de faixa em malha fechada do ~741 diminui liriearmente com 0 aumento da temperatura ambiente. Seu valor a 120°C e de cerca de 80% de seu valor a 20°C.

Exemplo 13.17

Supondo as condicoes de pior caso a 25°C, determine 0 seguinte, considerando 0 circuito com amplificador operacional ~A741, mostrado na Figura 13.32:

Figura 13.32 (Exemplo 13.17)

138 kQ

741

1. a largura de faixa em malha fechada;

2. a frequencia maxima de funcionamento quando a entrada for de 0,5 V de pico senoidal; e

3. a tensao de compensacao de saida total 1VosI.

Soluciio

1. Pel a Equacao 13.38, BW CL = fr~. 0 grafico denominado "Open Loop Voltage Gain as a Function of Frequency" ("Ganho de Tensao em Malha Aberta como uma Funcao da Frequencia"), nas especificacoes do ~741, revela que a frequencia em ganho unitario e de cerca de 1 MHz. Pel a Figura 13.32,

12kQ = 008

(12 kQ) + (138 kQ) ,

Portanto, BW CL = (1 MHz)(0,08) = 80 kHz.

80 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

2. Pela Equacao 13.44, a frequencia maxima de funcionamento sob a limitacao da taxa de inclinacao e

fs(max.) = _§_ Hz 21tK

As especificacoes mostram a taxa de inclinacao como sendo de 0,5 V/l1s. Pela figura, 0 ganho em malha fechada da configuracao inversora e

~ _ -Rf _ -138kQ = -115

vin - R1 - 12 kQ '

Portanto, 0 valor da tensao de pico na safda e K = (0,5)(11,5) = 5,75 V. Logo,

f.(max.) = 0,5 x 106 V /s = 1384 kHz

s 21t(5,75) V '

Como fs (max.) < BW CL' a frequencia maxima de funcionamento para uma entrada de 0,5 V de pica e 13,84 kHz.

3. R1 II RJ = (12 kQ) " (138 kQ) ~ 11 kQ. Portanto, 0 resistor de compensacao tern seu valor 6timo e podemos usar a Equacao 13.59 para determinar a compensacao de saida devida as correntes de polarizacao: I VOS(IB) I = IIi)Rf As especificacoes do I1A741 listam 0 valor maximo da corrente de compensacao de entrada como sendo de 200 nA. Logo, IVos(IB)lmax. = (200 x 10-9)(138 x 103) = 27,6 m V. As especificacoes listam 0 valor maximo da tensao de compensacao de entrada como sendo de 5 mY. Portanto,

IV (V.)I = V. (RJ + Rj 1 = (5 V) [ (138 kQ) + (12 ill)] = 62 5 m V

os lO lO R1 m 12 ill '

Finalmente, IVOSlpior caso = (27,6 mY) + (62,5 mY) = 90,1 mY.

Observe que 0 741 tern urn par de pinos que permite a conexao de urn potenciometro para anular a compensacao (ajuste de zero).

Exemplo 13.18

Use 0 PSpice e a biblioteca do PSpice para verificar 0 valor da largura de faixa em malha fechada calculada no Exemplo 13.17 para 0 amplificador operacional 741. Suponha que a entrada seja de 0,1 V ca.

Volume II Cap. 13

Teoria do amplificador operacional

81

Figura 13.33 (Exemplo 13.18)

~VCC1 15V

RF 138K

EXAMPLE 13.18

VI 1 0 AC O.lV VCC1 4 O'15V VCC2 0 5 15V R1 1 2 12K

RF 2 6 138K

RC 3 0 11K

Xl 3 2 4 5 6 UA741 .LIB

.AC LIN 180KHZ 80KHZ .PRlNT AC V(6)

.END

Soluciio.

o circuito para 0 PSpice e os arquivos de entrada do circuito estao mostrados na Figura 13.33. Observe que 0 subcircuito Xl especifica 0 nome UA741 para 0 subcircuito armazenado na biblioteca do PSpice (veja 0 Apendice A, Secao A.17). (Se for usada uma versao mais nova do PSpice, a declaracao .LIB deve ser escrita como .LIB EVAL.LIB.) Conforme mostrado no Exemplo 13.17,0 valor do ganho em malha fechada e de 11,5. Portanto, a tensao de safda na faixa media e IA)ein = 11,5(0,1 V) == 1,15 V. No corte, a tensao de saida deve ser de 0,707(1,15 V) = 0,813 V. Para verificar os calculos do Exemplo 13.17, a frequencia de simulacao e ajustada em uma largura de faixa te6rica de 80 kHz, na qual a tensao de saida deve ser pr6xima de 0,813 V. A execucao do programa revel a que a tensao de safda em 80 kHz e de 0,822 V, diferente apenas 1,1 % de 0,813 V.

EXERCfclOS

a. vin = 120mV cc; h. vin = 0,5 sen rot V; c. vin = -2,5 V cc;

secae 13.1

Amplificador Operacional Ideal

13.1. Calcule a saida do amplificador operacional ideal mostrado na Figura 13.34 para cada urn dos seguintes sinais de entrada:

d. vin = 4 - sen rot V;

e. vin = 0,8 sen (rot + 75°) V.

82 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

39kQ

Figura 13.34 . (Exercfcio 13.1)

13.2. Suponha que a resistencia de realimentacao no Exercfcio 13.1 seja 0 dobro do valor e a resistencia de entrada seja a metade.Calcule a safdapara cada urn dos seguintes sinais de entrada:

a. vin = - 60,5 mV cc;

b. vin = 500 sen (OqlV;

c. vin = - 0,16 + sen (Ot V;

d. vin = - 0,2 sen ((Ot - 30°) V.

13.3. Calcu1e a corrente no resistor de realimentacao para cada parte do Exercfcio 13.2.

13.4; 0 amplificador no Exercfcio 13.1 e acionado por uma fonte de sinal cuja resistencia de safda e de 40 kQ. A tensao da fonte e de 2,2 V rms. Qual e o valor rms da tensao de safda do amplificador?

13.5. Projete urn circuito inversor com urn amplificador operacional que. forney a uma tensao de safda de 10 V rms quando a entrada for urn sinal de 1 V rms, origin ado pela resistencia de 10 kQ da fonte.

Figura 13.36 (Exercfcio 13.8)

13.6. A entrada do amplificador operacional mostrado na Figura 13.35 e de 0,5 V rms. Calcule 0 valor rms da safda para cada uma das seguintes combinacoes de val ores de resistores:

a. R] = Rf = 10kQ;

b. R] = 20 kQ, Rf = 100 kQ;

c. R] = 100 kQ, Rf = 20 kQ;

d. Rf = lOR].

Figura 13.35 (Exercicio 13.6)

13.7. Repita 0 Exercfcio 13.6 para cada uma das seguintes combinacoes.:

a. R] = 125kQ, Rf = 1 MQ;

b. R] = 220 kQ, Rf = 47 kQ;

c. R]IRf = 0,1;

d. R/Rf = 10.

.:».

~~._~ Supondo urn amplificador operaciona1 ideal,

calcule a tensao na carga "z. na Figura 13.36.

60kQ

20kQ

= =

Volume II

Cap. 13

Teoria do amplificador operacional

83

Supondo urn amplificador operacional ideal, calcule a ten sao na carga v L em cada parte na Figura 13.37.

127,5 kQ

5 kQ

10kQ

O,8V 1

(a)

5kQ

O,8V 1 (b) -=

Figura 13.37 (Exercfcio 13.9)

Sec;ao 13.2

Teoria da Realimentaciio

13.10. Urn amplificador operacional com urn ganho em malha aberta de 5.000 e usado em uma configuracao nao-inrersora com urn resistor de realimentacao de 1 MQ. Para cada valor de R1 dado, calcule 0 ganho em malha fechada se 0 amplificador for ideal e calcule 0 valor real do ganho em malha fechada.

a. R; = 5 kQ;

b. s, = 20 KQ;

c. Rl = 100 kQ;

13.11. Repita 0 Exercicio 13.10 quando 0 ganho em malha aberta do amplificador aumentar de urn fator de 2.

127,5 kQ,'

T

'12 kQ VL

1

T

12 kQ VL

1

-= -=

13.12. Urn amplificador operacional deve ser usado em uma configuracao nao-inversora que tern urn ganho em malha fechada de 800. Qual deve ser 0 valor mmimo do ganho em malha aberta do amplificador se 0 ganho em malha fechada real for de pelo menos 799?

13.13. 0 amplificador operacional no Exercicio 13.10 tern uma resistencia diferencial de 40 kQ e uma resistencia de safda de 90 Q. Calcule a entrada em malha fechada e a resistencia de saida para cada urn dos valores de R1 listados.

13.14. Urn amplificador operacional tern urn ganho em malha aberta de 104 e uma resistencia de saida de 120 Q. Ele deve ser usado em uma configuracao nao-inversora para uma aplicacao cuja resistencia de safda em malha fechada nao

. passa de 1 n. Qual e 0 ganho em malha fechada maximo que. 0 amplificador po de ter?

84 Dispositivos e Circuitos Eletrtmicos Cap. 13 Volume II

13.15. Demonstre a Equ acao 13.28 a partir da Equacao 13.27.

13.16. Urn amplificador operacional tern urn ganho em malha aberta de 5.000. Ele e usado em uma configuracao inversora com uma taxa de reali-

• mentacao de 0,2. Qual e 0 valor de seu ganho em malha fechada?

.-.~, ...... ~

'13.17:)0 amplificador operacional na Figura 13.38 tern umganho em malha aberta de 5 X 104. Desenhe urn diagrama de bloco do modelo de realimentacao para a configuracao mostrada. N omeie cada bloco com os valores numericos exatos.

125kQ

Figura 13.38 (Exercfcio 13.17)

13.18. Mostre que 0 modelo de realimentacao apresentado na Figura 13.39 e equivalente ao apresentado na Figura 13.12.

1-/3

Figura 13.39 (Exercfcio 13.18)

~l~m amplificador ~peraoiooal deve se~ ~sado i '<:': uma configuracao mversora com resistencia '- de realimentacao de 100 kQ e resistencia de entrada de 2 kQ. Se 0 ganho em malha fechada nao puder ser menor que -49,5,

a. qual deve ser 0 valor minimo do ganho da

malha; e '

b. qual deve ser 0 valor minimo do ganho em malha aberta? (Sugestiio: Utilize os valores dos ganhos.)

13.20. 0 amplificador operacional mostrado na Figura 13.40 tern ganho em malha aberta de 8.000 e resistencia de safda de 250 Q em malha aberta. Ca1cule:

a. a resistencia de entrada em malha fechada; e

b. a resistencia de saida em malha fechada.

1MQ

Figura 13.40 (Exercfcio 13.20)

Sec;ao 13.3

Resposta de Freqiiencia

13.21. Urn amplificador operacional tern urn produto ganho-largura da faixa de 5 X 105 e urn ganho em malha aberta de 20.000. Em que valor de frequencia 0 ganho em malha aberta sera igual a 14.142?

13.22. Em relacao ao amplificador operaciona1 no Exercfcio 13.21,

a. em que valor de frequencia 0 ganho em malha aberta sera igual a 0 db; e

b. qual e 0 valor do ganho em malha aberta na frequencia de 2,5 kHz?

13.23. 0 amplificador operacional na Figura 13.41 tern uma frequencia de ganho unitario de 1,2 MHz.

a. Qual e 0 valor da largura de faixa em malha fechada?

b. Qual e 0 valor do ganho em malha fechada em 600 kHz?

13.24.

Urn amplificador operacional com produto ganho-largura de faixa de 8 X 105 deve ser

Teoria do amplificador operacional

Volume II Cap. 13

85

usado em uma configuracao nao-inversora como urn amplificador de audio (20 Hz-20 kHz). Qual e 0 valor maximo do ganho em malha fechada que pode ser obtido do amplificador nessa aplicacao?

~ Urn amplificador operacional tern urn

A ganho em malha aberta em cc de 25 X 104

.B1Al =. Q, ~c ,'b

e frequencia de corte em malha aberta de

i :: G-+.L 40 Hz. Ele deve ser usado em uma con-

I!> figuracao inversora para amplificar sinais

<l- = ~.k -1. de ate 50 kHz. Qual e valor maximo do

fNJ... ganho em malha fechada que po de ser ob-

l tido do amplificador para essa aplicacao?

G :: J5j,IO. L.O _ i

'P1\{\l~

95 kQ

Figura 13.41 . (Exercicio 13.23)

13.26. Oamplifi:cador operacional na Figura 13.42 tern frequencia de ganho unitario de 2 MHz.

a. Qual e 0 valor da largura de faixa em malha fechada?

h. Qual e 0 ganho em malha fechada em 2 MHz?

99kQ

Figura 13.42 (Exercfcio 13.26)

13.27. Cada urn dos amplificadores operacionais na Figura 13.43 tern fr e.quenc ia de ganho unitario de 750 kHz. Qual e 0 valor aproximado da' frequencia de corte superior do sistema em cascode?

Se~ao 13.4

Taxa de Inclinaciio (Slew Rate)

13.28. Qual e a taxa de variacao, em volts/segundo, de uma forma de onda triangular que varia de o V a 5 V e que tern frequencia de 10kHz?

13.29. Qual e a taxa de inclinacao minima necessaria para urn amplificador de gariho unitario que deixa passar, sem distorcao, a forma de onda de entrada mostrada na Figura 13.44?

740kQ

650kQ

Figura 13.43 (Exercfcio 13.27)

13.30. Repita 0 Exercfcio 13.29 se 0 amplificador estiver em uma configuracao nao-inversora com R1 = 50 kQ e Rf = 100 kQ.

13.31. Urn amplificador inversor tern taxa de inclinacao de 2 V/Ils. Qual e 0 valor maximo de ganho em malha fechadaque ele pode ter, sem di storcao , da forma de onda de entrada mostrada na Figura 13.44?

~ ~. ,-\lIltS C;.b.V; I _" SR ~t \*""11

86 Dispositivos e Circuitos Eletronicos Cap. 13 Volume II

volts

Figura 13.44

(Exercicio 13.29)

13.32. Um amplifieador operaeional temtaxa de inelinacao de 2 V/lls. Qual e a amplitude maxima de pieo que um sinal de 1 MHz tera sem exceder a taxa de inclinacao, quando 0 amplificador for usado em um eireuito seguidor da tensao?

13.33. Qual e 0 valor mfnimo da taxa de' inclinacao exigido de um amplifieador operaeional euja safda deve ser de pelo menos 2 V rms sobre uma faixa de frequencia de audio?

13.34. 0 amplifieador operaeional mostrado na Figura 13.45 tem taxa de inclinacao de 1,2 vills. Determine se a safda sera distoreida devido a limitacao da taxa de inclinacao quando a entrada for um dos seguintes sinais: Vj = 0,7 V rms em 30 kHz; v2 = 1,0 V .rms em 15 kHz; v3 = 0,5 V rms em 40 kHz; e v4 = 0,1 V rms em

20 kHz. Se oeorrer distorcao, determine os

:::',1\ VIlAS

sinais responsaveis.

20kQ

Vino------I+

Figura 13.45 (Exercicio 13.34)

13.35. Se oeorrer distorcao no Exercicio 13.34, eneontre um meio de eorrigir sem ser pel a mudanca dos sinais de entrada.

13.36. 0 amplifieador operaeional mostrado na Figura 13.46 tem taxa de inclinacao de 0,5 V Ills e frequencia de ganho unitario de I MHz. Caleule a frequencia maxima de u~a onda senoidal

de 0,2 V rms que pode ser amplificada sem distorcao.

lOOkQ

Figura 13.46 (Exercfcio 13.36)

13.37. Para que valor do resistor de realimentacao poderia mudar, no Exercieio 13.36, se houvesse neeessidade de que a frequencia maxima fosse de 50 kHz?

Se a entrada do amplifieador, no Exercfcio 13.36, for uma onda triangular com variacao de -1 V a + 1 V de pica e com frequencia de 1 kHz, determine se havera ou nao distorcao.

Se a entrada do amplifieador no Exercicio 13.36 for uma rampa que aumenta de -0,5 V a +1,5 V em 2,5 us, determine se ocorrera distorcao,

Segao 13.5

Tensiies e Correntes de Compensaciio ou Offset

13.40. Oamplifieador operaeional mostrado na Figura

13.47 tem I; = 100 nA e Ii = 80 nA. Se R, =

Rf = R; = 20 k,Q, ealcule a tensao de eompensacao de safda para as eorrentes de polariza~ii~

13.41. Calcule 0 valor 6timo de R no Exercicio 13.40

. c

e rep ita 0 exercicio usando esse valor.