Carrera:

Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica

Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

Parte 1. Decodificador BCD a 7 segmentos.

OBJETIVO DE LA PRÁCTICA: El alumno comprobará en el laboratorio el funcionamiento del

decodificador BCD a 7 segmentos 74LS47 y el codificador
74LS147.

MATERIAL NECESARIO: Una fuente de voltaje de 5 V.

Una tablilla de conexiones (protoboard).
Dos DIP-switch de 8 y uno de 4.
Cuatro diodos LED (no importa el color).
Diecisiete resistencias de 470 Ω.
Dos resistencias de 220 Ω.
Los siguientes circuitos integrados (TTL):
Dos 74LS04, un 74LS147 y un 74LS47.
Un DISPLAY de siete segmentos, ánodo común.
Alambre para conexiones.
Hoja de datos de los circuitos integrados.

DECODIFICADORES/MANEJADORES DE BCD A SIETE SEGMENTOS

Muchas presentaciones numéricas en dispositivos de visualización utilizan una

configuración de siete segmentos (como la figura siguiente) para formar los caracteres
decimales de 0 a 9 y algunas veces para formar los caracteres decimales de A a F. Cada
elemento está formado de un material que emite luz cuando se pasa corriente a través de él.
Los materiales que se utilizan más comúnmente incluyen diodos emisores de luz (LED) y
filamentos incandescentes. En la figura siguiente también se incluyen los patrones de segmento
que sirven para presentar los diversos digitos. Por ejemplo, para el 6 los segmentos c, d, e, f y g
se encienden, en tanto que los segmentos a y b se pagan.

Página 1 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

Se utiliza un decodificador de BCD a siete segmentos para tomar una entrada BCD de
cuatro bits y dar salidas que pasarán corriente a través de los segmentos indicados para
presentar el dígito decimal. La lógica de éste decodificador es más complicada que las que se
analizaron anteriormente. Por ejemplo, el segmento e debe ser activado para cualquiera de los
dígitos 0, 2, 6 y 8, lo cual significa que cualquiera da los códigos 0000, 0010, 0110 o bien 1000
ocurra.

La figura siguiente muestra un decodificador de BCD a siete segmentos (TTL 7447) que
se utiliza para manejar una presentación LED de siete segmentos (un DISPLAY). Cada
segmento consta de uno o dos LED. Los ánodos de los LED están todos unidos a VCC (+5 V).
Los cátodos de los LED están conectados a través de resistencias limitadoras de corriente a las
salidas adecuadas del decodificador. Este tiene salidas activas en BAJO que son transistores
manejadores de colector abierto que pueden disipar una corriente bastante grande. Esto se
debe a que los presentadores LED (DISPLAY´S) PUEDEN REQUERIR DE 10 mA a 40 mA por
segundo, según su tipo y tamaño.

Para ilustrar el funcionamiento de este circuito, suponga que la entrada BCD es A=0,
B=1, C=0 y D=1, que es BCD de 5. con estás salidas del decodificador Con éstas entradas las
salidas del decodificador: a , f , g , c y d serán llevadas al estado BAJO (conectadas a tierra),
permitiendo que fluya corriente a través de los segmentos LED a, f, g, c y d, presentando con
esto en el DISPLAY el número 5. Las salidas b y e serán ALTAS (abiertas); así que los
segmentos LED b y e no esncienden.

Los decodificadores 7447 están diseñados para activas segmentos específicos aún de
código mayores de 1001 (9). La figura siguiente muestra cuáles segmentos son activadospara
cada uno de los códigos de entrada de 0000 a 1111 (15). Note que un código de entrada 1111
borrará todos los segmentos.

Página 2 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

La presentación visual LED que se utiliza en las figuras anteriores es de tipo de ánodo
común dónde los cátodos de cada segmento se interconectan y se conectan a tierra a través de
las salidas del decodificador. Existe la presentación de su contraparte en la que el DISPLAY es
de cátodo común en donde los ánodos de cada segmento se interconectan y se conectan a la
fuente VCC a través del decodificador correspondiente (7448). Esté tipo de presentación visual
de cátodo común tiene que ser manejada por un decodificador de datos BCD a siete segmentos
con salidas activas en ALTO (el 7448) que apliquen un voltaje alto a los ánodos de aquellos
segmentos que vayan a ser activados.

CONDICIONES NORMALES DE OPERACIÓN

Las condiciones normales de operación para cada segmento de un dispositivo de

representación visual de siete segmentos (DISPLAY) basado en LED, son 10 mA a 2.7 V.
Calcular al calcular ale valor del resistor limitador de corriente necesario para producir una
corriente aproximadamente igual a 10 mA es como sigue:

Podemos apreciar que la resistencia en serie tendrá una caída de voltaje igual a la
diferencia entre VCC=5V y el voltaje en la resistencia deberá ser de 2.3 V. Este voltaje 2.3 V
presente en la resistencia debe producir una corriente de 10 mA, por tanto se tiene:

2.3 V
RS   230 Ω
10 mA

Se puede utilizar una resistencia de valor estándar en la proximidad a éste. Una

resistencia de 220 Ω sería una buena elección.

En caso de que la fuente de voltaje fuera un poco mayor deberá ser utilizada una
resistencia de mayor valor para proteger tanto al decodificador, como al DISPLAY,

Y su circuito topológico es:

Página 3 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

CODIFICADORES

Un codificador es un circuito que acepta un código de entrada de N bits y procede a un

estado ALTO (o BAJO) en una y sólo una línea de salida. En otras palabras, podemos decir
que un decodificador identifica, reconoce o bien detecta un código específico. Lo opuesto a éste
proceso es la decodificación se denomina codificación y es realizado por un circuito lógico que
se conoce como codificador. Un codificador tiene varias líneas de entrada y sólo una de las
cuales se activa en un momento dado, y produce un código de salida de N bits, según la entrada
que se active.

A continuación se muestra el circuito lógico correspondiente a un codificador de octal a

binario (de 8 a 3 líneas). Para que funciones de manera adecuada, sólo puede estar activa una
entrada a la vez.

Un decodificador de binario a octal ( o decodificador de 3 a 8 líneas) acepta como

entrada un código de tres bits (para que se muestre en binario el número octal) y activa una de
las 8 líneas que corresponda al código. Un codificador de octal a binario (o codificador de 8 a 3
líneas) lleva acabo la función opuesta; acepta ocho líneas de entrada y produce un código de
salida de tres bits que corresponde a la entrada activa. La figura anterior muestra la lógica del
circuito y la tabla de verdad para un codificador de octal a binario con entradas activas en BAJO.

Al estudias la lógica del circuito, se puede verificar que un nivel BAJO en cualquiera de
las entradas, producirá como salida el código binario correspondiente a la entrada. Por ejemplo,
un estado BAJO en A 3 (mientras que las demás permanecen en ALTO) dará como resultado
O2=0, O1=1y O0=1, que es el código binario correspondiente al número 3. Note que A 0 no está
conectada a las compuertas lógicas porque las salidas del codificador normalmente son 000
cuando ninguna de las entradas desde A 1 hasta A 9 se encuentran en el estado BAJO.

Página 4 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

PROBLEMA:
Determine las salidas del codificador de la figura anterior cuando A 3 y A 5 se encuentran
en estado BAJO al mismo tiempo.

SOLUCION:
Al hacer el seguimiento de las compuertas lógicas, se observa que los estados BAJOS
de estas dos entradas producen estados ALTOS en cada una de las correspondientes salidas;
en otras palabras, el código binario 111. Es evidente que éste no es el código correspondiente a
ninguna de las entradas que fueron activadas.

CODIFICADORES DE PRIORIDAD

El ejemplo anterior señala un problema con un circuito codificador como el de la figura

anterior cuando se activa una entrada al mismo tiempo. Existe otra versión de éste circuito,
denominado codificador de prioridad, que incluye la lógica necesaria para asegurar que
cunado dos o más entradas sean activadas al mimo tiempo, el código de salida corresponda al
de la entrada que tiene asociado el mayor número. Por ejemplo, cuando A 3 y A 5 se encuentran
en BAJO, el código de salida es 101 (5). De manera similar, cuando A 6 , A 2 y A 0 están todas
en BAJO, el código de salida es 110 (6). Los circuitos integrado 74148, 74LS148 y 74HC148
son todos codificadores de prioridad de octal a binario.

CODIFICADORES DE PRIORIDAD DE DECIMAL A BCD 74147

La figura siguiente muestra el símbolo lógico y la tabla de verdad para el 74147

(74LS147 y 74HC147), el cual funciona como un codificador de prioridad de decimal a BCD.

Página 5 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

El circuito tiene nueve líneas activas en BAJO que representan los dígitos desde 1 hasta
9, y produce como salida el código BCD negado, correspondiente a la entrada activa que tiene
el mayor número.

A continuación se examina la tabla de verdad para averiguar como funciona este circuito.
La primera línea de la tabla mestra todas las entradas en sus estados inactivos, ALTO. Para
esta condición la salida es 1111, que es el negado de 0000 que en BCD corresponde a cero. El
segundo renglón de la tabla señala que un estado BAJO en A 9 , sin importar el estado de las
demás entradas, produce como salida el código 1001 mismo que, de nuevo, corresponde al
código BCD para 9. el tercer renglón muestra que un BAJO en A 9 , siempre y cuando A 9 se
encuentre en ALTO, produce como código de salida 0111, que es el negado de 1000, el código
BCD para 8. de manera similar los demás renglones de la tabla señalan que un estado BAJO en
cualquier entrada, siempre y cuando las entradas de numeración mayor se encuentren en
ALTO, produce como salida el código BCD negado para dicha entrada.

Las salidas del 74147 normalmente se encuentran en el estado ALTO, cuando ninguna
de las entradas está activa. Esto corresponde a la condición de entrada 0 decimal. No existe
entrada A 0 porque el codificador supone que la entrada es 0 cuando todas las demás entradas
están en el estado ALTO, las salidas negadas del 74147 pueden convertirse a BCD normal
conectando cada una de ellas a un INVERSOR.

CODIFICADOR INTERRUPTOR

La figura siguiente muestra la forma en que puede usarse un 74147 como codificador
interruptor. Los 10 interruptores podrían ser los interruptores del teclado de una calculadora que
presenten los dígitos del 0 al 9. Los interruptores son del tipo normalmente abierto, de manera
que las entradas del codificador son todas ALTAS y la salida BCD es 0000 (nótense los
INVERSORES). Cuando se presione la tecla de un dígito, el circuito producirá el código BCD
para ese dígito. Como el 74147 es un codificador de prioridad, oprimir las teclas simultáneas
producirán el código BCD sólo para la tecla con numeración mayor.

Página 6 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

En el circuito topológico del codificador, el número de cada cnal del DIP (decimal) es el
número que se debe mostrar en binario en los LED.

Circuito topológico del codificador:

NOTA: Verificar la hoja de datos del codificador de prioridad de 10 a 4 (74LS147).

PROCEDIMIENTO EXPERIMENTAL EN EL LABORATORIO:

1. Armar los dos circuitos topológicos anteriores (el decodificador y el codificador).

2. Comprobar en el circuito del decodificador todas las combinaciones delos segmentos del
DISPLAY.

3. Comprobar en el circuito codificador que el número decimal que contiene cada canal del
DIP, al ir cerrando de uno por uno, debe ser equivalente a la cantidad binaria mostrada en
los LED.

NOTA: El alumno o el equipo de trabajo deberá presentarse al laboratorio con los circuitos anteriores ya armados,
además de buscar y consultar la hoja de datos de cada uno de los circuitos integrados a utilizar..

CUESTIONARIO:

1. ¿Qué entiendes por decodificador?

2. ¿Qué segmentos se encienden en el display con las siguientes combinaciones: 1010,

1100, 1111 y 1110 en el circuito del decodificador. ¡Para qué sirven los pines 3 y 4 del
7447?

Página 7 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

3. ¿Qué entiendes por codificador?

4. ¿Qué cantidad binaria muestran los LED si cierras os canales 4 y 8 del DIP en el circuito
del codificador? ¿Por qué?

5. ¿Qué entiendes por prioridad?

6. ¿Qué sucede en los display si desconectas una de sus dos resistencias?

7. ¿Qué sucede si desconectas las dos resistencias de un display?

8. Respecto al display ¿qué entiendes por ánodo común? y ¿por cátodo común?

9. ¿Qué usos le podrías dar al decodificador?

10. ¿Qué usos le podrías dar al codificador?

Página 8 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

Parte2. Contador binario de 4 y 8 bits.

OBJETIVO DE LA PRÁCTICA: El alumno comprobará en el laboratorio un circuito contador

binario de 4 y 8 bits. Diseñará un contador de diez décadas,
utilizando los contadores 74LS193, dos exhibidores
(DISPLAY) y dos decodificadores BCD de siete segmentos
74LS47.

MATERIAL NECESARIO: Una fuente de voltaje de 5 V.

Nueve LED.
Las siguientes resistencias:
Una de 1KΩ (R1), cuatro de 220Ω (R2), una de 22KΩ (R3) y
nueve de 330Ω (R5).
Un PRESET de 1MΩ (R4). O un POTENCIOMETRO.
Un capacitor de 1µF.
Un push botton (para el reset o reinicio).
Dos exhibidores (DISPLAY), ánodo común.
Dos tablillas de conexiones (protoboard).
Los siguientes circuitos integrados (TTL):
Un LM555, dos 74LS193, dos 74LS47, un 74LS04 y un 74LS21.
Un desarmador pequeño para ajustar el PRESET.
Alambre para conexiones.
Manual NTE o ECG.

Página 9 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

CONTADOR 74193 (LS193/HC193)

La figura siguiente muestra un contador ascendente/descendente preniciable 74193.

Indicando: (a) el símbolo lógico, (b) descripción entrada/salida y (c) tabla de selección de modos.

La figura anterior muestra el símbolo lógico y la descripción de entrada y salida del

contador 74193. Este contador puede describirse como un contador ascendente/descendente
preiniciable MOD-16 con conteo síncrono, preinicialización asíncrona y reiniciación maestra
asíncrona.

Observemos la función de entrada y salida:

ENTRADAS DE RELOJ CPU y CPD. El contador responderá a las TPP (Transición de

Pendiente Positiva) en una de las entradas de reloj. CPU es la entrada de reloj de conteo
ascendente. Cuando se apliquen pulsos a ésta entrada, el contador se incrementará (contará
hacia arriba) en cada TPP hasta llegar a un conteo máximo de 1111; entonces se recicla a 0000
y vuelve a comenzar, CPD es la entrada de reloj de conteo descendente. Cuando se apliquen los
pulsos a esta entrada, el contador decrementará (contará hacia abajo) en cada TPP hasta llegar
a un conteo mínimo de 0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo se
usará una entrada de reloj para contar en tanto la otra este inactiva (se conserva en ALTO).

REINICIALIZACIÓN MAESTRA (MR). Esta es una entrada asíncrona activa en ALTO

que reinicia al contador en el estado 0000, MR es un reiniciador de cd (corriente directa), de
manera que tendrá al contador en 0000 en tanto que MR=1. También elimina todas las otras
entradas.

Página 10 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

ENTRADAS PREINICIABLES. Los multivibradores (flip-flop) del contador pueden

preiniciarse en los niveles lógicos presentes en las entradas de datos paralelas P0-P3 pulsando
momentáneamente la entrada de carga paralela PL de ALTO a BAJO. Ésta es una
preiniciación asíncrona que elimina la operación de conteo. No obstante PL no tendrá efecto si
la entrada MR se encuentra en su estado activo en ALTO.

SALIDAS DE CONTEO. El conteo regular siempre está presente en las salidas Q0-Q3 de
los MVB (MultiViBrador), donde Q3 es el LSB (bit menos significativo) y Q0 el MSB (bit más
significativo).

SALIDAS FINALES DE CONTEO. Estas salidas se utilizan cuando dos o más unidades
del 74LS193 se conectan como contador con etapas múltiples para producir un número MOD
mayor. En el modo de conteo ascendente, la salida TC U del contador de orden inferior se
conecta a la entrada CPU del siguiente contador de orden superior. En el modo de conteo
descendente, la salida TC D del contador de orden inferior se conecta a la entrada CPD del
siguiente contador de orden superior.

TC U es el conteo ascendente final (también llamado acarreo). Se genera en el 74193

utilizando la lógica que se muestra en la figura siguiente inciso (a). Evidentemente TC U será
BAJO sólo cuando el contador se encuentre en estado 1111 y CPU sea BAJO. Así, TC U
permanecerá en ALTO cuando el contador cuente hacia arriba de 0000 a 0001. EN el siguiente
TPP de CPU, el conteo pasa a 1111, pero TC U no pasa a BAJO sino hasta que CPU retorna a
BAJO. La siguiente TPP en CPU recicla el contador a 0000 y también ocasiona que TC U retorne
a ALTO. Esta TPP en TC U ocurre cuando el contador recicla de 1111 a 0000 y se puede utilizar
para cronometrar un segundo contador ascendente 74193 a su siguiente conteo superior.

Página 11 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

TC D es la salida del conteo descendente final (también llamado préstamo). Se genera

como se muestra en la figura anterior inciso (b). Normalmente es ALTO y no pasa a BAJO sino
hasta que el contador haya contado hacia abajo hasta el estado 0000 y CPD sea BAJO. Cuando
la siguiente TPP en CPD recicla el contador a 1111, ocasiona que TC D retorne a ALTO. Esta
TPP en TC D se puede usar para cronometrar un segundo contador descendente 74193 en su
siguiente conteo inferior.

DIRECCIÓN DE CONTEO (+ o -). Las entradas CPU y CPD se muestran como dos
etiquetas distintas porque tienen efectos internos diferentes. Primero se considerará la etiqueta
superior. Esta etiqueta para la entrada CPU es +. El signo (+) indica que una TPP en esta
entrada incrementará en uno el conteo; en otras palabras, causará que el contador cuente de
manera ascendente. Del mismo modo, la etiqueta superior para la entrada CPD tiene el signo
menos (-) para señalar que ésta entrada disminuye en 1 el valor del conteo; en otras palabras,
causa que el conteo sea descendente.

PROCEDIMIENTO EXPERIMENTAL

Armar el circuito siguiente:

CIRCUITO TOPOLOGICO 1. Contador binario de 0 a 15

1. Ajustar la resistencia en el preset (o potenciometro) con el desarmador de tal forma

que se pueda observar el conteo binario en los LED.

2. Comprobar la numeración binaria de 0 a 15.

3. Conectar P1 y P2 (terminales 1 y 10) a VCC.

4. Desconectar PL (Terminal 11) de VCC. Y conectarla a TC U (Terminal 12).

Página 12 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

5. Observar y anotar lo que sucede en los LED.

6. Regresar P1 y P2 a GND (tierra) y desconectar PL de TC U y conectar PL a VCC.

7. Conectar la señal del reloj a CPD (Terminal 4, conteo descendente), y CPU (Terminal
5, conteo ascendente) a VCC.

8. Observar y comprobar el conteo binario descendente de 15 a 0.

9. Conectar P1 y P2 a VCC (Terminales 1 y 10), desconectar PL de VCC (Terminal 11) y

conectarla a TC D (Terminal 13).

10. Anotar lo que sucede.

Armar el circuito siguiente:

CIRCUITO TOPOLOGICO 2. Contador binario de 0 a 255

1. Observar el conteo binario ascendente en los ocho LED.

2. Realizar las conexiones necesarias para que el conteo binario sea descendente (de
255 a 0).

Página 13 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

Armar el circuito siguiente:

CIRCUITO TOPOLOGICO 3. Circuito que cuenta de 0 a 99

1. Con el desarmador modificar la resistencia del preset y al mismo tiempo observar los
exhibidores (DISPLAY).

EXPLICACION DEL CIRCUITO:

Como las salidas Q0, Q1, Q2 y Q3, realizan su conteo binario de 0 a 15 y para conteo
decimal nada más se necesita de 0 a 9; entonces se le adapta una compuerta Y (AND) de 4
entradas al contador de tal forma que cuando se encuentre el conteo en 10d (1010b) se ajusta la
conexión con dos inversores para poder activar la compuerta Y y su salida se utiliza para activar
a MR (master reset) para llevar el contador a 0000 obteniendo un ciclo en el contador de 0 a 9.
Esta misma salida invertida incrementará el contador de las decenas (contador 2). Usando el
74LS192 el diseño se hubiera facilitado mucho.

Página 14 de 15
 Carrera:
Instituto Tecnológico de Estudios Superiores de Ingeniería Electrónica
Zamora Materia:
Electrónica Digital I
Práctica 4. Decodificador BCD a 7 segmentos,
Profesor:
codificador de prioridad y Contador binario de 4 y 8
Ing. Mauricio Silva Alvarez
bits.

De esta misma manera se obtiene el ciclo de 0 a 9 para las decenas, lo cual se observa
en el logigrama siguiente:

TAREA/EXAMEN

1. Diseñar un circuito contador de seis décadas, (0 a 60), basándose en el diseño del circuito
topológico 3 y su logigrama. (Entregar el día de la práctica).

2. Diseñar un reloj que contenga seis exhibidores (DISPLAY), dos que indiquen las horas, dos que
indiquen los minutos y dos que indiquen los segundos. Recordar que el conteo en los dos
exhibidores de las horas son de 1 a 12 ó de 0 a 24, y en los minutos y segundos de 0 a 60.
(ENTREGA EL DIA 11 DE DICIEMBRE).

Página 15 de 15