You are on page 1of 8

Workshop sobre Educação em Arquitetura de Computadores - WEAC 2006

Processadores para Ensino de
Conceitos Básicos de Arquitetura de Computadores

Diana Morandi, André Luis Alice Raabe, Cesar Albenes Zeferino
Universidade do Vale do Itajaí – UNIVALI
Rua Uruguai, 458 – Caixa Postal 360 – 88302-202 – Itajaí – SC – Brasil
{diana.morandi, raabe, zeferino}@univali.br

Resumo dificuldades na aprendizagem de algoritmos e
programação, em especial no primeiro ano do curso
Alunos de primeiro ano de cursos de graduação em [1-5]. Essa dificuldade está relacionada, entre outros
Computação apresentam algumas dificuldades de aspectos, à ausência de afinidade com o raciocínio
aprendizado nas disciplinas introdutórias da área de lógico formal que é o fundamento para a capacidade de
Programação por não conhecerem o significado físico abstração dos alunos. Nesse sentido, o estudo da
das abstrações utilizadas. Em geral, esses conceitos arquitetura do computador cria a possibilidade de
são efetivamente compreendidos quando os alunos estabelecer relações dos conceitos de programação com
cursam disciplinas na área de Arquitetura de aspectos concretos do hardware, reduzindo assim a
Computadores, o que, em geral, é feito no segundo ano necessidade de abstração.
do curso. Nesse contexto, este trabalho apresenta o Nesse contexto, identifica-se uma falta de sincronia
desenvolvimento de processadores simplificados para nos currículos tradicionais em que o estudo da
uso no ensino de conceitos introdutórios a alunos de arquitetura e da organização do computador ocorre
primeiro ano de cursos da área de Computação. Os depois do ensino da programação. Para contornar esse
modelos são simples o suficiente para facilitar o problema, em muitos cursos, costuma-se apresentar
aprendizado, mas, ao mesmo tempo, são projetados algumas noções básicas de arquitetura e organização de
para permitir a implementação física do processador e computadores aos alunos em disciplinas que fornecem
a integração com disciplinas das áreas de Eletrônica e uma introdução geral à Computação, tipicamente no
de Compiladores. Neste artigo, são apresentados os primeiro ano do curso. São utilizados exemplos de
dois modelos de processador e discutidos aspectos processadores básicos que ilustram conceitos como:
sobre o projeto, implementação e aplicação desses ciclo de instrução, conjunto de instruções,
modelos no ensino. armazenamento de variáveis em memória, entre outros.
No entanto, essa abordagem normalmente apresenta
dois problemas: (i) a falta de uma articulação adequada
1. Introdução entre os professores das disciplinas introdutórias a fim
de estabelecer uma sincronia na apresentação dos
A compreensão do funcionamento da arquitetura do conteúdos que possa beneficiar a aprendizagem de
computador e de seu processador possui importância programação; (ii) a limitação dos modelos utilizados
central na formação dos alunos dos cursos de para a apresentação dos conceitos básicos de
graduação em Ciência da Computação. Isso porque, arquitetura. Embora esses modelos muitas vezes sejam
além de fornecer os conhecimentos básicos para suficientes para o propósito das disciplinas
possibilitar a inserção do aluno no contexto da pesquisa introdutórias, eles apresentam restrições que não
e desenvolvimento de hardware, auxilia a compreensão permitem avançar no estudo ou ainda promover uma
da necessidade e do papel do software básico, além de relação interdisciplinar com conteúdos de outras áreas,
fornecer subsídios fundamentais para a aprendizagem e como por exemplo, Eletrônica. Ou seja, são
compreensão da lógica de programação. apresentados de forma estanque, sem possibilitar que o
Considerando esse último aspecto, é fato aluno complemente os conhecimentos adquiridos
amplamente conhecido que alunos apresentam nessas disciplinas introdutórias ainda nas primeiras
fases do curso.

17

podem ser destacados dois exemplos iniciais de cursos de graduação em Computação. a abordagem 2. bases sobre o uso de processadores no ensino de numéricas. Porém. e poucos são de um projeto de pesquisa em andamento que visa os livros texto da área que os descrevem propiciando desenvolver e disponibilizar uma série de uma integração entre a arquitetura do processador e a processadores com um conjunto de instruções mínimo programação em alto nível. no trabalho Nesse contexto. O livro “Organização e objetivo é que esses processadores sirvam de referência projeto de computadores”. por exemplo. Um segundo exemplo é o livro disponíveis a muitas instituições através de parcerias na “Fundamentos de arquitetura de computadores”. de Patterson e Hennessy [7]. como. a relações importantes entre a programação de alto nível seleção de processadores para o ensino concorrente da e a sua implementação no hardware. deve-se buscar uma arquitetura apresentado por Clements [6] que discute aspectos que simplificada que permita estabelecer uma relação entre devem ser levados em consideração na escolha de as necessidades dos alunos que estão iniciando a modelos de processadores a serem aplicados no ensino programar e as representações em hardware de graduação. para a apresentação dos conceitos básicos necessários utiliza o processador MIPS como arquitetura base para ao melhor entendimento das abstrações utilizadas nas apresentação de conceitos de arquitetura e organização. Workshop sobre Educação em Arquitetura de Computadores . a escolha do processador para ser utilizado como aqueles adotados nas disciplinas específicas da nas fases iniciais deve priorizar aspectos didáticos que área de Arquitetura de Computadores. É necessário realizar a identificação optam por utilizar modelos hipotéticos de das principais fontes de incompreensão para os processadores. são apresentados para fins didáticos (Neander. por exemplo. o pouco apresentados nessas disciplinas para projetar e até embasamento dos alunos nas fases iniciais torna mesmo construir um modelo físico do processador com inadequado o uso de processadores com o grau de o uso de ferramentas de projeto de circuitos. Ramses e Cesar). a descrição geral do projeto BIP e dos e ilustra de uma série de processadores especificados seus processadores. aspectos de implementação e da utilização do BIP no propiciando o entendimento gradativo de diversos ensino. conceitos importantes da área de Arquitetura e Organização de Computadores. busca-se disponibilizar uma hardware e software de modo a permitir ao aluno ligar especificação completa para que alunos de disciplinas os conceitos estudados com aqueles vistos nas da área de Eletrônica possam utilizar os conhecimentos disciplinas de programação. e algumas conclusões. como. sistemas de numeração e aritmética binária. destacam-se: relações entre as abstrações lógicas necessárias à • Declaração de variável e alocação de memória. Por exemplo. hardware. Porém. esses favoreçam a compreensão das relações entre software e processadores são muito complexos para serem hardware numa abordagem multidisciplinar. 18 . Ao Esse livro se caracteriza por explorar a interface entre o mesmo tempo. e introdutórias são abstratos demais e não permitem • Operações aritméticas e sua execução em estabelecer essas relações. os modelos de processadores • Atribuição de variáveis e sua correspondência tipicamente utilizados por professores de disciplinas com as operações de acesso à memória. disciplinas da área de Algoritmos e Programação. o autor apresenta uma série de As seções a seguir apresentam uma breve discussão conceitos básicos. Weber [8]. que auxilie o aprendizado de conceitos de arquitetura e Considerando livros adotados em universidades organização de computadores por alunos de fases brasileiras. utilizar modelos de processadores mais detalhados. Enquanto alguns autores e professores correspondentes. outros adotam processadores reais e estudantes de modo a prover formas de minimizar suas comerciais como referência para estudos de caso. programação e à implementação dessas abstrações em • Constantes e operandos imediatos. Computação. complexidade do MIPS. Uso de processadores no ensino utilizada não favorece a integração desses conceitos com os estudados nas disciplinas da área de Algoritmos A escolha de modelos de processadores para o e Programação. Logo. de forma de programas universitários. dificuldades.WEAC 2006 Nesse contexto. Ahmes. sob a forma de lógica de programação e de conceitos de arquitetura de conceitos de arquitetura e organização de computadores deve facilitar o estabelecimento de computadores. este trabalho apresenta resultados aplicados em disciplinas do primeiro ano. Porém. educadores da área. Continuando. Nesse livro. Uma alternativa seria hardware. uma relação que se entende de ensino de conceitos de arquitetura e organização de fundamental importância no processo inicial de computadores é alvo de estudos freqüentes pelos aprendizagem de um acadêmico em Computação. O associados a essa questão. podem ser citadas algumas Para as fases iniciais de um curso de graduação. Entre essas relações. No entanto.

descritas a seguir. A Tabela 1 resume os a ser executada. Operação Operando O projeto prevê a especificação de uma série de Figura 1. esse Ele também busca disponibilizar informações campo já foi dimensionado para viabilizar a inclusão suficientes para que alunos de disciplinas mais de novas instruções nas futuras gerações. o BIP I Ele é uma máquina orientada a acumulador. enquanto que qualquer compiladores e montadores em disciplinas dessa área. Todas as instruções são baseadas no formato de instrução ilustrado na Figura 1.WEAC 2006 3. constante é limitada ao intervalo –1024 a +1023. baseada no microcontrolador PIC da Microchip [9]. Esse operando pode ser o endereço de uma série de processadores para o ensino de conceitos da variável na memória (modo de endereçamento direto) área de Arquitetura de Computadores para alunos de ou um dado constante (modo de endereçamento fases iniciais de cursos de graduação em Computação. é necessário buscar abstrações estudadas nas disciplinas da área de operandos diretamente da memória. avançadas possam implementar o processador Considerando o tamanho do campo operando. O IR e o Operação de atribuição Laço de repetição ACC são registradores de 16 bits. o BIP I Programação e sua representação no nível arquitetural não é uma máquina load/store. conforme é mostrado na Tabela 3. do processador. A arquitetura do BIP possui um conjunto de instruções altamente regular. em sua arquitetura permite ilustrar várias relações entre as algumas operações aritméticas. No entanto. A primeira é simples o suporte a outros tipos de dados será alvo de análise em suficiente para minimizar a dificuldade encontra pelos etapas posteriores do projeto. IR computadores. até 2048 variáveis. complementando sua cobertura em relação a Counter) aponta para o endereço da próxima instrução conceitos de Programação. Papel do compilador A Tabela 2 apresenta o conjunto de instruções do BIP I. o espaço utilizando conhecimentos de cadeiras da área de para endereçamento na memória de dados é igual a 211. até A palavra de dados é também de 16 bits e são este momento. O projeto encontra-se em desenvolvimento e. envolvem esse registrador (operando implícito) e. Formato de instrução processadores básicos com recursos incrementais que permitam a apresentação de conceitos introdutórios de O código de operação de 5 bits permite a arquitetura e de organização e a ligação imediata com implementação de até 32 instruções. O contador de programa (PC – Program primeira. Conceitos suportados pelo BIP utilizado para armazenamento de dados durante a BIP I BIP II execução de uma operação de aritmética ou de Noção de instrução Operações relacionais atribuição. o qual O Projeto BIP (Basic Instruction-set Processor) inclui um código de operação de 5 bits e um operando insere-se no contexto acima e visa desenvolver uma de 11 bits. apesar de limitada. Instruction Register) armazena a instrução que está em execução. O Projeto BIP endereçamento. Embora o BIP I conceitos da área de Programação. Ele pode servir tanto de fonte como de Variáveis e constantes Desvios destinatário do resultado de uma operação. Como pode ser observado na Tabela 2. enquanto que o PC Operações aritméticas pode ser dimensionado de acordo com o tamanho do Desempenho código fonte a ser executado. três instruções de transferência (sendo duas de acesso à 4. Cód. O acumulador (ACC – Accumulator) é Tabela 1. Todas as operações de transferência e aritmética variáveis e constantes. A arquitetura BIP I memória) e quatro instruções de aritmética: soma e subtração entre o acumulador e uma variável ou uma O BIP I utiliza uma arquitetura simplificada constante. o qual consiste basicamente de uma calculadora programável consiste no único registrador para armazenamento de que realiza operações de soma e subtração com dados. Ou seja. Ele inclui uma instrução de controle. ou ainda desenvolver ferramentas como ou seja. buscando prover a base necessária para compreensão das abstrações adotadas nas disciplinas da área de 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Algoritmos e Programação. Workshop sobre Educação em Arquitetura de Computadores . com poucos modos de 19 . imediato). foram especificadas duas gerações de suportados apenas dados do tipo inteiro com sinal. enquanto que a segunda estende a e ACC. O registrador de instrução (IR – conceitos suportados por cada geração especificada. Eletrônica. alunos nos estudos iniciais de arquitetura de A arquitetura BIP I inclui três registradores: PC. O processadores: BIP I e BIP II. possua apenas 8 instruções.

No Continuando. com exceção da HLT. Relações entre conceitos de Programação e de Arquitetura suportadas pelo BIP I Conceitos de Programação Conceitos de Arquitetura de Computadores Variável Posição na memória Constante Operandos imediato na instrução Atribuição Acesso à memória para leitura e /ou escrita de/em uma posição Operação aritmética Utilização de unidade de soma/subtração Comandos com múltiplas operações Uso de uma instrução para cada operação realizada Desempenho dos programas Número de instruções na linguagem de montagem Papel do compilador Tradução da linguagem de alto nível para a linguagem de montagem 4. ACC←ACC–3 STO A . Essa limitação. Código assembly: LD A . ACC←ACC+B semestre 2005/2. Evidentemente que essa transição terá de ser Exemplo 1 feita de maneira articulada com a disciplina da área de Comando de alto nível: A = A + 1. foram mostrados exemplos de programas entanto. já prevista no início programas em linguagem de montagem. área de Algoritmos e Programação. após o qual o BIP I foi utilizado vez que os alunos puderam consolidar os conceitos como estudo de caso para ilustrar esses conceitos. A ←ACC 20 . SUBI 3 . Tabela 3. o PC é incrementado em uma posição. foi A aplicação do processador BIP I permitiu feita a introdução de conceitos básicos de arquitetura confirmar a efetividade da abordagem proposta. do Curso. pôde-se evidenciar que o conjunto de e realizados exercícios com os alunos. Conjunto de instruções da arquitetura BIP I Código da operação Instrução Operação Classe 00000 HLT Paralisa a execução Controle 00001 STO endereço (endereço) ← ACC Transferência 00010 LD endereço ACC ← (endereço) Transferência 00011 LDI constante ACC ← constante Transferência 00100 ADD endereço ACC ← ACC + (endereço) Aritmética 00101 ADDI constante ACC ← ACC + constante Aritmética 00110 SUB endereço ACC ← ACC – (endereço) Aritmética 00111 SUBI constante ACC ← ACC – constante Aritmética 01000 . (endereço) significa conteúdo da posição da memória apontada por endereço. ACC←ACC+1 STO A .1 O Uso da Arquitetura do BIP I no Ensino Exemplo 2 A arquitetura do processador BIP I foi utilizada em Comando de alto nível: A = A + B – 3. bem como na construção de nível arquitetural. Inicialmente. utilizar o BIP II para ampliar a abrangência desse estudo. os quais instruções limitado restringiu o uso do BIP I ao não demonstraram facilidade no entendimento dos suportar o funcionamento de estruturas de controle no conceitos apresentados. 2. do projeto. A ←ACC A apresentação do BIP I foi articulada com os conteúdos correlacionados ministrados em disciplina da área de Algoritmos e Programação. uma de computadores. duas turmas de uma disciplina de introdução a Ciência Código assembly: LD A . Em todas as instruções. será contornada com a disponibilização e Os trechos de código a seguir ilustram exemplos de utilização da arquitetura BIP II (descrita a seguir). ACC←A da Computação para 80 alunos ingressantes no ADD B . A tradução de linguagem de alto nível para linguagem de idéia é utilizar inicialmente o BIP I para apresentar os montagem realizados por alunos no primeiro semestre conceitos introdutórios e.WEAC 2006 Tabela 2. ACC← A ADDI 1 . após o seu entendimento.11111 Reservados para as futuras gerações Notas: 1. estudados na disciplina da área de Programação. Workshop sobre Educação em Arquitetura de Computadores .

Tabela 4. um registrador de estado (STATUS) foi para assembly.Z=1) então PC ← endereço Se não PC ← PC + 1 01001 BNE endereço Se (STATUS. Para tomado ou não.WEAC 2006 5. As especificado para incluir o suporte a estruturas de instruções de comparação e desvio então verificam o controle para a implementação de desvios condicionais valor desses flags para determinar se o desvio deve ser e incondicionais. Ele foi (Negative) do registrado STATUS são ativados. descritas na ensino. Todas essas instruções utilizam o formato de 2007/1 com a disponibilização de um conjunto de instrução da Figura 1. A arquitetura BIP II desvio condicional deve ser precedida por uma instrução de subtração (SUB ou SUBI). bem como laços de repetição. Qualquer instrução de comparação e conjunto de instruções.N=1) então PC ← endereço Se não PC ← PC + 1 01110 JMP endereço PC ← endereço Desvio incondicional 01111 – 11111 Reservados para as futuras gerações onde: BEQ – Branch on Equal BNE – Branch on Not Equal BGT – Branch on Greater Than BGE – Branch on Greater or Equal BLT – Branch on Less Than BLE – Branch on Less or Equal JMP – Jump 21 . Para suportar as instruções de comparação e desvio incluindo um compilador de Português Estruturado condicional.Z=1) ou (STATUS. Dependendo O BIP II consiste de uma extensão do BIP I e possui do resultado dessa operação os flags Z (Zero) e N as mesmas características arquiteturais. Workshop sobre Educação em Arquitetura de Computadores .Z=0) então PC ← endereço Se não PC ← PC + 1 01010 BGT endereço Se (STATUS.N=0) então PC ← endereço condicional Se não PC ← PC + 1 01100 BLT endereço Se (STATUS.N=1) então PC ← endereço Se não PC ← PC + 1 01101 BLE endereço Se (STATUS. ferramentas de apoio que estão em desenvolvimento. Conjunto de instruções da arquitetura BIP II Código da operação Instrução Operação Classe 00000 – 00111 Conjunto de instruções do BIP I (ver Tabela 2) 01000 BEQ endereço Se (STATUS.N=0) então PC ← endereço Se não PC ← PC + 1 Comparação e desvio 01011 BGE endereço Se (STATUS. o conjunto de instruções foi estendido incluindo associado.Z=0) e (STATUS. seis instruções de comparação e desvio condicional e A arquitetura do BIP II ainda não foi aplicada em uma instrução de desvio incondicional. o que deverá ser feito a partir do semestre Tabela 4. conforme o tipo de comparação tal. um montador e um simulador do acrescentado.

que seleciona a fonte de 16 bits sinalizada para uso em operações de atualização do PC. mesmo para organização utiliza uma estrutura do tipo Harvard aqueles que não tenham uma base de Eletrônica com memórias separadas para dados e instruções. ACC } if (branch) pc = addr.). A organização do BIP I e do BIP II Essa organização é bastante simples e atende ao objetivo de facilitar o entendimento por parte de A Figura 2 ilustra uma das organizações alunos de fases iniciais que estão sendo introduzidos especificadas para a arquitetura BIP I. break. Essa à área de Arquitetura de Computadores. O trecho de código C a seguir aritmética (soma ou subtração). Extensão break. break.. IR. do PC.) + switch (opcode) { PC case BEQ : branch = (status. ela é aritmética (ADDI e SUBI)..WEAC 2006 6. 11 case BGE : branch = (status. O PC é incrementado apresenta a descrição do comportamento desse a cada instrução. case BLT : branch = (status.. Memória 16 case BGT : branch = ((status. break. Workshop sobre Educação em Arquitetura de Computadores . e o comando de operação da unidade compreensão.z==0)).n==1). instruções IR break.) Figura 2. Essas modificações resultam um grau de os comandos de escrita dos registradores e da complexidade adicional. memórias. Nos desvios condicionais.n==0). break.. case JMP : branch = true.z==1). O módulo de circuito implementada no simulador da arquitetura do extensão de sinal é responsável por transformar a BIP II. else if (opcode!=HLT) pc++.. multiplexador.. 1 (. default : branch = false.n==1) || dados 16 (status. registrador. incluindo o registrador decodifica a instrução e define os sinais de controle STATUS e modificações no circuito de atualização que comandam os seletores dos três multiplexadores.n==0) && de (status. a qual é buscada e armazenada no (somador. O switch é utilizado para definir o valor da constante de 11 bits com sinal em uma constante de variável booleana branch. Organização tipo Harvard para o BIP I 22 . calculada em função do tipo de desvio e dos valores dos flags N e Z do registrador STATUS. uma vez que seus blocos constituintes podem registrador PC aponta para a posição de memória da ser descritos apenas pela sua funcionalidade próxima instrução.z==0). A unidade de controle (que não é mostrada na A organização do BIP II é uma extensão da figura para lhe conferir melhor legibilidade) organização do BIP I. com exceção de HLT.. break. Memória de sinal de case BLE : branch = ((status. O Digital. +/− (. case BNE : branch = (status. mas ainda de fácil memória. break.z==1)).

A Figura 4 mostra uma Memória 16 de imagem do protótipo da interface do ambiente em instruções desenvolvimento. consolidando o Curso de Ciência da Computação. para a linguagem de montagem do BIP. buscou-se ilustrar os componentes do Na disciplina Compiladores. um grupo de necessárias para a sua execução. sintática e semântica da linguagem de alto nível. Workshop sobre Educação em Arquitetura de Computadores . Os práticas de três disciplinas de cursos da área de blocos construtivos foram vistos como caixas-pretas Computação (Ciência da Computação e Engenharia que implementam uma dada funcionalidade. além de recursos de interface. do 6º período do processador utilizado na execução das operações Curso de Ciência da Computação. (iii) a validação e. execução da instrução LD”. (iv) a realização de experimentos. está prevista a utilização da alunos da disciplina de introdução a Ciência da especificação da arquitetura BIP II em atividades Computação após o estudo da sua arquitetura. os alunos serão entendimento sobre a implementação do conjunto de orientados a realizar uma implementação em instruções. Exemplo de resolução de exercício sobre a organização do BIP I Figura 4. IR 11 Extensão Memória de sinal de 16 dados ACC +/− Figura 3. os alunos foram orientados a resolver desenvolvimento para auxiliar na conversão de problemas do tipo “destaque os componentes do códigos de alto nível. Para de Computação). Tela do ambiente de desenvolvimento para o BIP (compilador) Com esse tipo de exercício. Uma implementação similar do BIP I já foi realizada por 23 . os alunos puderam identificar e contornar deficiências na compreensão Na disciplina Circuitos Digitais do 2º período do inicial após a exposição realizada. escritos em Português caminho de dados do processador BIP necessários à Estruturado. produzindo diagramas Até o momento. já estão implementadas as funções de como o ilustrado na Figura 3. diagrama esquemático do BIP II utilizando o ambiente MAX+plus II da Altera. As próximas etapas incluem: (i) a PC geração do código assembly com as instruções do BIP. Para exercitar esses alunos está implementando um ambiente de conhecimentos. incluindo: 1 salientador de sintaxe (syntax highlight) e funções + para localizar texto e manipulação de arquivos (novo. análise léxica. (ii) a implementação do interpretador do Português Estruturado.1 O uso da organização do BIP I no ensino 7. Integração multidisciplinar A organização do BIP I foi apresentada aos Neste semestre. cada instrução.WEAC 2006 6. abrir e salvar).

da área de Computação. S. A Patterson. Dublin. Conclusões de computadores: a interface hardware/software”. [7] D. do BIP II também será usada em disciplina em nível [2] C.. “Organização e projeto 9. 2003. annual Conf. Complementarmente às atividades práticas dessas [4] J. Neste artigo foram apresentados aspectos [8] R. 170 do Governo do Estado de Santa Catarina. Brna. Workshop de Educação em Computação. Com relação à próxima geração do BIP. Intel.. o impacto do uso dessa arquitetura na primeira fase do Curso. “Program comprehension and disciplinas. Clements. portas de E/S e temporizadores). Workshop de Informática assim. Uma [5] S. 23. Kaasboll. on the Teaching of Computing. um microcontrolador baseado no BIP. M. A. of 6th embutida). prevê-se o desenvolvimento de extensões para suporte a chamada de procedimento e o acesso de dispositivos de entrada-e-saída. para gerar arquivos no formato MIF (Memory [6] A. P. com a conclusão do desenvolvimento das ferramentas de suporte à simulação e à programação que servirão de apoio às atividades práticas a serem executadas pelos alunos. 1999. v. Esses experimentos serão realizados a partir do ano de 2007. Proc. construindo. na Escola. Ainda não foram realizados experimentos para expressar. Journal of Human-Computer da UNIVALI estão implementando ferramentas de Studies. os programação”. J. Microprocessor and Microsystems. Carbone. 2002.61. Microchip Technology. “A survey of methods used (sem considerar o custo de bits de memória to evaluate computer science teaching”. São Paulo. programação de Computadores”. J. “Avaliação Contínua da modelo incluindo o suporte a periféricos integrados Aprendizagem. Pimentel et al. Menezes. Agradecimentos Este projeto conta com o apoio do Programa Art. Chandler. das Competências e Habilidades em (ex. 281-290. O segundo encontra-se em desenvolvimento e será aplicado no ano de 2007. alunos vinculados ao Grupo de authentic measurement: a scheme for analyzing Concepção de Sistemas Embarcados e Distribuídos descriptions of programs”. pp. Chang. referentes ao desenvolvimento de uma série de processadores para apoio ao ensino de Arquitetura de [9] Microchip “PIC16F8X: 18-pin Flash/EEPROM 8-bit Computadores em disciplinas introdutórias de cursos microcontrollers”. Nobre. Porto Alegre. Weber “Fundamentos de arquitetura de computadores”. conjunto de instruções e a outra em um montador Computers in Human Behavior. “Computer Anxiety and perception of task dessas ferramentas consiste em um simulador de complexity in learning programming-related skills”. Um desses processadores já foi aplicado e mostrou bastante efetivo. “Um ambiente de tópicos especiais do 9º período do Curso de cooperativo para apoio a cursos de introdução a Engenharia de Computação. 2004. 2004. F. CSBC. Good. 2005. J. A especificação da arquitetura e da organização 1998. quantitativamente. Workshop sobre Educação em Arquitetura de Computadores . software adicionais para suportar o uso do BIP. “Selecting a processor for teaching Initialization File) da Altera e no formato Hexa da computer architecture”. Sagra Luzzatto. alunos irão implementar o BIP II em linguagem de CSBC. P. com ênfase no auxílio à consolidação dos conceitos básicos de Programação. descrição de hardware e realizar a extensão do [3] E. 2004. Hennessy. L. Campus. Nessa disciplina.WEAC 2006 alunos desse curso em atividades extracurriculares e o Referências modelo sintetizado em FPGA da Altera consumiu 135 células lógicas em dispositivo da família Flex10K [1] A. 24 . 1998.