You are on page 1of 3

1. Struktura dig.sist? Dig.sist.

sastoje se od 5 funkcionalnih cjelina: ulazna jedinica,
memorijska jed., aritmetičko logička jed., izlazna jed., upravljačka jed.
Aritmetičko logič.jed.? Izvršava osnovne aritmetičko logičke operacije, vrši stvarnu obradu
podataka, i donosi odluke na osnovu programa.
Memorijska jed.? Čuva podatke, međurezultate i konačne rezultate obrade.
Najčešće su sve jedinice povezane paralelno. Prema načinu rada i obrade podataka dijele se u
2 grupe: 1) sistemi koji ulazne podatke obađuju u skladu sa nekim unaprijed datim
algoritmom ugrađenim u konstrukciju sistema; 2) programski upravljani sistemi.
2. Princip projektovanja dig.sist.? Proces proj.dig.sist.: 1) specifikacija; 2) funkcijsko i
strukturno projektovanje – sinteza; 3) analiza; 4) izrada prototipa; 5) testiranje; 6)
verifikacija.
1)Specifikacija: podraz.definisanje osobina budućeg dig.sis.odnosno definisanje funkcije
sistema i nekih fizičkih osobina sistema. Specifira se šta sis.treba da radi, a ne kako treba da
radi.
2)Sinteza: ima za cilj realizovanje zadate specifikacije. Sis.je potrebno podjeliti u određen
br.podsis. koji se mogu projektovati i realizovati sa postojećim digitalnim sklopovima veće ili
manje složenosti.
3)Analiza: pokazuje da li je ispunjen cilj tj. da li je ispunjena specifikacija.
4)Prototip i 5) testiranje: ako je specifikacija zadovoljena pristupa se izradi jednog primjerka
projektovanog uređaja koji se naziva prototip. Na njemu se vrše sva potrebna testiranja.
6)Verifikacija: u toku testir.vrši se verifik.funkcional.i specifiranih zahtjeva koji
zadovolj.specifikaciju.
3. Osnovni parametri dig.kola i sis.? su: 1)logički nivoi i napon praga; 2)faktor grananja;
3)neosjetljivost na smetnje; 4)margine smetnji; 5)logičko kašnjenje; 6)disipacija snage.
1)Logič.niovi i napon praga: mogu biti u 2 niova: stanje log.nule i log.jedinice. Razlika
log.nivoa definiše se kao logička amplituda. A Ui = Ui¹ - Ui°.
2)Faktor grananja: je podatak koji kaže koliko se istih log.kola može paral.vezati na izlaz
jednog log.kola a da ono i dalje normalno funkcioniše.
3)Neosjetljivost na smetnje: vrijednost promjene ulaznog napona koja neće dovesti do
promjene log.stanja na izlazu kola.
T – tačka u kojoj dolazi do promjene stanja.
4)Margine smetnji: dozvoljena promj.ulaznog napona koja sigurno neće dovesti do
promj.stanja log.k.
Zavise od: napona napajanja; temperature; faktora grananja.
5)Logičko kašnjenje: vrijeme koje prođe od trenutka u kojem ulazni napon ima neku
vrijednost do trenutka kada izlazni napon dostigne tu vrijednost.
6)Disipacija snage: potrošnja log.kola iz izvora za napajanje.
4. Metode proj.i realiz.dig.kola i sist.? Proj.i real.dig.sis.se vrši sa integrisanim kolima
malog pa do visokog i ultra visokog stepena integracije. Današnji dig.sis.se projekt.i
realizuju: 1)sa standardnim log. kolima (SSI, LSI, VLSI); 2)sa programabilnim log.kolima
(PLD); 3)sa mikroprocesorima i mikrokontrolerima (do 1.000 tranzistora – niski; 1.000-
100.000 – visoki; preko 100.000 – ultra visoki).
5. Projekt.realnih kombin.sklopova? Da bi realizovani sklop ispravno i pouzdano radio
treba obratiti pažnju na: 1)Izbor familije logičkih kola; 2)Osnovne parametre pojedinih tipova
logičkih kola kao npr.: 1)logički nivoi i napon praga; 2)faktor grananja; 3)neosjetljivost na
smetnje; 4)margine smetnji; 5)logičko kašnjenje; 6)disipacija snage.
6.Automati stanja? sastoje se od n flipflopova, ima ₂n mogućih stanja. Sastoje se od 3
dijela: 1)ulazni kombinacioni sklop; 2)memorijska kola; 3)izlazni kombinacioni sklop.
Automat stanja kod koga izlazna funkcija zavisi od stanja memorijskog sklopa i stanja ulaza
zove se Mealy-jev automat stanja.
Ako izlazna funkcija zavisi samo od stanja mem.sklopa automat st.se zove Moore-ov
automat stanja.
Mještoviti automati stanja imaju 2 vrte izlaza: jedna zavisi samo od stanja mem.sklopa a
druga zavisi od stanja mem.sklopa i stanja ulaznih veličina.
Razlika u automatima stanja je u načinu formiranja izlazne veličine. Kod Moore-ovog
izlazi zavise od ulaza iz prethodnog vremenskog intervala. Kod Mealy-jevog ulazne
promjenljive utiču na vrijednost izlaza u posmatranom vremenskom intervalu. Ako se
promjena na ulazu pojavi sa kašnjenjem koje je veće od kašnjenja memorijkog elementa izlaz
će imati pogrešne vrijednosti.
7. Dijagram stanja automata stanja? Prikazivanje funkcije sekvencijalnih sklopova je
dijagram stanja. Za sinhroni sklop treba da pokaže kojim uslovima, nakon djelovanja takta
impulsa, sklop prelazi u sljedeće stanje i koje je sljedeće stanje.
8. Dijagram toka? prikazuje algoritam prelaska automata stanja iz jednog stanja u drugo. Za
prikazivanje dijagrama toka koriste se 3 elementa: 1)element stanja (prikazuje stanje autom.);
2)element odlučivanja (upisuje se uslov, izlazi su uslov ispunjen i nije ispunjen); 3)element
uslovne odluke.
9. Projektovanje sinhronih sekvencijalnih sklopova? počinje definisanjem specifikacije, a
završava logičkom šemom. Prilikom projektovanja neophodno je: 1)utvrditi kojoj klasi dati
sklop pripada; 2)odrediti njegov dijagram stanja; 3)izvršiti analizu kombinacione mreže.
10. Analiza sinhr.sekv.sklopova? sastoji se u određivanje njegove tabele stanja, dijagrama
stanja ili jednačine stanja. Postupak određivanja tabele stanju: 1)za sve moguće vrijednosti
ulaznih veličina i sva moguća stanja sklopova odrediti vrijednost ulaznih veličina za sve
flipflopove. Na osnovu tablica stanja za konkretni flipflop odrediti sljedeća stanja.
11. Redukovanje broja stanja dig.sist? Postupak red.br.stanja svodi se na pronalaženje i
eliminisanje ekvival.stanja. To su ona stanja koja za svaku ulaznu kombin.imaju iste izlaze i
ista sljedeća stanja.
12. Programabilna log.kola – PLD? PLD su integrisana kola koja kranji korisnik može da
programira prema zahtjevima specifične primjene. Njihovu strukturu čine: TTL, ECL,
CMOS, BiCMOS, CaAs int.kola. Veze među njima su programabilne na nivou silicijuma,
odnosno kalijum arsenida unutar integ. kola. PLD se svrstavaju u grupe: 1)ASIC
(app.specific integrated circuit); 2)USIC (user specific int.cir.). Prednosti PLD-a (u odnosu na
druge vrste ASIC-a): 1)proizvodnde serije velika a cijena mala; 2)korisnik sam programima
krajnji sadržaj; 3)programirana funkcija se može više puta mijenjati; 4)razvojna oprema je
jednostavna i PC orjentisana.
Prednosti PLD-a u odnosu na pristup projektovanja sa standardnim int.kolima: 1)jednim
PLD-om se može implementirati veći br.SSI i MSI kola; 2)jednostavnija štampana ploča
(smanjen br.int.k); 3)veća pouzdanost; 4)znazno efikasnija zaštita od neovl.kopiranja; 5)brži,
efik., i jeftiniji razvoj.
13. Struktura PLD-a? Glavni dio PLD-a čine 2 logičke mreže: 1)Mreže sa „I“ kolima za
formiranje log.proizvoda; 2)Mreže sa „ILI“ kolima, na čijim izlazima se dobijaju logičke
sume.
Osim „I“ i „ILI“ mreža postoje i izlazna kola preko kojih se ostvaruju: 1)povratne veze sa
izlaza na ulaz; 2)prilagođavanje izlaza sa mogućnošću promjene polariteta; 3)dvosmjernost
izlaza; 4)memorisanje podataka i sinteza sekv.dig.kola.
14. Izlazne opcije? Karakteristični izlazi kombinacionih PLD-ova posjeduju opcije sa:
1)aktivnim visokim izlazom Si; 2)aktivnim niskim izlazom Si; 3)komplementarnim izlazima
Si i Si kompl.
15. PLD tehnologije? Logičke ćelije su standardne: TTL, ECL, CMOS, BiCMOS. 2 vrste
PLD-a: 1)sa pregorljivim osiguračem; 2)sa nMOS tranzistorima sa plivajućim gejtom.
Pregorljivi osigurači od hrom-nikla su po pravilu programljive veze bipolarni PLD. U
procesu programiranja, kroz osigurač se propušta povećana struja koja dovodi do njihovog
pregorjevanja. Nedostatak ove tehnologije je u nemogućnosti višestrukog programiranja.
CMOS i BiCMOS PLD koriste nMOS tranzistor sa plivajućim gejtom kao programljivi vezni
element. Postoje 3 tipa: 1)UVCMOS;2)E²CMOS;3) FE²CMOS. Omogućavaju
višestr.brisanje i programiranje.
16. Vrste PLD-a? U odnosu na strukturu razlikujemo: 1)Programljivi ROM (PROM);
2)Programlj. log.mreže (PLA); 3)Progravmlj. „I“ log.mr. (PAL); 4)Registarske PLD;
5)Prog.gejtovske mr.(PGA).
1)PROM: sadrži fiksnu „I“, programljivu „ILI“ mrežu. (p=₂n). PROM je memorija samo za
čitanje, koristi se za memorisanje konstanata i mikrokodova, kao pretvarač kodova. Najstariji
su PLD.
2)PLA: Ima „I“, „ILI“ programlj.mreže. (p<₂n). Tipična konfiguracija PLA: n*p*g. n-broj
ulaza. p-broj produktivnih linija, g-broj izlaza. Ukupan broj produktivnih članova je 42, 10 se
koriste za kontrolu stanja trostatičkih bafera, a preostalih 32 su izlazi „ILI“ mreže.
3)PAL: „ILI“ polja su fiksna, „I“ programljiva. PAL ima sljedeću formu: PALn*A*g. n i g –
broj ulaza i izlaza, A – opcija ulaza.
4)Registarske PLD: na izlazima imaju flipflopove. Izlazi mogu da budu: kombinovani,
kombinacioni, registarski, sa ili bez povratne sprege, sa jednosmjernim ili dvojsmjernim
izlaznim priključcima.
5)Programlj.Gejtovske mreže – PGA: Standardna gejtovska mreža GA je jedna vrsta ASIC
koja se sastoji od mreže gejtova međusobno nepovezanih. PGA imaju sličnu unutrašnju
strukturu kao GA s tim što su veze korisnički programljive i neprogramljive.