Lucrarea Nr. 1 – Porţi logice.

PORŢI LOGICE

1. Scopul lucrării Lucrarea îşi propune o prezentare a problemelor legate de analiza şi sinteza unui circuit logic combinaţional simplu şi implementarea unei funcţii cu ajutorul porţilor logice. 2. Aspecte teoretice 2.1. Generalităţi Circuitele logice combinaţionale (C.L.C) sunt circuite fără memorie, caracterizate prin faptul că valorile logice ale funcţiilor de ieşire depind numai de valorile logice ale variabilelor de intrare, fiind independente de stările anterioare ale circuitului. Schema bloc a unui C.L.C este dată în fig. 1.1, funcţiile de ieşire putând fi scrise sub forma: Yk = Yk (x1, x2, ... , xn), cu k = 1, 2, ... , m. (2.1)

x1 x2
. . . . . .

C. L. C.
. . . . . .

Y1 Y2 Ym

xn

Fig. 1.1. Schema bloc a unui C.L.C 2.2. Porţi logice: Poarta NOT – Inversorul Funcţia NU este cea mai simplă operaţie logică elementara ce operează cu o singura variabilă de intrare. Operaţia elementară NU (NOT in limba engleză) aplicată variabilei binare A se notează:
y=A

Poarta logică care indeplineste funcţia NU (negare) se numeşte inversor. Cerculeţul din figură este asociat inversării, triunghiul fiind consacrat amplificării neinversoare a
15

O poarta AND are iesirea 1 daca si numai daca toate intrarile sale sunt 1. 1. 1 – Porţi logice.Acest lucru este valabil pentru 16 .Lucrarea Nr. Circuitul are o singură intrare şi o singură ieşire şi se numeşte cicuit inversor. Poarta SAU – OR în engleză Operaţia elementară SAU între variabilele binare A şi B se notează y=A+B şi se citeşte „y este egal cu A SAU B „. Fig. O poarta NOT produce la iesire valoarea opusa valorii de la intrare Fig. Punctul din expresia logica ŞI nu trebuie confundat cu semnul înmulţirii – operaţia aritmetică şi operaţia logică ŞI sunt chestiuni diferite. amplificare evident în putere în acest caz. Adică 1 + 1 = 1 (aici semnul + indică operaţia logică SAU). deoarece in algebra booleană nu se poate depăşi valoarea 1. ieşirea circuitului fiind 1 atunci când toate intrările sunt 1 logic. Poarta ŞI este un circuit cu cel puţin 2 intrari şi o singură ieşire.1. de negare. Semnul + din expresia logică SAU nu trebuie confundat cu semnul adunării – operaţia aritmetică adunare şi operaţia logică Sau sunt chestiuni diferite. Confuzia poate fi sporită de tabelul de adevăr al operaţiei ŞI. Tabelul de adevăr al operaţiei SAU nu mai este identic cu cel al adunării.3 Poarta ŞI cu 2 intrări şi tabelul de adevăr. pe când 1 + 1 = 2 in aritmetică. semnalului. care este identic cu cel al operaţiei de înmulţire. sau de complementare.2 Simbolul porţii NOT şi tabelul de adevar al funcţiei NU Poarta ŞI sau AND Operaţia elementară ŞI îintre variabilele binare A şi B se notează y=A·B şi se citeşte „ y este (egal cu) A ŞI B „ .

17 .4 Poarta SAU cu 2 intrări si tabelul de adevăr.Fig .l.c. 1. . 1.SAU. Poarta SAU-EXCLUSIV .3. 1 – Porţi logice. operaţia Sau între mai multe variabile. fie prin scrierea formei analitice a funcţiei de ieşire. . Analiza c. Poarta Sau este cu cel puţin 2 intrări şi o singură ieşire. Funcţia SAU-EXCLUSIV între variabilele binare A şi B este Y = A ⊕ B = AB + AB A B Y = A ⊕ B = AB + AB A 0 0 1 1 B 0 1 0 1 Y = A⊕ B 0 1 1 0 Fig.c porneşte de la schema logică cunoscută a circuitului şi urmăreşte stabilirea modului de funcţionare a acestuia fie prin construirea tabelului de funcţionare. Funcţia SAU-EXCLUSIV (Exclusiv OR sau XOR în limba engleză) este o funcţie compusă care poate fi implementată cu ajutorul porţilor ŞI.5 Poarta SAU-EXCLUSIV şi tabelul de adevăr 2.Lucrarea Nr.NU. O poarta OR are iesirea 1 daca si numai daca cel putin una dintre intrarile sale este 1. de exemplu 1 + 1 + 1 = 1. Analiza c.l.

porneşte de la funcţia pe care trebuie să o îndeplinească circuitul şi îşi propune obţinerea unei variante (minimale) a structurii acestuia. implementarea se poate face: a) cu circuite SAU (OR). Exemplu: Se dă funcţia : F = ABC D + A BC D + A BC D + ABC D + ABC D + A BC D + A BC D + A BC D Ne propunem sa sintetizăm C.l.În aceasta mulţime binară se definesc trei legi de compoziţie: complemntarea (negare.”OR”) şi conjuncţia (produs logic. 1}}. în final. inversare logică). „NOT”. c) cu circuite SAU-NU (NOR). Sinteza c.legea terţului exclus: A= A A* A = AA = 0 A+ A =1 18 . NU (NOT). b) cu circuite ŞI-NU (NAND). „NU”.”ŞI”.l. exprimate mai jos sub formă de echivalenţeŞ .legea identitaţii: .L. „SAU”.legea contradicţiei: .) Metoda de minimizare analitică Pentru studiul circuitelor numerice (digitale) se foloseşte ca suport matematic algebra booleană . „*”.c. ŞI (AND).L.C cu porti logice care sa fie capabil sa realizeze funcţia de mai sus. „+”.4.”AND”). Algebra booleană operează pe o mulţime B = {X/X {0.C capabil sa indeplinească funcţia de mai sus este necesar sa se minimizeze funcţia. Sinteza c. Etapele sintezei sunt: definirea funcţiei (funcţiilor) de ieşire. 2. Acest lucru poate fi facut prin două metode: a. Transformarea şi minimizarea funcţiilor logice se sprijină pe urmatoarele legi logice. desenarea schemei circuitului. minimizarea şi. După modul în care a fost scrisă funcţia. disjuncţia (suma logică . Rezolvare Pentru a se folosi un minim de porţi logice in realizarea C.c.Lucrarea Nr. 1 – Porţi logice.

legile asociativităţii: .legile distributivităţii: A= A A + A = A şi A *1 = A şi AB = BA AA = A A * 0 = 0 şi A + 1 = 1 şi A + 0 = A şi A+ B = B + A ( A + B) + C = A + ( B + C ) ( AB)C = A( BC ) şi A( B + C ) = ( AB) + ( AC ) = AB + AC şi A + BC = ( A + B )( A + C ) . in sensul că prin inlocuirea într-o expresie a simbolurilor AND cu OR şi invers.) Metoda de minimizare Karnaugh O diagramă Karnaugh este o reprezentare grafică a tabelului de adevăr a unei funcţii logice.Lucrarea Nr. cate una pentru fiecare minitermen posibil. .legea dublei negaţii: .legile absorbţiei: .legile excluderii: . rezultă expresia duală cu proprietatea că dacă două expresii sunt echivalente. În figura 1.3 şi 4 variabile Liniile si coloanele unei diagrame Karnaugh sunt etichetate astfel încât combinatia de intrare a oricarei celule să poată fi aflată cu usurinţă din denumirile liniei si coloanei 19 . 1 – Porţi logice.6 sunt prezentate diagramele Karnaugh aferente unor funcţii logice de 2.legile lui De Morgan: A( A + B) = A şi A + ( AB) = A AB + AB = A şi ( A + B )( A + B) = A ∑x =∏x i i sau i x + y = x* y ∏x =∑x i sau x* y = x + y .3 şi 4 variabile.legile semiabsorbţiei: A + AB = A + B şi A( A + B ) = AB .legile dualitaţii: aceasta enunţa faptul că operaţiile AND si OR sunt duale.legile posibilităţii: . şi dualele lor sunt echivalente. 1.legile idempotenţei: .legile comutativităţii: .6 diagramele Karnaugh pentru funcţiile de 2. b. Fig. Diagrama unei funcţii logice cu n intrări este un tablou cu 2 n celule.

se obtine forma minimă disjunctivă a funcţiei logice. dar poate fi inclusă în mai multe grupări. acestea se pot contopi într-un singur grup de patru celule vecine. fiecare grup continând un număr maxim de "1". Dacă este posibil. Procedura expusă este similară pentru determinarea formei minime conjunctive. Fiecare celulă a diagramei conţine data ce se gaseşte pe rândul din tabelul de adevăr al funcţiei ce poartă acelasi număr ca şi celula. eliminându-se astfel variabila care diferă. corespunzatoare acelei celule. obtinându-se un grup de opt celule vecine etc. valorile indiferente care nu sunt prinse în grupări devin "0" pentru forma disjunctivă si "1" pentru forma conjunctivă. cu observatia ca rolul lui "1" este jucat de "0". În general. Pentru a reprezenta o funcţie logică printr-o diagramă Karnaugh. valorile indiferente ale funcţiei se consideră "1" pentru forma disjunctivă si "0" pentru forma conjunctivă dacă aceste valori participă la minimizare. Cel mai avansat grad de simplificare se obtine dacă valorile "1" dintr-o diagramă Karnaugh sunt grupate într-un număr minim de grupuri. Minimizarea începe prin gruparea celulelor vecine câte două. si anume: 0 dacă funcţia are valoarea 0 pentru acea combinaţie de intrare şi 1 în caz contrar. Tabelul de adevăr al funcţiei F este urmatorul: F = ABC D + A BC D + A BC D + ABC D + ABC D + A BC D + A BC D + A BC D NR 0 1 2 3 4 5 A 0 0 0 0 0 0 B 0 0 0 0 1 1 20 C 0 0 1 1 0 0 D 0 1 0 1 0 1 F 1 1 1 0 1 0 .Lucrarea Nr. procedura descrisă se repetă. se copiaza cifrele 1 si 0 din tabelul de adevăr în celulele corespunzatoare ale diagramei. 1 – Porţi logice. În cazul funcţiilor incomplet definite. Fiecare celulă ocupată de "1" trebuie sa facă parte din cel puţin o grupare. ceea ce va permite eliminarea a două variabile. Dacă un grup de două celule vecine este vecin la rândul său cu un alt grup de două celule vecine (cele două grupuri diferă prin valoarea unei singure variabile). Prin realizarea de grupări ce conţin valoarea 1. un grup pe 2 m celule vecine ocupate de "1" permite eliminarea a m variabile.

1. Schema de conexiune a porţilor este dată în figura 1.7 Tabelul de adevăr al funcţiei F AB\CD 00 01 11 10 00 1 1 0 1 01 1 0 0 1 11 0 0 0 0 10 1 1 0 1 Fig. 6 7 8 9 10 11 12 13 14 15 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 0 0 0 0 Fig.Lucrarea Nr.8 Diagrama Karnaugh a funcţiei F Prin gruparea celulelor invecinate care au valoarea „1” se obtine forma minimizată a funcţiei F: F = B D + BC + A D 3. iar acestea sunt negate. De asemenea mai sunt necesare 3 porţi SI-AND cu cate 2 intrări şi o poartă SAU-OR cu 3 intrări şi o ieşire. Având in vedere că in forma minimizată a funcţiei sunt prezente toate cele 4 variabile. 1. 1 – Porţi logice. pentru implementarea cu porţi logice este nevoie de 4 porţi inversoare NU sau NOT .9 21 . Desfăşurarea lucrării.

1 – Porţi logice. 22 . AND şi OR Pentru că modulul cu porţi logice pentru standul experimental DIGIAC3000 nu conţine decât porţi ŞI (OR) cu 2 intrări schema pentru implementarea funcţiei F va deveni cea din figura 1. NOT A 2 1 AND2 2 1 3 NOT B 2 1 OR3 AND2 2 1 3 NOT 2 3 4 1 F C 2 1 AND2 2 1 3 NOT D 2 1 .10. AND2 şi OR2. A 2 NOT 1 A 2 3 AND2 1 A D B 2 NOT 1 B AND2 2 1 B C OR2 2 1 3 2 3 OR2 F 1 C 2 NOT 1 C 3 AND2 D 2 NOT 1 D 2 1 3 B D Figura 1. Implementarea F cu porţi NOT.Lucrarea Nr.9 Implementarea F cu porţi NOT. Desfăşurarea lucrării: Se uitlizează modulul numărul 1 cu porţi logice.10. Fig. Se montează modulul în placa principală. 1.

Lucrarea Nr. Se verifică tabelul de adevăr 1. Pentru a putea vizualiza valoarea logică a ieşirii montajului. 23 . - Se realizează schema din figura 1. D se folosesc sursele logice I0. C. se utilizează unul din monitoarele logice cu LED. Pentru a aplica valorile logice necesare pentru variabilele A. Se verifică corectitudinea montajului după care se alimentează. F .I3 (comutatoarele) aflate in dotarea platformei virtuale VIP.7..10 utilizând firele cu conectori de 2mm.. 1 – Porţi logice. B.

Sign up to vote on this title
UsefulNot useful