PRÁCTICA DE LABORATORIO

CARRERA: INGENIERIÁ ELECTRÓNICA ASIGNATURA: ELECTRÓNICA ANALÓGICA II

NRO. PRÁCTICA: 01 TÍTULO PRÁCTICA: TRANSISTOR JFET Y POLARIZACIONES
NOMBRE: MANUEL ISMAEL DUCHI LUCERO
OBJETIVOS:
GENERAL
 Diseñar y calcular los valores de resistencias para cada una de las polarizaciones del JFET.
ESPECÍFICOS
 Encontrar los parámetros de corriente máxima (𝐼𝐷𝑆𝑆 ) y voltaje que produce el corte (𝑉𝑃 ) del transistor FET.
 Trazar la curva de transferencia del transistor FET.
 Reconocer los pines del transistor JFET mediante el datasheet.
 Comprobar que los valores de corriente y voltajes calculados concuerden con los medidos.
ACTIVIDADES DESARROLLADAS
1.Marco teórico

POLARIZACIONES

Polarización Fija

Figura 5: Esquema de polarización fija.

La configuración de polarización más simple para el JFET de canal n. Conocida como configuración de polarización fija, es
una de las pocas configuraciones de FET de un modo directo tanto con un método matemático como con un gráfico. [1]

Polarización Por Divisor De Tensión

Figura 6. Esquema de polarización por divisor de tensión.

La configuración del divisor de voltaje aplicada a amplificadores con transistores BJT también se aplica a amplificadores con
Resolución CS N° 076-04-2016-04-20
FET como se demuestra en la figura 6. La construcción básica es exactamente la misma, pero el análisis de cada una es
muy diferente. IG = 0A para amplificadores con FET, pero la magnitud de IB para amplificadores con BJT en emisor común
puede afectar los niveles de cd de la corriente y voltaje tanto en los circuitos de entrada como en los de salida. Recuerde
que IB vincula los circuitos de entrada y salida para la configuración del divisor de voltaje del BJT, mientras que VGS hace lo
mismo para la configuración del FET.[1]
2.PROCEDIMIENTO
2.1 CONSIDERACIONES DEL DISEÑO
 Las resistencias 𝑅1 y 𝑅2 para la polarización mediante partidor de tensión deben ser de valor óhmico alto.
 Se debe encontrar la corriente máxima (𝐼𝐷𝑆𝑆 ) y el voltaje de estrangulamiento (𝑉𝑃 ) del transistor FET utilizado para
la práctica ya que los mismos nos servirán para el cálculo del 𝑉𝐺𝑆 .

2.3 CÁLCULOS

1. Realizar las mediciones pertinentes con el multímetro para identificar el Gate, Source y Drain.

Tabla 2: Valores de voltajes en los terminales del transistor MPF 102.

Transistor MPF 102
DS = 224mV GD = 699mV
DG = 0 SD = 216mV
GS = 694mV SG = 0
Tipo N

2. Determinación de 𝐼𝐷𝑆𝑆 y 𝑉𝑃 . Realizar el circuito de la Figura 7, aplicar tres valores diferentes de 𝑉𝐷𝐷 por cada
incremento de −0.50𝑉 de 𝑉𝐺𝑆 hasta el valor de 𝑉𝑃 .
Figura 6. Esquema de polarización por divisor de tensión.

Figura 7. Circuito 1.

Tabla 3: Valores de voltajes obtenidos del circuito 1.

𝑽𝑫𝑫 [𝑽] 𝑽𝑮𝑺 [𝑽] 𝑽𝑫𝑺 [𝑽] 𝑽𝑹𝑫 [𝑽] 𝑰𝑫
𝑽𝑹𝑫
=( ⁄𝑹 ) [𝒎𝑨]
𝑫
15 0 5.12 9.92 9.92
20 0 9.88 10.06 10.06
25 0 14.99 10 10
15 −0.50 7.83 7.21 7.21
20 −0.50 12.96 7.23 7.23

Resolución CS N° 076-04-2016-04-20
25 −0.50 17.80 7.20 7.20
15 −1 10.51 4.52 4.52
20 −1 15.42 4.60 4.60
25 −1 20.37 4.62 4.62
15 −1.5 12.33 2.72 2.72
20 −1.5 17.18 2.78 2.78
25 −1.5 22.18 2.82 2.82
15 −2 13.93 1.11 1.11
20 −2 18.81 1.16 1.16
25 −2 23.84 1.20 1.20
15 −3 15 0 0
20 −3 20 0 0
25 −3 25 0 0

3. Con los datos obtenidos de la tabla 3, dibujar la curva característica de transferencia del JFET.
Figura 7. Circuito 1.

Figura 8. Curva de transferencia obtenida con los datos del FET MPF 102.

4. Circuitos de polarización del JFET.

a) Autopolarización para Source Común
Circuito 2(Autopolarización para Source Común) Datos:
𝐼𝐷 = 2𝑚𝐴
𝐼𝐷𝑆𝑆 = 9.92𝑚𝐴
𝑉𝑃 = −3𝑉
Datos impuestos:
𝑉𝐷𝑆 = 7.5𝑉

Cálculos
𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝑃

𝐼𝐷
𝑉𝐺𝑆 = (−√ + 1) ∗ (𝑉𝑃 )
𝐼𝐷𝑆𝑆
Resolución CS N° 076-04-2016-04-20
 2𝑚𝐴
𝑉𝐺𝑆 = (−√ + 1) ∗ (−3)
9.92𝑚𝐴

𝑉𝐺𝑆 = −1.653𝑉

𝑉𝐺𝑆 = −𝑉𝑅𝑆
𝑉𝐺𝑆 = −𝐼𝐷 𝑅𝑆
𝑉𝐺𝑆
𝑅𝑆 =
−𝐼𝐷
−1.653𝑉
𝑅𝑆 =
−2𝑚𝐴
𝑅𝑆 = 827Ω

𝑉𝑅𝑆 = 𝐼𝐷 𝑅𝑆
𝑉𝑅𝑆 = 2𝑚𝐴 ∗ 827Ω
𝑉𝑅𝑆 = 1.653𝑉

𝑉𝑅𝐷 = 𝑉𝐷𝐷 − (𝑉𝐷𝑆 + 𝑉𝑅𝑆 )

𝑉𝑅𝐷 = 15 − (7.5 + 1.653)
𝑉𝑅𝐷 = 5.847𝑉

𝑉𝑅𝐷
𝑅𝐷 =
𝐼𝐷
5.847
𝑅𝐷 =
2𝑚𝐴
𝑅𝐷 = 2.924𝑘Ω

Simulación Tabla 4: Tabla comparativa del circuito 2.

Valores Calculados Medidos Simulados
𝑉𝐺𝑆 −1.653𝑉 −1.689𝑉 −1.654𝑉
𝑉𝐷𝑆 7.5𝑉 7.70𝑉 7.499𝑉
𝑉𝑅𝑆 1.653𝑉 1.689𝑉 1.654𝑉
𝑉𝑅𝐷 5.847𝑉 5.60𝑉 5.847𝑉
𝐼𝐷 2𝑚𝐴 2.06𝑚𝐴 2𝑚𝐴

b) Partidor de tensión para Source Común

Circuito 3(Partidor de tensión para Source Común) Datos:
𝐼𝐷 = 2𝑚𝐴
𝐼𝐷𝑆𝑆 = 9.92𝑚𝐴
𝑉𝑃 = −3𝑉
Datos impuestos:
𝑉𝐷𝑆 = 7.5𝑉
𝑉𝑅𝑆 = 5𝑉
𝑅1 = 51𝑘Ω

Resolución CS N° 076-04-2016-04-20
 Cálculos
𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝑃

𝐼𝐷
𝑉𝐺𝑆 = (−√ + 1) ∗ (𝑉𝑃 )
𝐼𝐷𝑆𝑆

2𝑚𝐴
𝑉𝐺𝑆 = (−√ + 1) ∗ (−3)
9.92𝑚𝐴

𝑉𝐺𝑆 = −1.653𝑉

𝑉𝐺 = 𝑉𝐺𝑆 + 𝑉𝑅𝑆
𝑉𝐺 = −1.653 + 5
𝑉𝐺 = 3.347𝑉

𝑉𝑅𝑆
𝑅𝑆 =
𝐼𝐷
5𝑉
𝑅𝑆 =
2𝑚𝐴
𝑅𝑆 = 2.5𝐾Ω

𝑉𝑅𝐷 = 𝑉𝐷𝐷 − (𝑉𝐷𝑆 + 𝑉𝑅𝑆 )

𝑉𝑅𝐷 = 15 − (7.5 + 5)
𝑉𝑅𝐷 = 2.5𝑉

𝑉𝑅𝐷
𝑅𝐷 =
𝐼𝐷
2.5
𝑅𝐷 =
2𝑚𝐴
𝑅𝐷 = 1.25𝑘Ω

𝑉𝐷𝐷 ∗ 𝑅2
𝑉𝐺 =
𝑅1 + 𝑅2
𝑉𝐺 ∗ 𝑅1
𝑅2 =
𝑉𝐷𝐷 − 𝑉𝐺
3.347 ∗ 51𝑘Ω
𝑅2 =
15 − 3.347
𝑅2 = 14.65𝑘Ω

Simulación Tabla 5: Tabla comparativa del circuito 3.

Valores Calculados Medidos Simulados
𝑉𝐺𝑆 −1.653𝑉 −1.689𝑉 −1.653𝑉
𝑉𝐷𝑆 7.5𝑉 7.40𝑉 7.501𝑉
𝑉𝑅𝑆 5𝑉 5.05𝑉 5𝑉
𝑉𝑅𝐷 2.5𝑉 2.555𝑉 2.499𝑉
𝑉𝐺 3.347𝑉 3.409𝑉 3.347
𝐼𝐷 2𝑚𝐴 2.05𝑚𝐴 1.998𝑚𝐴

Resolución CS N° 076-04-2016-04-20
 c) Partidor de tensión para Drain Común
Circuito 4(Partidor de tensión para Drain Común) Datos:
𝐼𝐷 = 2𝑚𝐴
𝐼𝐷𝑆𝑆 = 9.92𝑚𝐴
𝑉𝑃 = −3𝑉
Datos impuestos:
𝑉𝐷𝑆 = 7.5𝑉
𝑉𝑅𝑆 = 7.5𝑉
𝑅1 = 10𝑘Ω

Cálculos
𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝑃

𝐼𝐷
𝑉𝐺𝑆 = (−√ + 1) ∗ (𝑉𝑃 )
𝐼𝐷𝑆𝑆

2𝑚𝐴
𝑉𝐺𝑆 = (−√ + 1) ∗ (−3)
9.92𝑚𝐴

𝑉𝐺𝑆 = −1.653𝑉

𝑉𝐺 = 𝑉𝐺𝑆 + 𝑉𝑅𝑆
𝑉𝐺 = −1.653 + 7.5
𝑉𝐺 = 5.847𝑉

𝑉𝑅𝑆
𝑅𝑆 =
𝐼𝐷
7.5𝑉
𝑅𝑆 =
2𝑚𝐴
𝑅𝑆 = 3.75𝐾Ω

𝑉𝐷𝐷 ∗ 𝑅2
𝑉𝐺 =
𝑅1 + 𝑅2
𝑉𝐺 ∗ 𝑅1
𝑅2 =
𝑉𝐷𝐷 − 𝑉𝐺

Resolución CS N° 076-04-2016-04-20
 5.847 ∗ 10𝑘Ω
𝑅2 =
15 − 5.847
𝑅2 = 6.388𝑘Ω

Simulación Tabla 6: Tabla comparativa del circuito 4.

Valores Calculados Medidos Simulados
𝑉𝐺𝑆 −1.653𝑉 −1.696𝑉 −1.683𝑉
𝑉𝐷𝑆 7.5𝑉 7.45𝑉 7.47𝑉
𝑉𝑅𝑆 7.5𝑉 7.55𝑉 7.53𝑉
𝑉𝐺 5.847𝑉 5.839𝑉 5.847
𝐼𝐷 2𝑚𝐴 2.02𝑚𝐴 2.007𝑚𝐴

3.RECURSOS
 Protoboard
 Resistencias de 1 𝑘Ω, 820Ω, 10 𝑘Ω, 51 𝑘Ω, 10Ω, 15 𝑘Ω, 3.3 𝑘Ω
 Un transistor JFET MPF 102
 Multímetro
 Fuente de corriente continua (CD)
4.BIBLIOGRAFIA
[1] R. L. Boylestad, Teoría de circuitos y dispositivos electrónicos, México, Pearson, 2009.

5.ANEXO 1 HOJA DE LA PRACTICA FIRMADA

Resolución CS N° 076-04-2016-04-20
Resolución CS N° 076-04-2016-04-20
Resolución CS N° 076-04-2016-04-20
RESULTADO(S) OBTENIDO(S):
Si observamos cada una de las tablas de comparación de las diferentes polarizaciones del JFET nos podemos dar cuenta
que los valores medidos se asemejan a los valores calculados. En cuanto a los valores simulados estos varían debido a que
el simulador no tiene el transistor JFET MPF 102, ya que ese transistor fue utilizado para realizar cada una de las
polarizaciones de los cuatro circuitos. Por tal motivo y con la ayuda del datasheet se buscó un transistor que tenga iguales
características que el MPF 102 y este fue el J102.

Resolución CS N° 076-04-2016-04-20
CONCLUSIONES:
Para la obtención de una buena práctica lo primero que se debe hacer es encontrar la corriente de saturación máxima y el
voltaje de estrangulamiento del transistor JFET utilizado en la elaboración de esta práctica. Los valores de voltajes que se
impusieron en esta práctica fueron de acuerdo a la corriente que circulaba por drain y source ya que eran semejantes, esto
para obtener unas resistencias comerciales. En cuanto a la simulación de los circuitos no es muy exacta debido a que el
transistor con el que se trabajó no hay en el simulador por lo cual fue necesario cambiar algunos parámetros en el transistor
virtual debido a que estos dependen de la corriente de colector y el voltaje de estrangulamiento.
RECOMENDACIONES:
 Se debe traer todos los cálculos de voltajes y corrientes, lo único que se va hacer en el laboratorio es comparar con
los valores medidos.
 Cada circuito debe estar simulado anteriormente, para estar seguros del diseñado de nuestro circuito a la hora de
armar en el Protoboard y estos deben venir ya armados.
 Verificar que los materiales como resistencias, transistor, multímetro, etc. Estén óptimas condiciones.
 Cuando se trabaja en una polarización con partidor de tensión se recomienda que la resistencia que se imponga ya
sea 𝑅1 o 𝑅2 sea de valor óhmico alto se podría decir que sea ≥ 10kΩ.

Nombre de estudiante: Manuel Ismael Duchi Lucero

Firma de estudiante: _______________________________

Resolución CS N° 076-04-2016-04-20