You are on page 1of 42

UNIVERSIDAD NACIONAL DEL CENTRO DEL PERÚ

FACULTAD DE INGENIERÍA Y ELECTRÓNICA

FLIP FLOPS

Ing. Joel Contreras Núñez


Junio - 2018
Flip-flops
➢ Circuitos combinatorios  Funciones Booleanas
 El resultado depende sólo de las entradas
➢ Para hacer aplicaciones mas interesantes,
necesitamos circuitos que puedan “recordar” su
estado y que actúen según su estado y las
entradas.
➢ ¿Para que? Para construir memorias, registros,
contadores, etc.
➢ Un circuito lógico de estas características se
denomina flip-flop. La razón porque memoriza un
estado hasta que se le grabe otro estado diferente.
FLIP FLOPS
CLASIFICACIÓN SEGÚN TIPO DE SINCRONISMO
➢ FLIP-FLOPS ASINCRÓNICOS (No hay entrada de reloj)
➢ FLIP-FLOPS SINCRÓNICOS Sensibles a nivel de reloj (1)
Sensibles a flanco de reloj (2)
CLASIFICACIÓN SEGÚN TIPO DE FUNCIÓN
➢ FLIP-FLOPS ASINCRÓNICOS: Tipo /S/R
Tipo RS
➢ FLIP-FLOPS SINCRÓNICOS: Tipo “D” (Delay)
Tipo “T” (Toogle)
Tipo “JK”
Concepto de memoria

➢ En este ejemplo, una vez que la salida se pone a “1” por la realimentación
que existe con la entrada no hay manera alguna de que la salida siga
respondiendo a la entrada A.
➢ Esto esconde una cierta capacidad de memorizar un evento ya que ahora a
diferencia de los circuitos combinatorios nos encontramos con uno del tipo
secuencial: Aquí la salida no sólo depende de la entrada sino además de
su estado previo.

ESTE CONCEPTO ES MUY IMPORTANTE YA QUE LA CAPACIDAD DE UN


CIRCUITO DE MEMORIZAR DA ORIGEN A UNA SERIE DE DISPOSITIVOS
TALES COMO FLIP-FLOPS, CONTADORES, REGISTROS DE
DESPLAZAMIENTO, MICROPROCESADORES, MEMORIAS, ETC.
Realimentación
➢ Para utilizar sus valores previos, los circuitos
secuenciales recurren a la realimentación.
➢ La realimentación se produce cuando una salida
se conecta a una entrada.
➢ Ejemplo simple:.
 Si Q es 0 siempre será 0, si es 1, siempre será 1,
porqué?
Flip-flop SR
Flip-flop SR
➢ Uno de los circuitos secuenciales más básicos es
el flip-flop SR.
 “SR” por set/reset.
➢ Circuito lógico y diagrama en bloque
Flip-flop SR
➢ La tabla característica describe el comportamiento
del flip-flop SR.
➢ Q(t) es el valor de la salida al tiempo t. Q(t+1) es el
valor de Q en el próximo ciclo de clock.
Flip-flop SR
➢ A los efectos del análisis
de los estados,
podemos considerar que
el flip-flop SR tiene en
realidad 3 entradas: S,
R, y su salida actual
Q(t).
➢ Note los dos valores
indefinidos, cuando las
entradas S y R son 1, el
flip-flop es inestable
¿Por qué?
Flip-flop RS
➢ Para uniformar el tipo de compuerta a
utilizar puede demostrarse fácilmente que
todos los circuitos lógicos se pueden
construir utilizando compuertas NOR o
Compuertas NAND solamente.
➢ Esto ayuda a trabajar con los elementos
reales ya que minimiza la cantidad de
componentes físicos que incluimos en
nuestro diseño lógico
Flip-flop RS NAND
S Q S Q
Aplicando De Morgan

S + Qt = S . Qt

Q Q
R R

S Q

Q
R
Habilitación de datos
(Enable)
➢ Generalmente es necesario determinar
cuando grabar información en un latch, a
pesar de tener datos en la entrada
➢ Para habilitar (enable) es ideal la
compuerta AND.

A Q Si Enable = 0, Q = 0
Si Enable = 1, Q = A
Enable
Flip-flop SR con Enable
S S’ Q

Enable
Q
R’
R

S S’ Q

Integramente
Enable
con Q
compuertas R’
NAND R
Ejercicio
Encontrar Q para las
señales R, S dadas
S 1 0 1 0 1 1 1 1 1 0

R 0 0 1 1 1 0 1 0 1 1

S Q
Q

Q
t R
Ejercicio
Encontrar Q para las
señales R, S dadas
S 1 0 1 0 1 1 1 1 1 0

R 0 0 1 1 1 0 1 0 1 1

S Q
Q 0 1 1 1 1 0 0 0 0 1

Q
t R
Circuitos sincrónicos
➢ Loscircuitos sincrónicos funcionan sobre
lo que denominaremos base de tiempo.

➢ Es decir, las salidas dependen no sólo de


las entradas, sino del estado en que
estaban las salidas y del ritmo que impone
la base de tiempo.
Bases de tiempo = Relojes
➢ En general, necesitamos una forma de ordenar los
diferentes eventos que producen cambios de
estados
➢ Para esto usamos relojes
 Un “reloj” (clock) es un circuito capaz de producir

señales eléctricas oscilantes, con una frecuencia


uniforme
Cambios de estado
➢ Los cambios de estado se producen en cada tick
de reloj
➢ Estos cambios pueden producirse cuando se
produce un cambio de flanco (ascendente o
descendente) o por un cambio nivel (alto o bajo)
Flip-flop RS sincrónico

CK S R Q
S Q 0 0 Q

CK 0 1 0
Q
1 0 1
R
1 1 -
Flip-flop RS sincrónico

CK S R Q
set S Q 0 0 Q

clock CK 0 1 0

Q 1 0 1
reset R
1 1 -
Ejercicio
Encontrar Q para las señales R, S
dadas usando RS síncrono CK S R Q

0 0 Q
CK
0 1 0

S 1 0 1

1 1 -

R
S Q
Q
CK

t Q
R
Ejercicio
Encontrar Q para las señales R, S
dadas usando RS síncrono CK S R Q

0 0 Q
CK
0 1 0

S 1 0 1

1 1 -

R
S Q
Q
CK

t Q
R
Flip-flop D
➢ Otra modificación al flip-flop SR es el
denominado flip-flop D.
➢ Elimina el estado inestable asegurando que
siempre S y R son mutuamente inversas
➢ Note que retiene el valor de la entrada al pulso de
clock, hasta que cambia dicha entrada, pero al
próximo pulso de clock.
Flip-flop D
➢ El flip-flop D es el circuito fundamental en:
 una celda de 1 bit de memoria RAM, de tecnología
estática (de las que nos ocuparemos en breve).
 un bit de un registro de un controlador Entrada
Salida.
 un bit de un registro que compone la arquitectura de
la CPU
Registros
➢ Registro de 4 bits
compuesto por 4
flip-flop D.
Registro de desplazamiento
basado en flip-flop D

data
D Q D Q D Q D Q

CK CK CK CK
Limitaciones de los flip-flop
Ciclo de reloj

data D Q D Q

clock CK CK

Q Q tpd

➢ Cuando se conectan en cascada para


construir circuitos secuenciales, el
tiempo de propagación tpd, que es el tpd
que tarda la entrada del latch en
grabarse a su salida, puede hacer que
una entrada tome el nuevo estado en
tpd en lugar de en el ciclo siguiente de
clock. ¿Cómo se arregla esto?
➢ Se trata de dispositivos transparentes.
La entrada se propaga a la salida
luego de tpd.
Flip-flops Master Slave
➢ Son dispositivos de almacenamiento no
transparentes
S S1 Q1 S2 Q
Q2
CK CK
Q Ciclo de reloj
Q1 Q2
R R1 R2

tpd
Q1

tpd
Q2
Flip-flop JK
➢ La idea es convertir el flip-flop SR en un flip-flop
estable. Es posible realizar esta modificación.
➢ El flip-flop modificado se denomina JK.
➢ “JK” en honor de Jack Kilby (inventor del circuito
integrado).
Flip-Flop JK
➢ A la derecha podemos
ver el circuito lógico de
flip-flop SR modificado.
➢ La tabla característica
indica que es estable
para cualquier
combinación de sus
entradas.
Diseño de circuitos
➢ Los circuitos digitales se pueden ver desde dos
puntos de vista: análisis digital y síntesis digital.
 El Análisis Digital explora la relación entre las
entradas a un circuito y sus salidas.
 La Síntesis Digital crea diagramas lógicos utilizando
los valores expresados en una tabla de verdad.
➢ Los diseñadores de circuitos digitales deben tener
en cuenta el comportamiento físico de los circuitos
electrónicos, es decir existen retardos de
propagación, los cuales pueden incidir cuando las
señales toman distintos caminos, en la tabla de
verdad de todo el sistema.
Contadores
➢ Un contador binario es otro
ejemplo de circuito
secuencial.
➢ El bit de menor orden se
complementa a cada pulso
de clock.
➢ Cualquier cambio de 0 a 1 ,
produce el próximo bit
complementado, y así
siguiendo a los otros flip-flop.
Celda de memoria
seleccionar

entrada
S Q
salida

leer/escribir (1/0)
Celda de memoria
Celda de memoria
seleccionar

entrada
S Q
salida

seleccionar
R
entrada
BC
salida

leer/escribir (1/0)
leer/escribir (1/0)
Unidad de memoria
Unidad de memoria de 4 × 3 bits
de 4 x 3
bits Dato de entrada (3 bits)
D0
A0 BC BC BC
A1
D1
Entrada de BC BC BC
selección
de memoria D2
BC BC BC

D3
Decoder BC BC BC
2×4

leer/escribir
Dato de salida
Unidad de memoria RAM
Ejemplo: RAM de 16 x 1 bit
Ejemplo: RAM de 16 x 1 bit
usando celdas de 4 x 4
Diagrama en bloque
RAM Chip
de 6464K x
x 8 RAM
8 bits
Ejemplo: RAM de 256K con 4
chips de 64K x 8
Ejemplo: RAM de 64K x 16
utilizando 2 chips de 64K x 8
Casos Prácticos