You are on page 1of 6

INFORME PREVIO

1. Indique la diferencia entre los latches y los flip-flops


•Un latch es un elemento de memoria cuyas señales de entrada deexcitación controlan
el estado del dispositivo.
•Un flip-flop difiere de un latch por el hecho de que tiene una señal decontrol llamada
reloj. La señal de reloj emite una instrucción al flip-flop permitiéndole cambiar de estado
de acuerdo conlas señales deentrada de excitación. En los latches y los flip-flops, el
siguienteestado queda determinado por las entradas de excitación.
•Un latch cambia de estado de inmediato, según sus señales deexcitación de entrada,
mientras que un flip-flop espera la señal de sureloj antes de cambiar de estado.

2. Explicar la diferencia entre circuitos con entradas síncronas y


con entradas asíncronas

Sincronos; solo pueden cambiar de estado en determinados instantes de tienmpo, es


decir, estan sincronizados con una señal de reloj. El sistema solo hace caso de las
entradas en los instantes de sincronismo. Depende de un reloj, ademas de las entradas
de control posee una entrada de sincorismo o de reloj.
Asincronas; pueden cambiar de estado en cualquier instante de tiempo en funcion de
cambios de selaes de entrada. No dependen de ninguna señal de relos solo tiene
entradas de control

3. ¿Explique el funcionamiento del flip-flop RS síncrono


implementado con puertas NAND? ¿Cómo deben ser los
pulsos de reloj? . Muestre con una tabla de verdad.la diferencia
entre circuitos con entradas síncronas y con entradas
asíncronas

Cuando se aplica un 1 en ambas entradas en el flip-flop, tanto la salida Q como la Q´ va


a 0. Esta condición viola el hecho que las salidas sean complementarias. Esto significa
que las salidas ya no seran la negación una de la otra. Supongamos: S=0, R=0, Q=0 y
Q´ =1. Si en un momento determinado cambiamos la entrada S de 0 a 1, la salida de la
compuerta 1 (Q´ ) cambiará de 1 a 0. Como esta salida es también una de las entradas
de la compuerta 2, al haber un 0 y un 0 como entrada, su salida (Q) pasará de 0 a 1.
Como antes, ahora la salida de la compuerta 2 (Q) es una de las entradas de la
compuerta 1. Como hubo un cambio de 0 a 1 debemos ver que efecto tiene esto en la

FIEE-UNMSM
salida de la compuerta 1. Las entradas son 1 y 1 a lo que la compuerta NOR responderá
con un 0 a la salida (Q´ ). Como esta estaba en 0, el FF queda en un estado estable y
no hay mas cambios.
En esta tabla se muestra que el estado no valido va a ser 0,0 ya que nos muestra una
contradicción. Y nuestro estado inicial sera 1,1

S R Q Q’
1 0 0 1
1 1 0 1
0 1 1 0
1 1 1 0
0 0 1 1

4. Explique el funcionamiento del flip-flop JK con señal de reloj.


Muestre la tabla de verdad. ¿Cuál es su ecuación
característica?

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir
a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las
entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las
entradas a las salidas. Observamos los modos de operación en la parte izquierda y la
tabla de la verdad hacia la derecha. La línea 1 muestra la condición de "mantenimiento",
o inhabilitación. La condición de "reset" del flip-flop se muestra en la línea 2 de la tabla
de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el flip-flop
cambia a 0(Q=0). La línea 3 muestra la condición de "set" del flip-flop JK. Cuando J=1 y
K=0 y se presenta un pulso de reloj, la salida Q cambia a 1. La línea 4 muestra una
condición muy difícil para el flip-flop JK que se denomina de conmutación.

5. Explique para qué se utilizan las entradas de prefijación


asíncronas ( Preset – Clear ) ( Set – Reset ) en los flip-flops?.

Son utiles para colocar los flip-flops en un estado inicial, antes de comenzar con su
funcionamiento de forma síncrona, sin la necesidad de utilizar un pulso de reloj.
Estas entradas pueden actuar con un nivel ALTO ( 1 ) o con un nivel BAJO (0) .
En las tablas de especificaciones de los circuitos integrados se incluyen tablas que
indican en cada caso la forma de funcionamiento. En el caso que se muestra, al aplicar
un 0 en la entrada de clear el FF se fijará en 0.
– La entrada PRESET (poner), que sirve para poner directamente en el biestable un
“1” en la salida Q
– La entrada CLEAR (borrar), que sirve para poner en “0” en la salida Q.
Las entradas CLEAR (CLR) y PRESET son activas en bajo (ver la pequeña esfera en
estas entradas) y se imponen en la salida Q sin importar el estado del reloj y de las
entradas J y K. (ver las entradas J, K y el reloj con una X). Para que las entradas J y K

FIEE-UNMSM
y el reloj sean funcionales, las entradas Clear y Preset deben de estar en nivel “alto”
(no activas)

6. Las siguientes formas de onda se aplican a las entradas J-K ,


entradas asíncronas y de reloj, como se muestra en la figura.
Suponer que Q se encuentra inicialmente en RESET. Dibujar la
forma de onda de salida en Q

7. Realizar las siguientes conversiones: a.- Utilizando un flip_flop


J-K obtenga el tipo D y el tipo T. b.- Utilizando un flip_flop D
obtenga el tipo T. c.- Utilizando el Latch tipo D obtenga un
Flip_Flop tipo D. Utilizando mapas de Karnaugh, obtenga las
ecuaciones características a partir de las tablas de verdad para
los biestables D y T
A partir de la tabla de transición del biestable T y de la de excitación para el biestable D, se
llega al mapa que se muestra a continuación de donde se obtiene la ecuación lógica para la
línea D y asimismo se muestra el circuito resultante :

La ecuación de entrada al biestable D es : D = T - q + T • q

FIEE-UNMSM
8. Muestre lossímbolos de losflip-flops de acuerdo a la norma
ANSI/IEEE y a la norma IEC. Presentar los diagramas
esquemáticos de los C.I. utilizados en esta práctica, así como
sus tablas de verdad.

FIEE-UNMSM
FIEE-UNMSM
9. Típicamente, las hojas de especificaciones de los fabricantes especifican
cuatro tipos de retardos asociados con los flip-flop. Nombrar y describir cada
uno de ellos

FIEE-UNMSM